JPS62190858A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62190858A JPS62190858A JP61034089A JP3408986A JPS62190858A JP S62190858 A JPS62190858 A JP S62190858A JP 61034089 A JP61034089 A JP 61034089A JP 3408986 A JP3408986 A JP 3408986A JP S62190858 A JPS62190858 A JP S62190858A
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- leads
- lead
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/421—Shapes or dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
- H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野］
この発明は、半導体装置に係り、特にそのフレーム構造
に関するものである。 。
に関するものである。 。
［従来の技術Ｊ
第２図は従来のジグザグ・イン・ライン・パンケージ（
以下Ｚ工Ｐと称する）半導体装置のフレームの平凹図で
ある。（１）はグイバンド、（２）はグイバンド（１）
をささえるグイバンドリード、（３）はその先端部がグ
イバンド（１）の三辺に対向するように設けられる内部
リード、（４）は内部リード（３）と一体ｆｆ１Ｋ形成
され１図示しないパンゲージの外部に導出される外部リ
ード、（５）は回路構成された半導体素子であり、前記
ダイパッド（１）に載置される。（６） ｔ／ｉ内部リ
ード（３〕の先端部と半導体素子（５ンとを接続する複
数の金属細線、（７）は半導体素子（５）の同面に設け
られ、金属細線（６）が結合されるポンディングパッド
である。
以下Ｚ工Ｐと称する）半導体装置のフレームの平凹図で
ある。（１）はグイバンド、（２）はグイバンド（１）
をささえるグイバンドリード、（３）はその先端部がグ
イバンド（１）の三辺に対向するように設けられる内部
リード、（４）は内部リード（３）と一体ｆｆ１Ｋ形成
され１図示しないパンゲージの外部に導出される外部リ
ード、（５）は回路構成された半導体素子であり、前記
ダイパッド（１）に載置される。（６） ｔ／ｉ内部リ
ード（３〕の先端部と半導体素子（５ンとを接続する複
数の金属細線、（７）は半導体素子（５）の同面に設け
られ、金属細線（６）が結合されるポンディングパッド
である。
［発明が解決しようとする問題点］
従来の半導体装置は、半導体素子（５）のポンディング
パッド（７）と内部リード（３）を接続するとき、ボン
ディングバンド（７）の位置が制限され、半導体素子（
５）の回路設計が複雑になるなどの問題点があった。
パッド（７）と内部リード（３）を接続するとき、ボン
ディングバンド（７）の位置が制限され、半導体素子（
５）の回路設計が複雑になるなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たものであり、半導体基板の金属細線が接続される位置
の選択の自由度が大きくなり、半導体素子の回路設計が
容易にできる半導体装置を得ることを目的とする口 〔問題点を解決するための手段］ この発明に係る半導体装置は、それぞれ半導体集積回路
基板に金属細線を介して接続され、かつ一端部かグイパ
ッドを囲繞するように設けられると共に、他端部が包装
手段から同一方向に導出される複数の外部導出導体を備
えたものである。
たものであり、半導体基板の金属細線が接続される位置
の選択の自由度が大きくなり、半導体素子の回路設計が
容易にできる半導体装置を得ることを目的とする口 〔問題点を解決するための手段］ この発明に係る半導体装置は、それぞれ半導体集積回路
基板に金属細線を介して接続され、かつ一端部かグイパ
ッドを囲繞するように設けられると共に、他端部が包装
手段から同一方向に導出される複数の外部導出導体を備
えたものである。
〔作用Ｊ
この発明における半導体装置は、仮数の外部導出導体の
一端部がグイバンドを囲繞することにより、半導体基板
の金属細線が接続される位置の選択の自由度が大さくな
る。
一端部がグイバンドを囲繞することにより、半導体基板
の金属細線が接続される位置の選択の自由度が大さくな
る。
〔実施例」
第１図はこの発明の一実施例を示す平Ｉｌｉ！］因であ
り、第２図と同一符号は同一のものを示す。
り、第２図と同一符号は同一のものを示す。
第２図の従来の７レームでは、グイパッドリード（２）
が図に向かって横方向からグイバンド（１）をささえて
いるため、内部リード（３）はグイパッド（１）の両側
部と正面部にしか配置できないので、半導体素子（５）
のポンディングパッド（７）を半導体素子（５）上の三
辺の周縁部にしか配置できなかった。回路設計上、ポン
ディングパッド（７）を半導体素子（５）上の上側の中
央部に配置しなければならないときは、金属細線（６）
を長くしなければならないため、技術面、経済面で不利
である。しかし、この発明の一実施例は、第１図のよう
に７レームの外枠にグイパッド（１）を支持するグイバ
ンドリード（２）ヲ、外部リード（４）の並ぶ方向と並
行な辺の中央部から引き出し、内部リード（３）の先端
部がグイバンド（１）を囲繞するように配置したので、
金挑細４Ｍ（力が短かくてすみ、また、回ＦＩ！ｒ設計
上の制限が少なくなる。
が図に向かって横方向からグイバンド（１）をささえて
いるため、内部リード（３）はグイパッド（１）の両側
部と正面部にしか配置できないので、半導体素子（５）
のポンディングパッド（７）を半導体素子（５）上の三
辺の周縁部にしか配置できなかった。回路設計上、ポン
ディングパッド（７）を半導体素子（５）上の上側の中
央部に配置しなければならないときは、金属細線（６）
を長くしなければならないため、技術面、経済面で不利
である。しかし、この発明の一実施例は、第１図のよう
に７レームの外枠にグイパッド（１）を支持するグイバ
ンドリード（２）ヲ、外部リード（４）の並ぶ方向と並
行な辺の中央部から引き出し、内部リード（３）の先端
部がグイバンド（１）を囲繞するように配置したので、
金挑細４Ｍ（力が短かくてすみ、また、回ＦＩ！ｒ設計
上の制限が少なくなる。
グイバンドリード（２）の故、および配置される位置は
１．Ｅ記−実施−に限られるものではなく、任意に選択
することができる。
１．Ｅ記−実施−に限られるものではなく、任意に選択
することができる。
〔発明の効果」
以上のように、この発明によれば、それぞれ半導体集積
回路基板に金属細線を介して接続され、かつ一端部がグ
イパッドを囲繞するように設けられると共に、他端部が
包装手段から同一方向に導出される複数の外部導出導体
を備えたので、半導体素子のポジディングパッドの配置
の自由度が大きくなり、回路設計上の制限が少なくなる
という効果がある。
回路基板に金属細線を介して接続され、かつ一端部がグ
イパッドを囲繞するように設けられると共に、他端部が
包装手段から同一方向に導出される複数の外部導出導体
を備えたので、半導体素子のポジディングパッドの配置
の自由度が大きくなり、回路設計上の制限が少なくなる
という効果がある。
第１図はこの発明の一実施例になる半導体装置に使用さ
れる７レームを示す平面図％第２図は従来の半導体装置
のフレームを示す平面図である。 （１）はグイバンド％（２〕はグイバンドリード、（３
〕は内部リード、（４）は外部リード、（５）は半導体
素子、（６）は金属細線、（力はポンディングパッド。 なお、図中、同一符号は同一、又は相当部分を示す。
れる７レームを示す平面図％第２図は従来の半導体装置
のフレームを示す平面図である。 （１）はグイバンド％（２〕はグイバンドリード、（３
〕は内部リード、（４）は外部リード、（５）は半導体
素子、（６）は金属細線、（力はポンディングパッド。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 半導体集積回路基板と、この半導体集積回路基板が載置
されるダイパッドと、前記の半導体集積回路基板および
ダイパッドを封止する包装手段と、それぞれ前記半導体
集積回路基板に金属細線を介して接続され、かつ一端部
が前記ダイパッドを囲繞するように設けられると共に、
他端部が前記包装手段から同一方向に導出される複数の
外部導出導体を備えたことを特徴とする半導体装置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61034089A JPS62190858A (ja) | 1986-02-18 | 1986-02-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61034089A JPS62190858A (ja) | 1986-02-18 | 1986-02-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62190858A true JPS62190858A (ja) | 1987-08-21 |
Family
ID=12404544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61034089A Pending JPS62190858A (ja) | 1986-02-18 | 1986-02-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62190858A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5559749A (en) * | 1978-10-27 | 1980-05-06 | Hitachi Ltd | Lead frame |
| JPS58161352A (ja) * | 1982-03-19 | 1983-09-24 | Yamagata Nippon Denki Kk | 半導体装置 |
-
1986
- 1986-02-18 JP JP61034089A patent/JPS62190858A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5559749A (en) * | 1978-10-27 | 1980-05-06 | Hitachi Ltd | Lead frame |
| JPS58161352A (ja) * | 1982-03-19 | 1983-09-24 | Yamagata Nippon Denki Kk | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2582013B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| US5373188A (en) | Packaged semiconductor device including multiple semiconductor chips and cross-over lead | |
| US5613295A (en) | Semiconductor device having an interconnecting circuit board and method for manufacturing same | |
| KR100328906B1 (ko) | 리드프레임의리드온칩내부리드를결합하는방법및장치 | |
| JPH09312375A5 (ja) | ||
| JPH04307943A (ja) | 半導体装置 | |
| KR940004792A (ko) | 방사상으로 접착된 리드프레임이 사용되는 본드 패드 레이아웃 | |
| JPH0685151A (ja) | 半導体装置とその製造方法 | |
| JPH061801B2 (ja) | リ−ドフレ−ム | |
| JPS62190858A (ja) | 半導体装置 | |
| JPS6028256A (ja) | 半導体装置 | |
| KR970001891B1 (ko) | 반도체장치와 반도체장치의 제조방법 | |
| JP2871575B2 (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
| EP0486027B1 (en) | Resin sealed semiconductor device | |
| JP2507855B2 (ja) | 半導体装置 | |
| JPS63104435A (ja) | 半導体装置 | |
| JPH01145842A (ja) | 半導体装置 | |
| KR960004563B1 (ko) | 상호연결회로기판을 갖춘 반도체장치의 제조방법 | |
| KR0152950B1 (ko) | 반도체 패키지용 리드 프레임 | |
| JPH0888310A (ja) | 樹脂封止半導体装置 | |
| JPH02205055A (ja) | 樹脂封止型半導体装置 | |
| JP2575904B2 (ja) | 半導体装置 | |
| JPS62122253A (ja) | 半導体装置 | |
| JPS649734B2 (ja) | ||
| JPS63153832A (ja) | 半導体装置のワイヤボンデイング構造 |