KR870003570A - 반도체 장치 - Google Patents

Abstract

내용 없음

Description

반도체 장치

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제1도는 본 발명의 개념을 설명하기 위한 평면도로서, 칩 1의 중앙부에 제2의 신호처리부(IIL) 3이 형성되어, 그 주위에 따라서 여러개의 전원 배선(또는 기준 전위배선) L₁,L₂,L₃이형성되어 있는 상태를 도시한 도면.

제2도 A는 제1도에 도시된 반도체장치의 실제적인 평면도.

제4도는 제3도에 도시된 본 발명의 IC의 인터페이스 회로의 형성장소를 도시한 단면도.

Claims (15)

1. 다음 사항으로 되는 반도체 장치.

   (1) 주표면을 가진 반도체기관;

   (2) 상기 주표면위에 형성된 제1의 신호 처리부 ;

   (3) 상기 제1의 신호 처리부에 근접하여, 상기 주표명위에 형성된 2제의 신호 처리부;

   (4) 상기 제1의 신호 처리부 또는 상기 제2의 신호처리부에 소정의 동작전원을 공급하는 전원 배선; 에 있어서, 상기 전원배선은, 상기 제1의 신호처리부 주위 둘레부와, 상기 제2의 신호처리부의 주위 둘레부에 따라서, 상기 주표면위에 형성되어 있다.
2. 특허청구의 범위 제1항에 따른 반도체장치에 있어서, 상기 반도체 기판의 상기 주표면위에서, 상기 제1의 신호 처리부는, 상기 제2의 신호 처리부를 포위하도록 배치되어 있다.
3. 특허청구의 범위 제2항에 따른 반도체장치에 있어서, 상기 제1의 신호처리부와 상기 제2의 신호 처리부와의 사이에 있어서, 상기 전원 배선은, 상기 제2의 신호 처리부의 주위 둘레에 따라서 마련되고, 결과적으로 상기 전원배선은 환상으로 형성되어 있다.
4. 특허청구의 범위 제1항에 따른 반도체장치에 있어서, 상기 제1의 신호처리부는 아나로그 신호 처리부는 아나로그 신호처리 기능을 가지며, 상기 제2의 신호 처리부는 디지탈 신호 처리기능을 가지고 있다.
5. 특허청구의 범위 제1항에 따른 반도체 장치에 있어서, 상기 제1의 신호 처리부는 아나로그 회로를 포함하고 상기 제2의 신호처리부는 디지탈회로를 포함한다.
6. 특허청구의 범위 제1항에 다른 반도체 장치에 있어서, 상기 전원 배선은 다층 배선공정을 사용하여 형성된 여러 개의 배선층중의 1개의 배선층으로 형성되어 있으며, 상기 제1과 제2의 신호 처리회로의 동작전원의 공급은, 상기 전원 배선이 형성된 상기 1개의 배선층과 틀리는 배선층을 사용하여 행하여 진다.
7. 다음 사항으로 되는 반도체장치.

   (1) 주면을 가진 반도체 기판;

   (2) 상기 기판의 상기 주면위에 형성된 디지탈 회로부와, 상기 디지탈 회로는 디지탈회로 소자를 포함한다;

   (3) 상기 기판의 상기 주면위에 형성된 아나로그 회로부와, 상기 아나로그회로는 아나로그회로 소자를 포함한다;

   (4) 상기 아나로그 회로부와 디지탈 회로부와의 사이에 배치된 제1전원 배선;

   (5) 상기 제1전 원배선에 전기적으로 접속된 제2전원 배선;

   에 있어서, 상기 제2전원 배선은, 상기 아나로그회로부와 상기 디지탈회로의 선택된 회로의 회로소자에 전원을 공급한다.
8. 특허청구의 범위 제7항에 따른 반도체 장치에 있어서, 상기 제1, 제2전원 배선은 틀리는 배선층으로 형성된다.
9. 특허청구의 범위 제7항에 따른 반도체 장치에 있어서, 상기 제2전원 배선은, 제1전원 배선이 뻗는 방향과 직각이다.
10. 특허청구의 범위 제7항에 따른 반도체 장치에 있어서, 상기 디지탈 회로소자는 IIL소자를 포함하며, 상기 아나로그 회로소자는 바이플러 트랜지스터를 포함한다.
11. 특허청구의 범위 제7항에 따른 반도체장치에 있어서, 상기 제1, 제2전원 배선과 상기 기판의 각각은, 상기 회로 소자의 전극과 제2전원 배선과의 접속부와 상기 제1, 제2전원 배선과의 접속부를 제외하고, 절연층으로 전기적으로 분리되어 있다.
12. 특허청구의 범위 제7항에 따른 반도체 장치에 있어서, 상기 디지탈 회로부는, 상기 기판위에서 중앙부에 형성되고, 상기 아나로그 회로부는 상기 디지탈 회로부의 주위를 포위하도록 상기 기판의 상기 평면위에 형성되고, 상기 제1전원 배선은 상기 디지탈 회로부와 상기 아나로그 회로부의 사이에 따라서 형성된다.
13. 특허청구의 범위 제12항에 따른 반도체 장치에 있어서, 상기 제1전원 배선은, 링 상으로 형성된다.
14. 다음 사항으로 되는 반도체 장치.

    (1) 여러 개의 아나로그 회로소자와, 상기 아나로그 회로소자는 4각형의 반도체 기판의 주위 둘레부에 형성되고, 또한 입출력 회로를 구성한다.

    (2) 여러 개의 디지탈 회로소자와, 상기 디지탈 회로소자는 상기 기판의 중앙부에 형성된다;

    (3) 상기 아나로그 회로소자에 동작 전원을 공급하는 전원배선;

    (4) 상기 디지탈 회로소자에, 동작전원을 공급하는 다른 전원배선;

    에 있어서, 상기 각각의 전원 배선은, 상기 아나로그, 디지탈 회로소자의 사이에 형성되며, 또한 상기 전원배선은 상기 다른 전원 배선보다 상기 기판의 중앙부에 가까운 쪽에 형성된다.
15. 특허청구의 범위 제14항에 따른 반도체 장치에 있어서, 상기 각 전원 배선은 링 상으로 형성된다.

    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.