KR890008973A - 반도체 집적회로장치 및 그 배선방법 - Google Patents

반도체 집적회로장치 및 그 배선방법 Download PDF

Info

Publication number
KR890008973A
KR890008973A KR1019880015059A KR880015059A KR890008973A KR 890008973 A KR890008973 A KR 890008973A KR 1019880015059 A KR1019880015059 A KR 1019880015059A KR 880015059 A KR880015059 A KR 880015059A KR 890008973 A KR890008973 A KR 890008973A
Authority
KR
South Korea
Prior art keywords
wiring
output buffer
semiconductor integrated
integrated circuit
fixed
Prior art date
Application number
KR1019880015059A
Other languages
English (en)
Inventor
노부오 요시다
가즈오 고이데
Original Assignee
미다 가쓰시게
가부시기가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다 가쓰시게, 가부시기가이샤 히다찌세이사꾸쇼 filed Critical 미다 가쓰시게
Publication of KR890008973A publication Critical patent/KR890008973A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11898—Input and output buffer/driver structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

내용 없음

Description

반도체 직접회로장치 및 그 배선방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 반도체 칩의 평면의 개략도.
제2도는 동시에 전환하는 출력 버퍼 회로를 모식적으로 도시한 회로도.
제3도는 출력버퍼의 회로도.

Claims (8)

  1. 반도체 기판(1), 상기 반도체 기판(1)에 형성된 트랜지스터를 여러개 갖는 기본 셀(4A)를 반복 배치하여 구성한 여러개의 기본 셀열(4), 상기 여러개의 기본 셀열로 구성하는 내부회로 영역의 주위에 위치하며, 입력 버퍼회로 또는 인접해서 배치되어 있는 동시에 전환되는 여러개의 출력 버퍼회로를 포함하는 출력 버퍼회로로 구성되는 I/O영역(I/O), 상기 I/O영역상을 연장해서 상기 출력 버퍼회로에 제1의 고정전위를 공급하는 제1의 배선(5)로 되는 반도체 직접회로 장치에 있어서, 상기 동시에 전환하는 여러개의 출력 버퍼회로는 상기 제1의 배선과 다른 제2의 배선(5a)로 상기 제1의 고정전위를 공급하고, 상기 동시에 전환하는 여러 개의 출력 버퍼회로 이외의 출력 버퍼회로는 상기 제1의 배선(5)에 접속되어 있는 반도체 집적회로장치.
  2. 특허청구의 범위 제1항에 있어서, 상기 제1의 배선(5)는 기준 전압용 배선인 반도체 집적회로장치.
  3. 특허청구의 범위 제1항에 있어서, 또 상기 I/O영역상에 연장해서 상기 출력 버퍼회로에 제2의 고정전위를 공급하기 위한 제3의 배선(6), 상기 I/O영역상에 연장해서 상기 내부회로 및 입력 버퍼회로에 상기 제1의 고정전위를 공급하는 제4의 배선(7), 상기 I/O영역상에 연장해서 상기 내부회로 및 입력 버퍼회로에 상기 제2의 고정전위를 공급하는 제5의 배선(8)을 포함하는 반도체 집적회로장치.
  4. 특허청구의 범위 제3항에 있어서, 상기 제1의 고정전위는 기준 전위이고, 상기 제2의 고정전위는 전원전위인 반도체 집적회로장치.
  5. 반도체 기판사에 형성된 트랜지스터를 여러개 갖는 기본 셀(4A)를 반복 배치하여 구성한 여러개의 기본 셀열(4A)로 구성되는 내부회로 영역과 상기 내부회로 영역의 주위에 위치하여 입력 버퍼회로 및 출력 버퍼회로가 형성되는 I/O영역을 갖고, 상기 출력 버퍼회로 중에는 동시에 출력이 전환하는 여러개의 출력 버퍼회로가 있는 반도체 직접회로장치에 있어서, 상기 I/O영역마다 인접하는 I/O영역상의 고정 패턴이 서로 접속되지 않는 배선의 고정 패턴(5X, 6X, 7X, 8X)를 배치하는 공정과 상기 인접하는 I/O영역상의 상기 고정 패턴 사이에 접속 패턴(Y)가 배치되는 부분과 배치되지 않는 부분이 존재하고, 상기 인접하는 I/O영역상의 고정 패턴끼리 접속하기 위한 상기 접속 패턴을 배치하는 공정을 포함하며, 상기 I/O영역상을 연장해서 상기 출력 버퍼회로에 고정전위를 공급하는 반도체 집적회로장치의 배선의 설계방법.
  6. 특허청구의 범위 제5항에 있어서, 상기 인접하는 I/O영역상의 고정 패턴(5X, 6X, 7X, 8X)사이에 상기 접속 패턴을 배치하는가 안하는가에 따라서 상기 동시에 전환하는 여러개의 출력 버퍼회로에 상기 고정전위를 공급하는 배선(5)와 그 이외의 출력 버퍼회로에 상기 고정전위를 공급하는 배선(5A)를 분리해서 배치하는 반도체 집적회로장치의 배선의 설계방법.
  7. 특허청구의 범위 제5항에 있어서, 상기 고정 패턴과 상기 접속 패턴을 같은 층의 도전층에서 형성하는 반도체 집적회로장치의 배선의 설계방법.
  8. 특허청구의 범위 제5항에 있어서, 상기 접속 패턴은 상기 고정 패턴보다 윗층의 도전층에서 형성하는 반도체 집적회로장치의 배선의 설계방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880015059A 1987-11-27 1988-11-16 반도체 집적회로장치 및 그 배선방법 KR890008973A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62297513A JP2594988B2 (ja) 1987-11-27 1987-11-27 半導体集積回路装置の動作電位供給配線の配線設計方法
JP62-297513 1987-11-27

Publications (1)

Publication Number Publication Date
KR890008973A true KR890008973A (ko) 1989-07-13

Family

ID=17847488

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880015059A KR890008973A (ko) 1987-11-27 1988-11-16 반도체 집적회로장치 및 그 배선방법

Country Status (3)

Country Link
US (1) US5083181A (ko)
JP (1) JP2594988B2 (ko)
KR (1) KR890008973A (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3293135B2 (ja) * 1990-04-24 2002-06-17 セイコーエプソン株式会社 回路セル・アレイを備えた半導体装置
US6759732B1 (en) 1990-04-24 2004-07-06 Seiko Epson Corporation Semiconductor device with circuit cell array and arrangement on a semiconductor chip
JP2531827B2 (ja) * 1990-04-25 1996-09-04 株式会社東芝 半導体装置及びその製造方法
JPH04132252A (ja) * 1990-09-21 1992-05-06 Hitachi Ltd 半導体集積回路装置
JP2925337B2 (ja) * 1990-12-27 1999-07-28 株式会社東芝 半導体装置
JP3375659B2 (ja) * 1991-03-28 2003-02-10 テキサス インスツルメンツ インコーポレイテツド 静電放電保護回路の形成方法
JP3185271B2 (ja) * 1991-09-13 2001-07-09 日本電気株式会社 半導体集積回路
WO1993012582A1 (en) * 1991-12-13 1993-06-24 Knights Technology, Inc. Programmable logic device cell and method
JP3101077B2 (ja) * 1992-06-11 2000-10-23 株式会社日立製作所 半導体集積回路装置
JPH06140607A (ja) * 1992-10-28 1994-05-20 Mitsubishi Electric Corp 半導体集積回路
JPH06326194A (ja) * 1993-05-17 1994-11-25 Mitsubishi Electric Corp 半導体集積回路装置
JP2674553B2 (ja) * 1995-03-30 1997-11-12 日本電気株式会社 半導体装置
US5858817A (en) * 1996-10-10 1999-01-12 Lockheed Martin Corporation Process to personalize master slice wafers and fabricate high density VLSI components with a single masking step
JP7152684B2 (ja) * 2018-09-28 2022-10-13 株式会社ソシオネクスト 半導体集積回路装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5772362A (en) * 1980-10-23 1982-05-06 Nec Corp Semiconductor device
JPS58124263A (ja) * 1982-01-20 1983-07-23 Toshiba Corp 半導体装置
JPS594234A (ja) * 1982-06-30 1984-01-11 Hitachi Ltd 半導体集積回路装置
JPS6022336A (ja) * 1983-07-19 1985-02-04 Toshiba Corp マスタスライス型半導体装置
JPS6030152A (ja) * 1983-07-28 1985-02-15 Toshiba Corp 集積回路
JPS60234341A (ja) * 1984-05-07 1985-11-21 Hitachi Ltd 半導体集回路装置
JPS6182454A (ja) * 1984-09-29 1986-04-26 Toshiba Corp 半導体集積回路装置
JPH0632052B2 (ja) * 1984-12-27 1994-04-27 ソニー株式会社 マイクロコンピユ−タ
JPS61208237A (ja) * 1985-03-13 1986-09-16 Fujitsu Ltd マスタスライス集積回路
JPS622635A (ja) * 1985-06-28 1987-01-08 Nec Corp ゲ−トアレ−型半導体集積回路装置
JPS62138447U (ko) * 1986-02-25 1987-09-01
JPS6320440U (ko) * 1986-07-25 1988-02-10
JPS63120456A (ja) * 1986-11-08 1988-05-24 Mitsubishi Electric Corp 半導体集積回路
JPS63126263A (ja) * 1986-11-17 1988-05-30 Hitachi Ltd 半導体集積回路装置
JPH06105757B2 (ja) * 1987-02-13 1994-12-21 富士通株式会社 マスタ・スライス型半導体集積回路
US4857765A (en) * 1987-11-17 1989-08-15 International Business Machines Corporation Noise control in an integrated circuit chip

Also Published As

Publication number Publication date
US5083181A (en) 1992-01-21
JP2594988B2 (ja) 1997-03-26
JPH01140641A (ja) 1989-06-01

Similar Documents

Publication Publication Date Title
KR900000105B1 (ko) 반도체 집적회로 장치
KR890008973A (ko) 반도체 집적회로장치 및 그 배선방법
KR890001179A (ko) 다층 전원 배선들을 갖는 반도체 집적 회로
KR940027181A (ko) 반도체집합기판 및 반도체장치
KR930022511A (ko) 반도체 장치
US4623911A (en) High circuit density ICs
US4511914A (en) Power bus routing for providing noise isolation in gate arrays
EP0125504B1 (en) Bipolar transistor mos transistor hybrid semiconductor integrated circuit device
KR960030233A (ko) 반도체 기억 장치
KR950010098A (ko) 반도체 기억장치
KR970051163A (ko) 반도체 메모리장치
KR930018718A (ko) Cmos 집적회로
KR920006750B1 (ko) 반도체장치
KR890007287A (ko) 반도체 기억장치
US5434436A (en) Master-slice type semiconductor integrated circuit device having multi-power supply voltage
KR920003568A (ko) 반도체 집적회로장치 및 셀의 배치배선방법
JPH0556864B2 (ko)
KR920004225B1 (ko) 마스터 슬라이스(Master slice)방법을 사용하여 반도체 집적회로를 형성하는 방법
JPH0630377B2 (ja) 半導体集積回路装置
JP2830781B2 (ja) マスタスライス型ゲートアレイ
KR890002888A (ko) 반도체 집적회로장치
JPS6021543A (ja) マスタスライスｉｃおよびその製造方法
KR870003570A (ko) 반도체 장치
KR900001020A (ko) 반도체 집적회로 장치
JPH09199600A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid