JPH09199600A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】 【解決手段】機能回路が基本セル領域に配置され、機能
回路の電源部および接地部が機能回路が配置された基本
セル行を通る電源線および接地線に各々接続された半導
体集積回路装置において、一部の種類の機能回路は、電
源部および接地部の各々特定位置から基本セル行に直交
して延出されかつ各々複数本の基本セル行に平行に通る
電源線および接地線と繋がれた電源線および接地線を有
する。また、延出される電源線および接地線が交差する
基本セルの辺に対する各々の相対位置は、異種の延出さ
れる電源線および接地線を持つ機能回路同士で、同じで
ある。 【効果】高速動作あるいは高負荷駆動をする機能回路に
対して確実に電源補強が行えるため、それらの機能回路
が配置された位置での電源インピーダンスを低く押さえ
ることが可能になり、電位変動によるスキューを小さく
できる。また過剰な電源補強をする必要がなくなるた
め、自動配線に好影響を与える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は基本セルをアレイ状
に配列した基本セル領域をチップ内に含有する半導体集
積回路装置に関し、特に自動配置配線システムを利用し
て定義された配線格子上に自動配線を行う場合に使用す
るものである。

【０００２】

【従来の技術】近年製造プロセスの微細化に伴って一つ
のチップに使用できる素子の数が増大してきており、１
チップ数百万個素子の設計も実現できる状況になってき
ている。このような微細プロセスに対応する設計手法と
しては言語を使用して論理回路設計を行う論理合成手法
が主流となってきている。論理合成手法により生成され
る大規模論理回路については同期型で設計されることが
ほとんどである。このような同期型大規模論理回路にお
いては、同一の動作信号（以下クロック）で信号取り込
み動作や信号保持の動作を行うフリップフロップやラッ
チ（以下ＦＦ群）の個数が数百から数千になることは常
に見られる。このような数多くのＦＦ群を動作させるク
ロックとしては、図４に見られるように次段のバッファ
数を鼠算的に増やしていきＦＦ群の直前の段階ではバッ
ファの数が数十から数百になるようなクロック分配の手
法が多く用いられる。これらのクロックバッファはチッ
プ内の至る所に配置される。このとき問題となるのが最
終段階での信号伝搬時刻のズレ（以下信号スキュー）で
ある。この信号スキューにより本来同時動作すべきＦＦ
群がばらついて動作する。このばらつきが大きい場合に
は本来そのフリップフロップやラッチが取り込むべき信
号あるいは保持すべき信号と異なる信号を取り込みある
いは保持することになり、論理回路の誤動作の原因とな
る。信号スキューの原因のひとつにチップ内の電源イン
ピーダンスのばらつきによる電位のばらつきが挙げられ
る。クロックバッファの配置位置により電位が異なるた
め、クロックバッファの動作スピードがばらつくことに
なり信号スキューを生じる。とくにクロック周波数が数
十メガヘルツ以上の設計においては消費電流が大きくな
ることにより電位のばらつきが大きくなり、結果的に信
号スキューによる誤動作を起こす確立が高くなる。

【０００３】この電位のばらつきの原因となる電源イン
ピーダンスのばらつきを抑えるためには図４に示す８ａ
および８ｂの補強電源の本数を増やしてやれば良いこと
になる。しかし、補強電源本数を増やすことは同時に信
号配線に用いる配線トラックを減らすことになる。論理
合成手法により生成された論理回路において、論理回路
内で使用する機能回路の種類としては単純な機能回路の
割合が多くなるため、機能回路間の配線本数つまり信号
配線の本数が多くなる。ゆえに最近の設計においては、
配線トラックの減少は自動配線にとって障害となり易
い。

【０００４】そこで補強電源の本数をある程度に絞るこ
とになるのだが、この場合の対策法としては特許公開番
号５７１２１２５０に見られるように信号配線を行った
のちに空き領域の配線トラックを利用して電源補強が行
われていた。

【０００５】

【発明が解決しようとする課題】このような電源補強
は、配置情報から電源補強を行う機能回路を検索し見つ
けだし、その情報に基づきオペレーターが介在して行う
必要があり、時間を要する工程であった。さらに配線後
に行う電源補強は、信号配線が既に配設されているため
に電源補強スペースの確保が困難である理由で補強がで
きない場合が多かった。

【０００６】

【課題を解決するための手段】このような課題を解決す
るために本発明の半導体集積回路装置は、複数の素子か
ら成る基本セルを複数行・複数列配列して成る基本セル
領域を半導体基板上に有し、任意個数の前記基本セルか
ら成る機能回路が複数種類かつ任意個数前記基本セル領
域に配置され、前記基本セル行に接するかまたは前記基
本セルの上を通る電源線および接地線は前記基本セル行
と平行な方向に一配線層で形成され、前記基本セル行に
配置された前記機能回路の電源部および接地部は同じ基
本セル行に対して設けられた前記電源線および接地線に
それぞれ接続され、前記機能回路間を任意の配線で繋ぐ
ことにより所望の回路を実現する半導体集積回路装置に
おいて、一部の種類の機能回路は電源ピン部および接地
ピン部のそれぞれ特定位置から基本セル行に直交する方
向に電源線および接地線が延出され、前記延出された電
源線および接地線はそれぞれ少なくとも２本の前記基本
セル行に平行に通る電源線および接地線と繋がれている
ことを特徴とする。

【０００７】また、前記延出される電源線および接地線
が交差する前記基本セルの辺に対するそれぞれの相対位
置は、異なる種類の前記延出される電源線および接地線
を持つ機能回路同士で、同じ相対位置であることを特徴
とする。

【０００８】

【作用】本発明の構成によると電源線および接地線の補
強が必要な種類の機能回路に対して確実な補強が行え
る。

【０００９】

【発明の実施の形態】以下、本発明の実施の形態を図を
参照して説明する。

【００１０】図１は本発明に基づく実施例の一つであ
る。基本セル１が縦横に配列され、機能回路２ａ、２ｂ
が配置され、機能回路に電位を供給する電源線３ａおよ
び接地線３ｂが基本セル行の上を通りかつ基本セル行に
平行に設けられている。これらの電源線３ａおよび接地
線３ｂは１層目金属配線で形成される。補強電源線４ａ
および補強接地線４ｂが機能回路２ｂの特定位置から隣
の基本セル行に対して設けられた電源線３ａと接地線３
ｂに達する位置まで延出される。これらの補強電源線４
ａおよび補強接地線４ｂは２層目金属配線で形成され、
電源線３ａおよび接地線３ｂとの交点でスルーホール７
により導通が取られる。電源線３ａ、接地線３ｂ、補強
電源線４ａおよび補強接地線４ｂは機能回路間の信号配
線が施される前に予め配線される。補強電源線４ａおよ
び補強接地線４ｂをもつ機能回路２ｂは設計者に提供さ
れる機能回路の種類のうちクロックバッファの種類に該
当する。また、論理回路配置配線前に行われるシミュレ
ーション結果から消費電力の多い回路部分に使われる機
能回路を選んで、同一機能を持つ補強電源線４ａおよび
補強接地線４ｂをもつ機能回路２ｂに置き換えることも
可能である。

【００１１】図３は半導体チップ全体における図１の実
施例を模式的に表したものである。最外周にボンディン
グパッド１０と入出力のための基本セル９が配置されて
いる。電源パッド５ａおよび接地パッド５ｂから環状電
源線６ａおよび環状接地線６ｂを通り、電源線３ａおよ
び接地線３ｂに電位が供給される。配置された機能回路
２ｂのそれぞれから補強電源線４ａおよび補強接地線４
ｂが隣の基本セル行に対して設けられた電源線３ａおよ
び接地線３ｂへ延出され、スルーホール７が交点に設け
られる。配置された機能セル２ｂのうち最下端に位置す
るの機能回路２ｂの補強接地線４ｂとその上の基本セル
行にいちする機能回路２ｂの補強電源線４ａは同一基本
セル列を通っているが短絡はしていない。これは図３に
示す基本セル１において、補強電源線４ａが通る位置を
縦方向配線トラック１２ｃの位置とし、補強接地線４ｂ
が通る位置を縦方向配線トラック１２ａの位置としてい
るためである。

【００１２】

【発明の効果】このように構成された半導体集積回路装
置においては、高速動作をする機能回路あるいは高負荷
駆動をする機能回路に対して電源補強を行うことができ
るため、それらの機能回路が配置された位置での電源イ
ンピーダンスを低く押さえることが可能になり、電位変
動によるスキューを小さくできるという効果を有する。

【００１３】また過剰な電源補強をする必要がなくなる
ため、自動配線に好影響を与えるという効果を有する。

【図面の簡単な説明】

【図１】本発明の実施例を示す半導体集積回路装置を構
成する電源配線パターン平面図。

【図２】本発明の実施例を示す半導体集積回路装置を模
式的に示すチップ図。

【図３】本発明の補強位置を示すための基本セルのパタ
ーン平面図。

【図４】従来の半導体集積回路装置を模式的に示すチッ
プ図。

【符号の説明】

１ ・・・基本セル ２ａ・・・機能回路 ２ｂ・・・補強電源線４ａおよび補強接地線４ｂを持つ
機能回路 ３ａ・・・１層目金属電源線 ３ｂ・・・１層目金属接地線 ４ａ・・・補強電源線 ４ｂ・・・補強接地線 ５ａ・・・電源パッド ５ｂ・・・接地パッド ６ａ・・・環状電源線 ６ｂ・・・環状接地線 ７ ・・・１層目金属配線と２層目金属配線との導通を
取るスルーホール ８ａ・・・縦方向補強電源線 ８ｂ・・・縦方向補強接地線 ９ ・・・入出力のための基本セル １０ ・・・ボンディングパッド １１ ・・・半導体チップ １２ａ〜１２ｄ ・・・基本セル内の縦方向配線トラッ
ク １３ ・・・基本セル内の横方向配線トラック １４ａ・・・Ｐ型拡散領域 １４ｂ・・・Ｎ型拡散領域 １５ａ・・・ガードリング（Ｐ型） １５ｂ・・・ガードリング（Ｎ型） １６ ・・・ポリシリコンゲート

Claims (2)

【特許請求の範囲】
1. 【請求項１】複数の素子から成る基本セルを複数行・複
   数列配列して成る基本セル領域を半導体基板上に有し、
   任意個数の前記基本セルから成る機能回路が複数種類か
   つ任意個数前記基本セル領域に配置され、前記基本セル
   行に接するかまたは上を通る電源線および接地線は前記
   基本セル行と平行な方向に一配線層で形成され、前記基
   本セル行に配置された前記機能回路の電源部および接地
   部は同じ基本セル行に対して設けられた前記電源線およ
   び接地線にそれぞれ接続され、前記機能回路間を任意の
   配線で繋ぐことにより所望の回路を実現する半導体集積
   回路装置において、一部の種類の機能回路は電源ピン部
   および接地ピン部のそれぞれ特定位置から基本セル行に
   直交する方向に電源線および接地線が延出され、前記延
   出された電源線および接地線はそれぞれ少なくとも２本
   の前記基本セル行に平行に通る電源線および接地線と繋
   がれていることを特徴とする半導体集積回路装置。
2. 【請求項２】前記延出される電源線および接地線が交差
   する前記基本セルの辺に対するそれぞれの相対位置は、
   異なる種類の前記延出される電源線および接地線を持つ
   機能回路同士で、同じ相対位置であることを特徴とする
   請求項１記載の半導体集積回路装置。