KR900000105B1 - 반도체 집적회로 장치 - Google Patents

Abstract

내용 없음.

Description

반도체 집적회로 장치

제1도는 본 발명의 일실시예를 나타내는 회로구성도.

제2도와 제3도는 본 발명의 다른 실시예를 나타내는 회로구성도.

제4a도∼d도와 제5도는 실시예를 설명하기 위한 평면도.

제6도는 종래예를 나타내는 회로구성도.

제7도와 제8도는 종래예에 의한 클록스큐문제를 설명하기 위한 타이밍도와 회로도이다.

* 도면의 주요부분에 대한 부호의 설명

1, 11 : 클록발생기

21∼2N, 121, 122, 201, 202 : 클록드라이버

31∼3N, 131, 132 : 클록신호선

4 : 부하회로 5 : 공통접속 금속배선

6 : CMOS셀 7 : 배선영역

9 : 레지스터 10 : 메모리

본 발명은 반도체 집적회로 장치에 관한 것으로, 특히 대규모 집적회로에 있어서 클록발생부를 개량시킨 반도체 집적회로 장치에 관한 것이다.

대규모 집적회로에 있어서는 하나의 클럭신호에 동기하여 수많은 게이트나 플립플롭을 동작시키고 있다. 따라서 클록신호선은 칩기판상에 둘러싸여지고, 여기에 다수의 부하회로가 접속되어 있는데, 그들의 용량은 수십에서 수백 P^F에 달하는 경우도 있게 된다.

이와 같은 큰 부하를 가지는 클록신호선을 구동시키는 클록드라이버는 전류구동 능력이 대단히 큰 것이어야만 한다. 그런데 전류구동능력이 큰 1개의 클럭드라이버를 집적회로 내에다 설계할 경우 다음과 같은 문제가 따르게 된다.

(1) 클록드라이버 부분에서 전류변화가 크게 발생되기 때문에 국소적으로 스위칭잡음이 발생하게 되므로서 전원선의 전위변동을 초래하게 되고, 대량의 기판전류가 흐르게 되는 결과 집적회로의 오동작을 발생시키게 될 뿐만 아니라 CMOS집적회로 등에서는 랫치 업(Latch Up)에 의한 파괴가 일어날 가능성까지 있게 된다.

(2) 이와 같은 문제를 해결하기 위해서는 클록드라이버 부근에 굵은 전원선과 접지선을 필요로 하게 되어서 패턴의 설계가 어려워지게 되는데, 특히 컴퓨터를 이용한 자동배치 혹은 배선에서는 국소적으로 전원선등을 굵게 한다는 것이 곤란하다.

(3) 하나의 클록드라이버에서 칩기판상의 전면에 배치된 부하회로에 클록신호를 공급시키드록 되므로써 클록드라이버 주변의 신호선이 매우 복잡하게 되고, 패턴 설계를 하기가 곤란하게 된다.

이상과 같은 문제점을 개선하기 위하여 종래에는 클록드라이버를 칩기판상에 여러군데 분할배치하는 방법이 소개되었다. 그러나 이에 따라 상기 (1)∼(3)이 문제점이 원리적으로는 해소되지만, 단순히 클록드라이버를 분할배치하는 것만으로는 클록스큐(Clock Skew)에 관한 문제가 발생하게 된다. 이를 첨부도면에 의거하여 설명하면 다음과 같다.

제6도는 클록발생기(11)의 출력을 2개로 분할된 클록드라이버(121)(122)에다 공급하여서 클록신호선(131)(132)에 각각 클록신호(CL1)(CL2)를 공급시키도록 된 것이다. 이 2개의 클록신호(CL1)(CL2)는 동시에 발생되지만 부하의 특성에 따라 클록드라이버(121)(122)의 지연특성은 달라지게 된다. 그에 따른 클록신호 파형을 제7도에 나타내었다. tp1, tp2는 각각 클록신호(CL1)(CL2)의 논리 ＂1＂에서 ＂0＂으로 변화될 때의 지연시간이다. 양자의 차 △tp가 클록스큐가 되며, 이것이 회로 동작에 영향을 끼치게 된다.

예를 들어 제8도에 나타낸 바와 같이 J-K플립플롭을 직렬접속한 쉬프트레지스터의 동작을 살펴보자면, n번째의 플립플롭(141)은 제7도의 클록신호(CL1)에 의해 구동되고, n+1번째와 n+2번째의 플립플롭(142)(143)은 제7도의 클록신호(CL2)에 의해 구동되고 있다. 부의 에지트리거(negative edge trigger)형 플립플롭의 지연시간이 상기 클록스큐 △tp보다도 작을 경우 n번째의 플립플롭(141)은 n+1번째의 플립플롭(142)이 트리거되기 전에 상태변화를 하게 된다. 이에 따라 달라진 데이터가 n+1번째의 플립플롭(142)에 쉬프트되게 된다.

이와 같이 단순히 클록드라이버를 복수로 분할하여 배치하는 것만으로는 각각의 클록드라이버에 대한 부하조건이 달라짐에 따라 틀려진 데이터가 전송되는 등의 오동작이 발생되게 되는데, 이를 배제하기 위한 회로설계상에 큰 어려움이 있었다.

본 발명은 상기한 바와 같은 문제점을 해결한 분할 클록드라이버형의 반도체 집적회로 장치를 제공하고자함에 그 목적이 있다.

이하 본 발명을 첨부도면에 의거하여 상세히 설명하면 다음과 같다.

본 발명은 복수의 클록드라이버에 의하여 하나의 클록발생기의 출력을 복수의 클록신호선에다 공급시키도록 구성된 반도체 집적회로에 있어서, 상기 복수의 클록신호선을 상호 공통접속시킨 것을 특징으로 하고 있다.

제1도는 본 발명에 대한 일실시예의 등가회로도를 나타내는 것으로, 미설명부호 1은 클록발생기이고, 이 클록발생기(1)의 한 출력단에 복수개의 클록드라이버(21∼2N)가 접속되어 있다. 이들 클록드라이버(21∼2N)는 집적회로의 칩기판상에 적당히 분산배치된다. 31∼3N은 각 클록드라이버(21∼2N)에 의해 클록신호가 공급되는 클록신호선이며, 칩기판상에 배열형성되어 클록입력을 필요로 하는 부하회로(4)에 상기 클록신호선(31∼3N)을 따라 클록신호가 공급된다. 여기서 클록신호선(31∼3N)은 상호간에 금속배선(5)을 매개하여 접속되어 있다.

이와 같은 구성으로 하면 복수개의 클록드라이버(21∼2N)의 부하조건은 완전히 동일해지므로 각 클록드라이버(21∼2N)에서의 클록신호 지연은 같아지게 되고, 따라서 클록스큐는 사실상 문제시 되지 않는다.

또한 복수의 클록드라이버(21∼2N)를 칩기판상에 적당히 분산배치하면 하나의 큰 클록드라이버를 설계한 경우에 국소적인 대전류의 변화가 발생함으로 인한 여러 가지 문제점들이 해결된다.

클록신호(31∼3N)를 상호 접속시키는 금속배선(5)의 위치는 어느 곳이라도 좋다. 제2도는 클록드라이버(21∼2N)의 출력단 직후에 금속배선(5)을 설계한 실시예이고, 제3도는 반대로 클록드라이버(21∼2N)의 출력단에서 가장 멀리 떨어진 위치에 금속배선(5)을 설계한 실시예이다. 부하용량의 증가를 무시할 수 있는 범위에서 복수개소에 클록신호선을 상호 결선시키는 것, 예를 들면 제2도와 제3도의 구성을 동시에 실시하는 것도 유효하다.

또한, 클록신호선을 상호접속시키는 배선은 금속에 한정되지 않고, 예를 들어 다결정실리콘막이나 불순물확산층등을 이용할 수도 있다.

제4a도∼d도는 CMOS 게이트들을 배열한 집적회로에 적용된 실시예의 평면도를 나타내는 것으로, a도는 클록신호선의 끝부분을 상호 접속시킨 예이다.

미설명부호 6은 CMOS셀(Cell)열이고, 7은 배선영역으로, 이 CMOS셀(6)을 이용하여 클록발생기(1)와 클록드라이버(21∼2N)가 형성되어 있고, 셀열에 평행하게 제1층 A1배선이, 셀열에 수직한 방향으로 제2층 A1배선이 배선영역에 형성되었다. 제4b도는 클록신호선이 클록드라이버측에서 상호 접속된 예이고, c, d도는 상기예의 변형예이다.

제5도는 본 발명에 대한 다른 실시예의 평면도를 나타내는 것으로, 칩위에 메모리(10)와 레지스터(9), ALU등의 논리회로(12) 및 클록발생기(1)등이 설계되어 있고, 나머지 좁은 공간 영역에는 비교적 구동능력이 작은 클록드라이버(201)가, 넓은 공간 영역에는 구동능력이 큰 클록드라이버(202)가 설계되어 있다. 이와 같은 실시예의 구동드라이버(201)(202)출력단을 금속배선(5)을 매개하여 상호 접속시키므로써 본 발명의 목적을 실현하게 되는 것이다.

상기한 바와 같이 본 발명에 의하면, 복수개의 클록드라이버의 부하조건이 같아지게 되어 각 클록드라이버에서 출력되는 클록신호는 상호간에 지연되는 일이 없어진다. 즉, 배선용량이나 클록입력용량, 클록드라이버 제조상의 상호 바락키 등에 기인하는 자연특성을 고려할 필요가 없어지게 되어 클록스큐에 대한 문제를 해결할 수가 있게 된다. 따라서 회로 설계자는 클록신호선에 연결되는 부하회로중에서 타이밍이 가장 빠른 동작 속도와 클록신호선에 연결되는 부하의 전용량에 따른 클록드라이버 전체의 구동능력을 결정한 다음에 칩기판의 공간에 따라 전원선의 굵기나 클록드라이버의 전체 특성에 맞도록 클록드라이버를 적당히 분할배치하면 된다.

이에 따라 클록드라이버의 분할에 의한 설계상의 난점이 해결되는 것이다.

또한 각 클록신호선 간에는 클록드라이버의 출력단이면 어느 곳을 접속시켜도 되기 때문에 클록신호선간을 최단의 길이로 접속시키더라도 그에 따른 용량의 증가는 거의 없다. 만일 클록드라이버의 전체 구동능력이 충분하다면 용량의 증가는 고려하지 않아도 되므로 클록신호선간을 기계적으로 접복시키는 것이 가능해진다. 따라서 컴퓨터에 의한 자동배치와 배선에 극히 유효하게 되는 것이다.

Claims (1)

1. 반도체기판에 클록발생기와 상기 클록발생기의 한 출력을 복수의 클록신호선에 공급시키도록 분할배치된 복수의 클록드라이버, 상기 각 클록신호선을 매개하여 클록신호가 공급되는 복수의 부하회로등을 집적형성시킨 반도체 집적회로 장치에 있어서, 상기 복수의 클록신호선을 공통접속시킨 것을 특징으로 하는 반도체 집적회로 장치.

Images