KR19990088410A - 반도체장치 - Google Patents
반도체장치 Download PDFInfo
- Publication number
- KR19990088410A KR19990088410A KR1019990018107A KR19990018107A KR19990088410A KR 19990088410 A KR19990088410 A KR 19990088410A KR 1019990018107 A KR1019990018107 A KR 1019990018107A KR 19990018107 A KR19990018107 A KR 19990018107A KR 19990088410 A KR19990088410 A KR 19990088410A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- pads
- peripheral circuit
- arrangement
- circuit element
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 230000002093 peripheral effect Effects 0.000 claims abstract description 72
- 238000003491 array Methods 0.000 claims abstract description 13
- 230000006870 function Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
- H10B99/22—Subject matter not provided for in other groups of this subclass including field-effect components
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Dram (AREA)
Abstract
Description
Claims (5)
- 일련의 패드, 이 일련의 패드의 양측을 따라 위치되는 메모리 어레이, 상기 메모리 어레이 사이에 위치되는 주변 회로 소자군을 구비하는 반도체 장치에 있어서,회로 동작에 영향을 주지 않는 상기 주변 회로 소자군이 상기 일련의 패드의 일측상에 위치되어, 인접하는 두 패드 사이의 공간 영역을 통해 통과하는 상기 주변 회로 소자군에 접속되는 배선수가 감소되는 것을 특징으로 하는 반도체 장치.
- 배열된 복수의 패드와, 이 패드의 배열에 대하여 그 양측에 각각 배치되는 복수의 메모리어레이와, 이 복수의 메모리어레이에 끼인 영역에 형성되는 복수의 제 1 주변회로소자군 및 복수의 제 2 주변회로소자군을 포함하고, 상기 제 1 주변회로소자군은 회로특성상 상기 패드의 배열에 대하여 대칭적인 배치가 요구되는 회로로 이루어지고, 상기 제 2 주변회로소자군은 회로특성상 상기 패드의 배열에 대하여 대칭적인 배치가 요구되지 않는 회로로 이루어지는 반도체장치에 있어서,상기 복수의 제 2 주변회로소자군을 접속하는 배선이 상기 복수의 패드의 각각에 끼인 영역을 통과하지 않도록 상기 복수의 제 2 주변회로소자군 사이에 형성되는 것을 특징으로 하는 반도체장치.
- 배열된 복수의 패드와, 이 패드의 배열에 대하여 그 양측에 각각 배치되는 복수의 메모리어레이와, 이 복수의 메모리어레이에 끼인 영역에 설치되는 복수의 제 1 주변회로소자군 및 복수의 제 2 주변회로소자군을 포함하고, 상기 제 1 주변회로소자군은 회로특성상 상기 패드의 배열에 대하여 대칭적인 배치가 요구되는 회로로 이루어지고, 상기 제 2 주변회로소자군은 회로특성상 상기 패드의 배열에 대하여 대칭적인 배치가 요구되지 않는 회로로 이루어지는 반도체장치에 있어서,상기 복수의 제 2 주변회로소자군을 상기 패드의 배열에 대하여 한쪽 편에 형성하는 것을 특징으로 하는 반도체장치.
- 제 2 항에 있어서, 상기 복수의 제 1 주변회로소자군은 업회로, 구동회로 또는 이들과 동등한 기능을 갖는 회로에 의해 이루어지고,상기 복수의 제 2 주변회로소자군은 입출력회로, 논리회로 또는 이들과 동등한 기능을 갖는 회로에 의해 이루어지는 것을 특징으로 하는 반도체장치.
- 제 3 항에 있어서, 상기 복수의 제 1 주변회로소자군이 업회로, 구동회로 또는 이들과 동등한 기능을 갖는 회로에 의해 구성되고,상기 복수의 제 2 주변회로소자군이 입출력회로, 논리회로 또는 이들과 동등한 기능을 갖는 회로에 의해 구성되는 것을 특징으로 하는 반도체장치.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10155236A JP2954165B1 (ja) | 1998-05-20 | 1998-05-20 | 半導体装置 |
JP98-155236 | 1998-05-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990088410A true KR19990088410A (ko) | 1999-12-27 |
KR100326823B1 KR100326823B1 (ko) | 2002-03-04 |
Family
ID=15601521
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990018107A KR100326823B1 (ko) | 1998-05-20 | 1999-05-19 | 반도체 장치 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6300651B1 (ko) |
JP (1) | JP2954165B1 (ko) |
KR (1) | KR100326823B1 (ko) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003100876A (ja) * | 2001-09-21 | 2003-04-04 | Mitsubishi Electric Corp | 半導体集積回路装置 |
KR100481174B1 (ko) * | 2002-08-02 | 2005-04-07 | 삼성전자주식회사 | 메모리 코어의 전 영역에서 동일한 스큐를 가지는 반도체메모리 장치 |
US7814454B2 (en) * | 2007-06-28 | 2010-10-12 | International Business Machines Corporation | Selectable device options for characterizing semiconductor devices |
US9997381B2 (en) | 2013-02-18 | 2018-06-12 | Lam Research Corporation | Hybrid edge ring for plasma wafer processing |
KR101545952B1 (ko) | 2013-10-28 | 2015-08-21 | (주)실리콘화일 | 스택 메모리 장치 및 그 동작 방법 |
US10804081B2 (en) | 2013-12-20 | 2020-10-13 | Lam Research Corporation | Edge ring dimensioned to extend lifetime of elastomer seal in a plasma processing chamber |
US9393666B2 (en) | 2013-12-20 | 2016-07-19 | Lam Research Corporation | Adapter plate for polishing and cleaning electrodes |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5844743A (ja) * | 1981-09-10 | 1983-03-15 | Fujitsu Ltd | 半導体集積回路 |
JPH0772991B2 (ja) * | 1988-12-06 | 1995-08-02 | 三菱電機株式会社 | 半導体記憶装置 |
ATE101746T1 (de) * | 1989-11-24 | 1994-03-15 | Siemens Ag | Halbleiterspeicher. |
JP2996324B2 (ja) | 1992-08-28 | 1999-12-27 | 日本電気株式会社 | 半導体集積回路装置 |
US5898636A (en) * | 1993-06-21 | 1999-04-27 | Hitachi, Ltd. | Semiconductor integrated circuit device with interleaved memory and logic blocks |
US5604710A (en) * | 1994-05-20 | 1997-02-18 | Mitsubishi Denki Kabushiki Kaisha | Arrangement of power supply and data input/output pads in semiconductor memory device |
JP3160480B2 (ja) * | 1994-11-10 | 2001-04-25 | 株式会社東芝 | 半導体記憶装置 |
KR100477034B1 (ko) | 1995-01-31 | 2005-03-21 | 가부시끼가이샤 히다치 세이사꾸쇼 | 반도체 메모리 장치 |
JP3494502B2 (ja) * | 1995-05-12 | 2004-02-09 | 株式会社ルネサステクノロジ | 半導体記憶装置およびそのパッド配置方法 |
US6388314B1 (en) * | 1995-08-17 | 2002-05-14 | Micron Technology, Inc. | Single deposition layer metal dynamic random access memory |
JPH0969294A (ja) | 1995-08-31 | 1997-03-11 | Sanyo Electric Co Ltd | 不揮発性多値メモリ装置 |
JPH0991978A (ja) | 1995-09-29 | 1997-04-04 | Hitachi Ltd | 半導体不揮発性記憶装置およびそれを用いたコンピュータシステム |
JP3172086B2 (ja) | 1995-11-14 | 2001-06-04 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP3434398B2 (ja) * | 1995-11-28 | 2003-08-04 | 三菱電機株式会社 | 半導体装置 |
JP3905936B2 (ja) | 1996-03-18 | 2007-04-18 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JPH09331040A (ja) * | 1996-06-10 | 1997-12-22 | Mitsubishi Electric Corp | 半導体集積回路 |
KR980006287A (ko) | 1996-06-29 | 1998-03-30 | 김주용 | 메모리 소자에서 셀 블록과 패드 배열 방법 |
KR100311035B1 (ko) * | 1997-11-21 | 2002-02-28 | 윤종용 | 효율적으로 배치된 패드들을 갖는 반도체 메모리 장치 |
-
1998
- 1998-05-20 JP JP10155236A patent/JP2954165B1/ja not_active Expired - Lifetime
-
1999
- 1999-05-18 US US09/313,263 patent/US6300651B1/en not_active Expired - Lifetime
- 1999-05-19 KR KR1019990018107A patent/KR100326823B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JP2954165B1 (ja) | 1999-09-27 |
KR100326823B1 (ko) | 2002-03-04 |
US6300651B1 (en) | 2001-10-09 |
JPH11330351A (ja) | 1999-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900000105B1 (ko) | 반도체 집적회로 장치 | |
JPH077128A (ja) | 最大入力/出力能力を有するマルチチップモジュール集積回路装置 | |
US5422441A (en) | Master slice integrated circuit having a reduced chip size and a reduced power supply noise | |
KR100326823B1 (ko) | 반도체 장치 | |
JPH11177062A (ja) | 半導体メモリ装置 | |
KR100261900B1 (ko) | 반도체 집적 회로 장치 | |
JP3281234B2 (ja) | 半導体集積回路装置及びその製造方法 | |
JPH0580831B2 (ko) | ||
KR100261901B1 (ko) | 클럭 드라이버 회로 및 반도체 집적 회로 장치 | |
US20020130424A1 (en) | Semiconductor integrated circuit | |
KR100261201B1 (ko) | 반도체 집적회로 및 시스템 | |
US6611011B2 (en) | Memory cell array divided into a plurality of subarrays arranged in matrix form | |
EP0422930B1 (en) | Semiconductor integrated circuit devices | |
JPH0546638B2 (ko) | ||
JP3037020B2 (ja) | 半導体集積回路装置 | |
KR100715970B1 (ko) | 메모리 모듈 | |
EP0541360B1 (en) | Semiconductor memory device | |
JP2859195B2 (ja) | 半導体集積回路の配線構造とその配線方法 | |
JPS62114259A (ja) | 半導体集積回路装置 | |
JPH09153286A (ja) | 半導体記憶装置 | |
JPH03225697A (ja) | 半導体集積回路 | |
KR100275720B1 (ko) | 효율적인 패드 구조를 갖는 반도체 메모리장치 | |
JPH06295957A (ja) | 半導体装置 | |
JP2722796B2 (ja) | ゲートアレイ型集積回路 | |
JPH04142761A (ja) | 半導体集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130201 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20140204 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20150119 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20160212 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20170210 Year of fee payment: 16 |
|
FPAY | Annual fee payment |
Payment date: 20180209 Year of fee payment: 17 |
|
FPAY | Annual fee payment |
Payment date: 20190212 Year of fee payment: 18 |
|
EXPY | Expiration of term |