KR100275720B1 - 효율적인 패드 구조를 갖는 반도체 메모리장치 - Google Patents

효율적인 패드 구조를 갖는 반도체 메모리장치 Download PDF

Info

Publication number
KR100275720B1
KR100275720B1 KR1019970008719A KR19970008719A KR100275720B1 KR 100275720 B1 KR100275720 B1 KR 100275720B1 KR 1019970008719 A KR1019970008719 A KR 1019970008719A KR 19970008719 A KR19970008719 A KR 19970008719A KR 100275720 B1 KR100275720 B1 KR 100275720B1
Authority
KR
South Korea
Prior art keywords
pads
semiconductor memory
memory device
long sides
sides
Prior art date
Application number
KR1019970008719A
Other languages
English (en)
Other versions
KR19980073448A (ko
Inventor
이호철
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970008719A priority Critical patent/KR100275720B1/ko
Publication of KR19980073448A publication Critical patent/KR19980073448A/ko
Application granted granted Critical
Publication of KR100275720B1 publication Critical patent/KR100275720B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square

Abstract

본 발명은 효율적인 패드 구조를 갖는 반도체 메모리 장치에 관한 것으로서, 긴 변들과 짧은 변들을 갖는 반도체 메모리 장치에 있어서, 상기 긴 변들 사이에 상기 긴 변들과 평행한 방향으로 적어도 1열로 배치된 다수개의 패드들, 및 상기 짧은 변들 중 적어도 하나의 변에 적어도 1열로 배열된 다른 다수개의 패드들을 구비함으로써 많은 패드들이 배치될 수 있다.

Description

효율적인 패드 구조를 갖는 반도체 메모리 장치{Semiconductor memory divice having effective pad structure}
본 발명은 반도체 메모리 장치에 관한 것으로서, 특히 패드들의 배치에 관한 것이다.
현재의 반도체 메모리 장치는 크기는 점점 작아지면서 다기능, 고집적도를 갖는다. 따라서, 많은 신호를 고속으로 처리하기 위하여 많은 수의 핀들을 갖는다. 그러나, 반도체 메모리 장치의 크기는 작아지지만 리드 프레임(Lead Frame)의 리드와 와이어 본딩(wire-bonding)하기 위한 패드는 기존의 크기대로 유지되어야한다. 그러므로 패드가 반도체 메모리 장치 내에서 차지하는 비중은 점점 더 커진다. 특히, 많은 수의 핀들을 갖는 반도체 메모리 장치에서는 그 크기가 작아지면서 패드가 반도체 메모리 장치 내에서 차지하는 비중이 점점 중요시된다. 그리하여 패드의 크기는 작아지지 않으면서도 패드를 효율적으로 배치하기 위한 패드 배치 방법이 중요시되고 있다.
도 1은 종래의 반도체 메모리 장치의 메모리 셀 어레이들과 패드들의 배치도이다. 도 1을 참조하면, 반도체 메모리 장치(101)는 4개의 메모리 셀 어레이들(111∼114)과 다수개의 패드들(121)을 구비하고, 상기 다수개의 패드들(121)은 가로 방향의 중앙부를 따라 2열로 배치되어있다. 반도체 메모리 장치(101)의 가로가 세로보다 길게 되어있다.
도 1에 도시된 바와 같은 모양으로 패드들(121)이 배치될 경우 다음과 같은 문제점이 발생한다. 첫째는 반도체 메모리 장치(101)의 크기는 작고 패드들(121)의 수가 많을 경우에는 패드들(121) 사이의 피치(pitch) 제한으로 인하여 패드들(121)을 모두 배치하지 못할 수가 있다. 둘째는, 패드들(121) 사이의 피치가 좁을 경우 리드 프레임의 리드 사이의 피치 제한으로 인하여 리드 프레임을 설계하지 못하는 문제점이 있다.
도 2는 종래의 반도체 메모리 장치의 메모리 셀 어레이들과 패드들의 배치도이다. 도 2를 참조하면, 반도체 메모리 장치(201)는 4개의 메모리 셀 어레이들(211∼214)과 다수개의 패드들(221)을 구비하고, 상기 패드들(221)은 메모리 셀 어레이들(211∼214)의 외곽 즉, 반도체 메모리 장치(201)의 가장자리에 배치되어있다.
도 2에 도시된 바와 같이 패드들(221)이 반도체 메모리 장치(201)의 가장자리에 배치됨으로써, 신호를 전송하는 선들이 길어지게 된다. 상기 선들이 길어지면 선에 의한 부하가 증가하게 되고, 그로 인하여 상기 선들을 구동하는 드라이버의 크기가 커지면서 전류 소모가 증가한다. 선들이 길면 또한, 상기 선들을 통하여 전송되는 신호들의 전송 속도가 저하된다.
따라서, 본 발명이 이루고자하는 기술적 과제는 반도체 메모리 장치의 크기가 작고 패드의 수가 많을 경우 상기 패드들을 모두 배치할 수 있는 반도체 메모리 장치를 제공하는데 있다.
도 1은 종래의 반도체 메모리 장치의 메모리 셀 어레이(Memory Cell Array)들과 패드들의 배치도.
도 2는 종래의 반도체 메모리 장치의 메모리 셀 어레이들과 패드들의 다른 배치도.
도 3은 본 발명의 제1 실시예에 따른 반도체 메모리 장치의 메모리 셀 어레이들과 패드들의 배치도.
도 4는 본 발명의 제2 실시예에 따른 반도체 메모리 장치의 메모리 셀 어레이들과 패드들의 배치도.
상기 기술적 과제를 이루기 위하여 본 발명은
긴 변들과 짧은 변들을 갖는 반도체 메모리 장치에 있어서, 상기 긴 변들 사이에 상기 긴 변들과 평행한 방향으로 적어도 1열로 배치된 다수개의 패드들, 및 상기 짧은 변들 중 적어도 하나의 변에 적어도 1열로 배열된 다른 다수개의 패드들을 구비하는 것을 특징으로 하는 반도체 메모리 장치를 제공한다.
상기 기술적 과제를 이루기 위하여 본 발명은 또,
긴 변들과 짧은 변들을 갖는 반도체 메모리 장치에 있어서, 상기 긴 변들 사이의 중앙부에 상기 긴 변들과 평행한 방향으로 1열로 배치된 다수개의 패드들, 및 상기 짧은 변들에 각각 1열로 배열된 다른 다수개의 패드들을 구비하며, 상기 다수개의 패드들과 상기 다른 다수개의 패드들은 'H'자형을 이루는 것을 특징으로 하는 반도체 메모리 장치를 제공한다.
상기 기술적 과제를 이루기 위하여 본 발명은 또한,
긴 변들과 짧은 변들을 갖는 반도체 메모리 장치에 있어서, 상기 긴 변들 사이의 중앙부에 상기 긴 변들과 평행한 방향으로 1열로 배치된 다수개의 패드들, 및 상기 짧은 변들 중 하나의 변에만 1열로 배열된 다른 다수개의 패드들을 구비하며, 상기 다수개의 패드들과 상기 다른 다수개의 패드들은 'T'자형을 이루는 것을 특징으로 하는 반도체 메모리 장치를 제공한다.
상기 기술적 과제를 이루기 위하여 본 발명은 또한,
긴 변들과 짧은 변들을 갖는 반도체 메모리 장치에 있어서, 상기 긴 변들 사이에 상기 긴 변들과 평행한 방향으로 2열로 배치되며 상기 2열은 1열씩 분리된 다수개의 패드들, 및 상기 짧은 변들에 각각 1열로 배열된 다른 다수개의 패드들을 구비하며, 상기 다수개의 패드들과 상기 다른 다수개의 패드들은 '??'자형을 이루는 것을 특징으로 하는 반도체 메모리 장치를 제공한다.
상기 기술적 과제를 이루기 위하여 본 발명은 또한,
긴 변들과 짧은 변들을 갖는 반도체 메모리 장치에 있어서, 상기 긴 변들 사이에 상기 긴 변들과 평행한 방향으로 2열로 배치되며 상기 2열은 1열씩 분리된 다수개의 패드들, 및 상기 짧은 변들 중 하나의 변에만 1열로 배열된 다른 다수개의 패드들을 구비하며, 상기 다수개의 패드들과 상기 다른 다수개의 패드들은 '??'자형을 이루는 것을 특징으로 하는 반도체 메모리 장치를 제공한다.
상기 본 발명에 의하여 반도체 메모리 장치의 크기가 작고 패드의 수가 많더라도 상기 패드들이 모두 배치될 수 있다.
이하, 첨부된 도면들을 통하여 본 발명의 실시예들을 보다 상세히 설명하기로 한다.
도 3은 본 발명의 제1 실시예에 따른 반도체 메모리 장치의 메모리 셀 어레이들과 패드들의 배치도이다. 도 3을 참조하면, 반도체 메모리 장치(301)는 두 개의 긴 변들(가로의 변들)과 두 개의 짧은 변들(세로의 변들)로 구성된다. 상기 긴 변들에 인접하여 메모리 셀 어레이들(311∼314)이 두 개씩 별도로 배치되고, 메모리 셀 어레이들(311,312)과 메모리 셀 어레이들(313,314) 사이에 상기 긴 변들과 평행하게 다수개의 패드들(321)이 2열로 배열되어 있으며, 상기 짧은 변들에는 다른 다수개의 패드들(322,323)이 각각 1열로 배열되어있다. 즉, 패드들(321,322,323)은 'H'자형으로 배치되어있다. 만일 패드들(321,322,323)의 수가 적을 경우에는 상기 짧은 변들 중에서 하나의 변에만 패드들이 배치될 수도 있다. 따라서, 이 때는 패드들의 배치 구조는 'T'자형이 된다.
상기 다수개의 패드들(321)은 반도체 메모리 장치(301)의 회로 특성에 따라 1열로 배열될 수도 있다. 또한, 도 3에는 메모리 셀 어레이들(311∼314)이 4개만 도시되어있지만 반도체 메모리 장치의 메모리 용량에 따라 4개 이하 또는 4개 이상으로 형성될 수가 있다.
도 3에 도시된 바와 같은 모양으로 패드들(321,322,323)을 배치함으로써 반도체 메모리 장치(301)의 크기가 작고 패드들(321,322,323)의 수가 많을 경우에 상기 패드들(321,322,323)은 패드 피치 제한을 벗어나 상기 반도체 메모리 장치(301) 내에 모두 배치될 수 있다. 또한, 상기 메모리 셀 어레이들(311∼314)로 신호를 전송하는 신호선들에 연결되는 패드들은 반도체 메모리 장치(301)의 중앙부에 배치됨으로써 상기 신호선들의 길이가 짧아지게 되어 상기 신호선들을 구동하는 드라이버의 크기가 작아지거나 또는 필요없게 된다. 따라서, 상기 반도체 메모리 장치(301)의 전류 소모가 감소된다. 뿐만 아니라 상기 신호선들이 짧으면 상기 신호선들을 통하여 전송되는 신호들의 전송 속도도 빨라진다.
도 4는 본 발명의 제2 실시예에 따른 반도체 메모리 장치의 메모리 셀 어레이들과 패드들의 배치도이다. 도 4를 참조하면, 반도체 메모리 장치(401)는 두 개의 긴 변들(가로의 변들)과 두 개의 짧은 변들(세로의 변들)로 구성된다. 상기 반도체 메모리 장치(401) 내에 6개의 메모리 셀 어레이들(411∼416)이 배치되고, 메모리 셀 어레이들(411,412)과 메모리 셀 어레이들(413,414) 사이 및 메모리 셀 어레이들(413,414)과 메모리 셀 어레이들(415,416) 사이에 각각 1열의 패드들(421,422)이 긴 변들과 평행하게 배열되어 있으며, 상기 짧은 변들에는 다른 다수개의 패드들(423,424)이 각각 1열로 배열되어있다. 즉, 패드들(421∼424)은 반도체 메모리 장치(401) 내에서 '??'자형으로 배치되어있다. 만일 패드들(421∼424)의 수가 적을 경우에는 상기 짧은 변들 중에서 하나의 변에만 패드들이 배치될 수도 있다. 따라서, 이 때는 패드들의 배치 구조는 '??'자형이 된다. 상기 메모리 셀 어레이들(411∼416) 중 일부는 로직(logic) 회로들로 구성될 수도 있다.
도 4에 도시된 반도체 메모리 장치(401)는 도 3에 도시된 반도체 메모리 장치(301)와 동일한 효과를 나타낸다.
도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따르면, 반도체 메모리 장치의 크기가 작고 패드들의 수가 많을 경우에 상기 패드들은 패드 피치 제한에 걸리지 않고 상기 반도체 메모리 장치 내에 모두 배치될 수 있다. 또한, 메모리 셀 어레이들로 신호를 전송하는 신호선들과 연결되는 패드들은 반도체 메모리 장치의 중앙부에 배치됨으로써 신호선들의 길이가 짧아지게 되어 신호선들을 구동하는 드라이버의 크기가 작아지거나 또는 필요없게 된다. 따라서, 반도체 메모리 장치의 전류 소모가 감소된다. 뿐만 아니라 신호선들이 짧으면 상기 신호선들을 통하여 전송되는 신호들의 전송 속도도 빨라진다.

Claims (5)

  1. 긴 변들과 짧은 변들을 갖는 반도체 메모리 장치에 있어서,
    상기 긴 변들 사이에 상기 긴 변들과 평행한 방향으로 적어도 1열로 배치된 다수개의 패드들; 및
    상기 짧은 변들 중 적어도 하나의 변에 적어도 1열로 배열된 다른 다수개의 패드들을 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  2. 긴 변들과 짧은 변들을 갖는 반도체 메모리 장치에 있어서,
    상기 긴 변들 사이의 중앙부에 상기 긴 변들과 평행한 방향으로 1열로 배치된 다수개의 패드들; 및
    상기 짧은 변들에 각각 1열로 배열된 다른 다수개의 패드들을 구비하며,
    상기 다수개의 패드들과 상기 다른 다수개의 패드들은 'H'자형을 이루는 것을 특징으로 하는 반도체 메모리 장치.
  3. 긴 변들과 짧은 변들을 갖는 반도체 메모리 장치에 있어서,
    상기 긴 변들 사이의 중앙부에 상기 긴 변들과 평행한 방향으로 1열로 배치된 다수개의 패드들; 및
    상기 짧은 변들 중 하나의 변에만 1열로 배열된 다른 다수개의 패드들을 구비하며,
    상기 다수개의 패드들과 상기 다른 다수개의 패드들은 'T'자형을 이루는 것을 특징으로 하는 반도체 메모리 장치.
  4. 긴 변들과 짧은 변들을 갖는 반도체 메모리 장치에 있어서,
    상기 긴 변들 사이에 상기 긴 변들과 평행한 방향으로 2열로 배치되며 상기 2열은 1열씩 분리된 다수개의 패드들; 및
    상기 짧은 변들에 각각 1열로 배열된 다른 다수개의 패드들을 구비하며,
    상기 다수개의 패드들과 상기 다른 다수개의 패드들은 '??'자형을 이루는 것을 특징으로 하는 반도체 메모리 장치.
  5. 긴 변들과 짧은 변들을 갖는 반도체 메모리 장치에 있어서,
    상기 긴 변들 사이에 상기 긴 변들과 평행한 방향으로 2열로 배치되며 상기 2열은 1열씩 분리된 다수개의 패드들; 및
    상기 짧은 변들 중 하나의 변에만 1열로 배열된 다른 다수개의 패드들을 구비하며,
    상기 다수개의 패드들과 상기 다른 다수개의 패드들은 '??'자형을 이루는 것을 특징으로 하는 반도체 메모리 장치.
KR1019970008719A 1997-03-14 1997-03-14 효율적인 패드 구조를 갖는 반도체 메모리장치 KR100275720B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970008719A KR100275720B1 (ko) 1997-03-14 1997-03-14 효율적인 패드 구조를 갖는 반도체 메모리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970008719A KR100275720B1 (ko) 1997-03-14 1997-03-14 효율적인 패드 구조를 갖는 반도체 메모리장치

Publications (2)

Publication Number Publication Date
KR19980073448A KR19980073448A (ko) 1998-11-05
KR100275720B1 true KR100275720B1 (ko) 2001-01-15

Family

ID=40749648

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970008719A KR100275720B1 (ko) 1997-03-14 1997-03-14 효율적인 패드 구조를 갖는 반도체 메모리장치

Country Status (1)

Country Link
KR (1) KR100275720B1 (ko)

Also Published As

Publication number Publication date
KR19980073448A (ko) 1998-11-05

Similar Documents

Publication Publication Date Title
US4811073A (en) Gate array arrangement
EP0133958A2 (en) A masterslice semiconductor device
US5422441A (en) Master slice integrated circuit having a reduced chip size and a reduced power supply noise
US6504743B2 (en) Die architecture accommodating high-speed semiconductor devices
KR970008608A (ko) 반도체 메모리
KR100311035B1 (ko) 효율적으로 배치된 패드들을 갖는 반도체 메모리 장치
US5231607A (en) Semiconductor memory device
US4779227A (en) Semiconductor memory device
KR0164391B1 (ko) 고속동작을 위한 회로 배치 구조를 가지는 반도체 메모리 장치
EP0041844B1 (en) Semiconductor integrated circuit devices
KR100261900B1 (ko) 반도체 집적 회로 장치
KR100275720B1 (ko) 효율적인 패드 구조를 갖는 반도체 메모리장치
KR100261901B1 (ko) 클럭 드라이버 회로 및 반도체 집적 회로 장치
KR100326823B1 (ko) 반도체 장치
US5506428A (en) Gate array LSI
KR100359591B1 (ko) 반도체 장치
US5365406A (en) Master-slice type semiconductor integrated circuit device
EP0278463B1 (en) Gate array having transistor buried in interconnection region
JPH09153286A (ja) 半導体記憶装置
KR19980065642A (ko) 반도체 메모리장치의 출력패드 배치방법
KR0164795B1 (ko) 반도체 장치의 패드 배치구조
JPH0546638B2 (ko)
KR980011404A (ko) 반도체 메모리 장치의 패드 배치방법
KR0172354B1 (ko) 칩 면적을 축소하기 위한 반도체 메모리 장치의 레이아웃
JPH02246354A (ja) マスタースライス方式集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080904

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee