KR0164391B1 - 고속동작을 위한 회로 배치 구조를 가지는 반도체 메모리 장치 - Google Patents

고속동작을 위한 회로 배치 구조를 가지는 반도체 메모리 장치 Download PDF

Info

Publication number
KR0164391B1
KR0164391B1 KR1019950018291A KR19950018291A KR0164391B1 KR 0164391 B1 KR0164391 B1 KR 0164391B1 KR 1019950018291 A KR1019950018291 A KR 1019950018291A KR 19950018291 A KR19950018291 A KR 19950018291A KR 0164391 B1 KR0164391 B1 KR 0164391B1
Authority
KR
South Korea
Prior art keywords
data
input
output
array
memory array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019950018291A
Other languages
English (en)
Other versions
KR970003208A (ko
Inventor
유제환
이중화
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950018291A priority Critical patent/KR0164391B1/ko
Priority to TW085107383A priority patent/TW358946B/zh
Priority to EP96110335A priority patent/EP0753856B1/en
Priority to DE69614947T priority patent/DE69614947T2/de
Priority to JP8169864A priority patent/JP2828955B2/ja
Priority to CN96108291A priority patent/CN1099119C/zh
Priority to US08/673,001 priority patent/US5657265A/en
Publication of KR970003208A publication Critical patent/KR970003208A/ko
Application granted granted Critical
Publication of KR0164391B1 publication Critical patent/KR0164391B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야
고속동작을 하는 반도체 메모리 장치.
2. 발명이 해결하려고 하는 기술적 과제
종래보다 상대적으로 작은 회로 배치 면적 및 회로 동작시의 적은 전력소모를 가지게 하는 메모리 회로 배치 구조를 제공한다.
3. 발명의 해결방법의 요지
반도체 메모리 장치에 있어서, 상기 메모리 쎌 어레이 블럭의 데이타를 입출력하는 입출력 라인과, 상기 입출력 라인에 접속되어 상기 데이타의 입출력을 제어하고 구동하는 입출력 수단과, 하나의 메모리 쎌 어레이 블럭의 상기 입출력 수단과 상기 메모리 쎌 어레이 블럭과 수직방향으로 위치한 또다른 메모리 쎌 어레이 블럭의 입출력 수단사이에 존재하여 데이타를 전송하는 제1데이타 라인과, 수평방향으로 위치한 두개이상의 메모리 쎌 어레이 블럭의 제1데이타 라인들을 서로 연결되어 데이타를 전송하기 위한 제2데이타 라인을 적어도 포함한다.
4. 발명의 중요한 용도 : 반도체 메모리 장치에 적합하게 사용된다.

Description

고속동작을 위한 회로 배치 구조를 가지는 반도체 메모리 장치
제1도는 종래기술에 따른 데이타 경로 및 회로 배치를 니타낸 도면.
제2도는 본 발명에 따른 데이타 경로 및 회로 배치를 나타낸 도면.
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 고속 메모리 장치의 동작에서 데이타 비트(Data bit)간의 스큐(Skew)로 인한 속도의 손실을 최소화하고 메모리 회로 배치 면적을 줄일 수 있는 메모리 회로 배치구조에 관한 것이다. 일반적으로, 반도체 메모리 장치 특히 다이나믹 램(Dynamic RAM)에 있어서 메모리 용량이 증가할수록 면적이 크게 확장되어지고, 또한 공정 기술의 발달로 버스라인(Bus line)의 폭이 줄어들어서 메모리 회로 기술에 대한 로딩(Loading)이 크게 증가된다. 반면 앞으로의 메모리 장치의 추세가 고속화, 저전력화 및 바이트와이드(Byte wide)제품에 대한 요구가 확대되고 있다. 이러한 추세에 부응하기 위한 다양한 메모리 아키텍쳐(Architecture)가 개발되고 있으며 특성 개선에 대한 많은 기술이 개발되고 있다. 제1도는 종래기술에 따른 데이타 경로 및 회로 배치를 나타낸 도면이다. 제1도를 참조하면, 메모리 쎌 어레이 블럭(100)을 구성하고 두개의 메모리 쎌 어레이 사이에 로우 디코더(Row decoder)(30)를 구성하고 각각의 메모리 쎌 어레이 블럭의 칩 중앙방햐어에 칼럼 디코더(Column decoder)(40)를 배치하여 메모리 쎌 어레이 블럭(Memory cell array block)(100)의 수평방향 중앙의 우측에 데이타 입출력 버퍼(Data Input output buffer) 및 데이타 출력 라인(1)의 각각마다 또는 여러개를 스위치 수단으로 연결하여 데이타 센스 앰프(Data sense amplifier) 및 데이타 입력 구동기(2)들을 구성하고 그 출력 데이타 라인(Data line)(3)을 칩 중앙까지 배선하여 스위치 수단(20)을 통과함으로써 한개 또는 소수의 데이타가 각각의 데이타 입출력 버퍼(4)에 연결되는 데이타 버스(Data bus)(5)에 전달된다. 이러한 메모리 구조에서 메모리 쎌 어레이 블럭(100) 양쪽 끝의 쎌(cell)을 억세스(Access)할 경우 두 데이타간의 속도차는 메모리 칩(Memdry chip)의 용량이 커질수록 큰 차이를 나타낼 수 있으며, 또한 메모리 쎌 어레이 블럭(100)에 구성된 입출력 라인(1)의 각각 또는 다수개 마다 데이타 센스 앰프들 2를 배치함으로써 메모리 회로 배치 면적이 상당히 커지는 문제점이 있다. 더욱이 고대역폭(High Bandwidth)의 구현을 위해 메모리 쎌 어레이에 보다 많은 데이타를 동시에 출력시키고자 하면 더욱 큰 회로 배치 면적과 전력소모가 따르는 문제점을 초래한다.
따라서, 본 발명의 목적은 고속 메모리 장치의 동작에서 데이타 비트간의 스큐(Skew)로 인한 속도의 손실을 최소화하는 메모리 회로 배치 구조를 제공함에 있다.
본 발명의 다른목적은 고대역폭(High bandwidth)을 구현하는 반도체 메모리 장치에서 종래보다 상대적으로 작은 회로 및 면적 및 회로 동작시의 적은 전력소모를 가지게 하는 메모리 회로 배치 구조를 제공함에 있다.
상기한 바와같은 목적들을 달성하기 위한 본 발명은 메모리 쎌들이 나열되어 구성한 적어도 네개이상의 메모리 쎌 어레이 블럭과 상기 메모리 쎌 어레이 블럭 각각의 내부에 위치되어 워드라인 및 비트라인을 각각 제어하는 로우 디코더 및 컬럼 디코더를 구비하는 반도체 메모리 장치에 있어서, 상기 메모리 쎌 어레이 블럭의 데이타를 입출력하는 입출력 라인과, 상기 입출력 라인에 접속되어 상기 데이타의 입출력을 제어하고 구동하는 입출력 수단과, 하나의 메모리 쎌 어레이 블럭의 상기 입출력 수단과 상기 메모리 쎌 어레이 블럭과 수직방향으로 위치한 또다른 메모리 쎌 어레이 블럭의 입출력 수단사이에 존재하여 데이타를 전송하는 제1데이타 라인과, 수평방향으로 위치한 두개이상의 메모리 쎌 어레이 블럭의 제1데이타 라인들이 서로 연결되어 데이타를 전송하기 위한 제2데이타 라인과, 상기 제2데이타 라인에 접속되어 상기 데이타를 센싱하여 증폭하는 센스 앰프와, 상기 센스 앰프와 앰프와 접속되어 외부 리드 프레임으로 출력하는 데이타 출력수단을 가짐을 특징으로 한다.
이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 제2도는 본 발명에 따른 데이타 경로 및 회로 배치를 나타낸 도면이다. 제2도를 참조하면, 메모리 쎌 어레이 블럭(200)을 구성하고 두개의 메모리 쎌 어레이 블럭 사이에 로우 디코더(Row Decoder)(30)를 구성하여 워드라인(Word Line)을 제어하고 각각의 메모리 쎌 어레이의 칩 중앙 방향에 컬럼 디코더(Column Decoder)(40)를 배치함으로써 수직 방향으로 배치된 입출력 라인(7)들의 데이타 경로를 최대한 단축시키고, 이러한 두개의 메모리 쎌 어레이 블럭으로 구성된 구조가 칩 중앙을 기준으로 4개 또는 그이상 배치하였으며, 칩의 정 중앙을 기준으로 좌우의 메모리 쎌 어레이 블럭(200)구조는 각각 서로 다른 데이타 출력 패드(10)를 갖고 있는 것이 종래 기술에 대비한 차이점이다.
그리고, 각각의 입출력 라인에 종래의 데이타 센스 앰프를 연결했던 것에 비해 본 발명에서는 리이드(Read)시 인에이블(Enable)되는 스위치 수단과 라이트(Write)시 인에이블 되는 입출력 구동기를 구성하고 각각의 메모리 쎌 어레이 블럭(200)의 동일한 위치의 입출력 스위치 및 입출력 구동기(8)들을 제1데이타 라인(20)으로 연결하여 칩 중앙 부분의 수평 방향의 제2데이타 라인(15)이 일정한 간격을 두고 시프트(Shift)된 형태의 제2데이타 라인 묶음(6)으로 구성하여 서로 다른 데이타 라인(20)들간의 속도차를 최소화 할 수 있는 효과가 있다.
또한, 수평 방향으로 구성되는 제2데이타 라인(15)들 각각의 중앙부위에 데이타 센스 앰프(9) 및 데이타 입출력 버퍼와 출력 패드(10)를 배치함으로써 서로 다른 데이타 출력 패드간의 데이타 엑세스 시간의 차이가 거의 없어지는 효과가 있다. 전술한 바와 같이 메모리 쎌 어레이 블럭을 구성함으로써 로우 어드레스 및 컬럼 어드레스에 의해 선택되어지는 다수개의 메모리 쎌의 데이타가 입출력 라인(7)에 실려지고 어드레스(Address)에 의해 한개의 입출력 스위치 및 입출력 구동기(8)만 인에이블되어 그 입출력 라인(7)과 수직방향의 제1데이타 라인(20)을 연결하여 데이타 센스 앰프(9)로 전달되어질 수 있다. 따라서, 한개의 데이타 센스 앰프(9)는 서로 다른 메모리 쎌 어레이 블럭에 위치하는 4개 또는 그이상의 입출력 라인(7)들을 공유하여 어드레스 입력 정보에 의해 선택적으로 연결되는 배치 방식으로써 메모리 칩 전체적으로 데이타 센스 앰프(9)의 갯수가 종래 방식에 대비하여 1/4로 줄어들어 또한 전류소모량도 줄어드는 효과가 있다. 앞으로의 반도체 메모리의 추세가 고대역폭 구한으로 특히 동기 디램(Synchronous DRAM)등의 메모리 장치에서 동시에 많은 양의 데이타를 리이드(Read), 라이트(write)할 수 있는 구조에서는 메모리 쎌 어레이에 배치되는 입출력 라인의 수가 상당히 증가하게 되고 따라서 입출력 라인수가 증가하는 만큼 입출력 센스 앰프 및 입출력 구동기등 입출력 라인 제어회로가 늘어나게 된다. 따라서, 본 발명은 이러한 고대역폭을 추가하는 반도체 메모리 장치에서 특히 유용한 기술로서 상대적으로 작은 레이아웃(Layout)면적 및 회로 동작시의 적은 전력소모를 구현할 수 있는 효과가 있다.
상기한 본 발명은 도면을 중심으로 예를들어 한정하였지만, 그 동일한 것은 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러가지 변화와 변형이 가능함이 본 분야의 숙련된 자에게 있어 명백할 것이다.

Claims (7)

  1. 메모리 쎌들이 나열되어 구성한 적어도 네개이상의 메모리 쎌 어레이 블럭과 상기 메모리 쎌 어레이 블럭 각각의 내부에 위치되어 워드라인 및 비트라인을 각각 제어하는 로우 디코더 및 컬럼 디코더를 구비하는 반도체 메모리 장치에 있어서, 상기 메모리 쎌 어레이 블럭의 데이타를 입출력하는 입출력 라인과, 상기 입출력 라인에 접속되어 상기 데이타의 입출력을 제어하고 구동하는 입출력 수단과, 하나의 메모리 쎌 어레이 블럭의 상기 입출력 수단과 상기 메모리 쎌 어레이 블럭과 수직방향으로 위치한 또다른 메모리 쎌 어레이 블럭의 입출력 수단사이에 존재하여 데이타를 전송하는 제1데이타 라인과, 수평방향으로 위치한 두개이상의 메모리 쎌 어레이 블럭의 제1데이타 라인들이 서로 연결되어 데이타를 전송하기 위한 제2데이타 라인과, 상기 제2데이타 라인에 접속되어 상기 데이타를 센싱하여 증폭하는 센스 앰프와, 상기 센스 앰프와 접속되어 외부 리드 프레임으로 출력하는 데이타 출력 수단을 구비함을 특징으로 하는 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 입출력 수단은 입출력 스위치와 입출력 구동기로 구성함을 특징으로 하는 반도체 메모리 장치.
  3. 제1항에 있어서, 상기 데이타 출력수단은 데이타 입출력 버퍼와 데이타 출력 패드로 구성함을 특징으로 하는 반도체 메모리 장치.
  4. 메모리 쎌들이 나열되어 구성하고 패드층을 기준으로 상하로 수직배치된 적어도 두개이상의 메모리 쎌 어레이 블럭과 상기 메모리 쎌 어레이 블럭 각각의 내부에 위치되어 비트라인을 제어하는 컬럼 디코더를 구비하는 반도체 메모리 장치에 있어서, 상기 메모리 쎌 어레이 블럭의 데이타를 입출력하는 입출력 라인과, 상기 입출력 라인에 접속되어 상기 데이타의 입출력을 제어하고 구동하는 입출력 수단과, 하나의 메모리 쎌 어레이 블럭의 상기 입출력 수단과 상기 메모리 쎌 어레이 블럭과 수직방향으로 위치한 또다른 메모리 쎌 어레이 블럭의 입출력 수단사이에 존재하여 데이타를 전송하는 제1데이타 라인과, 수평방향으로 위치한 두개이상의 메모리 쎌 어레이 블럭의 제1데이타 라인들을 서로 연결하여 데이타를 전송하는 제2데이타 라인을 구비하고 상기 제1데이타 라인이 패드층사이로 상기 메모리 쎌 어레이 블럭의 입출력 수단을 연결하도록 구성됨을 특징으로 하는 반도체 메모리 장치.
  5. 제4항에 있어서, 상기 입출력 수단은 센스 앰프와 라이트 드라이버로 구성됨을 특징으로 하는 반도체 메모리 장치.
  6. 제4항에 있어서, 상기 데이타 출력수단은 데이타 입출력 버퍼와 데이타 출력 패드로 구성함을 특징으로 하는 반도체 메모리 장치.
  7. 제4항에 있어서, 상기 메모리 쎌 어레이 블럭은 4개 또는 8개이상으로 구성함을 특징으로 하는 반도체 메모리 장치.
KR1019950018291A 1995-06-29 1995-06-29 고속동작을 위한 회로 배치 구조를 가지는 반도체 메모리 장치 Expired - Fee Related KR0164391B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1019950018291A KR0164391B1 (ko) 1995-06-29 1995-06-29 고속동작을 위한 회로 배치 구조를 가지는 반도체 메모리 장치
TW085107383A TW358946B (en) 1995-06-29 1996-06-18 Semiconductor memory having a fast operation circuit array structure
DE69614947T DE69614947T2 (de) 1995-06-29 1996-06-27 Halbleiterspeicheranordnung mit einer Schaltungsanordnungstruktur für hohe Geschwindigkeit
EP96110335A EP0753856B1 (en) 1995-06-29 1996-06-27 Semiconductor memory device having circuit array structure for fast operation
JP8169864A JP2828955B2 (ja) 1995-06-29 1996-06-28 半導体メモリ装置
CN96108291A CN1099119C (zh) 1995-06-29 1996-06-29 呈电路阵列结构供高速操作的半导体存储器
US08/673,001 US5657265A (en) 1995-06-29 1996-07-01 Semiconductor memory device having circuit array structure for fast operation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950018291A KR0164391B1 (ko) 1995-06-29 1995-06-29 고속동작을 위한 회로 배치 구조를 가지는 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR970003208A KR970003208A (ko) 1997-01-28
KR0164391B1 true KR0164391B1 (ko) 1999-02-18

Family

ID=19418858

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950018291A Expired - Fee Related KR0164391B1 (ko) 1995-06-29 1995-06-29 고속동작을 위한 회로 배치 구조를 가지는 반도체 메모리 장치

Country Status (7)

Country Link
US (1) US5657265A (ko)
EP (1) EP0753856B1 (ko)
JP (1) JP2828955B2 (ko)
KR (1) KR0164391B1 (ko)
CN (1) CN1099119C (ko)
DE (1) DE69614947T2 (ko)
TW (1) TW358946B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW340225B (en) * 1996-08-09 1998-09-11 Townsend & Townsend & Crew Llp HIgh-speed video frame buffer
US5854770A (en) * 1997-01-30 1998-12-29 Sgs-Thomson Microelectronics S.R.L. Decoding hierarchical architecture for high integration memories
JP3992781B2 (ja) * 1997-04-15 2007-10-17 富士通株式会社 半導体記憶装置
JP3235544B2 (ja) * 1997-10-29 2001-12-04 日本電気株式会社 半導体記憶装置
US6072743A (en) * 1998-01-13 2000-06-06 Mitsubishi Denki Kabushiki Kaisha High speed operable semiconductor memory device with memory blocks arranged about the center
KR100363079B1 (ko) * 1999-02-01 2002-11-30 삼성전자 주식회사 이웃한 메모리 뱅크들에 의해 입출력 센스앰프가 공유된 멀티 뱅크 메모리장치
KR100335486B1 (ko) * 1999-03-22 2002-05-04 윤종용 다수개의 스택형 뱅크들에 공유되는 데이터 입출력 라인의 구조를 갖는 반도체 메모리 장치
JP4989821B2 (ja) * 2001-02-06 2012-08-01 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP4633958B2 (ja) * 2001-05-07 2011-02-16 ルネサスエレクトロニクス株式会社 不揮発性半導体メモリ
KR100512934B1 (ko) * 2002-01-09 2005-09-07 삼성전자주식회사 반도체 메모리 장치
US6711068B2 (en) * 2002-06-28 2004-03-23 Motorola, Inc. Balanced load memory and method of operation
KR100614660B1 (ko) * 2005-06-01 2006-08-22 삼성전자주식회사 반도체 기억 장치의 데이터 라인 및 그 형성방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3073991B2 (ja) * 1988-04-19 2000-08-07 セイコーエプソン株式会社 半導体記憶装置
JPH0772991B2 (ja) * 1988-12-06 1995-08-02 三菱電機株式会社 半導体記憶装置
DE58907014D1 (de) * 1989-11-24 1994-03-24 Siemens Ag Halbleiterspeicher.
JP2519593B2 (ja) * 1990-10-24 1996-07-31 三菱電機株式会社 半導体記憶装置
EP0544247A3 (en) * 1991-11-27 1993-10-20 Texas Instruments Inc Memory architecture
JP3068352B2 (ja) * 1992-12-01 2000-07-24 日本電気株式会社 半導体メモリ
JP2785655B2 (ja) * 1993-11-01 1998-08-13 日本電気株式会社 半導体装置
JPH07130163A (ja) * 1993-11-01 1995-05-19 Matsushita Electron Corp 半導体メモリ

Also Published As

Publication number Publication date
EP0753856A2 (en) 1997-01-15
US5657265A (en) 1997-08-12
KR970003208A (ko) 1997-01-28
CN1099119C (zh) 2003-01-15
CN1147675A (zh) 1997-04-16
DE69614947D1 (de) 2001-10-11
JPH0917979A (ja) 1997-01-17
DE69614947T2 (de) 2002-04-11
EP0753856A3 (en) 1998-11-04
JP2828955B2 (ja) 1998-11-25
TW358946B (en) 1999-05-21
EP0753856B1 (en) 2001-09-05

Similar Documents

Publication Publication Date Title
EP1081711B1 (en) Dynamic type memory
KR100284742B1 (ko) 입출력 센스앰프의 개수가 최소화된 메모리장치
US7990798B2 (en) Integrated circuit including a memory module having a plurality of memory banks
US5097440A (en) Semiconductor memory device comprising a plurality of memory arrays with improved peripheral circuit location and interconnection arrangement
KR0164391B1 (ko) 고속동작을 위한 회로 배치 구조를 가지는 반도체 메모리 장치
US4590588A (en) Monolithic semiconductor memory
JP3741153B2 (ja) 高速動作のための共有ｄｒａｍ ｉ／ｏデータバス
KR0172426B1 (ko) 반도체 메모리장치
US5650977A (en) Integrated circuit memory device including banks of memory cells and related methods
KR900007741B1 (ko) 반도체 기억장치
US6788600B2 (en) Non-volatile semiconductor memory
US5184321A (en) Semiconductor memory device comprising a plurality of memory arrays with improved peripheral circuit location and interconnection arrangement
US7139211B2 (en) Semiconductor memory device for reducing cell area
KR100486221B1 (ko) 입출력라인을공유한복수개의메모리뱅크를구비한메모리장치
JPH0582746A (ja) 半導体記憶装置
US6278647B1 (en) Semiconductor memory device having multi-bank and global data bus
KR100314129B1 (ko) 데이터 입출력 라인의 부하를 줄이는 뱅크 구성방법 및 데이터입출력 라인 배치방법으로 구현된 반도체 메모리 장치
JP2871967B2 (ja) デュアルポート半導体記憶装置
JP3222545B2 (ja) 半導体記憶装置
JP2973895B2 (ja) 半導体記憶装置
KR100262003B1 (ko) 반도체 메모리
KR100350590B1 (ko) 칩 사이즈가 감소된 ｄｒａｍ
EP0913831B1 (en) Space-efficient master data line (MDQ) switch placement
KR100489355B1 (ko) 노이즈감소를위한메모리소자
KR100622764B1 (ko) 분할된 입/출력 라인 구조를 갖는 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19950629

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19950629

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19980528

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980828

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980911

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980910

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010807

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020807

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030808

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040331

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20050802

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20060830

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20070903

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20080904

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20090814

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20100830

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20110830

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20120831

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20130902

Start annual number: 16

End annual number: 16

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20150809