JP3037020B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JP3037020B2 JP3037020B2 JP5108646A JP10864693A JP3037020B2 JP 3037020 B2 JP3037020 B2 JP 3037020B2 JP 5108646 A JP5108646 A JP 5108646A JP 10864693 A JP10864693 A JP 10864693A JP 3037020 B2 JP3037020 B2 JP 3037020B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- cell
- input
- output circuit
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置に関
し、特にマスタースライス方式の半導体集積回路装置に
関する。
し、特にマスタースライス方式の半導体集積回路装置に
関する。
【０００２】
【従来の技術】従来提供されている自動配線で使用する
Ｘ方向の配線用チャネル及びＹ方向の配線用チャネルを
有するマスタースライス方式の半導体集積回路装置を示
す図４の平面レイアウトを参照すると、この装置は、内
部にトランジスタ等の素子からなる内部セル３をＸ方
向、及びＹ方向に繰り返し配置し、その外周にトランジ
スタ等の素子からなる入出力回路セル４を配置し、更に
その外周部に配列したパッド１０を備えており、入出力
回路セル４の内部セル３に対向している側の１セルの長
さは、パッド１０のピッチと同一になる様に設計されて
いる。
Ｘ方向の配線用チャネル及びＹ方向の配線用チャネルを
有するマスタースライス方式の半導体集積回路装置を示
す図４の平面レイアウトを参照すると、この装置は、内
部にトランジスタ等の素子からなる内部セル３をＸ方
向、及びＹ方向に繰り返し配置し、その外周にトランジ
スタ等の素子からなる入出力回路セル４を配置し、更に
その外周部に配列したパッド１０を備えており、入出力
回路セル４の内部セル３に対向している側の１セルの長
さは、パッド１０のピッチと同一になる様に設計されて
いる。
【０００３】図４の点線領域Ａ内を示す図３を参照する
と、入出力回路セル４の内部セル３と対向している側の
１セルの長さは、図４のパッド１０の配置ピッチと同じ
値であり、この値は自動配線で使用するＸ方向及びＹ方
向の配線用チャネル１，２のピッチの整数倍となってお
らず、入出力回路セル４が図４のパッド１０の配置ピッ
チと同じ値で規則正しく配置されている時、自動配線で
使用するＸ方向の配線用チャネル１のピッチと入出力回
路セル４の内部セル３と対向している側の辺との交点
は、チップ内で規則正しく並んでいる全ての入出力回路
セル４において同一ではない。
と、入出力回路セル４の内部セル３と対向している側の
１セルの長さは、図４のパッド１０の配置ピッチと同じ
値であり、この値は自動配線で使用するＸ方向及びＹ方
向の配線用チャネル１，２のピッチの整数倍となってお
らず、入出力回路セル４が図４のパッド１０の配置ピッ
チと同じ値で規則正しく配置されている時、自動配線で
使用するＸ方向の配線用チャネル１のピッチと入出力回
路セル４の内部セル３と対向している側の辺との交点
は、チップ内で規則正しく並んでいる全ての入出力回路
セル４において同一ではない。
【０００４】例えば、自動配線で使用するＸ方向及びＹ
方向の配線用チャネル１，２のピッチが共に３．２μｍ
で、入出力回路セル４の内部セル３と対向している１セ
ルの長さが１００μｍの時、３．２（μｍ）×３１＝９
９．２μｍで自動配線で使用するＸ方向の配線用チャネ
ル１と、入出力回路セル４の内部セル３と対向している
１セルとの交点は、入出力回路セル４が１００μｍで配
置されている状態において、１セル隣りのセルでは０．
８μｍずれており、４セル隣りのセルでは０．８（μ
ｍ）×４＝３．２μｍずれており、自動配線で使用する
Ｘ方向の配線用チャネル１のピッチと等しくなるため、
ずれがゼロに戻る。よって、ずれが最大となるのは３セ
ル隣りのセルであり、０．８（μｍ）×３＝２．４μｍ
である。
方向の配線用チャネル１，２のピッチが共に３．２μｍ
で、入出力回路セル４の内部セル３と対向している１セ
ルの長さが１００μｍの時、３．２（μｍ）×３１＝９
９．２μｍで自動配線で使用するＸ方向の配線用チャネ
ル１と、入出力回路セル４の内部セル３と対向している
１セルとの交点は、入出力回路セル４が１００μｍで配
置されている状態において、１セル隣りのセルでは０．
８μｍずれており、４セル隣りのセルでは０．８（μ
ｍ）×４＝３．２μｍずれており、自動配線で使用する
Ｘ方向の配線用チャネル１のピッチと等しくなるため、
ずれがゼロに戻る。よって、ずれが最大となるのは３セ
ル隣りのセルであり、０．８（μｍ）×３＝２．４μｍ
である。
【０００５】よって、内部セル３と入出力回路セル４と
を結ぶ内外部接続端子７の内部セル３と対向している辺
の長さは、自動配線幅よりも２．４（μｍ）長くする必
要がある。そして、自動配線は、内部セル３の領域と入
出力回路セル４の領域の間に設けられた自動配線で使用
するＸ方向及びＹ方向の配線用チャネル１，２上を、Ｘ
方向の自動配線５と、Ｘ方向で用いられた配線とは異な
る層の配線を用いる時に使用されるＹ方向の自動配線
６、及びこのＸ方向の自動配線５とＹ方向の自動配線６
を接続するスルーホール８を用いて、内部セル３に対向
した側の入出力回路セル４端の内外部接続端子７へ接続
されている。
を結ぶ内外部接続端子７の内部セル３と対向している辺
の長さは、自動配線幅よりも２．４（μｍ）長くする必
要がある。そして、自動配線は、内部セル３の領域と入
出力回路セル４の領域の間に設けられた自動配線で使用
するＸ方向及びＹ方向の配線用チャネル１，２上を、Ｘ
方向の自動配線５と、Ｘ方向で用いられた配線とは異な
る層の配線を用いる時に使用されるＹ方向の自動配線
６、及びこのＸ方向の自動配線５とＹ方向の自動配線６
を接続するスルーホール８を用いて、内部セル３に対向
した側の入出力回路セル４端の内外部接続端子７へ接続
されている。
【０００６】
【発明が解決しようとする課題】上述した従来のマスタ
ースライス方式の半導体集積回路装置は、図３において
入出力回路セル４の内部セル３と対向している側の１セ
ルの長さは図４のパッド１０の配置ピッチと同じ値であ
り、この値は自動配線で使用するＸ方向及びＹ方向の配
線用チャネル１，２のピッチの整数倍となっておらず、
入出力回路セル４が図４のパッド１０の配置ピッチと同
じ値で規則正しく配置されている時、自動配線で使用す
るＸ方向の配線用チャネル１と入出力回路セル４の内部
セル３と対向している側との交点はチップ内で規則正し
く配置されている全ての入出力回路セル４において同一
ではなく、例えば、自動配線で使用するＸ方向及びＹ方
向の配線用チャネル１，２のピッチが共に３，２μｍ
で、入出力回路セル４の内部セル３と対向している側の
１セルの長さが１００μｍの時、３．２（μｍ）×３１
＝９９．２μｍで自動配線で使用するＸ方向の配線用チ
ャネル１と入出力回路セル４の内部セル３と対向してい
る側の１セルとの交点は入出力回路セル４が１００μｍ
で配置されている状態において、１セル隣りのセルでは
０．８μｍずれてしまい、２セル隣りのセルでは０．８
（μｍ）×２＝１．６μｍずれてしまい、３セル隣りの
セルでは０．８（μｍ）×３＝２．４μｍずれてしま
い、４セル隣りのセルでは０．８（μｍ）×４＝３．２
μｍで自動配線で使用するＸ方向の配線用チャネル１の
ピッチと等しくなるため、先頭のセルの内部セル３と対
向している側の辺と、自動配線で使用するＸ方向の配線
用チャネル１との交点は同一になる。このため、自動配
線幅を１．０μｍとすると、内部セル３と入出力回路セ
ル４とを結ぶ内外部接続端子７の内部セル３と対向して
いる辺の長さは２．４（μｍ）＋１．０（μｍ）＝３．
４μｍ必要であるため、入出力回路セル４の内部セル３
と対向している側のセル境界部のＹ方向の１チャネル上
において内外部接続端子の設置可能な個数が両端のセル
の境界部を除いても通常１００（μｍ）÷３．２（μ
ｍ）−２＝２９個設置可能である。
ースライス方式の半導体集積回路装置は、図３において
入出力回路セル４の内部セル３と対向している側の１セ
ルの長さは図４のパッド１０の配置ピッチと同じ値であ
り、この値は自動配線で使用するＸ方向及びＹ方向の配
線用チャネル１，２のピッチの整数倍となっておらず、
入出力回路セル４が図４のパッド１０の配置ピッチと同
じ値で規則正しく配置されている時、自動配線で使用す
るＸ方向の配線用チャネル１と入出力回路セル４の内部
セル３と対向している側との交点はチップ内で規則正し
く配置されている全ての入出力回路セル４において同一
ではなく、例えば、自動配線で使用するＸ方向及びＹ方
向の配線用チャネル１，２のピッチが共に３，２μｍ
で、入出力回路セル４の内部セル３と対向している側の
１セルの長さが１００μｍの時、３．２（μｍ）×３１
＝９９．２μｍで自動配線で使用するＸ方向の配線用チ
ャネル１と入出力回路セル４の内部セル３と対向してい
る側の１セルとの交点は入出力回路セル４が１００μｍ
で配置されている状態において、１セル隣りのセルでは
０．８μｍずれてしまい、２セル隣りのセルでは０．８
（μｍ）×２＝１．６μｍずれてしまい、３セル隣りの
セルでは０．８（μｍ）×３＝２．４μｍずれてしま
い、４セル隣りのセルでは０．８（μｍ）×４＝３．２
μｍで自動配線で使用するＸ方向の配線用チャネル１の
ピッチと等しくなるため、先頭のセルの内部セル３と対
向している側の辺と、自動配線で使用するＸ方向の配線
用チャネル１との交点は同一になる。このため、自動配
線幅を１．０μｍとすると、内部セル３と入出力回路セ
ル４とを結ぶ内外部接続端子７の内部セル３と対向して
いる辺の長さは２．４（μｍ）＋１．０（μｍ）＝３．
４μｍ必要であるため、入出力回路セル４の内部セル３
と対向している側のセル境界部のＹ方向の１チャネル上
において内外部接続端子の設置可能な個数が両端のセル
の境界部を除いても通常１００（μｍ）÷３．２（μ
ｍ）−２＝２９個設置可能である。
【０００７】ところが、自動配線の配線性を考慮し配置
すると、入出力回路セル４の内部セル３と対向している
側のセル境界部のＹ方向の１チャネル上において、自動
配線で使用するＸ方向の配線用チャネル１の３チャネル
に１つしか内外部接続端子７を置くことができず、通常
設置可能な個数の２９個に対して、約１０個しか設置で
きないという欠点がある。
すると、入出力回路セル４の内部セル３と対向している
側のセル境界部のＹ方向の１チャネル上において、自動
配線で使用するＸ方向の配線用チャネル１の３チャネル
に１つしか内外部接続端子７を置くことができず、通常
設置可能な個数の２９個に対して、約１０個しか設置で
きないという欠点がある。
【０００８】
【課題を解決するための手段】本発明の第１の構成は、
配線に使用するＸ方向及びＹ方向のそれぞれ複数の配線
用チャネルを有する内部セルをＸ方向及びＹ方向に繰り
返し配置し、その外周に複数の入出力回路セルを配置
し、少なくとも前記入出力回路セル上に構成した入出力
回路の接続用端子と前記内部セル上に構成した論理回路
の接続用端子との間を配線接続して構成される半導体集
積回路装置において、前記内部セルと前記入出力回路セ
ルとの間の信号を接続するための配線で使用するＸ方向
及びＹ方向の配線用チャネルを有する接続領域内におけ
る前記Ｘ方向及びＹ方向の配線用チャネルの交点に、前
記入出力回路と前記内部セル上の論理回路とを接続する
ための第１及び第２の内外部接続端子が配置され、前記
第１の内外部接続端子が配置された入出力回路の配列方
向である第１の方向に垂直な第２の方向の配線用チャネ
ルに沿って隣接する前記第２の方向の配線用チャネル
と、前記第１の内外部接続端子が配置された前記第１の
方向の配線用チャネルとは異なる前記第１の方向の配線
チャネルとの交点に、前記第２の内外部接続端子が配置
されたことを特徴とする。
配線に使用するＸ方向及びＹ方向のそれぞれ複数の配線
用チャネルを有する内部セルをＸ方向及びＹ方向に繰り
返し配置し、その外周に複数の入出力回路セルを配置
し、少なくとも前記入出力回路セル上に構成した入出力
回路の接続用端子と前記内部セル上に構成した論理回路
の接続用端子との間を配線接続して構成される半導体集
積回路装置において、前記内部セルと前記入出力回路セ
ルとの間の信号を接続するための配線で使用するＸ方向
及びＹ方向の配線用チャネルを有する接続領域内におけ
る前記Ｘ方向及びＹ方向の配線用チャネルの交点に、前
記入出力回路と前記内部セル上の論理回路とを接続する
ための第１及び第２の内外部接続端子が配置され、前記
第１の内外部接続端子が配置された入出力回路の配列方
向である第１の方向に垂直な第２の方向の配線用チャネ
ルに沿って隣接する前記第２の方向の配線用チャネル
と、前記第１の内外部接続端子が配置された前記第１の
方向の配線用チャネルとは異なる前記第１の方向の配線
チャネルとの交点に、前記第２の内外部接続端子が配置
されたことを特徴とする。
【０００９】本発明の第２の構成は、配線で使用するＸ
方向及びＹ方向の配線用チャネルを有する内部セルをＸ
方向及びＹ方向に繰り返し配置し、その外周に複数の入
出力回路セルを配置し、更にその外周部に配列したパッ
ドを備えている半導体集積回路装置において、前記入出
力回路セルの前記内部セルと対向している辺の長さはパ
ッドのピッチと所定値だけ異なり、かつ前記内部セルと
対向している辺に直角な方向の配線用チャネルのピッチ
に対して整数倍であり、整数Ｎを、前記所定値と前記整
数Ｎとの積が前記内部セルと対応している辺に直角な方
向の配線チャネルのピッチよりも小となる最大の整数と
して、前記複数の入出力回路セルのうちの第１の入出力
回路セルから第Ｎ番目の入出力回路セルを連続して、か
つ隙間無く配置し、第（Ｎ＋１）番目の入出力回路セル
と対応する前記パッドの位置関係が、前記第１の入出力
回路セルと対応する前記パッドとの位置関係に等しくな
るように、前記第（Ｎ＋１）番目の入出力回路セルを前
記第Ｎ番目の入出力回路セルから離間して配置すること
を特徴とする。
方向及びＹ方向の配線用チャネルを有する内部セルをＸ
方向及びＹ方向に繰り返し配置し、その外周に複数の入
出力回路セルを配置し、更にその外周部に配列したパッ
ドを備えている半導体集積回路装置において、前記入出
力回路セルの前記内部セルと対向している辺の長さはパ
ッドのピッチと所定値だけ異なり、かつ前記内部セルと
対向している辺に直角な方向の配線用チャネルのピッチ
に対して整数倍であり、整数Ｎを、前記所定値と前記整
数Ｎとの積が前記内部セルと対応している辺に直角な方
向の配線チャネルのピッチよりも小となる最大の整数と
して、前記複数の入出力回路セルのうちの第１の入出力
回路セルから第Ｎ番目の入出力回路セルを連続して、か
つ隙間無く配置し、第（Ｎ＋１）番目の入出力回路セル
と対応する前記パッドの位置関係が、前記第１の入出力
回路セルと対応する前記パッドとの位置関係に等しくな
るように、前記第（Ｎ＋１）番目の入出力回路セルを前
記第Ｎ番目の入出力回路セルから離間して配置すること
を特徴とする。
【００１０】
【実施例】本発明の第１の実施例の拡大平面図である図
１は、図４の領域Ａ部分に相当する平面図である。
１は、図４の領域Ａ部分に相当する平面図である。
【００１１】本発明の第１の実施例の図１の拡大平面図
において、入出力回路セル４の内部セル３に対向してい
る側の１セルの長さを１００μｍとし、内部セル３と入
出力回路セル４との間に、内部セル３と入出力回路セル
４との信号を接続するための、自動配線が使用するＸ方
向の配線用チャネル１及び自動配線がＸ方向で使用した
配線と異なる層の配線を用いる時に使用するＹ方向の配
線用チャネル２のアレイ・ピッチが共に３，２μｍの接
続領域が設けられており、この接続領域内のＸ方向の配
線用チャネル１と、Ｙ方向の配線用チャネル２との交点
に、従来例で用いたのと同様、図４のパッドのピッチと
同一の入出力回路セル４の内部セル３に対向している側
の１セルの長さ１００μｍが、Ｘ方向の配線用チャネル
１のアレイ・ピッチ３，２μｍの整数倍でない為に生ず
るずれを吸収するために、自動配線の配線幅を１．０μ
ｍとすると、Ｙ方向の長さが１．０（μｍ）＋０．８
（μｍ）×３＝３．４μｍの内外部接続端子７は、入出
力回路セル４の内部セル３に対向している側の１セルの
長さを、Ｘ方向の配線用チャネル１のアレイ・ピッチ
３．２μｍで割った数から両端のセルの境界部を除いて
も１００（μｍ）÷３．２（μｍ）−２ ２９個配置す
ることができる。
において、入出力回路セル４の内部セル３に対向してい
る側の１セルの長さを１００μｍとし、内部セル３と入
出力回路セル４との間に、内部セル３と入出力回路セル
４との信号を接続するための、自動配線が使用するＸ方
向の配線用チャネル１及び自動配線がＸ方向で使用した
配線と異なる層の配線を用いる時に使用するＹ方向の配
線用チャネル２のアレイ・ピッチが共に３，２μｍの接
続領域が設けられており、この接続領域内のＸ方向の配
線用チャネル１と、Ｙ方向の配線用チャネル２との交点
に、従来例で用いたのと同様、図４のパッドのピッチと
同一の入出力回路セル４の内部セル３に対向している側
の１セルの長さ１００μｍが、Ｘ方向の配線用チャネル
１のアレイ・ピッチ３，２μｍの整数倍でない為に生ず
るずれを吸収するために、自動配線の配線幅を１．０μ
ｍとすると、Ｙ方向の長さが１．０（μｍ）＋０．８
（μｍ）×３＝３．４μｍの内外部接続端子７は、入出
力回路セル４の内部セル３に対向している側の１セルの
長さを、Ｘ方向の配線用チャネル１のアレイ・ピッチ
３．２μｍで割った数から両端のセルの境界部を除いて
も１００（μｍ）÷３．２（μｍ）−２ ２９個配置す
ることができる。
【００１２】さらに、隣接する内外部接続端子において
は、内外部接続端子ａ，ｂ，ｃのように、互いにＸ方向
チャネル１及びＹ方向チャネル２ともに異なるチャネル
位置に配置することができる。
は、内外部接続端子ａ，ｂ，ｃのように、互いにＸ方向
チャネル１及びＹ方向チャネル２ともに異なるチャネル
位置に配置することができる。
【００１３】本発明の第２の実施例の拡大平面図である
図２は、図４の領域Ｂ部分に相当する図である。
図２は、図４の領域Ｂ部分に相当する図である。
【００１４】第２の実施例の図２において、パッド１０
のＹ方向のアレイ・ピッチを１００μｍとし、自動配線
が使用するＸ方向の配線用チャネル１及び、自動配線が
Ｘ方向で使用した配線と異なる層の配線を用いる時に使
用するＹ方向の配線用チャネル２のアレイ・ピッチが共
に３．２μｍの時、入出力回路セル４の内部セル３に対
向している側の１セルの長さをＸ方向の配線用チャネル
１のアレイ・ピッチ３．２μｍの整数倍でかつパッド１
０のアレイピッチ１００μｍ以下で設計すると、３．２
（μｍ）×３１＝９９．２μｍになる。
のＹ方向のアレイ・ピッチを１００μｍとし、自動配線
が使用するＸ方向の配線用チャネル１及び、自動配線が
Ｘ方向で使用した配線と異なる層の配線を用いる時に使
用するＹ方向の配線用チャネル２のアレイ・ピッチが共
に３．２μｍの時、入出力回路セル４の内部セル３に対
向している側の１セルの長さをＸ方向の配線用チャネル
１のアレイ・ピッチ３．２μｍの整数倍でかつパッド１
０のアレイピッチ１００μｍ以下で設計すると、３．２
（μｍ）×３１＝９９．２μｍになる。
【００１５】この入出力回路セル４の内部セル３に対向
している側の辺の長さ９９．２μｍは、パッド１０のア
レイ・ピッチ１００μｍより０．８μｍ小さいので、Ｘ
方向の配線用チャネル１に合わせて、９９．２μｍピッ
チで入出力回路セル４を４個配置すると、１個目の入出
力回路セル４とパッド１０の配置関係に対して、４個目
の入出力回路セル４とパッド１０の配置関係は２．４μ
ｍずれる。このずれがＸ方向の配線用チャネル１のアレ
イ・ピッチ３．２μｍ以上になる時、その入出力回路セ
ル４は、１個目の入出力回路セル４とパッド１０の配置
関係が同一になる様に、配置する。
している側の辺の長さ９９．２μｍは、パッド１０のア
レイ・ピッチ１００μｍより０．８μｍ小さいので、Ｘ
方向の配線用チャネル１に合わせて、９９．２μｍピッ
チで入出力回路セル４を４個配置すると、１個目の入出
力回路セル４とパッド１０の配置関係に対して、４個目
の入出力回路セル４とパッド１０の配置関係は２．４μ
ｍずれる。このずれがＸ方向の配線用チャネル１のアレ
イ・ピッチ３．２μｍ以上になる時、その入出力回路セ
ル４は、１個目の入出力回路セル４とパッド１０の配置
関係が同一になる様に、配置する。
【００１６】つまり、上記の場合、９９．２μｍピッチ
で入出力回路セル４を５個配置すると、１個目の入出力
回路セル４とパッド１０の配置関係に対して、５個目の
入出力回路セル４とパッド１０の配置関係は０．８（μ
ｍ）×４＝３．２μｍずれてしまうので、５個目の入出
力回路セル４は、新たに１個目の入出力回路セル４とパ
ッド１０の配置関係と同一になる様に配置することによ
り、全ての入出力回路セル４の内部セル３に対向してい
る側の辺には、同じ条件でＸ方向の配線用チャネル１が
交わるため、従来入出力回路セル４の内部セル３に対向
している側の１セルの長さがパッド１０のアレイ・ピッ
チと同じ値１００μｍで、この値がＸ方向の配線用チャ
ネル１のアレイ・ピッチ３．２μｍの整数倍でない為
に、内部セル３と入出力回路セル４との信号を接続する
ための内外部接続端子をＹ方向に伸ばしていたが、その
必要がなくなり自動配線で用いる配線と同じ配線と同じ
幅の内外部接続端子を用いることができるので、入出力
回路セル４の内部セル３に対向している側の辺には、両
端のセル同士の境界部を除いても、９９．２（μｍ）÷
３．２（μｍ）−２個＝２９個の内外部接続端子を配置
することができ、入出力回路セル４とパッド１０とのず
れも、Ｘ方向の配線用チャネルのアレイ・ピッチ３．２
μｍ以下で済む。
で入出力回路セル４を５個配置すると、１個目の入出力
回路セル４とパッド１０の配置関係に対して、５個目の
入出力回路セル４とパッド１０の配置関係は０．８（μ
ｍ）×４＝３．２μｍずれてしまうので、５個目の入出
力回路セル４は、新たに１個目の入出力回路セル４とパ
ッド１０の配置関係と同一になる様に配置することによ
り、全ての入出力回路セル４の内部セル３に対向してい
る側の辺には、同じ条件でＸ方向の配線用チャネル１が
交わるため、従来入出力回路セル４の内部セル３に対向
している側の１セルの長さがパッド１０のアレイ・ピッ
チと同じ値１００μｍで、この値がＸ方向の配線用チャ
ネル１のアレイ・ピッチ３．２μｍの整数倍でない為
に、内部セル３と入出力回路セル４との信号を接続する
ための内外部接続端子をＹ方向に伸ばしていたが、その
必要がなくなり自動配線で用いる配線と同じ配線と同じ
幅の内外部接続端子を用いることができるので、入出力
回路セル４の内部セル３に対向している側の辺には、両
端のセル同士の境界部を除いても、９９．２（μｍ）÷
３．２（μｍ）−２個＝２９個の内外部接続端子を配置
することができ、入出力回路セル４とパッド１０とのず
れも、Ｘ方向の配線用チャネルのアレイ・ピッチ３．２
μｍ以下で済む。
【００１７】
【発明の効果】以上説明した様に、本発明は、特にマス
タースライス方式の半導体集積回路装置の内部セルと入
出力回路セルの間の自動配線で使用するＸ方向の配線用
チャネル、Ｙ方向の配線用チャネルの交点に内外部接続
端子を設けることにより、内外部接続端子の設置可能な
個数を入出力回路セルの内部セルに対向した辺と、自動
配線が使用する配線用チャネルの交点数に等しくするこ
とができる効果がある。
タースライス方式の半導体集積回路装置の内部セルと入
出力回路セルの間の自動配線で使用するＸ方向の配線用
チャネル、Ｙ方向の配線用チャネルの交点に内外部接続
端子を設けることにより、内外部接続端子の設置可能な
個数を入出力回路セルの内部セルに対向した辺と、自動
配線が使用する配線用チャネルの交点数に等しくするこ
とができる効果がある。
【００１８】又、本発明は、入出力回路セルの内部セル
に対向している側の辺の長さを従来例のようにパッドの
アレイ・ピッチ長と必ず等しくするのではなく、自動配
線で使用する配線用チャネルのアレイ・ピッチ長の整数
倍でかつ、パッドのアレイ・ピッチ長以下で設計し、さ
らに入出力回路セルを自動配線で使用する配線用のチャ
ネルに合わせて配置し、入出力回路セルとパッドとのず
れを自動配線で使用する配線用チャネルのアレイ・ピッ
チの値未満にすることにより、入出力回路セルの内部セ
ルに対向している側の辺と、自動配線が使用する配線用
チャネルとの交点は全ての入出力回路セルで同一となる
ため、内外部接続端子の幅を広げる必要がなくなり、内
外部接続端子の設置可能な個数を入出力回路セルの内部
セルに対向している側の辺と、自動配線が使用する配線
用チャネルの交点数に等しくすることができる効果があ
り、入出力回路セルとパッドのずれも自動配線が使用す
る配線用のチャネルのアレイ・ピッチ長以下に抑えるこ
とができる。
に対向している側の辺の長さを従来例のようにパッドの
アレイ・ピッチ長と必ず等しくするのではなく、自動配
線で使用する配線用チャネルのアレイ・ピッチ長の整数
倍でかつ、パッドのアレイ・ピッチ長以下で設計し、さ
らに入出力回路セルを自動配線で使用する配線用のチャ
ネルに合わせて配置し、入出力回路セルとパッドとのず
れを自動配線で使用する配線用チャネルのアレイ・ピッ
チの値未満にすることにより、入出力回路セルの内部セ
ルに対向している側の辺と、自動配線が使用する配線用
チャネルとの交点は全ての入出力回路セルで同一となる
ため、内外部接続端子の幅を広げる必要がなくなり、内
外部接続端子の設置可能な個数を入出力回路セルの内部
セルに対向している側の辺と、自動配線が使用する配線
用チャネルの交点数に等しくすることができる効果があ
り、入出力回路セルとパッドのずれも自動配線が使用す
る配線用のチャネルのアレイ・ピッチ長以下に抑えるこ
とができる。
【図１】本発明の第１の実施例の拡大平面図である。
【図２】本発明の弟２の実施例の拡大平面図である。
【図３】従来技術のマスタースライス方式の半導体集積
回路装置の拡大平面図である。
回路装置の拡大平面図である。
【図４】マスタースライス方式の半導体集積回路装置の
全体の平面レイアウト図である。
全体の平面レイアウト図である。
１ Ｘ方向の配線用チャネル ２ Ｙ方向の配線用チャネル ３ 内部セル ４ 入出力回路セル ５ Ｘ方向の自動配線 ６ Ｙ方向の自動配線 ７ 内部接続端子 ８ スルーホール ９ 入出力セルの配線 １０ パッド ａ，ｂ，ｃ 内外部接続端子 Ａ 内部セルと入出力回路セルが配置されている部分
の領域 Ｂ 内部セルと入出力回路セルとパッドが配置されて
いる部分の領域
の領域 Ｂ 内部セルと入出力回路セルとパッドが配置されて
いる部分の領域
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/82 H01L 27/118
Claims (2)
- 【請求項１】 配線に使用するＸ方向及びＹ方向のそれ
ぞれ複数の配線用チャネルを有する内部セルをＸ方向及
びＹ方向に繰り返し配置し、その外周に複数の入出力回
路セルを配置し、少なくとも前記入出力回路セル上に構
成した入出力回路の接続用端子と前記内部セル上に構成
した論理回路の接続用端子との間を配線接続して構成さ
れる半導体集積回路装置において、 前記内部セルと前記入出力回路セルとの間の信号を接続
するための配線で使用するＸ方向及びＹ方向の配線用チ
ャネルを有する接続領域内における前記Ｘ方向及びＹ方
向の配線用チャネルの交点に、前記入出力回路と前記内
部セル上の論理回路とを接続するための第１及び第２の
内外部接続端子が配置され、 前記第１の内外部接続端子が配置された入出力回路の配
列方向である第１の方向に垂直な第２の方向の配線用チ
ャネルに沿って隣接する前記第２の方向の配線用チャネ
ルと、前記第１の内外部接続端子が配置された前記第１
の方向の配線用チャネルとは異なる前記第１の方向の配
線チャネルとの交点に、前記第２の内外部接続端子が配
置された ことを特徴とする半導体集積回路装置。 - 【請求項２】 配線で使用するＸ方向及びＹ方向の配線
用チャネルを有する内部セルをＸ方向及びＹ方向に繰り
返し配置し、その外周に複数の入出力回路セルを配置
し、更にその外周部に配列したパッドを備えている半導
体集積回路装置において、 前記入出力回路セルの前記内部セルと対向している辺の
長さはパッドのピッチと所定値だけ異なり、かつ前記内
部セルと対向している辺に直角な方向の配線用チャネル
のピッチに対して整数倍であり、整数Ｎを、前記所定値と前記整数Ｎとの積が前記内部セ
ルと対応している辺に直角な方向の配線チャネルのピッ
チよりも小となる最大の整数として、前記複数の入出力
回路セルのうちの第１の入出力回路セルから第Ｎ番目の
入出力回路セルを連続して、かつ隙間無く配置し、 第（Ｎ＋１）番目の入出力回路セルと対応する前記パッ
ドの位置関係が、前記第１の入出力回路セルと対応する
前記パッドとの位置関係に等しくなるように、前記第
（Ｎ＋１）番目の入出力回路セルを前記第Ｎ番目の入出
力回路セルから離 間して 配置することを特徴とする半導
体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5108646A JP3037020B2 (ja) | 1993-05-11 | 1993-05-11 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5108646A JP3037020B2 (ja) | 1993-05-11 | 1993-05-11 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06326278A JPH06326278A (ja) | 1994-11-25 |
| JP3037020B2 true JP3037020B2 (ja) | 2000-04-24 |
Family
ID=14490088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5108646A Expired - Fee Related JP3037020B2 (ja) | 1993-05-11 | 1993-05-11 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3037020B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7243532B2 (en) | 2003-12-04 | 2007-07-17 | Denso Corporation | Misfire detector for internal combustion engines |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10964639B2 (en) | 2017-10-20 | 2021-03-30 | Samsung Electronics Co., Ltd. | Integrated circuits including via array and methods of manufacturing the same |
-
1993
- 1993-05-11 JP JP5108646A patent/JP3037020B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7243532B2 (en) | 2003-12-04 | 2007-07-17 | Denso Corporation | Misfire detector for internal combustion engines |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06326278A (ja) | 1994-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970063679A (ko) | 집적회로내에 금속 상호 접속선을 배선하는 방법 및 이에 의해 제조된 집적회로 | |
| US5258891A (en) | Multichip module with multilayer wiring substrate | |
| US6919632B2 (en) | Semiconductor integrated circuit device with I/O cell and connection member | |
| JP2793378B2 (ja) | セミカスタム半導体集積回路マクロセル設計法 | |
| JP3037020B2 (ja) | 半導体集積回路装置 | |
| US5468977A (en) | Standard cells interconnection structure including a modified standard cell | |
| JP3180612B2 (ja) | 半導体集積回路 | |
| KR910007900B1 (ko) | 반도체 집적회로장치 | |
| JP3281234B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| US6720636B2 (en) | Semiconductor device with a staggered pad arrangement | |
| JPH0974172A (ja) | 半導体装置 | |
| KR100326823B1 (ko) | 반도체 장치 | |
| US6013924A (en) | Semiconductor integrated circuit and method for making wiring layout of semiconductor integrated circuit | |
| JPH03166762A (ja) | 半導体メモリ | |
| US5448088A (en) | Semiconductor integrated circuit having lengthened connection pins for connection to external wirings | |
| USH512H (en) | Automated universal array | |
| EP0136888A1 (en) | Large scale integration circuitry | |
| JPH0348668B2 (ja) | ||
| JPH0513582A (ja) | 半導体装置の電源配線 | |
| KR910016064A (ko) | 반도체 집적회로 장치 | |
| JP2652948B2 (ja) | 半導体集積回路 | |
| JPS6329550A (ja) | 半導体集積回路装置 | |
| JPH01152642A (ja) | 半導体集積回路 | |
| JPH02144936A (ja) | 半導体集積回路装置 | |
| JPH0680670B2 (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000201 |
|
| LAPS | Cancellation because of no payment of annual fees |