KR910016064A - 반도체 집적회로 장치 - Google Patents
반도체 집적회로 장치 Download PDFInfo
- Publication number
- KR910016064A KR910016064A KR1019910002245A KR910002245A KR910016064A KR 910016064 A KR910016064 A KR 910016064A KR 1019910002245 A KR1019910002245 A KR 1019910002245A KR 910002245 A KR910002245 A KR 910002245A KR 910016064 A KR910016064 A KR 910016064A
- Authority
- KR
- South Korea
- Prior art keywords
- wiring
- redundant
- integrated circuit
- logic gate
- semiconductor integrated
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명이 적용된 게이트어레이 집적회로의 제1실시예를 도시한 부분적인 확대배치도, 제2도는 제1도의 게이트어레이 집적회로에서의 결합구제의 1예를 도시한 접속도, 제3도는 제1도의 게이트어레이 집적회로에서의 결함구제의 다른 1예를 도시한 접속도.
Claims (17)
- 반도체기판의 주표면에 형성되는 다수의 논리게이트 회로, 상기 다수의 논리게이트회로중 소정의 논리게이트회로를 서로 결합하기위해 형성되는 배선및 상기 배선중 결함이 있는 배선대신에 사용되는 제1의 용장배선을 포함하고, 상기 배선 및 용장배선은 상기 반도체기판의 주표면에 형성되는 반도체 집적회로장치.
- 특허청구의 범위 제1항에 있어서, 상기 배선은 제1의 좌표축방향에 따라서 형성되는 제1의 배선군과 상기 제1의 좌표축 방향과 직교하는 방향인 제2의 좌표축방향에 따라서 형성되는 제2의 배선군을 갖고, 상기 제1의 배선군을 구성하는 각 배선은 각각 대응하는 논리게이트회로의 입력단자 또는 출력단자에 결합되고, 상기 제2의 배선군을 구성하는 각 배선은 상기 제1의 배선군을 구성하는 각 배선중 다수의 배선에 결합되는 반도체 집적회로장치.
- 특허청구의 범위 제2항에 있어서, 상기 제1의 용장배선은 상기 제2의 좌표축방향에 따라서 형성되고, 상기 제1의 배선군을 구성하는 배선중 결함이 있는 배선대신에 사용되는 반도체 집적회로 장치.
- 특허청구의 범위 제3항에 있어서, 상기 제1의 용장배선은 상기 제1의 배선군과 교차에서 형성되는 반도체 집적회로 장치.
- 특허청구의 범위 제4항에 있어서, 또 상기 제1의 좌표축방향에 따라서 형성되고, 상기 제1의 배선군을 구성하는 배선중 결함이 있는 배선대신에 사용되는 제2의 용장배선을 포함하는 반도체 집적회로 장치.
- 특허청구의 범위 제5항에 있어서, 상기 제2의 용장배선은 상기 제1의 용장배선과 교차해서 형성되는 반도체 집적회로 장치.
- 특허청구의 범위 제6항에 있어서, 또 상기 제1의 용장배선에 따라서 형성되는 제3의 용장배선 및 상기 제2의 용장배선에 따라서 형성되는 제4의 용장배선을 포함하는 반도체 집적회로장치.
- 특허청구의 범위 제7항에 있어서, 상기 반도체 기판의 주표면에는 상기 다수의 논리게이트회로가 형성되는 제1의 영역과 상기 배선이 형성되는 제2의 영역을 갖는 반도체 집적회로장치.
- 반도체기판의 주표면에 형성되는 다수의 논리 게이트회로, 상기 다수의 논리게이트회로중 소정의 논리게이트회로를 서로 결합하기위해 형성되는 배선, 상기 다수의 논리게이트회로중 결함이 있는 논리게이트회로 대신에 사용되는 용장논리게이트회로 및 상기 다수의 논리게이트회로중 소정의 논리게이트회로와 상기 용장 논리게이트회로를 결합하기 위해 형성되는 제1의 용장배선을 포함하는 반도체 집적회로장치.
- 특허청구의 범위 제9항에 있어서, 상기 배선은 제1의 좌표측방향에 따라서 형성되는 제1의 배선군과 상기 제1의 좌표축방향과 직교하는 방향인 제2의 좌표축방향에 따라서 형성되는 제2의 배선군을 갖고, 상기 제1의 배선군을 구성하는 각 배선은 각각 대응하는 논리게이트회로의 입력단자 또는 출력단자에 결합되고 상기 제2의 배선군을 구성하는 각 배선은 상기 제1의 배선군을 구성하는 각 배선중의 다수의 배선에 결합되는 반도체 집적회로장치.
- 특허청구의 범위 제10항에 있어서, 상기 제1의 용장배선은 상기 제2의 좌표축방향에 따라서 형성되는 반도체 집적회로장치.
- 특허청구의 범위 제11항에 있어서, 상기 제1의 용장배선은 상기 제1의 배선군과 교차해서 형성되는 반도체 집적회로장치.
- 특허청구의 범위 제12항에 있어서, 또 상기 제1의 좌표축방향에 따라서 형성되고, 상기 용장 논리게이트회로의 입력단자 또는 출력단자에 결합되는 제2의 용장배선을 포함하는 반도체 집적회로장치.
- 특허청구의 범위 제13항에 있어서, 상기 제2의 용장배선은 상기 제1의 용장배선과 교차해서 형성되는 반도체 집적회로장치.
- 특허청구의 범위 제9항에 있어서, 또 결함이 있는 워드선 또는 데이타선 대신에 사용되는 용장워드선 또는 용장데이타선을 마련하는 메모리를 포함하는 반도체 집적회로장치.
- 특허청구의 범위 제9항에 있어서, 또 결함이 있는 메모리셀 대신에 사용되는 용장메모리셀을 마련하는 메모리를 포함하는 반도체 집적회로장치.
- 특허청구의 범위 제9항에 있어서, 상기 반도체기판의 주표면에는 상기 다수의 논리게이트회로가 형성되는 제1의 영역과 상기 배선이 형성되는 제2의 영역을 갖는 반도체 집적회로장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2-33428 | 1990-02-14 | ||
JP2033428A JPH03236263A (ja) | 1990-02-14 | 1990-02-14 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910016064A true KR910016064A (ko) | 1991-09-30 |
KR0156531B1 KR0156531B1 (ko) | 1998-12-01 |
Family
ID=12386283
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910002245A KR0156531B1 (ko) | 1990-02-14 | 1991-02-11 | 반도체 집적회로 장치 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5323033A (ko) |
JP (1) | JPH03236263A (ko) |
KR (1) | KR0156531B1 (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003060049A (ja) * | 2001-08-09 | 2003-02-28 | Hitachi Ltd | 半導体集積回路装置 |
DE102006047388A1 (de) * | 2006-10-06 | 2008-04-17 | Polyic Gmbh & Co. Kg | Feldeffekttransistor sowie elektrische Schaltung |
DE102009009442A1 (de) | 2009-02-18 | 2010-09-09 | Polylc Gmbh & Co. Kg | Organische Elektronikschaltung |
US8276105B2 (en) * | 2009-09-18 | 2012-09-25 | International Business Machines Corporation | Automatic positioning of gate array circuits in an integrated circuit design |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6047441A (ja) * | 1983-08-26 | 1985-03-14 | Fujitsu Ltd | 半導体集積回路 |
JPH0817039B2 (ja) * | 1988-08-19 | 1996-02-21 | 株式会社東芝 | 半導体メモリセル |
US4974048A (en) * | 1989-03-10 | 1990-11-27 | The Boeing Company | Integrated circuit having reroutable conductive paths |
US5166556A (en) * | 1991-01-22 | 1992-11-24 | Myson Technology, Inc. | Programmable antifuse structure, process, logic cell and architecture for programmable integrated circuits |
-
1990
- 1990-02-14 JP JP2033428A patent/JPH03236263A/ja active Pending
-
1991
- 1991-02-11 KR KR1019910002245A patent/KR0156531B1/ko not_active IP Right Cessation
-
1992
- 1992-08-04 US US07/921,962 patent/US5323033A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5323033A (en) | 1994-06-21 |
KR0156531B1 (ko) | 1998-12-01 |
JPH03236263A (ja) | 1991-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR960009059A (ko) | 집적회로의 페어를 이루는 라인 도전체들의 단일 트위스트 레이아웃 및 방법 | |
KR890004321A (ko) | 로직마크로 및 랜덤억세스메모리 마크로를 구비한 반도체 집적회로장치 | |
KR950024348A (ko) | 반도체 집적회로 | |
KR950010093A (ko) | 다이나믹형 반도체 기억장치 | |
KR840003146A (ko) | 다이나믹(Dynamic) RAM 집적회로 장치 | |
KR970063679A (ko) | 집적회로내에 금속 상호 접속선을 배선하는 방법 및 이에 의해 제조된 집적회로 | |
KR900003889A (ko) | 반도체 메모리회로 | |
US6272061B1 (en) | Semiconductor integrated circuit device having fuses and fuse latch circuits | |
KR930020447A (ko) | 반도체 메모리 장치의 비트라인 프리차아지방식 | |
KR950010098A (ko) | 반도체 기억장치 | |
KR970051163A (ko) | 반도체 메모리장치 | |
KR910016064A (ko) | 반도체 집적회로 장치 | |
KR860004408A (ko) | 반도체 메모리 장치 | |
US5195054A (en) | Semiconductor memory | |
KR900017165A (ko) | 스탠다드셀방식의 반도체집적회로 | |
KR940018985A (ko) | 테스트 회로를 갖는 반도체 메모리 장치(Semiconductor Memory Device Having Test Circuit) | |
KR930006731A (ko) | 반도체 메모리 | |
KR100211768B1 (ko) | 삼중 금속층을 가지는 반도체 메모리 장치 | |
US4924440A (en) | MOS gate array devices | |
KR930003164A (ko) | 반도체메모리 리던던시 장치 | |
KR970008173A (ko) | 수율개선을 위하여 배치된 워드라인을 갖는 반도체 기억장치 | |
JP3020614B2 (ja) | 半導体記憶装置 | |
JP3037020B2 (ja) | 半導体集積回路装置 | |
KR890002888A (ko) | 반도체 집적회로장치 | |
KR940012639A (ko) | 스태틱램(ram) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |