JPH0680670B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0680670B2 JPH0680670B2 JP26730985A JP26730985A JPH0680670B2 JP H0680670 B2 JPH0680670 B2 JP H0680670B2 JP 26730985 A JP26730985 A JP 26730985A JP 26730985 A JP26730985 A JP 26730985A JP H0680670 B2 JPH0680670 B2 JP H0680670B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- wirings
- integrated circuit
- semiconductor integrated
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマクロセル・アレイ方式を用いた半導体集積回
路装置に関する。
路装置に関する。
一般にマクロセル・アレイ方式の半導体集積回路装置
は、第５図のように複数個のマクロセル１を一方向、例
えばＸ方向に配列してマクロセル・アレイ２を構成し、
このマクロセル・アレイ２をこれと直角な方向、つまり
Ｙ方向に所要の間隔をおいて並設した構成となってい
る。前記各マクロセル１はマクロセル・アレイ２の両側
に夫々の入出力端子３を配置させるように配列し、かつ
各マクロセル・アレイ２の間は配線チャネル領域４とし
てマクロセル１乃至マクロセル・アレイ２の相互配線を
施し得るように構成している。
は、第５図のように複数個のマクロセル１を一方向、例
えばＸ方向に配列してマクロセル・アレイ２を構成し、
このマクロセル・アレイ２をこれと直角な方向、つまり
Ｙ方向に所要の間隔をおいて並設した構成となってい
る。前記各マクロセル１はマクロセル・アレイ２の両側
に夫々の入出力端子３を配置させるように配列し、かつ
各マクロセル・アレイ２の間は配線チャネル領域４とし
てマクロセル１乃至マクロセル・アレイ２の相互配線を
施し得るように構成している。
そして、従来の配線チャネル領域４における配線では、
Ｘ方向の配線５は第１層配線で構成し、Ｙ方向の配線６
は第１層配線上に形成した第２層配線で構成し、これら
第1,第２層の配線5,6をスルーホール７において相互接
続するとともに全体として配線面積が最小となるように
回路パターンの設計がなされている。
Ｘ方向の配線５は第１層配線で構成し、Ｙ方向の配線６
は第１層配線上に形成した第２層配線で構成し、これら
第1,第２層の配線5,6をスルーホール７において相互接
続するとともに全体として配線面積が最小となるように
回路パターンの設計がなされている。
上述した従来の半導体集積回路装置は、配線チャネルに
おける第1,第２層の各配線5,6は単に配線面積の点につ
いてのみ考慮されてパターン設計が行われているので、
場合によっては２つ以上の異なる配線が長い距離に亘っ
て近接状態でかつ平行に延設されることがある。このた
め、これらの隣接配置された配線を通電される信号が相
互に影響を及ぼしあい、半導体集積回路装置の電気的特
性に悪影響を生じさせることがある。
おける第1,第２層の各配線5,6は単に配線面積の点につ
いてのみ考慮されてパターン設計が行われているので、
場合によっては２つ以上の異なる配線が長い距離に亘っ
て近接状態でかつ平行に延設されることがある。このた
め、これらの隣接配置された配線を通電される信号が相
互に影響を及ぼしあい、半導体集積回路装置の電気的特
性に悪影響を生じさせることがある。
特に、配線チャネル領域４の長手方向、つまり前述の例
ではＸ方向に延設される配線間でこの現象は生じ易く、
高周波を取り扱う半導体集積回路装置では隣接配線間の
相互干渉が著しくなり、半導体集積回路装置の特性に重
大な影響を与えることになる。
ではＸ方向に延設される配線間でこの現象は生じ易く、
高周波を取り扱う半導体集積回路装置では隣接配線間の
相互干渉が著しくなり、半導体集積回路装置の特性に重
大な影響を与えることになる。
本発明の半導体集積回路装置は、平行に延設される配線
における各信号間での相互干渉を防止して特性の安定化
及び信頼性の向上を図るものである。
における各信号間での相互干渉を防止して特性の安定化
及び信頼性の向上を図るものである。
本発明の半導体集積回路装置は、配線チャネル領域の長
手方向に延設した１以上の配線と、この配線に交差接続
して所定電位を供給する配線とからなる格子配線を配設
し、この格子配線によって隔絶されるトラック内にマク
ロセル間を接続する配線を延設する構成としている。
手方向に延設した１以上の配線と、この配線に交差接続
して所定電位を供給する配線とからなる格子配線を配設
し、この格子配線によって隔絶されるトラック内にマク
ロセル間を接続する配線を延設する構成としている。
次に、本発明を図面を参照して説明する。
第１図は本発明の一実施例を示す。図のように複数個の
マクロセル１をＸ方向に配列してマクロセル・アレイ２
を構成し、このマクロセル・アレイ２を所要間隔おいて
Ｙ方向に並設し各マクロセル・アレイ２間に配線チャネ
ル領域４を構成している。また、各マクロセル１は入出
力端子３がマクロセル・アレイ２の両側に配置されるよ
うにしてアレイを構成している。
マクロセル１をＸ方向に配列してマクロセル・アレイ２
を構成し、このマクロセル・アレイ２を所要間隔おいて
Ｙ方向に並設し各マクロセル・アレイ２間に配線チャネ
ル領域４を構成している。また、各マクロセル１は入出
力端子３がマクロセル・アレイ２の両側に配置されるよ
うにしてアレイを構成している。
前記配線チャネル領域４には、配線チャネル領域４の長
手方向、つまりＸ方向に沿って４本の平行な配線11を第
１層配線として延設し、またこれら配線11に直交する配
線12を第２層配線としてマクロセル１の２個分の間隔で
配設している。そして、これら配線11と12とをスルーホ
ール13で相互に接続して全体として格子配線14を構成
し、マクロセル１を介してＹ方向配線12をGNDに接続す
ることにより、全てのＸ方向配線11をGND電位に保って
いる。なお、この格子配線14のみを第２図に示してお
り、これにより配線11によってＹ方向に隔絶されるＸ方
向の領域（これをトラックと称する）８が５本形成され
ることが判る。
手方向、つまりＸ方向に沿って４本の平行な配線11を第
１層配線として延設し、またこれら配線11に直交する配
線12を第２層配線としてマクロセル１の２個分の間隔で
配設している。そして、これら配線11と12とをスルーホ
ール13で相互に接続して全体として格子配線14を構成
し、マクロセル１を介してＹ方向配線12をGNDに接続す
ることにより、全てのＸ方向配線11をGND電位に保って
いる。なお、この格子配線14のみを第２図に示してお
り、これにより配線11によってＹ方向に隔絶されるＸ方
向の領域（これをトラックと称する）８が５本形成され
ることが判る。
また、前記配線チャネル領域４には各マクロセル１の入
出力端子３を相互に接続するために第１層配線からなる
Ｘ方向の配線５と、第２層配線からなるＹ方向の配線６
を配設し、夫々をスルーホール７で相互に接続してい
る。そして、これら配線5,6の中、配線チャネル領域４
の長手方向に沿う配線、即ち本実施例ではＸ方向の配線
５を前記格子配線14のＸ方向の配線11間の各トラックに
夫々配設しており、各配線５は格子配線14の配線11によ
ってＹ方向に隔絶されるように構成している。
出力端子３を相互に接続するために第１層配線からなる
Ｘ方向の配線５と、第２層配線からなるＹ方向の配線６
を配設し、夫々をスルーホール７で相互に接続してい
る。そして、これら配線5,6の中、配線チャネル領域４
の長手方向に沿う配線、即ち本実施例ではＸ方向の配線
５を前記格子配線14のＸ方向の配線11間の各トラックに
夫々配設しており、各配線５は格子配線14の配線11によ
ってＹ方向に隔絶されるように構成している。
この構成によれば、配線チャネル領域４においてＸ方向
に延設される配線５は全てGND電位に保持された配線11
によって隔絶されているので、各配線５は相互にシール
ドされた状態とされ、長手方向に延設される隣接配線間
線５での電気的な干渉が防止され、各配線５の信号の相
互影響が防止できる。また、Ｙ方向に隣接する配線６に
おいてもGND電位に保持されている格子配線14のＹ方向
の配線12によって相互に隔絶でき、配線６の信号間での
影響を防止することもできる。
に延設される配線５は全てGND電位に保持された配線11
によって隔絶されているので、各配線５は相互にシール
ドされた状態とされ、長手方向に延設される隣接配線間
線５での電気的な干渉が防止され、各配線５の信号の相
互影響が防止できる。また、Ｙ方向に隣接する配線６に
おいてもGND電位に保持されている格子配線14のＹ方向
の配線12によって相互に隔絶でき、配線６の信号間での
影響を防止することもできる。
なお、この実施例では格子配線11を４本設けているの
で、配線チャネル領域４内には５本のトラックが構成さ
れ、Ｘ方向配線５を５本並設できることは前述の通りで
ある。
で、配線チャネル領域４内には５本のトラックが構成さ
れ、Ｘ方向配線５を５本並設できることは前述の通りで
ある。
したがって、配線チャネル領域４において特に長く隣接
する配線５相互間での信号の影響を無くし、半導体集積
回路装置の特性の安定化と信頼性の向上を図ることがで
きる。
する配線５相互間での信号の影響を無くし、半導体集積
回路装置の特性の安定化と信頼性の向上を図ることがで
きる。
第３図は本発明の他の実施例を示しており、第１図と同
一又は均等な部分には同一符号を附してある。
一又は均等な部分には同一符号を附してある。
この実施例では第４図に格子配線14Aのみを示すよう
に、配線チャネル領域４に形成する格子配線14AのＸ方
向の配線11を３本で構成する一方、両側の配線11a,11a
とマクロセル・アレイ２との間には２本のＸ方向配線５
を延設し得るように構成し、全体として６本のトラック
8Aを構成して夫々にＸ方向配線５を延設できるようにし
ている。この配線11aとマクロセル・アレイ２との間に
設ける配線５には、隣接した場合にも信号の相互影響が
生じない配線を選択して延設することになる。信号が相
互に影響する配線５は、前例と同様に格子配線14Aによ
って隔絶される状態で配線を行うことは言うまでもな
い。
に、配線チャネル領域４に形成する格子配線14AのＸ方
向の配線11を３本で構成する一方、両側の配線11a,11a
とマクロセル・アレイ２との間には２本のＸ方向配線５
を延設し得るように構成し、全体として６本のトラック
8Aを構成して夫々にＸ方向配線５を延設できるようにし
ている。この配線11aとマクロセル・アレイ２との間に
設ける配線５には、隣接した場合にも信号の相互影響が
生じない配線を選択して延設することになる。信号が相
互に影響する配線５は、前例と同様に格子配線14Aによ
って隔絶される状態で配線を行うことは言うまでもな
い。
この実施例では前例と同様の効果が得られるとともに、
配線チャネル領域４における格子配線14AのＸ方向の配
線11が３本でありながら実質的に利用できるトラック8A
の数を６本とし、マクロセル１の入出力端子３を相互に
接続するＸ方向の配線５をＹ方向に６本並設することが
でき、集積度の向上を進めることができる。
配線チャネル領域４における格子配線14AのＸ方向の配
線11が３本でありながら実質的に利用できるトラック8A
の数を６本とし、マクロセル１の入出力端子３を相互に
接続するＸ方向の配線５をＹ方向に６本並設することが
でき、集積度の向上を進めることができる。
ここで、各Ｘ方向配線５は必ずしも格子配線の配線11に
よって隔絶された各トラック内に１本のみ延設されるも
のではなく、配線チャネル４の長さ方向にずれて配線さ
れる場合には同一トラック内に２本以上延設してもよい
ことは言うまでもない。
よって隔絶された各トラック内に１本のみ延設されるも
のではなく、配線チャネル４の長さ方向にずれて配線さ
れる場合には同一トラック内に２本以上延設してもよい
ことは言うまでもない。
以上説明したように本発明は、配線チャネル領域の長手
方向に延設した１以上の配線と、この配線に交差接続し
て所定電位を供給する配線とからなる格子配線を配設
し、この格子配線によって隔絶されるトラック内にマク
ロセル間を接続する配線を夫々延設しているので、この
格子配線によって隣接する配線は相互にシールドされ、
これら配線間における信号の相互の影響を防止でき、半
導体集積回路装置の特性の安定化及び信頼性の向上を達
成することができる。
方向に延設した１以上の配線と、この配線に交差接続し
て所定電位を供給する配線とからなる格子配線を配設
し、この格子配線によって隔絶されるトラック内にマク
ロセル間を接続する配線を夫々延設しているので、この
格子配線によって隣接する配線は相互にシールドされ、
これら配線間における信号の相互の影響を防止でき、半
導体集積回路装置の特性の安定化及び信頼性の向上を達
成することができる。
【図面の簡単な説明】 第１図は本発明の一実施例のレイアウト図、第２図は格
子配線のみを示すレイアウト図、第３図は本発明の他の
実施例のレイアウト図、第４図はその格子配線のみを示
すレイアウト図、第５図は従来のレイアウト図である。 １……マクロセル、２……マクロセル・アレイ、３……
入出力端子、４……配線チャネル領域、５……Ｘ方向配
線、６……Ｙ方向配線、７……スルーホール、8,8A……
トラック、11,11a……（Ｘ方向の）配線、12……（Ｙ方
向の）配線、13……スルーホール、14,14A……格子配
線。
子配線のみを示すレイアウト図、第３図は本発明の他の
実施例のレイアウト図、第４図はその格子配線のみを示
すレイアウト図、第５図は従来のレイアウト図である。 １……マクロセル、２……マクロセル・アレイ、３……
入出力端子、４……配線チャネル領域、５……Ｘ方向配
線、６……Ｙ方向配線、７……スルーホール、8,8A……
トラック、11,11a……（Ｘ方向の）配線、12……（Ｙ方
向の）配線、13……スルーホール、14,14A……格子配
線。
Claims (2)
- 【請求項１】複数個のマクロセルからなるマクロセル・
アレイを複数列に並設し、これらマクロセル・アレイ間
に画成した配線チャネル領域において前記各マクロセル
を相互接続する半導体集積回路装置において、前記配線
チャネル領域の長手方向に延設した１以上の配線とこの
配線に交差接続する配線とで所定電位に保たれる格子配
線を配設し、前記マクロセル間を接続する配線はこの格
子配線によって隔絶される複数のトラック内に夫々延設
したことを特徴とする半導体集積回路装置。 - 【請求項２】配線チャネル領域の長手方向に延設される
複数本の配線を、この長手方向と直角な方向に隔絶され
たトラック内に延設してなる特許請求の範囲第１項記載
の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26730985A JPH0680670B2 (ja) | 1985-11-29 | 1985-11-29 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26730985A JPH0680670B2 (ja) | 1985-11-29 | 1985-11-29 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62128152A JPS62128152A (ja) | 1987-06-10 |
| JPH0680670B2 true JPH0680670B2 (ja) | 1994-10-12 |
Family
ID=17443033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26730985A Expired - Fee Related JPH0680670B2 (ja) | 1985-11-29 | 1985-11-29 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0680670B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2695234B2 (ja) * | 1989-04-20 | 1997-12-24 | 富士通株式会社 | 半導体装置の配線方法 |
| JP2776551B2 (ja) * | 1989-04-25 | 1998-07-16 | 日本電気株式会社 | バスライン方式半導体記憶装置 |
| JPH02285656A (ja) * | 1989-04-27 | 1990-11-22 | Toshiba Corp | スタンダードセル方式の半導体集積回路 |
-
1985
- 1985-11-29 JP JP26730985A patent/JPH0680670B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62128152A (ja) | 1987-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0203025B1 (en) | Gate array with reduced isolation | |
| US5111271A (en) | Semiconductor device using standard cell system | |
| US4910574A (en) | Porous circuit macro for semiconductor integrated circuits | |
| JP2005093575A (ja) | 半導体集積回路装置と配線レイアウト方法 | |
| KR100303222B1 (ko) | 게이트어레이lsi | |
| JPH0680670B2 (ja) | 半導体集積回路装置 | |
| JPH0556864B2 (ja) | ||
| KR910007900B1 (ko) | 반도체 집적회로장치 | |
| JP3289999B2 (ja) | 半導体集積回路 | |
| JPH08213466A (ja) | 半導体集積回路 | |
| USH512H (en) | Automated universal array | |
| JPH03274764A (ja) | 半導体集積回路装置 | |
| JPS605059B2 (ja) | 大規模半導体集積回路 | |
| JP2679034B2 (ja) | 半導体集積装置 | |
| JP2656263B2 (ja) | 半導体集積回路装置 | |
| JP2708180B2 (ja) | 半導体集積回路装置 | |
| JPH06112450A (ja) | 半導体集積回路のブロックレイアウト方法 | |
| JPS615545A (ja) | 半導体集積回路装置 | |
| JP2634800B2 (ja) | 半導体集積回路スタンダードセル | |
| JPS601844A (ja) | 半導体集積回路装置 | |
| JPH06326278A (ja) | 半導体集積回路装置 | |
| JPS59132144A (ja) | 半導体集積回路装置の製造方法 | |
| KR950013741B1 (ko) | 반도체 집적회로 장치 | |
| JPS6135536A (ja) | 半導体装置 | |
| JPS63275140A (ja) | 集積回路デバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |