JP3905936B2 - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP3905936B2 JP3905936B2 JP06144396A JP6144396A JP3905936B2 JP 3905936 B2 JP3905936 B2 JP 3905936B2 JP 06144396 A JP06144396 A JP 06144396A JP 6144396 A JP6144396 A JP 6144396A JP 3905936 B2 JP3905936 B2 JP 3905936B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory cell
- voltage
- bit line
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Read Only Memory (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、電気的書き換え可能な不揮発性半導体記憶装置（ＥＥＰＲＯＭ）に係わり、特に１つのメモリセルに、１ビットより多い情報を記憶させる多値記憶ＥＥＰＲＯＭに関する。
【０００２】
【従来の技術】
ＥＥＰＲＯＭの大容量化を実現する手法の一つとして、１つのメモリセルにｎ（ｎ≧３）値の情報を記憶させる、多値記憶ＥＥＰＲＯＭが知られている。例えば、４値記憶式では、４種類のしきい値電圧の１つをそれぞれのセルが有し、これを（０、０）、（０、１）、（１、０）、（１、１）と表される２ビットの情報に対応させるものである。
【０００３】
ｎ値を記憶したメモリセルのデータを読みとるには、セルから読み出したデータを、（ｎ−１）個の基準電圧と比較する。このため、従来、（ｎ−１）個のセンスアンプを必要とした（例えば特開昭６１−１１７７９６号公報）。
【０００４】
４値記憶式のＥＥＰＲＯＭでは、２値記憶式セルのＥＥＰＲＯＭと比べ、メモリセルの記憶密度は２倍となり、メモリセルが占める面積は１／２になったのに対し、センスアンプが占める面積は３倍となり、高密度化の効果を減少させる。特に、ページ読み出しを行うためにビット線毎にセンスアンプを設けるタイプのＥＥＰＲＯＭでは、センスアンプ数の増加が大容量化の妨げとなる。
【０００５】
これに対して特開昭６２−５４８９６号公報には、セルデータを判別したセンスアンプの出力によって、他のセンスアンプの基準電圧を制御することにより、センスアンプの数を減らした事を特徴とした読みとり専用メモリが開示されている。
【０００６】
一方、メモリセルにｎ（ｎ≧３）種類のしきい値電圧を記憶する多値記憶ＥＥＰＲＯＭでは、記憶データを書き込むときに、それぞれのしきい値電圧を、より狭い範囲に分布させる必要がある。このため、書き込みを小刻みに行い、書き込みと書き込みとの間に、それぞれのメモリセルが目的とするしきい値範囲に書き込まれたか否かをチェックし、書き込み不足のセルがあればそのセルにのみ追加書き込みを行い、それぞれのメモリセル毎に、最適の書き込みがなされるよう制御するビット毎べリファイが有効となっている。なお、ビット毎べリファイは特開平３−２９５０９８号公報に開示されている。
【０００７】
また、多値記憶ＥＥＰＲＯＭに対するビット毎べリファイは、特開平７−９３９７９号公報に開示されている。しかし、特開平７−９３９７９号公報に開示された装置では、センスアンプ及びべリファイ回路をそれぞれ、（ｎ−１）個ずつ必要としている。よって、メモリセルは、より多くのデータを記憶することにより、同じ面積のチップに大容量のデータを蓄積できるようになっているものの、データの読み出し／書き込みを制御する回路が大規模になり、高集積化に難点があった。
【０００８】
【発明が解決しようとする課題】
このように、従来、ベリファイ機能を有した多値記憶ＥＥＰＲＯＭでは、多値のデータの数を“ｎ≧３”としたとき、（ｎ−１）個のベリファイ回路を必要としていた。このため、センスアンプ・データラッチ回路も、ベリファイ回路に応じ、（ｎ−１）個必要としている。
【０００９】
以上のような事情により、ビット線に接続される回路、つまりカラム系回路の回路規模、特にセンスアンプ回路、データラッチ回路、ベリファイ回路の数が膨大なものとなって、高集積化のネックになっている。
【００１０】
この発明は、上記の事情に鑑み為されたもので、その目的は、カラム系回路の回路規模を、特にセンスアンプ回路、データラッチ回路、ベリファイ回路の数を減ずることによって小さくし、高集積化に適した不揮発性半導体記憶装置を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、この発明に係る不揮発性半導体記憶装置では、多値のデータを記憶するメモリセルがマトリクス状に配置されて構成されるメモリセルアレイと、前記メモリセルヘデータを書き込むとき、前記メモリセルヘの書き込みデータをラッチし、前記メモリセルからデータを読み出すとき、前記メモリセルからの読み出しデータをセンス・ラッチする、前記多値のデータの数を２ｍ（ただし、ｍ＝２）＝４値としたとき、その数がｍ（ただし、ｍ＝２）個に設定された第１、第２のラッチ回路を含むデータ回路と、前記データ回路と前記メモリセルとを互いに接続し、前記メモリセルヘデータを書き込むとき、前記データ回路から前記メモリセルへ前記書き込みデータを導き、前記メモリセルからデータを読み出すとき、前記メモリセルから前記データ回路へ前記読み出しデータを導くビット線と、を具備し、データ読み出し時、前記第１、第２のラッチ回路は、前記メモリセルからデータが読み出された前記ビット線の電圧をセンスし、前記４値のデータを２ビットデータとしてラッチし、データ書き込み時、前記第１、第２のラッチ回路は、ラッチした２ビットデータに従って前記ビット線の電圧を制御し、データのベリファイ読み出し時、前記第１、第２のラッチ回路は、前記メモリセルの状態と書き込みデータとに応じて書き込みが不十分のメモリセルにのみ再書き込みが行われるように設定され、データ書き込み時、前記４値の書き込みデータのうち、しきい値の低い方からデータ“０”、“１”、“２”、“３”とした場合に、データ“０”に対応したしきい値を有するメモリセルを、データ“２”、“３”のいずれかに対応したしきい値を有するようにするか否かを行う第１サイクルと、前記第１サイクルに対応したベリファイ動作が終了した後に行われるサイクルであって、データ“０”に対応したしきい値を有するメモリセルを、データ“１”に対応したしきい値を有するようにするか否かを行う第２サイクルと、を備え、前記第１サイクル中のデータ書き込み動作として、前記データ“０”及び“１”の状態にあるデータ回路に対応したビット線には書き込みが行われない第１電圧を共に生成し、前記データ“２”の状態にあるデータ回路に対応したビット線には前記第１電圧よりも低い第２電圧を生成し、前記データ“３”の状態にあるデータ回路に対応したビット線には前記第２電圧よりも低い第３電圧を生成し、前記第２サイクル中のデータ書き込み動作として、前記データ“０”、“２”及び“３”の状態にあるデータ回路に対応したビット線には前記第１電圧を共に生成し、前記データ“１”の状態にあるデータ回路に対応したビット線には前記第１電圧よりも低い電圧を生成することを特徴とする。
また、多値のデータを記憶するメモリセルがマトリクス状に配置されて構成されるメモリセルアレイと、前記メモリセルヘデータを書き込むとき、前記メモリセルヘの書き込みデータをラッチし、前記メモリセルからデータを読み出すとき、前記メモリセルからの読み出しデータをセンス・ラッチする、前記多値のデータの数を２ ｍ （ただし、ｍ＝２）＝４値としたとき、その数がｍ（ただし、ｍ＝２）個に設定された第１、第２のラッチ回路を含むデータ回路と、前記データ回路と前記メモリセルとを互いに接続し、前記メモリセルヘデータを書き込むとき、前記データ回路から前記メモリセルへ前記書き込みデータを導き、前記メモリセルからデータを読み出すとき、前記メモリセルから前記データ回路へ前記読み出しデータを導くビット線と、を具備し、データ読み出し時、前記第１、第２のラッチ回路は、前記メモリセルからデータが読み出された前記ビット線の電圧をセンスし、前記４値のデータを２ビットデータとしてラッチし、データ書き込み時、前記第１、第２のラッチ回路は、ラッチした２ビットデータに従って前記ビット線の電圧を制御し、データのベリファイ読み出し時、前記第１、第２のラッチ回路は、前記メモリセルの状態と書き込みデータとに応じて書き込みが不十分のメモリセルにのみ再書き込みが行われるように設定され、データ書き込み時、データ“０”に対応したしきい値を有するメモリセルを、データ“１”、“２”、“３”のいずれかに対応したしきい値を有するようにするか否かを行うための動作であって、前記データ“０”の状態にあるデータ回路に対応したビット線には書き込みが行われない第１電圧を生成し、前記データ“１”、“２”及び“３”の状態にある前記データ回路に対応したビット線には前記第１電圧よりも低い第２電圧 、前記第２電圧よりもさらに低い第３電圧、及び前記第３電圧よりもさらに低い第４電圧を各々生成することを特徴とする。
【００２６】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態を説明する。
【００２７】
＜実施の形態１＞
図１は、この発明の第１の実施の形態に係る多値記憶ＮＡＮＤ型ＥＥＰＲＯＭの構成を示す構成図である。
【００２８】
図１に示すように、第１の実施の形態に係る多値記憶ＮＡＮＤ型ＥＥＰＲＯＭは、オープンビット型と呼ばれる構成を有している。オープンビット型の多値記憶ＮＡＮＤ型ＥＥＰＲＯＭは、メモリセルがマトリクス状に配置されて構成されるメモリセルアレイ１Ａ、１Ｂそれぞれに対して設けられたロウ系回路２Ａ、２Ｂと、メモリセルアレイ１Ａ、１Ｂそれぞれで共通に使用されるカラム系回路３**とを有している。
【００２９】
ロウ系回路２Ａ、２Ｂには、アドレス入力回路（アドレスバッファ）４から出力されたアドレス信号を受け、受けたアドレス信号に基いて、メモリセルアレイのロウを選択するロウデコーダと、ロウデコーダの出力に基いて、メモリセルアレイのワード線を駆動するワード線駆動回路が含まれている。ＮＡＮＤ型ＥＥＰＲＯＭの場合、ワード線は、選択ゲートＳＧ（ＳＧＡ、ＳＧＢ）および制御ゲートＣＧ（ＣＧＡ、ＣＧＢ）を指す。そして、ワード線駆動回路は、制御ゲート／選択ゲート駆動回路と読み替えられる。
【００３０】
また、メモリセルアレイ１Ａ、１Ｂそれぞれで共通に使用されるカラム系回路３**には、アドレスバッファ４から出力されたアドレス信号を受け、受けたアドレス信号に基いて、メモリセルアレイのカラムを選択するカラムデコーダと、カラムデコーダの出力に基いて、メモリセルアレイのカラムを選択するカラム選択線を駆動するカラム選択線駆動回路とが含まれている。
【００３１】
さらに、カラム系回路３**には、メモリセルへの書き込みデータを一時的に保持したり、メモリセルのデータを読み出したりするためのデータ回路（ビット線制御回路）が含まれている。
【００３２】
ビット線制御回路は、データ入出力線ＩＯを介して、データ入出力回路（データ入出力バッファ）５に接続されている。また、ビット線制御回路は、ビット線ＢＬａを介して、メモリセルアレイ１Ａのメモリセルに、ビット線ＢＬｂを介して、メモリセルアレイ１Ｂのメモリセルにそれぞれ接続されている。
【００３３】
ビット線制御回路は、データを書き込むとき、書き込みデータを、データ入出力バッファ５から受け、受けた書き込みデータをメモリセルへ入力する。また、ビット線制御回路は、データを読み出すとき、読み出しデータを、メモリセルから受け、受けた読み出しデータをデータ入出力バッファ５へ出力する。
【００３４】
データ入出力バッファ５は、データ入出力制御を行うもので、ＥＥＰＲＯＭの外部から入力された書き込みデータをメモリコアへ導いたり、メモリコアから読み出された読み出しデータを、ＥＥＰＲＯＭの外部へ出力したりする。
【００３５】
書き込み終了検知回路１８は、ビット線制御回路の出力に基いて、データ書き込みが終了したか否かを検知する。
【００３６】
図２は、図１に示すメモリセルアレイ、およびカラム系回路の構成を示す構成図である。図３は、図２に示すメモリセルからデータを読み出すときを示す図で、（ａ）図は電圧の入力状態を示す図、（ｂ）図は電圧の入力波形と、ビット線に現れる出力波形とを示す図である。
【００３７】
図２に示すように、メモリセルアレイ１Ａ、１Ｂにはそれぞれ、メモリセルＭＣがマトリクス状に配置されている。
【００３８】
また、カラム系回路３**には、ｍ個のデータ回路（ビット線制御回路）６**が含まれている。ビット線制御回路６**は、１本のビット線ＢＬａ、および１本のビット線ＢＬｂに接続されている。
【００３９】
また、図３（ａ）に示すように、ＮＡＮＤ型ＥＥＰＲＯＭでは、１つのセルＭＣには、互いに直列に接続された複数のメモリセルトランジスタＭ１〜Ｍ４が含まれ、ＮＡＮＤ型のセルＭＣを構成している。セルＭＣの一端は、選択トランジスタＳ１を介してビット線ＢＬに接続され、その他端は、選択トランジスタＳ２を介して、ソース線ＶＳに接続される。制御ゲートＣＧを共有するメモリセルトランジスタＭのグループは、“ページ”と呼ばれる単位を形成する。データの書き込みおよび読み出しは、“ページ”で同時に行われる。また、４本の制御ゲートＣＧ１〜ＣＧ４に接続されるメモリセルトランジスタＭのグループは、“ブロック”と呼ばれる単位を形成する。“ページ”、および“ブロック”はそれぞれ、制御ゲート／選択ゲート駆動回路によって選択される。
【００４０】
メモリセルトランジスタＭは、多値のデータは、しきい値のレベルにより記憶する。そして、この発明に係る装置では、しきい値のレベルを、図３（ａ）および（ｂ）に示されるようにして読み出す。ここでは制御ゲートＣＧ２を有するメモリセルトランジスタＭ２が選択されている。図３（ａ）に見られるように電圧を各部に印加し、ビット線ＢＬはフローティングにする。ビット線ＢＬを前もって０Ｖにリセットしておくと、ビット線ＢＬは共通ソース線ＶｓによってＮＡＮＤセルを通して充電される。この充電されたビット線ＢＬの電位が選択されたメモリセルＭ２のしきい値によって決まるように、各選択ゲート、制御ゲート電圧は制御される。
【００４１】
この例では、選択ゲートＳＧ１、２、制御ゲートＣＧ１、ＣＧ３〜４を６Ｖに、選択された制御ゲートＣＧ２を２Ｖに、共通ソース線Ｖｓを６Ｖにする。各部の電圧波形は図３（ｂ）に示されている。例えばビット線ＢＬの電位が０Ｖであればしきい値は２Ｖ以上、ビット線電位が３．５Ｖであればしきい値は−１．５Ｖ以下である。ただし以下の実施の形態では、説明を簡略化するため、しきい値という表現は、バックバイアスを考慮したものとする。
【００４２】
消去動作によってメモリセルの浮遊ゲートから電子が放出された後、書き込みデータに従う書き込み動作によって電子が浮遊ゲートに注入される。
【００４３】
図４は、ビット線に現れる出力電圧と、メモリセルの数とを関係を示す図である。
【００４４】
１つのメモリセルに３つの状態（データ”０”、”１”、”２”）を持たせる場合、例えば図４の様に読みだし時のビット線出力電圧が３．５〜４．５Ｖとなる状態（しきい値で約−２．５Ｖ〜−１．５Ｖ）をデータ”０”（消去状態）、ビット線出力電圧が１．５〜２．５Ｖとなる状態（しきい値で約−０．５Ｖ〜０．５Ｖ）をデータ”１”、ビット線出力電圧が０〜０．５Ｖとなる状態（しきい値で約１．５Ｖ〜２．５Ｖ）をデータ”２”とすればよい。
【００４５】
図５は、図２に示すデータ回路の回路図である。図５に示すデータ回路は、３値記憶を例に構成されている。
【００４６】
図５に示すように、ｎチャネルＭＯＳトランジスタＱｎ２１、Ｑｎ２２、Ｑｎ２３とｐチャネルＭＯＳトランジスタＱｐ９、Ｑｐ１０、Ｑｐ１１により構成されるフリップ・フロップＦＦ１と、ｎチャネルＭＯＳトランジスタＱｎ２９、Ｑｎ３０、Ｑｎ３１とｐチャネルＭＯＳトランジスタＱｐ１６、Ｑｐ１７、Ｑｐ１８により構成されるＦＦ２とには、書き込み／読み出しデータがラッチされる。また、これらはセンスアンプとしても動作する。
【００４７】
フリップ・フロップＦＦ１は「“０”書き込みをするか、あるいは“１”書き込みまたは“２”書き込みをするか」を書き込みデータ情報としてラッチし、メモリセルが「“０”の情報を保持しているか、あるいは“１”の情報を保持しているか、または“２”の情報を保持しているか」を読み出しデータ情報としてセンスしラッチする。フリップ・フロップＦＦ２は「“１”書き込みをするか、または“２”書き込みをするか」を書き込みデータ情報としてラッチし、メモリセルが「“１”の情報を保持しているか、あるいは“２”の情報を保持しているか」を読み出しデータ情報としてセンスしラッチする。
【００４８】
データ入出力線ＩＯＡ、ＩＯＢとフリップ・フロップＦＦ１は、ｎチャネルＭＯＳトランジスタＱｎ２８、Ｑｎ２７を介して接続される。データ入出力線ＩＯＣ、ＩＯＤとフリップ・フロップＦＦ２は、ｎチャネルＭＯＳトランジスタＱｎ３５、Ｑｎ３６を介して接続される。データ入出力線ＩＯＡ、ＩＯＢ、ＩＯＣ、ＩＯＤは、図１中のデータ入出力バッファ５にも接続される。
【００４９】
ｎチャネルＭＯＳトランジスタＱｎ２７、Ｑｎ２８、Ｑｎ３５、Ｑｎ３６のゲートは、ＮＡＮＤ論理回路Ｇ２とインバータＩ４で構成されるカラムアドレスデコーダの出力に接続される。ｎチャネルＭＯＳトランジスタＱｎ２６、Ｑｎ３４は、それぞれフリップ・フロップＦＦ１、ＦＦ２を信号ＥＣＨ１、ＥＣＨ２が“Ｈ”となってイコライズする。ｎチャネルＭＯＳトランジスタＱｎ２４、Ｑｎ３２は、フリップ・フロップＦＦ１、ＦＦ２とＭＯＳキャパシタＱｄ１の接続を制御する。ｎチャネルＭＯＳトランジスタＱｎ２５、Ｑｎ３３は、フリップ・フロップＦＦ１、ＦＦ２とＭＯＳキャパシタＱｄ２の接続を制御する。
【００５０】
ｐチャネルＭＯＳトランジスタＱｐ１２、Ｑｐ１３で構成される回路は、活性化信号ＶＲＦＹＢＡによって、フリップ・フロップＦＦ１のデータに応じて、ＭＯＳキャパシタＱｄ１のゲート電圧を変更する。ｐチャネルＭＯＳトランジスタＱｐ１４、Ｑｐ１５で構成される回路は、活性化信号ＶＲＦＹＢＢによって、フリップ・フロップＦＦ１のデータに応じて、ＭＯＳキャパシタＱｄ２のゲート電圧を変更する。ｎチャネルＭＯＳトランジスタＱｎ１、Ｑｎ２で構成される回路は、活性化信号ＶＲＦＹＢＡ１によって、フリップ・フロップＦＦ２のデータに応じて、ＭＯＳキャパシタＱｄ１のゲート電圧を変更する。ｎチャネルＭＯＳトランジスタＱｎ３、Ｑｎ４で構成される回路は、活性化信号ＶＲＦＹＢＢ１によって、フリップ・フロップＦＦ２のデータに応じて、ＭＯＳキャパシタＱｄ２のゲート電圧を変更する。
【００５１】
ＭＯＳキャパシタＱｄ１、Ｑｄ２は、ディプリーション型ｎチャネルＭＯＳトランジスタで構成され、ビット線容量より十分小さくされる。ｎチャネルＭＯＳトランジスタＱｎ３７は、信号ＰＲＥＡによってＭＯＳキャパシタＱｄ１を電圧ＶＡに充電する。ｎチャネルＭＯＳトランジスタＱｎ３８は、信号ＰＲＥＢによってＭＯＳキャパシタＱｄ２を電圧ＶＢに充電する。ｎチャネルＭＯＳトランジスタＱｎ３９、Ｑｎ４０は、信号ＢＬＣＡ、ＢＬＣＢによって、データ回路３とビット線ＢＬａ、ＢＬｂの接続をそれぞれ制御する。ｎチャネルＭＯＳトランジスタＱｎ３７、Ｑｎ３８で構成される回路はビット線電圧制御回路を兼ねる。ｐチャネルＭＯＳトランジスタＱｐ１２、Ｑｐ１３で構成される回路、ｐチャネルＭＯＳトランジスタＱｐ１４、Ｑｐ１５で構成される回路、ｎチャネルMOS トランジスタＱｎ１，Ｑｎ２で構成される回路、およびｎチャネルMOS トランジスタＱｎ３，Ｑｎ４で構成される回路は、ビット線電圧制御回路でもある。
【００５２】
次に、このように構成されたＥＥＰＲＯＭの動作を、動作波形図に従って説明する。以下では制御ゲートＣＧ２Ａが選択されている場合を示す。
【００５３】
＜読み出し動作＞
図６は、読み出し動作を示す動作波形図である。
【００５４】
図６に示すように、まず、時刻ｔ1Rに、制御ゲート・選択ゲート駆動回路によって選択されたブロックの選択された制御ゲートＣＧ２Ａは２Ｖ、非選択制御ゲートＣＧ１Ａ、ＣＧ３Ａ、ＣＧ４Ａと選択ゲートＳＧ１Ａ、ＳＧ２Ａは６Ｖにされる。メモリセルのソース電位は６Ｖにされる。メモリセルが“０”の場合にはビット線ＢＬａは３．５Ｖ以上に、“１”の場合にはビット線ＢＬａは１．５Ｖ以上２．５Ｖ以下に、“２”の場合には０．５Ｖ以下になる。ダミービット線ＢＬｂはＶＢから３Ｖに充電される。ｎチャネルＭＯＳトランジスタＱｎ４０のしきい値分の電圧降下分が問題になるときは、信号ＢＬＣＡを昇圧すればよい。
【００５５】
時刻ｔ2RにキャパシタＱｄ１、Ｑｄ２のノードＮ１、Ｎ２が１．５Ｖにされた後フローティングにされる。時刻ｔ3RにＢＬＣＡ、ＢＬＣＢがＶＣＣ（例えば５Ｖ）になり、ビット線ＢＬａ，ＢＬｂの電位がＮ１、Ｎ２に転送される。その後、再度、信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離される。信号ＳＡＮ１、ＳＡＰ１がそれぞれ“Ｌ”、“Ｈ”となってフリップ・フロップＦＦ１が非活性化され、信号ＥＣＨ１が“Ｈ”となってイコライズされる。この後、信号ＲＶ１Ａ、ＲＶ１Ｂが“Ｈ”となる。ｎチャネルＭＯＳトランジスタＱｎ２４、Ｑｎ２５のしきい値分の電圧降下分が問題になるときは、信号ＲＶ１Ａ，ＲＶ１Ｂを昇圧すればよい。時刻ｔ4Rに再度、信号ＳＡＮ１、ＳＡＰ１がそれぞれ“Ｈ”、“Ｌ”となることで、ノードＮ１、Ｎ２の電圧がセンスされラッチされる。これで、「メモリセルのデータが“０”或いは、“１”または“２”か」がフリップ・フロップＦＦ１によってセンスされ、その情報はラッチされる。
【００５６】
次に、メモリセルが“１”であるかまたは“２”であるかがセンスされる。
【００５７】
時刻ｔ5Rにダミービット線ＢＬｂがＶＢから１Ｖに充電される。時刻ｔ6RにキャパシタＱｄ１、Ｑｄ２のノードＮ１、Ｎ２が１．５Ｖにされた後フローティングにされる。再度、信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離される。信号ＳＡＮ２、ＳＡＰ２がそれぞれ“Ｌ”、“Ｈ”となってフリップ・フロップＦＦ２が非活性化され、信号ＥＣＨ２が“Ｈ”となってイコライズされる。この後、信号ＲＶ２Ａ、ＲＶ２Ｂが“Ｈ”となる。時刻ｔ7Rに再度、信号ＳＡＮ２、ＳＡＰ２がそれぞれ“Ｈ”、“Ｌ”となることで、ノードＮ１の電圧がセンスされラッチされる。これで、メモリセルのデータが“１”であるか“２”であるかがフリップ・フロップＦＦ２によってセンスされ、その情報はラッチされる。
【００５８】
図７は、フリップ・フロップＦＦ１、ＦＦ２がセンスし、ラッチする読み出しデータを示す図である。
【００５９】
この時のフリップ・フロップＦＦ１、ＦＦ２のデータは、図７のようになり、データ入出力線ＩＯＡ、ＩＯＢ、ＩＯＣ、ＩＯＤに読み出しデータが出力される。
【００６０】
チップ外部への出力データは、入出力バッファ５で、データ入力線ＩＯＡ、ＩＯＢ、ＩＯＣ、ＩＯＤに出力された信号をもとに変換したものもよい。
【００６１】
＜書き込み動作＞
書き込み動作前に、入力された２ビット分のデータは、データ入出力バッファ４で変換されて、データ回路６**に入力される。
【００６２】
図８は、データ回路６**に入力され、フリップ・フロップＦＦ１、ＦＦ２がラッチする書き込みデータを示す図である。４値データとデータ入出力線ＩＯＡ、ＩＯＢ、ＩＯＣ、ＩＯＤの関係は図８のとうりである。
【００６３】
変換された３値データは、カラム活性化信号ＣＥＮＢが“Ｈ”で、アドレス信号で指定されたカラム番地のデータ回路に転送される。
【００６４】
図９は、書き込み動作を示す動作波形図である。
【００６５】
時刻ｔ1wに、電圧ＶＡがビット線書き込み制御電圧１Ｖとなってビット線ＢＬａが１Ｖとされる。ｎチャネルＭＯＳトランジスタＱｎ３９のしきい値分の電圧降下分が問題になるときは、信号ＢＬＣＡを昇圧すればよい。続いて、信号ＰＲＥが“Ｌ”となってビット線がフローティングにされる。次に、時刻ｔ2wに信号ＲＶ２Ａが１.5V とされる。これによって、データ“２”が保持されているカラムではビット線制御電圧０Ｖがビット線に印加される。ｎチャネルＭＯＳトランジスタＱｎ３２のしきい値を１Ｖとすると、“０”または“１”書き込み時にはｎチャネルＭＯＳトランジスタＱｎ３２は“ＯＦＦ”、“２”書き込み時には“ＯＮ”となる。その後、時刻ｔ3wにＶＲＦＹＢＡが０Ｖになり、データ“０”が保持されているデータ回路からはビット線書き込み制御電圧ＶＣＣ（例えば５Ｖ）がビット線に出力される。
【００６６】
その結果、“０”書き込みするビット線はＶＣＣ、“１”書き込みするビット線は１Ｖ，“２”書き込みするビット線は０Ｖになる。
【００６７】
時刻ｔ1wに制御ゲート・選択ゲート駆動回路によって、選択されたブロックの選択ゲートＳＧ１Ａ、制御ゲートＣＧ１Ａ〜ＣＧ４ＡがＶＣＣとなる。選択ゲートＳＧ２Ａは０Ｖである。次に、選択された制御ゲートＣＧ２Ａが高電圧ＶＰＰ（例えば２０Ｖ）、非選択制御ゲートＣＧ１Ａ、ＣＧ３Ａ、ＣＧ４ＡがＶＭ（例えば１０Ｖ）となる。データ“２”が保持されているデータ回路に対応するメモリセルでは、０Ｖのチャネル電位と制御ゲートのＶＰＰの電位差によって、浮遊ゲートに電子が注入されしきい値が上昇する。データ“１”が保持されているデータ回路に対応するメモリセルでは、１Ｖのチャネル電位と制御ゲートのＶＰＰの電位差によって、浮遊ゲートに電子が注入されしきい値が上昇する。チャネル電位を1Vにしているのは、“２”データ書き込みより電子の注入量が少なくてよいからである。データ“０”が保持されているデータ回路に対応するメモリセルでは、チャネル電位と制御ゲートのＶＰＰの電位差が小さいため、実効的には浮遊ゲートに電子は注入されない。よって、メモリセルのしきい値は変動しない。書き込み動作中、信号ＳＡＮ１、ＳＡＮ２、ＶＲＦＹＢＢ、ＰＲＥＢ、ＢＬＣＢは“Ｈ”、信号ＳＡＰ１、ＳＡＰ２、ＲＶ１Ａ、ＲＶ１Ｂ、ＲＶ２Ｂ、ＥＣＨ１、ＥＣＨ２は“Ｌ”、電圧ＶＢは０Ｖである。
【００６８】
＜ベリファイ読み出し動作＞
図１０は、ベリファイ読み出し動作を示す動作波形図である。
【００６９】
まず、時刻ｔ1RV に、制御ゲート・選択ゲート駆動回路によって選択されたブロックの選択された制御ゲートＣＧ２Ａは２Ｖ、非選択制御ゲートＣＧ１Ａ、ＣＧ３Ａ、ＣＧ４Ａと選択ゲートＳＧ１Ａ、ＳＧ２Ａは６Ｖにされる。メモリセルのソース電位は６Ｖにされる。“０”書き込みの場合にはビット線ＢＬａは３．５Ｖ以上になる。“１”書き込み十分の場合にはビット線ＢＬａは２．５Ｖ以下に、“１”書き込み不十分の場合には１．５Ｖ以上になる。“２”書き込み十分の場合には０．５Ｖ以下に、“２”書き込み不十分の場合には０．５Ｖ以上になる。ダミービット線ＢＬｂはＶＢから２．５Ｖに充電される。ダミービット線ＢＬｂの電位を“１”読み出し時の３Ｖよりも０．５Ｖだけ小さくしているのは、メモリセルを十分に書き込むためである。またｎチャネルＭＯＳトランジスタＱｎ４０のしきい値分の電圧降下分が問題になるときは、信号ＢＬＣＡを昇圧すればよい。
【００７０】
時刻ｔ2RV にキャパシタＱｄ１、Ｑｄ２のノードＮ１、Ｎ２が１．５Ｖにされた後フローティングにされる。そして、時刻ｔ3RV にＶＲＦＹＢＢ１が“Ｈ”になる。この時、図７からわかるように、ノードＮ６が“Ｈ”なのは“２”書き込みの場合だけである。従って“２”書き込みするダミービット線ＢＬｂはＶref から０．５Ｖになる。“２”書き込みのダミービット線ＢＬｂの電位を“２”読み出し時の１Ｖよりも０．５Ｖだけ小さくしているのは、メモリセルを十分に書き込むためである。“０”または“１”書き込みの場合にはＮ６が“Ｌ”なのでｎチャネルMOS トランジスタＱｎ４はオフし、ダミービット線ＢＬｂは２．５Ｖを保つ。
【００７１】
時刻ｔ4RV に、ＢＬＣＡ、ＢＬＣＢがＶＣＣ（例えば５Ｖ）になり、ビット線ＢＬａ，ＢＬｂの電位がＮ１、Ｎ２に転送される。その後、再度、信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離される。
【００７２】
時刻ｔ5RV にＲＶ１Ａが１．５Ｖになる。これによって、データ“０”書き込みするカラムではＮ１が接地される。ｎチャネルＭＯＳトランジスタＱｎ２４のしきい値を１Ｖとすると、“１”または“２”書き込み時にはｎチャネルＭＯＳトランジスタＱｎ２４は“ＯＦＦ”、“０”書き込み時には“ＯＮ”となる。
【００７３】
信号ＳＡＮ１、ＳＡＰ１がそれぞれ“Ｌ”、“Ｈ”となってフリップ・フロップＦＦ１が非活性化され、信号ＥＣＨ１が“Ｈ”となってイコライズされる。この後、信号ＲＶ１Ａ、ＲＶ１Ｂが“Ｈ”となる。ｎチャネルＭＯＳトランジスタＱｎ２４、Ｑｎ２５のしきい値分の電圧降下分が問題になるときは、信号ＲＶ１Ａ，ＲＶ１Ｂを昇圧すればよい。時刻ｔ4Rに再度、信号ＳＡＮ１、ＳＡＰ１がそれぞれ“Ｈ”、“Ｌ”となることで、ノードＮ１、Ｎ２の電圧がセンスされラッチされる。
【００７４】
以上のようにして、“１”書き込みデータを保持しているデータ回路では、対応するメモリセルのデータが十分“１”書き込み状態となったか否かを検出する。メモリセルのデータが“１”であれば、フリップ・フロップＦＦ１でノードＮ１の電圧をセンスしラッチすることで書き込みデータは“１”に変更される。メモリセルのデータが“１”でなければ、フリップ・フロップＦＦ１でノードＮ１の電圧をセンスしラッチすることで書き込みデータは“１”に保持される。また、“２”書き込みデータを保持しているデータ回路では、対応するメモリセルのデータが十分“２”書き込み状態となったか否かを検出する。メモリセルのデータが“２”であれば、フリップ・フロップＦＦ１でノードＮ１の電圧をセンスしラッチすることで書き込みデータは“０”に変更される。メモリセルのデータが“２”でなければ、フリップ・フロップＦＦ１でノードＮ１の電圧をセンスしラッチすることで書き込みデータは“２”に保持される。“０”書き込みデータを保持しているデータ回路の書き込みデータは変更されない。
【００７５】
書き込みベリファイ中、信号ＶＲＦＹＢＢは“Ｈ”、電圧Ｖｓは０Ｖとする。
【００７６】
“１”書き込みまたは“２”書き込みする全ての選択されたメモリセルが所望のしきい値に達していれば、データ回路のノードＮ４はすべて“Ｌ”になる。つまり“１”書き込みまたは“２”書き込みする選択されたすべてのメモリセルが十分に書き込まれると、すべてのデータ回路６**-0、６**-1、…、６**-m-1、６**-mのノードＮ３が“Ｈ”、Ｎ４が“Ｌ”になる。これを検出すると、“２”書き込みまたは“３”書き込みする全ての選択されたメモリセルが所望のしきい値に達したか否かがわかる。“２”書き込みおよび“３”書き込み終了の検出は例えば、図５のように“２”、“３”書き込み終了一括検知トランジスタＱｎ５を用いればよい。ベリファイリード後、ＶＲＴを例えばＶＣＣにプリチャージする。“１”または“２”書き込みが不十分なメモリセルが１つでもあると、そのデータ回路のノードＮ４は“Ｈ”なのでｎチャネルMOS トランジスタＱｎ５はオンし、ＶＲＴは接地される。すべての“１”または“２”書き込みするメモリセルが十分に書き込まれると、データ回路６**-0、６**-1、…、６**-m-1、６**-mのノードＮ４が“Ｌ”になる。その結果、全てのデータ回路内のｎチャネルMOS トランジスタＱｎ５がオフになるのでＶＲＴはプリチャージ電位を保つ。
【００７７】
上記第１の実施の形態に係る多値記憶ＮＡＮＤ型ＥＥＰＲＯＭでは、データの書き込みを行う際に、少なくとも１つのビット線電圧制御回路によって、ビット線を所望のビット線書き込み制御電圧に充電する。このような装置であると、簡単な回路構成を持つ、ｎ（ｎ≧２）値書き込みデータに応じたビット線書き込み制御電圧を、ビット線に印加するビット線電圧制御回路を実現することができる。
【００７８】
よって、カラム系回路３の回路規模が、特にセンスアンプ回路、データラッチ回路、ベリファイ回路の数が減ずることによって小さくなり、高集積化に適した不揮発性半導体記憶装置を得ることができる。
【００７９】
＜実施の形態２＞
次に、この発明の第２の実施の形態に係る多値記憶ＮＡＮＤ型ＥＥＰＲＯＭを説明する。
【００８０】
第１の実施の形態に係るＥＥＰＲＯＭは、多値のデータの数を、３値とした例を説明したが、第２の実施の形態に係るＥＥＰＲＯＭ以降は、多値のデータの数を４値とした例を説明する。
【００８１】
なお、第２の実施の形態に係るＥＥＰＲＯＭは、図１、図２に示した構成と同様な構成を持つ。
【００８２】
図１１は、４値記憶のときのメモリセルトランジスタのしきい値分布を示す図である。
【００８３】
ＥＥＰＲＯＭを４値記憶式とするときには、１つのメモリセルトランジスタＭに、４つの書き込み状態を設ける。４つの書き込み状態はそれぞれ、メモリセルトランジスタＭのしきい値電圧により、互いに区別される。
【００８４】
図１１に示すように、電源電圧ＶＣＣが３ＶであるＥＥＰＲＯＭでは、データ“０”の状態は、データ消去後の状態と同じとし、例えば負のしきい値を持たせる。また、データ“１”の状態には、例えば０．５Ｖから０．８Ｖの間のしきい値を持たせる。データ“２”の状態には、例えば１．５Ｖから１．８Ｖの間のしきい値を持たせる。データ“３”の状態には、例えば２．５Ｖから２．８Ｖの間のしきい値を持たせる。
【００８５】
メモリセルトランジスタＭからデータを読み出すときには、制御ゲートＣＧに、３つの読み出し電圧ＶＣＧ２Ｒ、ＶＣＧ３Ｒ、ＶＣＧ１Ｒの順で印加する。
【００８６】
まず、制御ゲートＣＧに、読み出し電圧ＶＣＧ２Ｒを印加する。これにより、メモリセルトランジスタＭが「ＯＮ」するか「ＯＦＦ」するかで、記憶されているデータが「“０”、“１”」か、「“２”、“３”」かが検出される。続けて、読み出し電圧ＶＣＧ３Ｒを印加すると、記憶されているデータが「“２”」か、「“３”」かが検出され、さらに、読み出し電圧ＶＣＧ１Ｒを印加すると、データが「“０”」か、「“１”」かが検出される。読み出し電圧ＶＣＧ１Ｒ、ＶＣＧ２Ｒ、ＶＣＧ３Ｒの一つの例は、それぞれ０Ｖ、１Ｖ、２Ｖである。
【００８７】
また、図１１に示す電圧ＶＣＧ１Ｖ、ＶＣＧ２Ｖ、ＶＣＧ３Ｖは、ベリファイ読み出し電圧と呼ばれるもので、データが十分に書き込まれたか否かをチェックするとき（ベリファイ動作）に使用される読み出し電圧である。ベリファイ読み出し電圧は、データを書き込んだ後に制御ゲートＣＧに印加される。ベリファイ読み出し電圧が制御ゲートＣＧに印加されたとき、メモリセルトランジスタＭが「ＯＮ」するか「ＯＦＦ」するかで、メモリセルトランジスタＭのしきい値が、書き込まれたデータに応じた範囲までシフトされているか否かを知ることができる。これを利用して、十分な書き込みが行われたか否かをチェックする。ベリファイ読み出し電圧ＶＣＧ１Ｖ、ＶＣＧ２Ｖ、ＶＣＧ３Ｖの一つの例は、それぞれ０．５Ｖ、１．５Ｖ、２．５Ｖである。
【００８８】
図１２は、この発明の第２の実施の形態に係るＥＥＰＲＯＭが有するデータ回路の回路図である。図１２に示すデータ回路は、４値記憶を例に構成されている。
【００８９】
図１２に示すように、ｎチャネルＭＯＳトランジスタＱｎ２１、Ｑｎ２２、Ｑｎ２３とｐチャネルＭＯＳトランジスタＱｐ９、Ｑｐ１０、Ｑｐ１１により構成されるフリップ・フロップＦＦ１と、ｎチャネルＭＯＳトランジスタＱｎ２９、Ｑｎ３０、Ｑｎ３１とｐチャネルＭＯＳトランジスタＱｐ１６、Ｑｐ１７、Ｑｐ１８により構成されるＦＦ２とには、書き込み／読み出しデータがラッチされる。また、これらはセンスアンプとしても動作する。
【００９０】
フリップ・フロップＦＦ１、ＦＦ２は、「“０”書き込みをするか、“１”書き込みをするか、“２”書き込みをするか、“３”書き込みをするか」を書き込みデータ情報としてラッチし、メモリセルが「“０”の情報を保持しているか、“１”の情報を保持しているか、“２”の情報を保持しているか、“３”の情報を保持しているか」を読み出しデータ情報としてセンスしラッチする。
【００９１】
データ入出力線ＩＯＡ、ＩＯＢとフリップ・フロップＦＦ１は、ｎチャネルＭＯＳトランジスタＱｎ２８、Ｑｎ２７を介して接続される。データ入出力線ＩＯＣ、ＩＯＤとフリップ・フロップＦＦ２は、ｎチャネルＭＯＳトランジスタＱｎ３５、Ｑｎ３６を介して接続される。データ入出力線ＩＯＡ、ＩＯＢ、ＩＯＣ、ＩＯＤは、図１に示したデータ入出力バッファ５にも接続される。
【００９２】
ｎチャネルＭＯＳトランジスタＱｎ２７、Ｑｎ２８、Ｑｎ３５、Ｑｎ３６のゲートは、ＮＡＮＤ論理回路Ｇ２とインバータＩ４で構成されるカラムアドレスデコーダの出力に接続される。ｎチャネルＭＯＳトランジスタＱｎ２６、Ｑｎ３４は、それぞれフリップ・フロップＦＦ１、ＦＦ２を信号ＥＣＨ１、ＥＣＨ２が“Ｈ”となってイコライズする。ｎチャネルＭＯＳトランジスタＱｎ２４、Ｑｎ３２は、フリップ・フロップＦＦ１、ＦＦ２とＭＯＳキャパシタＱｄ１の接続を制御する。ｎチャネルＭＯＳトランジスタＱｎ２５、Ｑｎ３３は、フリップ・フロップＦＦ１、ＦＦ２とＭＯＳキャパシタＱｄ２の接続を制御する。
【００９３】
ｐチャネルＭＯＳトランジスタＱｐ１２、Ｑｐ１３で構成される回路は、活性化信号ＶＲＦＹＢＡによって、フリップ・フロップＦＦ１のデータに応じて、ＭＯＳキャパシタＱｄ１のゲート電圧を変更する。ｐチャネルＭＯＳトランジスタＱｐ１４、Ｑｐ１５で構成される回路は、活性化信号ＶＲＦＹＢＢによって、フリップ・フロップＦＦ１のデータに応じて、ＭＯＳキャパシタＱｄ２のゲート電圧を変更する。ｎチャネルＭＯＳトランジスタＱｎ１、Ｑｎ２で構成される回路は、活性化信号ＶＲＦＹＢＡ１によって、フリップ・フロップＦＦ２のデータに応じて、ＭＯＳキャパシタＱｄ１のゲート電圧を変更する。ｎチャネルＭＯＳトランジスタＱｎ３、Ｑｎ４で構成される回路は、活性化信号ＶＲＦＹＢＢ１によって、フリップ・フロップＦＦ２のデータに応じて、ＭＯＳキャパシタＱｄ２のゲート電圧を変更する。
【００９４】
ＭＯＳキャパシタＱｄ１、Ｑｄ２は、ディプリーション型ｎチャネルＭＯＳトランジスタで構成され、ビット線容量より十分小さくされる。ｎチャネルＭＯＳトランジスタＱｎ３７は、信号ＰＲＥＡによってＭＯＳキャパシタＱｄ１を電圧ＶＡに充電する。ｎチャネルＭＯＳトランジスタＱｎ３８は、信号ＰＲＥＢによってＭＯＳキャパシタＱｄ２を電圧ＶＢに充電する。ｎチャネルＭＯＳトランジスタＱｎ３９、Ｑｎ４０は、信号ＢＬＣＡ、ＢＬＣＢによって、データ回路３とビット線ＢＬａ、ＢＬｂの接続をそれぞれ制御する。ｎチャネルＭＯＳトランジスタＱｎ３７、Ｑｎ３８で構成される回路はビット線電圧制御回路を兼ねる。ｐチャネルＭＯＳトランジスタＱｐ１２、Ｑｐ１３で構成される回路、ｐチャネルＭＯＳトランジスタＱｐ１４、Ｑｐ１５で構成される回路、ｎチャネルMOS トランジスタＱｎ１，Ｑｎ２で構成される回路、およびｎチャネルMOS トランジスタＱｎ３，Ｑｎ４で構成される回路は、ビット線電圧制御回路でもある。また、フリップフロップＦＦ２とｎチャネルＭＯＳトランジスタＱｎ３２、Ｑｎ３３で構成される回路もビット線電圧制御回路を兼ねる。
【００９５】
次に、このように構成されたＥＥＰＲＯＭの動作を、動作波形図に従って説明する。以下では制御ゲートＣＧ２Ａが選択されている場合を示す。
【００９６】
＜読み出し動作＞
図１３は、読み出し動作を示す動作波形図である。
【００９７】
図１３に示すように、まず、時刻ｔ1Rに、電圧ＶＡ、ＶＢがそれぞれ１．８Ｖ、１．５Ｖとなって、ビット線ＢＬａ、ＢＬｂはそれぞれ１．８Ｖ、１．５Ｖになる。信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離され、ビット線ＢＬａ、ＢＬｂはフローティングとなる。信号ＰＲＥＡ、ＰＲＥＢが“Ｌ”となって、ＭＯＳキャパシタＱｄ１、Ｑｄ２のゲート電極であるノードＮ１、Ｎ２はフローティング状態になる。続いて、時刻ｔ2Rに制御ゲート・選択ゲート駆動回路によって選択されたブロックの選択された制御ゲートＣＧ２Ａは１Ｖ、非選択制御ゲートＣＧ１Ａ、ＣＧ３Ａ、ＣＧ４Ａと選択ゲートＳＧ１Ａ、ＳＧ２ＡはＶＣＣにされる。選択されたメモリセルのしきい値が１Ｖ以下なら、ビット線電圧は１．５Ｖより低くなる。選択されたメモリセルのしきい値が１Ｖ以上なら、ビット線電圧は１．８Ｖのままとなる。この後、時刻ｔ3Rに信号ＢＬＣＡ、ＢＬＣＢが“Ｈ”となりビット線のデータがＭＯＳキャパシタＱｄ１，Ｑｄ２に転送される。その後、再度、信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離される。信号ＳＡＮ１、ＳＡＰ１がそれぞれ“Ｌ”、“Ｈ”となってフリップ・フロップＦＦ１が非活性化され、信号ＥＣＨ１が“Ｈ”となってイコライズされる。この後、信号ＲＶ１Ａ、ＲＶ１Ｂが“Ｈ”となる。時刻ｔ4Rに再度、信号ＳＡＮ１、ＳＡＰ１がそれぞれ“Ｈ”、“Ｌ”となることで、ノードＮ１、Ｎ２の電圧がセンスされラッチされる。これで、「メモリセルのデータが“０”または“１”か、或いは“２”または“３”か」がフリップ・フロップＦＦ１によってセンスされ、その情報はラッチされる。
【００９８】
また、時刻 t3R の後、ＭＯＳキャパシタＱｄ１、Ｑｄ２をビット線ＢＬａ、ＢＬｂから切り離した状態で、選択された制御ゲートＣＧ２Ａを１Ｖから２Ｖにする。選択されたメモリセルのしきい値が２Ｖ以下なら、ビット線電圧は１．５Ｖより低くなる。選択されたメモリセルのしきい値が２Ｖ以上なら、ビット線電圧は１．８Ｖのままとなる。この後、制御ゲートＣＧ１Ａ〜ＣＧ４Ａ、選択ゲートＳＧ１Ａ、ＳＧ２Ａの全てを０Ｖにする。次に、時刻ｔ5Rに信号ＰＲＥＡ、ＰＲＥＢが“Ｈ”となって、ＭＯＳキャパシタＱｄ１、Ｑｄ２のゲート電極であるノードＮ１、Ｎ２はそれぞれ１．８Ｖ、１．５Ｖになる。信号ＰＲＥＡ、ＰＲＥＢが“Ｌ”となって、ＭＯＳキャパシタＱｄ１、Ｑｄ２のゲート電極であるノードＮ１、Ｎ２はフローティング状態になる。この後、時刻ｔ 6R に信号ＢＬＣＡ、ＢＬＣＢが“Ｈ”となりビット線のデータがＭＯＳキャパシタＱｄ１，Ｑｄ２に転送される。その後、再度、信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離される。信号ＳＡＮ２、ＳＡＰ２がそれぞれ“Ｌ”、“Ｈ”となってフリップ・フロップＦＦ２が非活性化され、信号ＥＣＨ２が“Ｈ”となってイコライズされる。この後、信号ＲＶ２Ａ、ＲＶ２Ｂが“Ｈ”となる。時刻ｔ7Rに再度、信号ＳＡＮ２、ＳＡＰ２がそれぞれ“Ｈ”、“Ｌ”となることで、ノードＮ１の電圧がセンスされラッチされる。これで、メモリセルのデータが“３”か否かがフリップ・フロップＦＦ２によってセンスされ、その情報はラッチされる。
【００９９】
図１４は、時刻ｔ7Rのときにフリップ・フロップＦＦ１、ＦＦ２がセンスし、ラッチしている読み出しデータを示す図である。
【０１００】
最後にメモリセルに書き込まれたデータが「“０”か否か」がセンスされる。まず時刻ｔ８Ｒに、ビット線ＢＬａ、ＢＬｂはそれぞれ１．８Ｖ、１．５Ｖに充電された後、フローティングになる。また、ＭＯＳキャパシタＱｄ１、Ｑｄ２のゲート電極であるノードＮ１、Ｎ２もフローティング状態になる。続いて、時刻ｔ９Ｒに制御ゲート・選択ゲート駆動回路によって選択されたブロックの選択された制御ゲートＣＧ２Ａは０Ｖを維持し、非選択制御ゲートＣＧ１Ａ、ＣＧ３Ａ、ＣＧ４Ａと選択ゲートＳＧ１Ａ、ＳＧ２ＡはＶＣＣにされる。選択されたメモリセルのしきい値が０Ｖ以下なら、ビット線電圧は１．５Ｖより低くなる。選択されたメモリセルのしきい値が０Ｖ以上なら、ビット線電圧は１．８Ｖのままとなる。この後、時刻ｔ１０Ｒに信号ＢＬＣＡ、ＢＬＣＢが“Ｈ”となりビット線のデータがＭＯＳキャパシタＱｄ１、Ｑｄ２に転送される。その後、再度、信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離される。ＭＯＳキャパシタのデータをセンスするに先立ち、時刻ｔ１１ＲにＶＲＦＹＢＡ１がＶＣＣになる。図１４からわかるように、ノードＮ５が“ｈｉｇｈ ｌｅｖｅｌ”なのは“３”データの場合のみである。従って“３”データの場合のみｎチャネルＭＯＳトランジスタＱｎ２がオンし、ノードＮ１は接地される。そして、信号ＳＡＮ２、ＳＡＰ２がそれぞれ“Ｌ”、“Ｈ”となってフリップ・フロップＦＦ２が非活性化され、信号ＥＣＨ２が“Ｈ”となってイコライズされる。この後、信号ＲＶ２Ａ、ＲＶ２Ｂが“Ｈ”となる。時刻ｔ１２Ｒに再度、信号ＳＡＮ２、ＳＡＰ２がそれぞれ“Ｈ”、“Ｌ”となることで、ノードＮ１の電圧がセンスされラッチされる。これで、「メモリセルのデータが“０”か否か」がフリップ・フロップＦＦ２によってセンスされ、その情報はラッチされる。
【０１０１】
図１５は、フリップ・フロップＦＦ１、ＦＦ２がセンスし、ラッチする読み出しデータを示す図である。
【０１０２】
以上の読み出し動作の結果、４値のデータが図１５のようにフリップフロップＦＦ１，ＦＦ２にラッチされる。
【０１０３】
図中の各データのしきい値分布は次のとうりである。
【０１０４】
データ“０”・・・しきい値：０Ｖ以下
データ“１”・・・しきい値0.5V以上0.8V以下
データ“２”・・・しきい値1.5V以上1.8V以下
データ“３”・・・しきい値2.5V以上2.8V以下
読み出し中、信号ＶＲＦＹＢＡ、ＶＲＦＹＢＢは“Ｈ”である。また、電圧Ｖｓ（Ｖsa、Ｖsb）は０Ｖとする。
【０１０５】
カラムアドレスデコーダに入力されるカラム活性化信号ＣＥＮＢが“Ｈ”となると、アドレス信号によって選択されたデータ回路に保持されているデータがデータ入出力線ＩＯＡ、ＩＯＢ、ＩＯＣ、ＩＯＤに出力され、データ入出力バッファ５を介してＥＥＰＲＯＭ外部へ出力される。
【０１０６】
メモリセルに記憶されているデータ、しきい値、データ入出力線ＩＯＡ、ＩＯＢ、ＩＯＣ、ＩＯＤに読み出し後に出力されるレベルの関係は、図１５のとうりである。
【０１０７】
チップ外部への出力データは、データ入出力バッファ５でデータ入力線ＩＯＡ、ＩＯＢ、ＩＯＣ、ＩＯＤに出力された信号をもとに変換したものもよい。
【０１０８】
＜書き込み動作＞
図１６は、書き込み動作の概略を示す概略図である。
【０１０９】
図１６に示すように、まず、書き込みデータがフリップフロップＦＦ１，ＦＦ２にロードされる。その後、プログラム第１サイクルで“２”データおよび“３”データがほぼ同時に書き込まれる。そして“２”データ、“３”データが十分書き込まれたかを調べるベリファイリード第１サイクルが行われ、書き込み不十分のメモリセルがある場合には、再書き込みが行われる。“２”書き込みおよび“３”書き込みするメモリセルがすべて十分に書き込まれると、次に“１”書き込みするメモリセルにほぼ同時に書き込みが行われる（プログラム第２サイクル）。そして“１”書き込みが十分に行われたかを調べるベリファイリード第２サイクルが行われる。“１”書き込み不十分のメモリセルには再書き込みが行われ、またすべてのメモリセルが十分に書き込まれると書き込みが終了する。
【０１１０】
以下、プログラム第１サイクル、ベリファイリード第１サイクル、プログラム第２サイクル、ベリファイリード第２サイクルの順に詳細に説明する。
【０１１１】
（１）プログラム第１サイクル
書き込み動作前に、入力された２ビット分のデータは、データ入出力バッファ４で変換されて、データ回路６**に入力される。
【０１１２】
図１７は、データ回路６**に入力され、フリップ・フロップＦＦ１、ＦＦ２がラッチする書き込みデータを示す図である。４値データとデータ入出力線ＩＯＡ、ＩＯＢ、ＩＯＣ、ＩＯＤの関係は図１７のとうりである。
【０１１３】
変換された４値データは、カラム活性化信号ＣＥＮＢが“Ｈ”で、アドレス信号で指定されたカラム番地のデータ回路に転送される。
【０１１４】
図１８は、書き込み動作（プログラム第１サイクル）を示す動作波形図である。
【０１１５】
時刻ｔ1wに、電圧ＶＡがビット線書き込み制御電圧１Ｖとなってビット線ＢＬａが１Ｖとされる。ｎチャネルＭＯＳトランジスタＱｎ３９のしきい値分の電圧降下分が問題になるときは、信号ＢＬＣＡを昇圧すればよい。続いて、信号ＰＲＥが“Ｌ”となってビット線がフローティングにされる。次に、時刻ｔ2wに信号ＲＶ２Ａが１.5V とされる。これによって、データ“１”または“３”が保持されているカラムではビット線制御電圧０Ｖがビット線に印加される。ｎチャネルＭＯＳトランジスタＱｎ３２のしきい値を１Ｖとすると、“０”または“２”書き込み時にはｎチャネルＭＯＳトランジスタＱｎ３２は“ＯＦＦ”、“１”または“３”書き込み時には“ＯＮ”となる。その後、時刻ｔ3wにＶＲＦＹＢＡが０Ｖになり、データ“０”またはデータ“１”が保持されているデータ回路からはビット線書き込み制御電圧ＶＣＣがビット線に出力される。
【０１１６】
その結果、“０”書き込みまたは“１”書き込みするビット線はＶＣＣ、“２”書き込みするビット線は１Ｖ，“３”書き込みするビット線は０Ｖになる。
【０１１７】
時刻ｔ1wに制御ゲート・選択ゲート駆動回路によって、選択されたブロックの選択ゲートＳＧ１Ａ、制御ゲートＣＧ１Ａ〜ＣＧ４ＡがＶＣＣとなる。選択ゲートＳＧ２Ａは０Ｖである。次に、選択された制御ゲートＣＧ２Ａが高電圧ＶＰＰ（例えば２０Ｖ）、非選択制御ゲートＣＧ１Ａ、ＣＧ３Ａ、ＣＧ４ＡがＶＭ（例えば１０Ｖ）となる。データ“３”が保持されているデータ回路に対応するメモリセルでは、０Ｖのチャネル電位と制御ゲートのＶＰＰの電位差によって、浮遊ゲートに電子が注入されしきい値が上昇する。データ“２”が保持されているデータ回路に対応するメモリセルでは、１Ｖのチャネル電位と制御ゲートのＶＰＰの電位差によって、浮遊ゲートに電子が注入されしきい値が上昇する。チャネル電位を1Vにしているのは、“３”データ書き込みより電子の注入量が少なくてよいからである。データ“０”またはデータ“１”が保持されているデータ回路に対応するメモリセルでは、チャネル電位と制御ゲートのＶＰＰの電位差が小さいため、実効的には浮遊ゲートに電子は注入されない。よって、メモリセルのしきい値は変動しない。書き込み動作中、信号ＳＡＮ１、ＳＡＮ２、ＶＲＦＹＢＢ、ＰＲＥＢ、ＢＬＣＢは“Ｈ”、信号ＳＡＰ１、ＳＡＰ２、ＲＶ１Ａ、ＲＶ１Ｂ、ＲＶ２Ｂ、ＥＣＨ１、ＥＣＨ２は“Ｌ”、電圧ＶＢは０Ｖである。
【０１１８】
（２）ベリファイ読み出し第１サイクル
書き込み動作後、“２”書き込みするメモリセルと“３”書き込みするメモリセルのしきい値を検出する（書き込みベリファイ）。もし、所望のしきい値に達していれば、データ回路のデータを“０”に変更する。もし、所望のしきい値に達していなければ、データ回路のデータを保持して再度書き込み動作を行う。書き込み第１サイクルと書き込みベリファイ第１サイクルは全ての“２”書き込みするメモリセルおよび“３”書き込みするメモリセルが所望のしきい値に達するまで繰り返される。
【０１１９】
図１９は、ベリファイ読み出し動作（ベリファイ読み出し第１サイクル）を示す動作波形図である。
【０１２０】
まず、時刻ｔ1vに、電圧ＶＡ、ＶＢがそれぞれ１．８Ｖ、１．５Ｖとなって、ビット線ＢＬａ、ＢＬｂはそれぞれ１．８Ｖ、１．５Ｖになる。信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離され、ビット線ＢＬａ、ＢＬｂはフローティングとなる。信号ＰＲＥＡ、ＰＲＥＢが“Ｌ”となって、ＭＯＳキャパシタＱｄ１、Ｑｄ２のゲート電極であるノードＮ１、Ｎ２はフローティング状態になる。続いて時刻ｔ2vに、制御ゲート・選択ゲート駆動回路によって選択されたブロックの選択された制御ゲートＣＧ２Ａは１．５Ｖ、非選択制御ゲートＣＧ１Ａ、ＣＧ３Ａ、ＣＧ４Ａと選択ゲートＳＧ１Ａ、ＳＧ２ＡはＶＣＣにされる。選択されたメモリセルのしきい値が１．５Ｖ以下なら、ビット線電圧は１．５Ｖより低くなる。選択されたメモリセルのしきい値が１．５Ｖ以上なら、ビット線電圧は１．８Ｖのままとなる。時刻ｔ3vに、信号ＢＬＣＡ、ＢＬＣＢが“Ｈ”とされ、ビット線の電位がＮ１、Ｎ２に転送される。その後、信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離される。この後時刻ｔ4vに、信号ＲＶ２Ａが例えばＶＣＣ以下の１．５Ｖとされる。ｎチャネルＭＯＳトランジスタＱｎ３２のしきい値が１Ｖの場合、“３”書き込みデータが保持されているデータ回路ではｎチャネルＭＯＳトランジスタＱｎ３２は“ＯＮ”で、ノードＮ１は０Ｖとなる。“２”書き込みデータが保持されているデータ回路で、メモリセルが十分に“２”書き込みされている場合にはｎチャネルＭＯＳトランジスタＱｎ３２は“ＯＦＦ”で、ノードＮ１は１．５Ｖ以上に保たれる。“２”書き込み不十分の場合には、ノードＮ１は１．５Ｖ以下である。時刻ｔ5vに信号ＶＲＦＹＢＡが“Ｌ”となると、“０”または“１”書き込みデータが保持されているデータ回路では、ｐチャネルＭＯＳトランジスタＱｐ１３が“ＯＮ”であり、ノードＮ１はＶＣＣとなる。信号ＳＡＮ１、ＳＡＰ１がそれぞれ“Ｌ”、“Ｈ”となってフリップ・フロップＦＦ１が非活性化され、信号ＥＣＨ１が“Ｈ”となってイコライズされる。この後、信号ＲＶ１Ａ、ＲＶ１Ｂが“Ｈ”となる。再度、信号ＳＡＮ１、ＳＡＰ１がそれぞれ“Ｈ”、“Ｌ”となることで、時刻ｔ6vにノードＮ１の電圧がセンスされラッチされる。これで、“２”書き込みデータを保持しているデータ回路のみ、対応するメモリセルのデータが十分“２”書き込み状態となったか否かを検出する。メモリセルのデータが“２”であれば、フリップ・フロップＦＦ１でノードＮ１の電圧をセンスしラッチすることで書き込みデータは“０”に変更される。メモリセルのデータが“２”でなければ、フリップ・フロップＦＦ１でノードＮ１の電圧をセンスしラッチすることで書き込みデータは“２”に保持される。“０”または“１”または“３”書き込みデータを保持しているデータ回路の書き込みデータは変更されない。
【０１２１】
また、時刻 t3V の後、ＭＯＳキャパシタＱｄ１、Ｑｄ２をビット線ＢＬａ、ＢＬｂから切り離した状態で、選択された制御ゲートＣＧ２Ａを１．５Ｖから２．５Ｖにする。選択されたメモリセルのしきい値が２．５Ｖ以下なら、ビット線電圧は１．５Ｖより低くなる。選択されたメモリセルのしきい値が２．５Ｖ以上なら、ビット線電圧は１．８Ｖのままとなる。この後時刻ｔ7vに、信号ＢＬＣＡ、ＢＬＣＢが“Ｈ”とされ、ビット線の電位がＮ１、Ｎ２に転送される。再度、信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離される。この後、信号ＶＲＦＹＢＣが“Ｌ”となると、“０”または“１”書き込みデータが保持されているデータ回路、および“２”書き込みが十分に行われたデータ回路では、ｐチャネルＭＯＳトランジスタＱｐ１２Ｃが“ＯＮ”であり、ノードＮ１はＶＣＣとなる。信号ＳＡＮ１、ＳＡＰ１がそれぞれ“Ｌ”、“Ｈ”となってフリップ・フロップＦＦ１が非活性化され、信号ＥＣＨ１が“Ｈ”となってイコライズされる。この後、信号ＲＶ１Ａ、ＲＶ１Ｂが“Ｈ”となる。その後時刻ｔ8vに、信号ＳＡＮ１、ＳＡＰ１がそれぞれ“Ｈ”、“Ｌ”となることで、ノードＮ１の電圧がセンスされラッチされる。
【０１２２】
この後、図１９に示されるように、書き込みデータの変換が更に行われる。時刻ｔ9vに、信号ＢＬＣＡ、ＢＬＣＢが“Ｈ”とされ、ビット線の電位がＮ１、Ｎ２に転送される。再度、信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離される。この後時刻ｔ10v に、信号ＶＲＦＹＢＡ１が“Ｈ”となると、“０”または“２”書き込みデータが保持されているデータ回路では、ｎチャネルＭＯＳトランジスタＱn2が“ＯＮ”であり、ノードＮ１はＶＣＣとなる。信号ＳＡＮ２、ＳＡＰ２がそれぞれ“Ｌ”、“Ｈ”となってフリップ・フロップＦＦ２が非活性化され、信号ＥＣＨ２が“Ｈ”となってイコライズされる。この後、信号ＲＶ２Ａ、ＲＶ２Ｂが“Ｈ”となる。その後時刻ｔ11v に、信号ＳＡＮ２、ＳＡＰ２がそれぞれ“Ｈ”、“Ｌ”となることで、ノードＮ１の電圧がセンスされラッチされる。
【０１２３】
上記第２の実施の形態では、時刻ｔ10v にＶＲＦＹＢＡ１をＶＣＣにすることにより、“０”書き込みおよび“２”書き込みする場合のMOS キャパシタＱｄ１のノードＮ１を、ノードＮ２の電位（１．５Ｖ）よりも高くなるように充電している。ｔ10v にＲＶ２Ｂを例えば１．５Ｖにしても良い。この場合、“０”書き込みまたは“２”書き込みの場合には、ノードＮ６が０ＶなのでｎチャネルMOS トランジスタＱｎ３３がオンしＮ２は０Ｖになる。一方、“１”または“３”書き込みの場合には、ノードＮ６がＶＣＣ、Ｎ２が１．５ＶなのでｎチャネルMOS トランジスタＱｎ３３はオフし、Ｎ２は１．５Ｖを保たれる。時刻ｔ10v にＶＲＦＹＢＡ１をＶＣＣにして行う、“０”書き込みおよび“２”書き込みする場合のＮ１への充電はＮ２の電位（０Ｖ）よりも大きければよいので、Ｎ１の充電は例えば０．５Ｖ程度の低い電圧でよい。
【０１２４】
以上のようにして、“３”書き込みデータを保持しているデータ回路のみ、対応するメモリセルのデータが十分“３”書き込み状態となったか否かを検出する。メモリセルのデータが“３”であれば、フリップ・フロップＦＦ１、ＦＦ２でノードＮ１の電圧をセンスしラッチすることで書き込みデータは“０”に変更される。メモリセルのデータが“３”でなければ、フリップ・フロップＦＦ１、ＦＦ２でノードＮ１の電圧をセンスしラッチすることで書き込みデータは“３”に保持される。“０”または“１”または“２”書き込みデータを保持しているデータ回路の書き込みデータは変更されない。
【０１２５】
書き込みベリファイ中、信号ＶＲＦＹＢＢは“Ｈ”、電圧Ｖｓは０Ｖとする。
【０１２６】
図２０は、“２”または“３”書き込みが充分に行われた後、フリップ・フロップＦＦ１、ＦＦ２が、ラッチしているデータを示す図である。
【０１２７】
“２”書き込みまたは“３”書き込みする全ての選択されたメモリセルが所望のしきい値に達していれば、データ回路のデータは図２０のようになる。つまり“２”書き込みまたは“３”書き込みする選択されたすべてのメモリセルが十分に書き込まれると、すべてのデータ回路６**-0、６**-1、…、６**-m-1、６**-mのノードＮ３が“Ｈ”、Ｎ４が“Ｌ”になる。これを検出すると、“２”書き込みまたは“３”書き込みする全ての選択されたメモリセルが所望のしきい値に達したか否かがわかる。
【０１２８】
図２１は、書き込み終了一括検知トランジスタを有したデータ回路の回路図である。
【０１２９】
“２”書き込みおよび“３”書き込み終了の検出は、例えば図２１に示されるような“２”、“３”書き込み終了一括検知トランジスタＱｎ５を用いればよい。ＶＲＴは、ベリファイリード第１サイクル後、例えばＶＣＣにプリチャージされる。“２”または“３”書き込みが不十分なメモリセルが１つでもあると、そのデータ回路のノードＮ４は“Ｈ”なのでｎチャネルMOS トランジスタＱｎ５はオンし、ＶＲＴは接地される。すべての“２”または“３”書き込みするメモリセルが十分に書き込まれると、データ回路６**-0、、６**-1、…、６**-m-1、６**-mのノードＮ４が“Ｌ”になる。その結果、全てのデータ回路内のｎチャネルMOS トランジスタＱｎ５がオフし、ＶＲＴはプリチャージ電位を保つ。
【０１３０】
（３）プログラム第２サイクル
“２”および“３”書き込みがすべて終了した後は、“１”書き込み（プログラム第２サイクル）が行われる。“１”書き込み時のフリップフロップのノード電位は図２０である。つまり“１”書き込みの場合には、ノードＮ５が“Ｌ”になりビット線に書き込み電位が印加され、“１”書き込み以外ではノードＮ５が“Ｈ”になり、ビット線に書き込み非選択電位が印加される。
【０１３１】
図２２は、書き込み動作（プログラム第２サイクル）を示す動作波形図である。
【０１３２】
時刻ｔ1pに、電圧ＶＲＦＹＢＡ１が“Ｈ”になり、“０”または“２”または“３”書き込みするビット線ＢＬａが書き込み非選択電圧ＶＣＣに充電される。ｎチャネルＭＯＳトランジスタＱｎ３９のしきい値分の電圧降下分が問題になるときは、信号ＢＬＣＡを昇圧すればよい。続いて、信号ＲＶ２ＡがＶＣＣとされる。これによって 、データ“０”または“２”または“３”が保持されているデータ回路からは書き込み非選択電圧ＶＣＣがビット線ＢＬａに印加される。データ“１”が保持されているデータ回路からはビット線ＢＬａに書き込みビット線電位０Ｖが印加される。
【０１３３】
制御ゲート・選択ゲート駆動回路によって、選択されたブロックの選択ゲートＳＧ１Ａ、制御ゲートＣＧ１Ａ〜ＣＧ４ＡがＶＣＣとなる。選択ゲートＳＧ２Ａは０Ｖである。次に、時刻ｔ2pに選択された制御ゲートＣＧ２Ａが高電圧ＶＰＰ（例えば２０Ｖ）、非選択制御ゲートＣＧ１Ａ、ＣＧ３Ａ、ＣＧ４ＡがＶＭ（例えば１０Ｖ）となる。データ“１”が保持されているデータ回路に対応するメモリセルでは、０Ｖのチャネル電位と制御ゲートのＶＰＰの電位差によって、浮遊ゲートに電子が注入されしきい値が上昇する。データ“０”または“２”または“３”が保持されているデータ回路に対応するメモリセルでは、チャネル電位と制御ゲートのＶＰＰの電位差が小さいため、実効的には浮遊ゲートに電子は注入されない。よって、メモリセルのしきい値は変動しない。書き込み動作中、信号ＳＡＮ１、ＳＡＮ２、ＶＲＦＹＢＢ、ＰＲＥＢ、ＢＬＣＢは“Ｈ”、信号ＳＡＰ１、ＳＡＰ２、ＲＶ１Ａ、ＲＶ１Ｂ、ＥＣＨ１、ＥＣＨ２は“Ｌ”、電圧ＶＢは０Ｖである。
【０１３４】
（４）ベリファイ読み出し第２サイクル
書き込み第２サイクル終了後、“１”書き込みするメモリセルのしきい値を検出する（書き込みベリファイ第２サイクル）。もし、所望のしきい値に達していれば、データ回路のデータを“０”に変更する。もし、所望のしきい値に達していなければ、データ回路のデータを保持して再度書き込み動作を行う。書き込み動作と書き込みベリファイは全ての“１”書き込みするメモリセルが所望のしきい値に達するまで繰り返される。
【０１３５】
図２３は、ベリファイ読み出し動作（ベリファイ読み出し第２サイクル）を示す動作波形図である。
【０１３６】
まず時刻、ｔ1yに、電圧ＶＡ、ＶＢがそれぞれ１．８Ｖ、１．５Ｖとなって、ビット線ＢＬａ、ＢＬｂはそれぞれ１．８Ｖ、１．５Ｖになる。信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離され、ビット線ＢＬａ、ＢＬｂはフローティングとなる。信号ＰＲＥＡ、ＰＲＥＢが“Ｌ”となって、ＭＯＳキャパシタＱｄ１、Ｑｄ２のゲート電極であるノードＮ１、Ｎ２はフローティング状態になる。続いて時刻ｔ2yに、制御ゲート・選択ゲート駆動回路によって選択されたブロックの選択された制御ゲートＣＧ２Ａは０．５Ｖ、非選択制御ゲートＣＧ１Ａ、ＣＧ３Ａ、ＣＧ４Ａと選択ゲートＳＧ１Ａ、ＳＧ２ＡはＶＣＣにされる。選択されたメモリセルのしきい値が０．５Ｖ以下なら、ビット線電圧は１．５Ｖより低くなる。選択されたメモリセルのしきい値が０．５Ｖ以上なら、ビット線電圧は１．８Ｖのままとなる。時刻ｔ3yに、信号ＢＬＣＡ、ＢＬＣＢが“Ｈ”とされ、ビット線の電位がＮ１、Ｎ２に転送される。その後、信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離される。この後時刻ｔ4yに信号ＶＲＦＹＢＡ１が“Ｈ”となると、“０”または“２”または“３”書き込みデータが保持されているデータ回路では、ｎチャネルＭＯＳトランジスタＱn2が“ＯＮ”であり、ノードＮ１はＶＣＣとなる。
【０１３７】
信号ＳＡＮ２、ＳＡＰ２がそれぞれ“Ｌ”、“Ｈ”となってフリップ・フロップＦＦ２が非活性化され、信号ＥＣＨ２が“Ｈ”となってイコライズされる。この後、信号ＲＶ２Ａ、ＲＶ２Ｂが“Ｈ”となる。再度、信号ＳＡＮ２、ＳＡＰ２がそれぞれ“Ｈ”、“Ｌ”となることで、時刻ｔ5yにノードＮ１の電圧がセンスされラッチされる。これで、“１”書き込みデータを保持しているデータ回路のみ、対応するメモリセルのデータが十分“１”書き込み状態となったか否かを検出する。メモリセルのデータが“１”であれば、フリップ・フロップＦＦ２でノードＮ１の電圧をセンスしラッチすることで書き込みデータは“０”に変更される。メモリセルのデータが“１”でなければ、フリップ・フロップＦＦ１でノードＮ２の電圧をセンスしラッチすることで書き込みデータは“１”に保持される。“０”または“２”または“３”書き込みデータを保持しているデータ回路の書き込みデータは変更されない。
【０１３８】
図２４は、“１”書き込みが充分に行われた後、フリップ・フロップＦＦ１、ＦＦ２が、ラッチしているデータを示す図である。
【０１３９】
“１”書き込みする全ての選択されたメモリセルが所望のしきい値に達していれば、データ回路のデータは図２４のようになる。つまり“１”書き込みするすべてのメモリセルが十分に書き込まれると、すべてのデータ回路６**-0、６**-1、…、６**-m-1、６**-mのノードＮ５が“Ｈ”、Ｎ６が“Ｌ”になる。これを検出すると、全ての選択されたメモリセルが所望のしきい値に達したか否かがわかる。
【０１４０】
プログラムサイクル２の書き込み終了の検出は、例えば図２１に示されるような書き込み終了一括検知トランジスタＱｎ６を用いればよい。ＶＲＥＤは、ベリファイリード第２サイクル後、例えばＶＣＣにプリチャージされる。“１”書き込みが不十分なメモリセルが１つでもあると、そのデータ回路のノードＮ６は“Ｈ”なのでｎチャネルMOS トランジスタＱｎ６はオンし、ＶＲＥＤは接地される。すべてのメモリセルが十分に書き込まれると、データ回路６**-0、６**-1、…、６**-m-1、６**-mのノードＮ６が“Ｌ”になる。その結果、全てのデータ回路内のｎチャネルMOS トランジスタＱｎ６がオフし、ＶＲＥＤはプリチャージ電位を保つ。
【０１４１】
以上、第２の実施の形態に係るＥＥＰＲＯＭを説明したが、ベリファイ読み出し、書き込み、通常の読み出し等は、他の動作が可能である。
【０１４２】
図２５は、他のベリファイ読み出し動作（ベリファイ読み出し第１サイクル）を示す動作波形図である。
【０１４３】
例えばベリファイ読み出し第１サイクルは、図２５の動作波形図のように動作させても良い。
【０１４４】
図２５に示すベリファイ読み出し第１サイクルでは、時刻ｔ7vまでの動作は、図１９に示すベリファイ読み出し第１サイクルと同様であり、時刻ｔ7v以降の動作が異なっている。
【０１４５】
時刻ｔ7vに信号ＢＬＣＡ、ＢＬＣＢが“Ｈ”とされ、ビット線の電位がＮ１、Ｎ２に転送される。メモリセルのしきい値が２．５Ｖ以上である場合にはビット線ＢＬａは１．５Ｖ以上、２．５Ｖ以下である場合にはビット線ＢＬｂは１．５Ｖ以下である。その後、信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離される。この後、時刻ｔ8zに信号ＶＲＦＹＢＡ１が“Ｈ”となると、“０”または“２”書き込みデータが保持されているデータ回路では、ｎチャネルＭＯＳトランジスタＱn2が“ＯＮ”であり、ノードＮ１は１．５Ｖ以上となる。信号ＳＡＮ２、ＳＡＰ２がそれぞれ“Ｌ”、“Ｈ”となってフリップ・フロップＦＦ２が非活性化され、信号ＥＣＨ２が“Ｈ”となってイコライズされる。この後、信号ＲＶ２Ａ、ＲＶ２Ｂが“Ｈ”となる。その後時刻ｔ9zに、信号ＳＡＮ２、ＳＡＰ２がそれぞれ“Ｈ”、“Ｌ”となることで、ノードＮ１の電圧がセンスされラッチされる。
【０１４６】
この後、図２５に示されるように、書き込みデータの変換が更に行われる。時刻ｔ10z に、信号ＢＬＣＡ、ＢＬＣＢが“Ｈ”とされ、ビット線の電位がＮ１、Ｎ２に転送される。再度、信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離される。この後時刻ｔ11z に、信号ＶＲＦＹＢＡが“Ｌ”となると、“０”または“１”書き込みデータが保持されているデータ回路、および“２”書き込みが十分におこなわれたデータ回路では、ｐチャネルＭＯＳトランジスタＱp13 が“ＯＮ”であり、ノードＮ１はＶＣＣとなる。信号ＳＡＮ１、ＳＡＰ１がそれぞれ“Ｌ”、“Ｈ”となってフリップ・フロップＦＦ１が非活性化され、信号ＥＣＨ１が“Ｈ”となってイコライズされる。この後、信号ＲＶ１Ａ、ＲＶ１Ｂが“Ｈ”となる。その後、時刻ｔ12z に、信号ＳＡＮ１、ＳＡＰ１がそれぞれ“Ｈ”、“Ｌ”となることで、ノードＮ１の電圧がセンスされラッチされる。
【０１４７】
以上のように、“３”書き込みデータを保持しているデータ回路のみ、対応するメモリセルのデータが十分“３”書き込み状態となったか否かを検出できる。メモリセルのデータが“３”であれば、フリップ・フロップＦＦ１、ＦＦ２でノードＮ１の電圧をセンスしラッチすることで書き込みデータは“０”に変更される。メモリセルのデータが“３”でなければ、フリップ・フロップＦＦ１、ＦＦ２でノードＮ１の電圧をセンスしラッチすることで書き込みデータは“３”に保持される。“０”または“１”または“２”書き込みデータを保持しているデータ回路の書き込みデータは変更されない。“２”書き込みまたは“３”書き込みする全ての選択されたメモリセルが所望のしきい値に達していれば、データ回路のデータは図２０のようになる。つまり、“２”書き込みまたは“３”書き込みする選択されたすべてのメモリセルが十分に書き込まれると、すべてのデータ回路６**-0、６**-1、…、６**-m-1、６**-mのノードＮ３が“Ｈ”、Ｎ４が“Ｌ”になる。これを検出することにより、“２”書き込みまたは“３”書き込みする全ての選択されたメモリセルが所望のしきい値に達したか否かがわかる。
【０１４８】
また、データ回路の回路構成も、図１２、図２１に示す回路構成に限られるものではなく、他の回路構成であっても良い。
【０１４９】
図２６および図２７はそれぞれ、データ回路の他の回路図である。
【０１５０】
図２６に示すデータ回路の、ＶＲＦＹＢＡ１、ＶＲＦＹＢＢ１の動作タイミングは、図１２、図２１のデータ回路と同様の動作タイミングを用いた場合（動作波形図；図１３、図１８、図１９、図２２、図２３、図２５）、ＶＣＣを０Ｖ，０ＶをＶＣＣにすればよい。なお、ＶＲＦＹＢＡ，ＶＲＦＹＢＢの動作タイミングは、図１２、図２１のデータ回路を用いた場合と同様である。
【０１５１】
また、図２７に示すデータ回路の、ＶＲＦＹＢＡ，ＶＲＦＹＢＢの動作タイミングは、図１２、図２１のデータ回路と同様な動作タイミングを用いた場合（動作波形図；図１３、図１８、図１９、図２２、図２３、図２５）、ＶＣＣを０Ｖ，０ＶをＶＣＣにすればよい。なお、ＶＲＦＹＢＡ１，ＶＲＦＹＢＢ１の動作タイミングは、図１２、図２１のデータ回路を用いた場合と同様である。
【０１５２】
上記第２の実施の形態では、まず“２”、“３”データを同時に書いてから、次に“１”データの書き込みを行ったが、書き込む順番は大いに任意性を有する。例えば“１”、“２”を書き込んでから、次に“３”を書き込んでも良いし、“１”、“３”を書き込んでから“２”を書き込んでも良い。
【０１５３】
＜実施の形態３＞
次に、この発明の第３の実施の形態に係る多値記憶ＮＡＮＤ型ＥＥＰＲＯＭを説明する。
【０１５４】
上記第２の実施の形態では、まず、“２”状態および“３”状態をほぼ同時に書き込んでから、“１”状態を書き込むものを例示したが、この第３の実施の形態では、“１”状態、“２”状態、および“３”状態をほぼ同時に書き込むものである。
【０１５５】
なお、第３の実施の形態に係るＥＥＰＲＯＭは、第２の実施の形態に係るＥＥＰＲＯＭと同様に、図１、図２に示した構成と同様な構成を持つ。
【０１５６】
図２８は、この発明の第３の実施の形態に係るＥＥＰＲＯＭが有するデータ回路の回路図である。図２８に示すデータ回路は、４値記憶を例に構成されている。
【０１５７】
図２８に示すように、メモリセルＭ１〜Ｍ４が直列に接続され、ＮＡＮＤ型セルを構成している。その両端は、選択トランジスタＳ１、Ｓ２を介して、それぞれビット線ＢＬ、ソース線Ｖｓに接続される。制御ゲートＣＧを共有するメモリセルＭ群は、“ページ”と呼ばれる単位を形成し、同時にデータ書き込み・読み出しされる。また、４本の制御ゲートＣＧ１〜ＣＧ４に繋がるメモリセル群でブロックを形成する。“ページ”、“ブロック”は制御ゲート・選択ゲート駆動回路によって選択される。各ビット線ＢＬ0 〜ＢＬm には、データ回路６**-0、６**-1、…、６**-m-1、６**-mが接続され、対応するメモリセルへの書き込みデータを一時的に記憶したりする。
【０１５８】
メモリセルの書き込み状態としきい値との関係は、第１の実施の形態と同様であり、例えば図１１に示すとおりである。
【０１５９】
図２８に示すように、ｎチャネルＭＯＳトランジスタＱｎ２１、Ｑｎ２２、Ｑｎ２３とｐチャネルＭＯＳトランジスタＱｐ９、Ｑｐ１０、Ｑｐ１１により構成されるフリップ・フロップＦＦ１と、ｎチャネルＭＯＳトランジスタＱｎ２９、Ｑｎ３０、Ｑｎ３１とｐチャネルＭＯＳトランジスタＱｐ１６、Ｑｐ１７、Ｑｐ１８により構成されるＦＦ２とには、書き込み／読み出しデータがラッチされる。また、これらはセンスアンプとしても動作する。
【０１６０】
フリップ・フロップＦＦ１、ＦＦ２は、「“０”書き込みをするか、“１”書き込みをするか、“２”書き込みをするか、“３”書き込みをするか」を書き込みデータ情報としてラッチし、メモリセルが「“０”の情報を保持しているか、“１”の情報を保持しているか、“２”の情報を保持しているか、“３”の情報を保持しているか」を読み出しデータ情報としてセンスしラッチする。
【０１６１】
データ入出力線ＩＯＡ、ＩＯＢとフリップ・フロップＦＦ１は、ｎチャネルＭＯＳトランジスタＱｎ２８、Ｑｎ２７を介して接続される。データ入出力線ＩＯＣ、ＩＯＤとフリップ・フロップＦＦ２は、ｎチャネルＭＯＳトランジスタＱｎ３５、Ｑｎ３６を介して接続される。データ入出力線ＩＯＡ、ＩＯＢ、ＩＯＣ、ＩＯＤは、図１中のデータ入出力バッファ４にも接続される。
【０１６２】
ｎチャネルＭＯＳトランジスタＱｎ２７、Ｑｎ２８、Ｑｎ３５、Ｑｎ３６のゲートは、ＮＡＮＤ論理回路Ｇ２とインバータＩ４で構成されるカラムアドレスデコーダの出力に接続される。ｎチャネルＭＯＳトランジスタＱｎ２６、Ｑｎ３４は、それぞれフリップ・フロップＦＦ１、ＦＦ２を信号ＥＣＨ１、ＥＣＨ２が“Ｈ”となってイコライズする。ｎチャネルＭＯＳトランジスタＱｎ２４、Ｑｎ３２は、フリップ・フロップＦＦ１、ＦＦ２とＭＯＳキャパシタＱｄ１の接続を制御する。ｎチャネルＭＯＳトランジスタＱｎ２５、Ｑｎ３３は、フリップ・フロップＦＦ１、ＦＦ２とＭＯＳキャパシタＱｄ２の接続を制御する。
【０１６３】
ｐチャネルＭＯＳトランジスタＱｐ１２Ｃ、Ｑｐ１３Ｃで構成される回路は、活性化信号ＶＲＦＹＢＡＣによって、フリップ・フロップＦＦ１のデータに応じて、ＭＯＳキャパシタＱｄ１のゲート電圧を変更する。ｐチャネルＭＯＳトランジスタＱｐ１４Ｃ、Ｑｐ１５Ｃで構成される回路は、活性化信号ＶＲＦＹＢＢＣによって、フリップ・フロップＦＦ１のデータに応じて、ＭＯＳキャパシタＱｄ２のゲート電圧を変更する。ｐチャネルＭＯＳトランジスタＱｐ１２Ｃ、Ｑｐ１９Ｃ、Ｑｐ２０Ｃで構成される回路は、活性化信号ＶＲＦＹＢＡ２Ｃによって、フリップ・フロップＦＦ１およびＦＦ２のデータに応じて、ＭＯＳキャパシタＱｄ１のゲート電圧を変更する。ｐチャネルＭＯＳトランジスタＱｐ１４Ｃ、Ｑｐ２１Ｃ、Ｑｐ２２Ｃで構成される回路は、活性化信号ＶＲＦＹＢＢ２Ｃによって、フリップ・フロップＦＦ１およびＦＦ２のデータに応じて、ＭＯＳキャパシタＱｄ２のゲート電圧を変更する。ｎチャネルＭＯＳトランジスタＱｎ１Ｃ、Ｑｎ２Ｃで構成される回路は、活性化信号ＶＲＦＹＢＡ１Ｃによって、フリップ・フロップＦＦ２のデータに応じて、ＭＯＳキャパシタＱｄ１のゲート電圧を変更する。ｎチャネルＭＯＳトランジスタＱｎ３Ｃ、Ｑｎ４Ｃで構成される回路は、活性化信号ＶＲＦＹＢＢ１Ｃによって、フリップ・フロップＦＦ２のデータに応じて、ＭＯＳキャパシタＱｄ２のゲート電圧を変更する。
【０１６４】
ＭＯＳキャパシタＱｄ１、Ｑｄ２は、ディプリーション型ｎチャネルＭＯＳトランジスタで構成され、ビット線容量より十分小さくされる。ｎチャネルＭＯＳトランジスタＱｎ３７は、信号ＰＲＥＡによってＭＯＳキャパシタＱｄ１を電圧ＶＡに充電する。ｎチャネルＭＯＳトランジスタＱｎ３８は、信号ＰＲＥＢによってＭＯＳキャパシタＱｄ２を電圧ＶＢに充電する。ｎチャネルＭＯＳトランジスタＱｎ３９、Ｑｎ４０は、信号ＢＬＣＡ、ＢＬＣＢによって、データ回路３とビット線ＢＬａ、ＢＬｂの接続をそれぞれ制御する。ｎチャネルＭＯＳトランジスタＱｎ３７、Ｑｎ３８で構成される回路はビット線電圧制御回路を兼ねる。
【０１６５】
次に、このように構成されたＥＥＰＲＯＭの動作を、動作波形図に従って説明する。以下では制御ゲートＣＧ２Ａが選択されている場合を示す。
【０１６６】
＜読み出し動作＞
図２９は、読み出し動作を示す動作波形図である。
【０１６７】
図２９に示すように、まず、電圧ＶＡ、ＶＢがそれぞれ１．８Ｖ、１．５Ｖとなって、ビット線ＢＬａ、ＢＬｂはそれぞれ１．８Ｖ、１．５Ｖになる。時刻ｔ1RCに信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離され、ビット線ＢＬａ、ＢＬｂはフローティングとなる。信号ＰＲＥＡ、ＰＲＥＢが“Ｌ”となって、ＭＯＳキャパシタＱｄ１、Ｑｄ２のゲート電極であるノードＮ１、Ｎ２はフローティング状態になる。続いて、時刻ｔ2RCに制御ゲート・選択ゲート駆動回路によって選択されたブロックの選択された制御ゲートＣＧ２Ａは０Ｖ、非選択制御ゲートＣＧ１Ａ、ＣＧ３Ａ、ＣＧ４Ａと選択ゲートＳＧ１Ａ、ＳＧ２ＡはＶＣＣにされる。選択されたメモリセルのしきい値が０Ｖ以下なら、ビット線電圧は１．５Ｖより低くなる。選択されたメモリセルのしきい値が０Ｖ以上なら、ビット線電圧は１．８Ｖのままとなる。この後、時刻ｔ3RCに信号ＢＬＣＡ、ＢＬＣＢが“Ｈ”となり、ビット線のデータがＭＯＳキャパシタＱｄ１，Ｑｄ２に転送される。その後、再度、信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離される。信号ＳＡＮ１、ＳＡＰ１がそれぞれ“Ｌ”、“Ｈ”となってフリップ・フロップＦＦ１が非活性化され、信号ＥＣＨ１が“Ｈ”となってイコライズされる。この後、信号ＲＶ１Ａ、ＲＶ１Ｂが“Ｈ”となる。時刻ｔ4RCに再度、信号ＳＡＮ１、ＳＡＰ１がそれぞれ“Ｈ”、“Ｌ”となることで、ノードＮ１の電圧がセンスされラッチされる。これで、「メモリセルのデータが“０”か、或いは“１”または“２”または“３”か」がフリップ・フロップＦＦ１によってセンスされ、その情報はラッチされる。
【０１６８】
また、時刻 t3RC の後、ＭＯＳキャパシタＱｄ１、Ｑｄ２をビット線ＢＬａ、ＢＬｂから切り離した状態で、選択された制御ゲートＣＧ２Ａを０Ｖから１Ｖにする。選択されたメモリセルのしきい値が１Ｖ以下なら、ビット線電圧は１．５Ｖより低くなる。選択されたメモリセルのしきい値が１Ｖ以上なら、ビット線電圧は１．８Ｖのままとなる。次に、時刻ｔ5RCに信号ＰＲＥＡ、ＰＲＥＢが“Ｈ”となって、ＭＯＳキャパシタＱｄ１、Ｑｄ２のゲート電極であるノードＮ１、Ｎ２はそれぞれ１．８Ｖ、１．５Ｖになる。信号ＰＲＥＡ、ＰＲＥＢが“Ｌ”となって、ＭＯＳキャパシタＱｄ１、Ｑｄ２のゲート電極であるノードＮ１、Ｎ２はフローティング状態になる。この後、時刻ｔ6RCに信号ＢＬＣＡ、ＢＬＣＢが“Ｈ”とされる。再度、信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離される。信号ＳＡＮ２、ＳＡＰ２がそれぞれ“Ｌ”、“Ｈ”となってフリップ・フロップＦＦ２が非活性化され、信号ＥＣＨ２が“Ｈ”となってイコライズされる。この後、信号ＲＶ２Ａ、ＲＶ２Ｂが“Ｈ”となる。時刻ｔ7RC に再度、信号ＳＡＮ２、ＳＡＰ２がそれぞれ“Ｈ”、“Ｌ”となることで、ノードＮ１の電圧がセンスされラッチされる。これで、「メモリセルのデータが“０”または“１”か、或いは“２”または“３”か」がフリップ・フロップＦＦ２によってセンスされ、その情報はラッチされる。
【０１６９】
図３０は、時刻ｔ7RC のときにフリップ・フロップＦＦ１、ＦＦ２がセンスし、ラッチしている読み出しデータを示す図である。この時のフリップフロップＦＦ１、ＦＦ２のノードＮ３Ｃ、Ｎ５Ｃの電位は図３０のようになる。
【０１７０】
最後にメモリセルに書き込まれたデータが「“２”または“３”か」がセンスされる。時刻 t6RC の後、ＭＯＳキャパシタＱｄ１、Ｑｄ２をビット線ＢＬａ、ＢＬｂから切り離した状態で、選択された制御ゲートＣＧ２Ａを１Ｖから２Ｖにする。選択されたメモリセルのしきい値が２Ｖ以下なら、ビット線電圧は１．５Ｖより低くなる。選択されたメモリセルのしきい値が２Ｖ以上なら、ビット線電圧は１．８Ｖのままとなる。この後、制御ゲートＣＧ１Ａ〜ＣＧ４Ａ、選択ゲートＳＧ１Ａ、ＳＧ２Ａの全てを０Ｖにする。次に、時刻ｔ8RC に信号ＰＲＥＡ、ＰＲＥＢが“Ｈ”となって、ＭＯＳキャパシタＱｄ１、Ｑｄ２のゲート電極であるノードＮ１、Ｎ２はそれぞれ１．８Ｖ、１．５Ｖになる。信号ＰＲＥＡ、ＰＲＥＢが“Ｌ”となって、ＭＯＳキャパシタＱｄ１、Ｑｄ２のゲート電極であるノードＮ１、Ｎ２はフローティング状態になる。この後、時刻ｔ10RCに信号ＢＬＣＡ、ＢＬＣＢが“Ｈ”とされる。その後、再度、信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離される。MOS キャパシタのデータをセンスするに先立ち、時刻ｔ11RCにＶＲＦＹＢＡ２Ｃが０Ｖになる。図２２からわかるように、ノードＮ５Ｃが“Low level ”およびノードＮ３Ｃが“Highlevel”（つまりノードＮ４Ｃが“Low level ”）になるのは“１”データの場合のみである。従って“１”データの場合のみｐチャネルMOS トランジスタＱｐ１２Ｃ，Ｑｐ１９Ｃ，Ｑｐ２０Ｃがオンし、ノードＮ１がＶＣＣになる。その後、信号ＳＡＮ１、ＳＡＰ１がそれぞれ“Ｌ”、“Ｈ”となってフリップ・フロップＦＦ１が非活性化され、信号ＥＣＨ１が“Ｈ”となってイコライズされる。この後、信号ＲＶ１Ａ、ＲＶ１Ｂが“Ｈ”となる。時刻ｔ12RCに再度、信号ＳＡＮ１、ＳＡＰ１がそれぞれ“Ｈ”、“Ｌ”となることで、ノードＮ１の電圧がセンスされラッチされる。これで、「メモリセルのデータが“２”か“３”か」がフリップ・フロップＦＦ１によってセンスされ、その情報はラッチされる。
【０１７１】
図３１は、フリップ・フロップＦＦ１、ＦＦ２がセンスし、ラッチする読み出しデータを示す図である。
【０１７２】
以上の読み出し動作の結果、４値のデータが、図３１のようにフリップフロップＦＦ１，ＦＦ２にラッチされる。図中の各データのしきい値分布は次のとうりである。
【０１７３】
データ“０”・・・しきい値：０Ｖ以下
データ“１”・・・しきい値0.5V以上0.8V以下
データ“２”・・・しきい値1.5V以上1.8V以下
データ“３”・・・しきい値2.5V以上2.8V以下
読み出し中、信号ＶＲＦＹＢＡＣ、ＶＲＦＹＢＢＣは“Ｈ”、信号ＶＲＦＹＢＡ１Ｃ，ＶＲＦＹＢＢ１Ｃは“Ｌ”である。また、電圧Ｖｓは０Ｖとする。
【０１７４】
カラムアドレスデコーダに入力されるカラム活性化信号ＣＥＮＢが“Ｈ”となると、アドレス信号によって選択されたデータ回路に保持されているデータがデータ入出力線ＩＯＡ、ＩＯＢ、ＩＯＣ、ＩＯＤに出力され、データ入出力バッファ４を介してＥＥＰＲＯＭ外部へ出力される。
【０１７５】
メモリセルに記憶されているデータ、しきい値、データ入出力線ＩＯＡ、ＩＯＢ、ＩＯＣ、ＩＯＤに読み出し後に出力されるレベルの関係は図３１のとうりである。
【０１７６】
チップ外部への出力データは、データ入出力バッファ５でデータ入力線ＩＯＡ、ＩＯＢ、ＩＯＣ、ＩＯＤに出力された信号をもとに変換したものもよい。
【０１７７】
＜書き込み動作＞
まず、書き込みデータがフリップフロップＦＦ１，ＦＦ２にロードされる。その後、“１”データ、“２”データおよび“３”データがほぼ同時に書き込まれる。そして“１”データ、“２”データ、“３”データが十分書き込まれたかを調べるベリファイリードが行われ、書き込み不十分のメモリセルがある場合には、再書き込みが行われる。すべてのメモリセルが十分に書き込まれることを、書き込み終了検知回路が検知することにより書き込みが終了する。
【０１７８】
以下では、まず、プログラムについて説明し、次にベリファイリードについて説明する。
【０１７９】
（１）プログラム
書き込み動作前に、入力された２ビット分のデータは、データ入出力バッファ５で変換されて、データ回路６**に入力される。
【０１８０】
図３２は、データ回路６**に入力され、フリップ・フロップＦＦ１、ＦＦ２がラッチする書き込みデータを示す図である。４値データとデータ入出力線ＩＯＡ、ＩＯＢ、ＩＯＣ、ＩＯＤの関係は図３２のとうりである。
【０１８１】
変換された４値データは、カラム活性化信号ＣＥＮＢが“Ｈ”で、アドレス信号で指定されたカラム番地のデータ回路に転送される。
【０１８２】
図３３は、書き込み動作を示す動作波形図である。
【０１８３】
まず、時刻ｔ1sに、電圧ＶＡがビット線書き込み制御電圧１Ｖとなってビット線ＢＬａが１Ｖとされる。ｎチャネルＭＯＳトランジスタＱｎ３９のしきい値分の電圧降下分が問題になるときは、信号ＢＬＣＡを昇圧すればよい。続いて、信号ＰＲＥが“Ｌ”となってビット線がフローティングにされる。次に、時刻ｔ2sに信号ＲＶ２Ａが１.5V とされる。これによって、データ“１”または“３”が保持されているからはビット線制御電圧０Ｖがビット線に印加される。ｎチャネルＭＯＳトランジスタＱｎ３２のしきい値を１Ｖとすると、“０”または“２”書き込み時にはｎチャネルＭＯＳトランジスタＱｎ３２は“ＯＦＦ”、“１”または“３”書き込み時には“ＯＮ”となる。その後、時刻ｔ3sにＶＲＦＹＢＡＣが０Ｖになり、データ“０”またはデータ“１”が保持されているデータ回路からはビット線書き込み制御電圧ＶＣＣがビット線に出力される。
【０１８４】
そして、時刻ｔ4sにＶＲＦＹＢＡ２Ｃが０Ｖになり、データ“１”が保持されているデータ回路からはＶ１を介してビット線“１”書き込み電位２Ｖがビット線に出力される。
【０１８５】
その結果、“０”書き込みするビット線はＶＣＣ、“１”書き込みするビット線は２Ｖ，“２”書き込みするビット線は１Ｖ，“３”書き込みするビット線は０Ｖになる。
【０１８６】
時刻ｔ1sに制御ゲート・選択ゲート駆動回路によって、選択されたブロックの選択ゲートＳＧ１Ａ、制御ゲートＣＧ１Ａ〜ＣＧ４ＡがＶＣＣとなる。選択ゲートＳＧ２Ａは０Ｖである。次に、選択された制御ゲートＣＧ２Ａが高電圧ＶＰＰ（例えば２０Ｖ）、非選択制御ゲートＣＧ１Ａ、ＣＧ３Ａ、ＣＧ４ＡがＶＭ（例えば１０Ｖ）となる。データ“３”が保持されているデータ回路に対応するメモリセルでは、０Ｖのチャネル電位と制御ゲートのＶＰＰの電位差によって、浮遊ゲートに電子が注入されしきい値が上昇する。データ“２”が保持されているデータ回路に対応するメモリセルでは、１Ｖのチャネル電位と制御ゲートのＶＰＰの電位差によって、浮遊ゲートに電子が注入されしきい値が上昇する。データ“１”が保持されているデータ回路に対応するメモリセルでは、２Ｖのチャネル電位と制御ゲートのＶＰＰの電位差によって、浮遊ゲートに電子が注入されしきい値が上昇する。“２”書き込みの場合のチャネル電位を1V、“１”書き込みの場合のチャネル電位を2Vにしているのは、電子の注入量を“３”データ書き込みの場合、“２”書き込みの場合、“１”書き込みの場合の順番で少なくするためある。データ“０”が保持されているデータ回路に対応するメモリセルでは、チャネル電位と制御ゲートのＶＰＰの電位差が小さいため、実効的には浮遊ゲートに電子は注入されない。よって、メモリセルのしきい値は変動しない。書き込み動作中、信号ＳＡＮ１、ＳＡＮ２、ＰＲＥＢ、ＢＬＣＢは“Ｈ”、信号ＳＡＰ１、ＳＡＰ２、ＶＲＦＹＢＡ１Ｃ、ＲＶ１Ａ、ＲＶ１Ｂ、ＲＶ２Ｂ、ＥＣＨ１、ＥＣＨ２は“Ｌ”、電圧ＶＢは０Ｖである。
【０１８７】
（２）ベリファイ読み出し
書き込み動作後、書き込みが充分に行われたかを検出する（書き込みベリファイ）。もし、所望のしきい値に達していれば、データ回路のデータを“０”に変更する。もし、所望のしきい値に達していなければ、データ回路のデータを保持して再度書き込み動作を行う。書き込み動作と書き込みベリファイは全ての“１”書き込みするメモリセル、“２”書き込みするメモリセルおよび“３”書き込みするメモリセルが所望のしきい値に達するまで繰り返される。
【０１８８】
図３４および図３５はそれぞれ、ベリファイ読み出し動作を示す動作波形図である。
【０１８９】
以下、図３４および図３５を参照し、書き込みベリファイ動作を説明する。
【０１９０】
はじめに、“１”書き込みするメモリセルが所定のしきい値に達しているかを検出する。
【０１９１】
まず、図３４に示すように、時刻ｔ1ycに、電圧ＶＡ、ＶＢがそれぞれ１．８Ｖ、１．５Ｖとなって、ビット線ＢＬａ、ＢＬｂはそれぞれ１．８Ｖ、１．５Ｖになる。信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離され、ビット線ＢＬａ、ＢＬｂはフローティングとなる。信号ＰＲＥＡ、ＰＲＥＢが“Ｌ”となって、ＭＯＳキャパシタＱｄ１、Ｑｄ２のゲート電極であるノードＮ１、Ｎ２はフローティング状態になる。続いて時刻ｔ2ycに、制御ゲート・選択ゲート駆動回路によって選択されたブロックの選択された制御ゲートＣＧ２Ａは０．５Ｖ、非選択制御ゲートＣＧ１Ａ、ＣＧ３Ａ、ＣＧ４Ａと選択ゲートＳＧ１Ａ、ＳＧ２ＡはＶＣＣにされる。選択されたメモリセルのしきい値が０．５Ｖ以下なら、ビット線電圧は１．５Ｖより低くなる。選択されたメモリセルのしきい値が０．５Ｖ以上なら、ビット線電圧は１．８Ｖのままとなる。時刻ｔ3ycに、信号ＢＬＣＡ、ＢＬＣＢが“Ｈ”とされ、ビット線の電位がＮ１、Ｎ２に転送される。その後、信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離される。この後時刻ｔ4ycにＲＶ１Ａが１．５Ｖになり、“２”書き込みの場合および“３”書き込みの場合には、ノードＮ１が０Ｖに放電される。時刻ｔ5ycに信号ＶＲＦＹＢＡ１Ｃが“Ｈ”となると、“０”または“２”書き込みデータが保持されているデータ回路では、ｎチャネルＭＯＳトランジスタＱｎ２が“ＯＮ”であり、ノードＮ１はＶＣＣとなる。その結果、ノードＮ１は“０”書き込みまたは“２”書き込みの場合にはＶＣＣ、“３”書き込みの場合には０Ｖになる。
【０１９２】
信号ＳＡＮ２、ＳＡＰ２がそれぞれ“Ｌ”、“Ｈ”となってフリップ・フロップＦＦ２が非活性化され、信号ＥＣＨ２が“Ｈ”となってイコライズされる。この後、信号ＲＶ２Ａ、ＲＶ２Ｂが“Ｈ”となる。再度、信号ＳＡＮ２、ＳＡＰ２がそれぞれ“Ｈ”、“Ｌ”となることで、時刻ｔ6yc にノードＮ１の電圧がセンスされラッチされる。これで、“１”書き込みデータを保持しているデータ回路のみ、対応するメモリセルのデータが十分“１”書き込み状態となったか否かを検出する。メモリセルのデータが“１”であれば、フリップ・フロップＦＦ２でノードＮ１の電圧をセンスしラッチすることで書き込みデータは“０”に変更される。メモリセルのデータが“１”でなければ、フリップ・フロップＦＦ１でノードＮ２の電圧をセンスしラッチすることで書き込みデータは“１”に保持される。“０”または“２”または“３”書き込みデータを保持しているデータ回路の書き込みデータは変更されない。
【０１９３】
また、時刻 t3yc の後、ＭＯＳキャパシタＱｄ１、Ｑｄ２をビット線ＢＬａ、ＢＬｂから切り離した状態で、選択された制御ゲートＣＧ２Ａを０．５Ｖから１．５Ｖにする。選択されたメモリセルのしきい値が１．５Ｖ以下なら、ビット線電圧は１．５Ｖより低くなる。選択されたメモリセルのしきい値が１．５Ｖ以上なら、ビット線電圧は１．８Ｖのままとなる。次に、時刻ｔ7ycにＰＲＥＡ、ＰＲＥＢがＶＣＣになりノードＮ１、Ｎ２が１．８Ｖ、１．５Ｖになった後、フローティングになる。この後、図３５に示すように、時刻ｔ8ycに、信号ＢＬＣＡ、ＢＬＣＢが“Ｈ”とされ、ビット線の電位がＮ１、Ｎ２に転送される。その後、信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離される。この後、時刻ｔ9ycに、信号ＲＶ２Ａが例えばＶＣＣ以下の１．５Ｖとされる。ｎチャネルＭＯＳトランジスタＱｎ３２のしきい値が１Ｖの場合、“３”書き込みデータが保持されているデータ回路ではｎチャネルＭＯＳトランジスタＱｎ３２は“ＯＮ”で、ノードＮ１は０Ｖとなる。“２”書き込みデータが保持されているデータ回路で、メモリセルが十分に“２”書き込みされている場合にはｎチャネルＭＯＳトランジスタＱｎ３２は“ＯＦＦ”で、ノードＮ１は１．５Ｖ以上に保たれる。“２”書き込み不十分の場合には、ノードＮ１は１．５Ｖ以下である。時刻ｔ10ycに信号ＶＲＦＹＢＡＣが“Ｌ”となると、“０”または“１”書き込みデータが保持されているデータ回路では、ｐチャネルＭＯＳトランジスタＱｐ１３が“ＯＮ”であり、ノードＮ１はＶＣＣとなる。
【０１９４】
信号ＳＡＮ１、ＳＡＰ１がそれぞれ“Ｌ”、“Ｈ”となってフリップ・フロップＦＦ１が非活性化され、信号ＥＣＨ１が“Ｈ”となってイコライズされる。この後、信号ＲＶ１Ａ、ＲＶ１Ｂが“Ｈ”となる。再度、信号ＳＡＮ１、ＳＡＰ１がそれぞれ“Ｈ”、“Ｌ”となることで、時刻ｔ11ycにノードＮ１の電圧がセンスされラッチされる。これで、“２”書き込みデータを保持しているデータ回路のみ、対応するメモリセルのデータが十分“２”書き込み状態となったか否かを検出する。メモリセルのデータが“２”であれば、フリップ・フロップＦＦ１でノードＮ１の電圧をセンスしラッチすることで書き込みデータは“０”に変更される。メモリセルのデータが“２”でなければ、フリップ・フロップＦＦ１でノードＮ１の電圧をセンスしラッチすることで書き込みデータは“２”に保持される。“０”または“１”または“３”書き込みデータを保持しているデータ回路の書き込みデータは変更されない。
【０１９５】
また、時刻 t8yc の後、ＭＯＳキャパシタＱｄ１、Ｑｄ２をビット線ＢＬａ、ＢＬｂから切り離した状態で、選択された制御ゲートＣＧ２Ａを１．５Ｖから２．５Ｖにする。選択されたメモリセルのしきい値が２．５Ｖ以下なら、ビット線電圧は１．５Ｖより低くなる。選択されたメモリセルのしきい値が２．５Ｖ以上なら、ビット線電圧は１．８Ｖのままとなる。次に、時刻ｔ12ycに、信号ＢＬＣＡ、ＢＬＣＢが“Ｈ”とされ、ビット線の電位がＮ１、Ｎ２に転送される。再度、信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離される。この後時刻ｔ13ycに、信号ＶＲＦＹＢＡＣが“Ｌ”となると、“０”または“１”書き込みデータが保持されているデータ回路および、“２”書き込みが十分に行われたデータ回路では、ｐチャネルＭＯＳトランジスタＱp13cが“ＯＮ”であり、ノードＮ１はＶＣＣとなる。信号ＳＡＮ１、ＳＡＰ１がそれぞれ“Ｌ”、“Ｈ”となってフリップ・フロップＦＦ１が非活性化され、信号ＥＣＨ１が“Ｈ”となってイコライズされる。この後、信号ＲＶ１Ａ、ＲＶ１Ｂが“Ｈ”となる。その後時刻ｔ14ycに、信号ＳＡＮ１、ＳＡＰ１がそれぞれ“Ｈ”、“Ｌ”となることで、ノードＮ１の電圧がセンスされラッチされる。
【０１９６】
この後、図３５に示すように、書き込みデータの変換が更に行われる。時刻ｔ15ycに、信号ＢＬＣＡ、ＢＬＣＢが“Ｈ”とされ、ビット線の電位がＮ１、Ｎ２に転送される。再度、信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離される。この後時刻ｔ16ycに、信号ＶＲＦＹＢＡ１Ｃが“Ｈ”となると、“０”または“２”書き込みデータが保持されているデータ回路および“１”書き込み十分のデータ回路では、ｎチャネルＭＯＳトランジスタＱn2C が“ＯＮ”であり、ノードＮ１はＶＣＣとなる。信号ＳＡＮ２、ＳＡＰ２がそれぞれ“Ｌ”、“Ｈ”となってフリップ・フロップＦＦ２が非活性化され、信号ＥＣＨ２が“Ｈ”となってイコライズされる。この後、信号ＲＶ２Ａ、ＲＶ２Ｂが“Ｈ”となる。その後時刻ｔ17ycに、信号ＳＡＮ２、ＳＡＰ２がそれぞれ“Ｈ”、“Ｌ”となることで、ノードＮ１の電圧がセンスされラッチされる。
【０１９７】
上記実施の形態では時刻ｔ16ycにＶＲＦＹＢＡ１ＣをＶＣＣにすることにより、“０”書き込みおよび“２”書き込みする場合のMOS キャパシタＱｄ１のノードＮ１を、ノードＮ２の電位（１．５Ｖ）よりも高くなるように充電している。ｔ16ycにＲＶ２Ｂを例えば１．５Ｖにしても良い。この場合、“０”書き込みまたは“２”書き込みの場合には、ノードＮ６Ｃが０ＶなのでｎチャネルMOS トランジスタＱｎ３３がオンしＮ２は０Ｖになる。一方、“１”または“３”書き込みの場合には、ノードＮ６ＣがＶＣＣ、Ｎ２が１．５ＶなのでｎチャネルMOS トランジスタＱｎ３３はオフし、Ｎ２は１．５Ｖを保たれる。時刻ｔ16ycにＶＲＦＹＢＡ１ＣをＶＣＣにして行う、“０”書き込みおよび“２”書き込みする場合のＮ１への充電はＮ２の電位（０Ｖ）よりも大きければよいので、Ｎ１の充電は例えば０．５Ｖ程度の低い電圧でよい。
【０１９８】
以上のようにして、“３”書き込みデータを保持しているデータ回路のみ、対応するメモリセルのデータが十分“３”書き込み状態となったか否かを検出する。メモリセルのデータが“３”であれば、フリップ・フロップＦＦ１、ＦＦ２でノードＮ１の電圧をセンスしラッチすることで書き込みデータは“０”に変更される。メモリセルのデータが“３”でなければ、フリップ・フロップＦＦ１、ＦＦ２でノードＮ１の電圧をセンスしラッチすることで書き込みデータは“３”に保持される。“０”または“１”または“２”書き込みデータを保持しているデータ回路の書き込みデータは変更されない。
【０１９９】
書き込みベリファイ中、信号ＶＲＦＹＢＢＣは“Ｈ”、信号ＶＲＦＹＢＢ１Ｃは“Ｌ”、電圧Ｖｓは０Ｖとする。
【０２００】
全ての選択されたメモリセルが所望のしきい値に達していれば、データ回路のデータは“０”データになる。つまり書き込みが終了すると、ノードＮ４Ｃ、Ｎ６Ｃが“Ｌ”になる。これを検出することにより、全ての選択されたメモリセルが所望のしきい値に達したか否かがわかる。
【０２０１】
図２８は、書き込み終了一括検知トランジスタを有したデータ回路の回路図である。
【０２０２】
書き込み終了の検出は例えば、図２８に示すように書き込み終了一括検知トランジスタＱｎ５Ｃ、およびＱｎ６Ｃを用いればよい。ベリファイ読み出し後、まず、ＶＲＴＣを、例えばＶＣＣにプリチャージする。書き込みが不十分なメモリセルが１つでもあると、そのデータ回路のノードＮ４ＣまたはＮ６Ｃの少なくとも一方は“Ｈ”なのでｎチャネルMOS トランジスタＱｎ５ＣとＱｎ６Ｃの少なくとも１つはオンし、ＶＲＴＣはプリチャージ電位から低下する。すべてのメモリセルが十分に書き込まれると、データ回路６**-0、、６**-1、…、６**-m-1のノードＮ４Ｃ、Ｎ６Ｃが“Ｌ”になる。その結果、全てのデータ回路内のｎチャネルMOS トランジスタＱｎ５ＣおよびＱｎ６ＣがオフになるのでＶＲＴＣはプリチャージ電位を保つ。
【０２０３】
以上、第３の実施の形態に係るＥＥＰＲＯＭを説明したが、ベリファイ読み出し、書き込み、通常の読み出し等は、他の動作が可能である。
【０２０４】
図３６は、他のベリファイ読み出し動作を示す動作波形図である。
【０２０５】
例えばベリファイ読み出しは、図３６の動作波形図のように動作させても良い。
【０２０６】
図３６に示すベリファイ読み出しでは、時刻ｔ12ycまでの動作は、図３５に示すベリファイ読み出しと同様であり、時刻ｔ12yc以降の動作が異なっている。
【０２０７】
時刻ｔ12ycに信号ＢＬＣＡ、ＢＬＣＢが“Ｈ”とされ、ビット線の電位がＮ１、Ｎ２に転送される。メモリセルのしきい値が２．５Ｖ以上である場合にはビット線ＢＬａは１．５Ｖ以上、２．５Ｖ以下である場合にはビット線ＢＬｂは１．５Ｖ以下である。その後、信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離される。この後、時刻ｔ13zcに信号ＶＲＦＹＢＡ１Ｃが“Ｈ”となると、“０”または“２”書き込みデータが保持されているデータ回路及び“１”書き込み十分のデータ回路では、ｎチャネルＭＯＳトランジスタＱn2が“ＯＮ”であり、ノードＮ１は１．５Ｖ以上となる。信号ＳＡＮ２、ＳＡＰ２がそれぞれ“Ｌ”、“Ｈ”となってフリップ・フロップＦＦ２が非活性化され、信号ＥＣＨ２が“Ｈ”となってイコライズされる。この後、信号ＲＶ２Ａ、ＲＶ２Ｂが“Ｈ”となる。その後時刻ｔ14zcに、信号ＳＡＮ２、ＳＡＰ２がそれぞれ“Ｈ”、“Ｌ”となることで、ノードＮ１の電圧がセンスされラッチされる。
【０２０８】
この後、図３６に示されるように、書き込みデータの変換が更に行われる。時刻ｔ15zcに、信号ＢＬＣＡ、ＢＬＣＢが“Ｈ”とされ、ビット線の電位がＮ１、Ｎ２に転送される。再度、信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離される。この後時刻ｔ16zcに、信号ＶＲＦＹＢＡＣが“Ｌ”となると、“０”または“１”書き込みデータが保持されているデータ回路、および“２”書き込みが十分におこなわれたデータ回路では、ｐチャネルＭＯＳトランジスタＱp13 が“ＯＮ”であり、ノードＮ１はＶＣＣとなる。信号ＳＡＮ１、ＳＡＰ１がそれぞれ“Ｌ”、“Ｈ”となってフリップ・フロップＦＦ１が非活性化され、信号ＥＣＨ１が“Ｈ”となってイコライズされる。この後、信号ＲＶ１Ａ、ＲＶ１Ｂが“Ｈ”となる。その後、時刻ｔ17zcに、信号ＳＡＮ１、ＳＡＰ１がそれぞれ“Ｈ”、“Ｌ”となることで、ノードＮ１の電圧がセンスされラッチされる。 また、データ回路の回路構成も、図２０に示す回路構成に限られるものではなく、他の回路構成であっても良い。
【０２０９】
図３７、図３８、図３９および図４０はそれぞれ、データ回路の他の回路図である。
【０２１０】
図３７に示すデータ回路の、ＶＲＦＹＢＡ１Ｃ、ＶＲＦＹＢＢ１Ｃの動作タイミングは、図２８のデータ回路と同様の動作タイミングを用いた場合（動作波形図；図２９、図３３、図３４、図３５、図３６）、ＶＣＣを０Ｖ，０ＶをＶＣＣにすればよい。なお、ＶＲＦＹＢＡＣ，ＶＲＦＹＢＢＣ、ＶＲＦＹＢＡ２Ｃ，ＶＲＦＹＢＢ２Ｃのタイミングは、図２８のデータ回路を用いた場合と同様である。
【０２１１】
また、図３８に示すデータ回路の、ＶＲＦＹＢＡＣ，ＶＲＦＹＢＢＣ、ＶＲＦＹＢＡ２Ｃ，ＶＲＦＹＢＢ２Ｃの動作タイミングは、図２８のデータ回路を用いた場合（動作波形図；図２９、図３３、図３４、図３５、図３６）、ＶＣＣを０Ｖ，０ＶをＶＣＣにすればよい。なお、ＶＲＦＹＢＡ１Ｃ，ＶＲＦＹＢＢ１Ｃの動作タイミングは、図２８のデータ回路を用いた場合と同様である。
【０２１２】
また、図３９に示すデータ回路の、ＶＲＦＹＢＡＣ、ＶＲＦＹＢＢＣの動作タイミングは、図２８のデータ回路を用いた場合（動作波形図；図２９、図３３、図３４、図３５、図３６）、ＶＣＣを０Ｖ，０ＶをＶＣＣにすればよい。なお、ＶＲＦＹＢＡ１Ｃ，ＶＲＦＹＢＢ１Ｃ、ＶＲＦＹＢＡ２Ｃ，ＶＲＦＹＢＢ２Ｃの動作タイミングは、図２８のデータ回路を用いた場合と同様である。
【０２１３】
また、図４０に示すデータ回路の、ＶＲＦＹＢＡ２Ｃ、ＶＲＦＹＢＢ２Ｃの動作タイミングは、図２８のデータ回路を用いた場合（動作波形図；図２９、図３３、図３４、図３５、図３６）、ＶＣＣを０Ｖ，０ＶをＶＣＣにすればよい。なお、ＶＲＦＹＢＡ１Ｃ，ＶＲＦＹＢＢ１Ｃ、ＶＲＦＹＢＡＣ，ＶＲＦＹＢＢＣの動作タイミングは、図２８のデータ回路を用いた場合と同様である。さらに、ＶＲＦＹＢＡ２Ｃ，ＶＲＦＹＢＢ２Ｃ，ＶＲＦＹＢＡ１Ｃ，ＶＲＦＹＢＢ１ＣをＶＣＣにする場合に、ＶＣＣの代わりに、ＶＣＣ＋Ｖｔｈ（ＶｔｈはｎチャネルMOS トランジスタのしきい値電圧）、あるいはＶＣＣ＋２Ｖｔｈにしても良い。この場合、ｎチャネルMOS トランジスタは、実質的な“しきい値落ち”を発生させずに、電位を転送できる。
【０２１４】
また、上記第３の実施の形態では、読み出しおよびベリファイ読み出し時に、ビット線をプリチャージした後、非選択コントロールゲートＣＧ１Ａ，ＣＧ３Ａ，ＣＧ４ＡをＶＣＣにすることにより、ＣＧ１Ａ，ＣＧ３Ａ，ＣＧ４Ａをゲート電極とするメモリセルをオンさせている。
【０２１５】
これを、例えば非選択コントロールゲートＣＧ１Ａ，ＣＧ３Ａ，ＣＧ４ＡはＶＣＣにした後、フローティングにし、その後、ビット線をプリチャージしても良い。あるいは、ビット線をプリチャージした後、非選択コントロールゲートをＶＣＣにし、その後、非選択コントロールゲートをフローティングにしても良い。この場合、メモリセルを通じて、ビット線からソース線に読み出し電流が流れる間に非選択コントロールゲートはフローティング状態である。読み出し電流が流れる間は、非選択コントロールゲートをゲート電極とするメモリセルのチャネルは０Ｖから大きくなり、その結果、チャネルと非選択コントロールゲート間の容量結合によって非選択コントロールゲートの電位はＶＣＣよりも大きくなる。このように非選択コントロールゲートの電位がＶＣＣよりも大きくなると、非選択コントロールゲートをゲート電極とするメモリセルの抵抗が小さくなり、その結果読み出し電流が大きくなり、読み出しが高速化される。
【０２１６】
＜実施の形態４＞
次に、この発明の第４の実施の形態に係る多値記憶ＮＡＮＤ型ＥＥＰＲＯＭを説明する。
【０２１７】
なお、第４の実施の形態に係るＥＥＰＲＯＭは、第２の実施の形態に係るＥＥＰＲＯＭなどと同様に、図１、図２に示した構成と同様な構成を持つ。
【０２１８】
図４１は、この発明の第４の実施の形態に係るＥＥＰＲＯＭが有するデータ回路の回路図である。図４１に示すデータ回路は、４値記憶を例に構成されている。
【０２１９】
図４１に示すデータ回路は、２つのラッチ回路（第１のラッチ回路及び第２のラッチ回路）を含む。書き込みの際には、２ビットの書き込みデータはこの２つのラッチ回路に蓄えられる。読み出しの際には、読み出した４値データはこの２つのラッチ回路に蓄えられ、その後ＩＯＡ〜ＩＯＤを介してチップの外部へ出力される。
【０２２０】
図４１に示すように、ｎチャネルＭＯＳトランジスタＱｎ２１、Ｑｎ２２、Ｑｎ２３とｐチャネルＭＯＳトランジスタＱｐ９、Ｑｐ１０、Ｑｐ１１により構成されるフリップ・フロップＦＦ１とｎチャネルＭＯＳトランジスタＱｎ２９、Ｑｎ３０、Ｑｎ３１とｐチャネルＭＯＳトランジスタＱｐ１６、Ｑｐ１７、Ｑｐ１８により構成されるＦＦ２に、書き込み／読み出しデータをラッチする。また、これらはセンスアンプとしても動作する。
【０２２１】
フリップ・フロップＦＦ１、ＦＦ２は、「“０”書き込みをするか、“１”書き込みをするか、“２”書き込みをするか、“３”書き込みをするか」を書き込みデータ情報としてラッチし、メモリセルが「“０”の情報を保持しているか、“１”の情報を保持しているか、“２”の情報を保持しているか、“３”の情報を保持しているか」を読み出しデータ情報としてセンスしラッチする。
【０２２２】
データ入出力線ＩＯＡ、ＩＯＢとフリップ・フロップＦＦ１は、ｎチャネルＭＯＳトランジスタＱｎ２８、Ｑｎ２７を介して接続される。データ入出力線ＩＯＣ、ＩＯＤとフリップ・フロップＦＦ２は、ｎチャネルＭＯＳトランジスタＱｎ３５、Ｑｎ３６を介して接続される。データ入出力線ＩＯＡ、ＩＯＢ、ＩＯＣ、ＩＯＤは、図１に示されたデータ入出力バッファ５にも接続される。ｎチャネルＭＯＳトランジスタＱｎ２７、Ｑｎ２８のゲートは、ＮＡＮＤ論理回路Ｇ３とインバータＩ５で構成されるカラムアドレスデコーダの出力に接続される。
【０２２３】
ｎチャネルＭＯＳトランジスタＱｎ２６、Ｑｎ３４は、それぞれフリップ・フロップＦＦ１、ＦＦ２を信号ＥＣＨ１、ＥＣＨ２が“Ｈ”となってイコライズする。ｎチャネルＭＯＳトランジスタＱｎ２４、Ｑｎ３２は、フリップ・フロップＦＦ１、ＦＦ２とＭＯＳキャパシタＱｄ１の接続を制御する。ｎチャネルＭＯＳトランジスタＱｎ２５、Ｑｎ３３は、フリップ・フロップＦＦ１、ＦＦ２とＭＯＳキャパシタＱｄ２の接続を制御する。
【０２２４】
ｎチャネルＭＯＳトランジスタＱｎ５０Ｃ、Ｑｎ５１Ｃで構成される回路は、活性化信号ＶＲＦＹＢＡＣによって、フリップ・フロップＦＦ１のデータに応じて、ＭＯＳキャパシタＱｄ１のゲート電圧を変更する。ｎチャネルＭＯＳトランジスタＱｎ５２Ｃ、Ｑｎ５３Ｄで構成される回路は、活性化信号ＶＲＦＹＢＢＣによって、フリップ・フロップＦＦ１のデータに応じて、ＭＯＳキャパシタＱｄ２のゲート電圧を変更する。ｎチャネルＭＯＳトランジスタＱｎ５３Ｃ、Ｑｎ５４Ｃ、Ｑｎ５５Ｃで構成される回路は、活性化信号ＶＲＦＹＢＡ２Ｃによって、フリップ・フロップＦＦ１およびＦＦ２のデータに応じて、ＭＯＳキャパシタＱｄ１のゲート電圧を変更する。ｎチャネルＭＯＳトランジスタＱｎ５６Ｃ、Ｑｎ５７Ｃ、Ｑｎ５８Ｃで構成される回路は、活性化信号ＶＲＦＹＢＢ２Ｃによって、フリップ・フロップＦＦ１およびＦＦ２のデータに応じて、ＭＯＳキャパシタＱｄ２のゲート電圧を変更する。ｎチャネルＭＯＳトランジスタＱｎ１Ｃ、Ｑｎ２Ｃで構成される回路は、活性化信号ＶＲＦＹＢＡ１Ｃによって、フリップ・フロップＦＦ２のデータに応じて、ＭＯＳキャパシタＱｄ１のゲート電圧を変更する。ｎチャネルＭＯＳトランジスタＱｎ３Ｃ、Ｑｎ４Ｃで構成される回路は、活性化信号ＶＲＦＹＢＢ１Ｃによって、フリップ・フロップＦＦ２のデータに応じて、ＭＯＳキャパシタＱｄ２のゲート電圧を変更する。
【０２２５】
ＭＯＳキャパシタＱｄ１、Ｑｄ２は、ディプリーション型ｎチャネルＭＯＳトランジスタで構成され、ビット線容量より十分小さくされる。ｎチャネルＭＯＳトランジスタＱｎ３７は、信号ＰＲＥＡによってＭＯＳキャパシタＱｄ１を電圧ＶＡに充電する。ｎチャネルＭＯＳトランジスタＱｎ３８は、信号ＰＲＥＢによってＭＯＳキャパシタＱｄ２を電圧ＶＢに充電する。ｎチャネルＭＯＳトランジスタＱｎ３９、Ｑｎ４０は、信号ＢＬＣＡ、ＢＬＣＢによって、データ回路３とビット線ＢＬａ、ＢＬｂの接続をそれぞれ制御する。ｎチャネルＭＯＳトランジスタＱｎ３７、Ｑｎ３８で構成される回路はビット線電圧制御回路を兼ねる。
【０２２６】
次に、このように構成されたＥＥＰＲＯＭの動作を、動作波形図に従って説明する。以下では制御ゲートＣＧ２Ａが選択されている場合を示す。
【０２２７】
＜読み出し動作＞
図４２は、読み出し動作を示す動作波形図である。
【０２２８】
図４２に示すように、まず、時刻ｔw1、電圧ＶＡ、ＶＢがそれぞれ１．８Ｖ、１．５Ｖとなって、ビット線ＢＬａ、ＢＬｂはそれぞれ１．８Ｖ、１．５Ｖになる。次に、信号ＰＲＥＡ、ＰＲＥＢが“Ｌ”となって、ビット線ＢＬａ、ＢＬｂはフローティングとなる。続いて、時刻ｔw2に、制御ゲート・選択ゲート駆動回路によって選択されたブロックの選択された制御ゲートＣＧ２Ａは１Ｖ、非選択制御ゲートＣＧ１Ａ、ＣＧ３Ａ、ＣＧ４Ａと選択ゲートＳＧ１Ａ、ＳＧ２ＡはＶＣＣにされる。選択されたメモリセルのしきい値が１Ｖ以下なら、ビット線電圧は１．５Ｖより低くなる。選択されたメモリセルのしきい値が１Ｖ以上なら、ビット線電圧は１．８Ｖのままとなる。その後、信号ＳＡＮ１、ＳＡＰ１がそれぞれ“Ｌ”、“Ｈ”となってフリップ・フロップＦＦ１が非活性化され、信号ＥＣＨ１が“Ｈ”となってイコライズされる。この後、時刻ｔ3wに、信号ＲＶ１Ａ、ＲＶ１Ｂが“Ｈ”となる。時刻ｔw4に、再度、信号ＳＡＮ１、ＳＡＰ１がそれぞれ“Ｈ”、“Ｌ”となることで、ノードＮ１の電圧がセンスされラッチされる。これで、「メモリセルのデータが“０”または“１”か、或いは“２”または“３”か」がフリップ・フロップＦＦ１によってセンスされ、その情報はラッチされる。
【０２２９】
次に、メモリセルのしきい値が０Ｖ以上か或いは、０Ｖ以下かが判定される。時刻ｔw5に、ビット線ＢＬａが１．８Ｖに、ダミービット線ＢＬｂが１．５Ｖにプリチャージされ、その後フローティングにされる。その後、時刻ｔw6に選択された制御ゲートが０Ｖにされる。選択されたメモリセルのしきい値が０Ｖ以下なら、ビット線電圧は１．５Ｖより低くなる。選択されたメモリセルのしきい値が０Ｖ以上なら、ビット線電圧は１．８Ｖのままとなる。信号ＳＡＮ２、ＳＡＰ２がそれぞれ“Ｌ”、“Ｈ”となってフリップ・フロップＦＦ２が非活性化され、信号ＥＣＨ２が“Ｈ”となってイコライズされる。この後、時刻ｔw7に信号ＲＶ２Ａ、ＲＶ２Ｂが“Ｈ”となる。時刻ｔw8に、信号ＳＡＮ２、ＳＡＰ２がそれぞれ“Ｈ”、“Ｌ”となることで、ノードＮ１の電圧がセンスされラッチされる。これで、「メモリセルのデータが“０”か、或いは“１”または“２”または“３”か」がフリップ・フロップＦＦ２によってセンスされ、その情報はラッチされる。
【０２３０】
図４３は、時刻ｔw8のときにフリップ・フロップＦＦ１、ＦＦ２がセンスし、ラッチしている読み出しデータを示す図である。この時のフリップフロップＦＦ１、ＦＦ２のノードＮ３Ｃ、Ｎ５Ｃの電位は図４３のようになる。
【０２３１】
最後に、メモリセルに書き込まれたデータが「“０”または“１”または“２”か、あるいは“３”か」がセンスされる。時刻ｔw9にビット線ＢＬａが１．８Ｖに、ダミービット線ＢＬｂが１．５Ｖにプリチャージされ、その後フローティングにされる。その後、時刻ｔw10 に選択された制御ゲートが２Ｖにされる。選択されたメモリセルのしきい値が２Ｖ以下なら、ビット線電圧は１．５Ｖより低くなる。選択されたメモリセルのしきい値が２Ｖ以上なら、ビット線電圧は１．８Ｖのままとなる。時刻ｔw11 にＶＲＦＹＢＡ２ＣがＶＣＣになる。
【０２３２】
図４３からわかるように、ノードＮ５Ｃが“High level”およびノードＮ３Ｃが“Low level ”（つまりノードＮ４Ｃが“High level”）になるのは“１”データの場合のみである。従って“１”データの場合のみｎチャネルMOS トランジスタＱｎ５４Ｃ，Ｑｎ５５Ｃ，Ｑｎ５３Ｃがオンし、ノードＮ１がＶＣＣになる。その後、信号ＳＡＮ２、ＳＡＰ２がそれぞれ“Ｌ”、“Ｈ”となってフリップ・フロップＦＦ２が非活性化され、信号ＥＣＨ２が“Ｈ”となってイコライズされる。この後、時刻ｔw12 に、信号ＲＶ２Ａ、ＲＶ２Ｂが“Ｈ”となる。時刻ｔw13 に、再度、信号ＳＡＮ２、ＳＡＰ２がそれぞれ“Ｈ”、“Ｌ”となることで、ノードＮ１の電圧がセンスされラッチされる。これで、「メモリセルのデータが“０”または“１”または“２”であるか、あるいは“３”か」がフリップ・フロップＦＦ２によってセンスされ、その情報はラッチされる。
【０２３３】
図４４は、フリップ・フロップＦＦ１、ＦＦ２がセンスし、ラッチする読み出しデータを示す図である。
【０２３４】
フリップ・フロップＦＦ１およびＦＦ２に保持された２ビットのデータは時刻ｔw14 にＣＥＮＢが活性化されることにより、チップ外部に出力される。
【０２３５】
書き込み動作、および書き込みベリファイ読み出し動作はそれぞれ、第３の実施の形態と、ほぼ同様に行えばよい。
【０２３６】
また、第４の実施の形態では、ワード線に所定の読み出し電圧（例えば０Ｖ、１Ｖ、２Ｖ）を印加する前に、毎回ビット線及びダミービット線をプリチャージしている。
【０２３７】
これに対し、第３の実施の形態では、読み出し及びベリファイ読み出し時に、まず最初にビット線及びダミービット線をプリチャージし、その後はプリチャージせず、ワード線の読み出し電圧を変化（例えば０Ｖから１Ｖ、２Ｖ）させている。このような第３の実施の形態においても、読み出し、あるいはベリファイ読み出し時に、ワード線に読み出し電圧（例えば０Ｖ、１Ｖ、２Ｖ）を印加する毎に、上記第４の実施の形態のようにビット線及びダミービット線をプリチャージするようにしても良い。
【０２３８】
以上、この発明を第１〜第４の実施の形態により説明したが、これら第１〜第４の実施の形態において、下記のような、さらなる変形が可能である。
【０２３９】
図４５は、変形されたカラム構成を有するＥＥＰＲＯＭの構成図である。
【０２４０】
上記第１〜第４の実施の形態では、左右一つずつのビット線ＢＬに、一つのデータ回路６**が対応したものを説明したが、左右複数ずつビット線ＢＬに、一つのデータ回路６**が対応した形に変更することができる。
【０２４１】
図４５に示すように、変形されたカラム構成を有するＥＥＰＲＯＭでは、４本のビット線ＢＬａｉ-1〜ＢＬａｉ-4、またはＢＬｂｉ-1〜ＢＬｂｉ-4（ｉは０〜３）に対して、データ回路６**-0〜６**-mのうちの一つが設けられている。
【０２４２】
以下、メモリセルアレイ１Ａ側を例にとり説明する。
【０２４３】
４本のビット線ＢＬａｉ-1〜ＢＬａｉ-4のうち、例えばＢＬａｉ-1を選択するときには、データ回路側のトランスファゲート回路７* Ａを駆動する駆動信号ＢＬＣ１〜ＢＬＣ４のうち、信号ＢＬＣ１を“Ｈ”レベルとし、他の信号ＢＬＣ２〜４をそれぞれ、“Ｌ”レベルとする。
【０２４４】
また、同時に、非選択ビット線制御回路側のトランスファゲート回路７**Ａを駆動する駆動信号ＢＬＣ１Ｄ〜ＢＬＣ４Ｄのうち、信号ＢＬＣ１Ｄを“Ｌ”レベルとし、他の信号ＢＬＣ２Ｄ〜４Ｄをそれぞれ、“Ｈ”レベルとする。これにより、選択されたビット線ＢＬｉ-1だけがデータ回路６**-0〜６**-mに接続される。
【０２４５】
これにより、選択されたビット線ＢＬａｉ-1だけがデータ回路６**-0〜６**-mに接続され、選択されていないビット線ＢＬａｉ-2〜ＢＬａｉ-4はそれぞれ、非選択ビット線制御回路２０-0Ａ〜２０-mＡに接続される。非選択ビット線制御回路２０-0Ａ〜２０-mＡは、選択されていないビット線ＢＬａｉ-2〜ＢＬａｉ-4の電位を制御する。
【０２４６】
また、メモリセルアレイ１Ａ、１Ｂに集積されるメモリセルは、ＮＡＮＤ型のセルに限られることはなく、以下に説明するようなセルでも、この発明の実施が可能である。
【０２４７】
図４６は、ＮＯＲ型のセルが集積されたメモリセルアレイを示す図である。図４６に示すＮＯＲ型のセルは、ビット線ＢＬに、選択ゲートを介して接続されている。
【０２４８】
図４７は、他のＮＯＲ型のセルが集積されたメモリセルアレイを示す図である。図４７に示すＮＯＲ型のセルは、ビット線ＢＬに、直接に接続されている。
【０２４９】
図４８は、グランドアレイ型のセルが集積されたメモリセルアレイを示す図である。図４８に示すように、グランドアレイ型のセルは、ビット線ＢＬとソース線ＶＳとを並行に配置したものである。グランドアレイ型のセルは、ＮＯＲ型のメモリの一つである。
【０２５０】
図４９は、他のグランドアレイ型のセルが集積されたメモリセルアレイを示す図である。図４９に示すグランドアレイ型のセルは、データを消去するときに使用される消去ゲートＥＧを有している。また、制御ゲートＣＧの一部を、メモリセルトランジスタのチャネルにオーバーラップさせた、いわゆるスプリットチャネル型になっている。
【０２５１】
図５０は、交互グランドアレイ型のセルが集積されたメモリセルアレイを示す図である。図５０に示すように、交互グランドアレイ型のセルは、ビット線ＢＬとソース線ＶＳとを並行に配置した点でグランドアレイ型のセルと一致するが、ビット線ＢＬとソース線ＶＳとを交互に切り替えることが可能な点が相違している。
【０２５２】
図５１は、他の交互グランドアレイ型のセルが集積されたメモリセルアレイを示す図である。図５１に示す交互グランドアレイ型のセルは、図５０に示したグランドアレイ型のセルと同様な構成を有している。
【０２５３】
図５２は、ＤＩＮＯＲ（DIvided NOR ）型のセルが集積されたメモリセルアレイを示す図である。図５２に示すように、ＤＩＮＯＲ型のセルは、ビット線ＢＬとソース線ＶＳとの間に、ビット線側選択トランジスタを介して、例えば４つのメモリセルトランジスタが並列に接続されて構成される。
【０２５４】
図５３は、ＡＮＤ型のセルが集積されたメモリセルアレイを示す図である。図５３に示すように、ＡＮＤ型のセルは、ビット線ＢＬとソース線ＶＳとの間に、ビット線側選択トランジスタおよびソース線側選択トランジスタを介して、例えば４つのメモリセルトランジスタが並列に接続されて構成される。
【０２５５】
上記第１〜第４の実施の形態によれば、データ書き込みを行う際に、少なくとも１つのビット線電圧制御回路によって、ビット線を所望のビット線書き込み制御電圧に充電する。これにより、簡単な回路構成で、ｎ値書き込みデータに応じたビット線書き込み制御電圧をビット線に印加するビット線電圧制御回路を実現できる。よって、カラム系回路の規模が小さくなり、チップサイズを小さくでき、低コストのｎ値記憶ＥＥＰＲＯＭを得ることができる。
【０２５６】
例えばメモリセルへの書き込みデータをラッチ、およびメモリセルからの読み出しデータをセンス・ラッチする、多値のデータの数を２m （ｍは２以上の自然数）＝ｎ値としたとき、フリップ・フロップ回路の数をｍ個にできるので、カラム系回路の回路規模を小さくできる。そして、ベリファイ中、再度、書き込みを行うか否かを判断する判断回路とを具備するが、この判断回路を、前記ベリファイ中に、データラッチ・センスアンプ回路に、ベリファイ読み出し結果に応じて、更新されていく書き込みデータによって制御するように構成している。
【０２５７】
なお、上記多値のデータの数ｎは、２(m-1) ＜ｎ≦２m を満たす自然数であれば良い。
【０２５８】
【発明の効果】
以上説明したように、この発明によれば、カラム系回路の回路規模が小さくなり、高集積化に適した不揮発性半導体記憶装置を提供できる。
【図面の簡単な説明】
【図１】図１はこの発明の第１の実施の形態に係る多値記憶ＮＡＮＤ型ＥＥＰＲＯＭの構成を示す構成図。
【図２】図２は図１に示すメモリセルアレイおよびカラム系回路の構成を示す構成図。
【図３】図３は図２に示すメモリセルからデータを読み出すときを示す図で、（ａ）図は電圧の入力状態を示す図、（ｂ）図は電圧の入力波形とビット線に現れる出力波形とを示す図。
【図４】図４はビット線に現れる出力電圧とメモリセルの数とを関係を示す図。
【図５】図５は図２に示すデータ回路の回路図。
【図６】図６は読み出し動作を示す動作波形図。
【図７】図７はフリップ・フロップがセンスしラッチする読み出しデータを示す図。
【図８】図８はフリップ・フロップがラッチする書き込みデータを示す図。
【図９】図９は書き込み動作を示す動作波形図。
【図１０】図１０はベリファイ読み出し動作を示す動作波形図。
【図１１】図１１は４値記憶のときのメモリセルトランジスタのしきい値分布を示す図。
【図１２】図１２はこの発明の第２の実施の形態に係るＥＥＰＲＯＭが有するデータ回路の回路図。
【図１３】図１３は読み出し動作を示す動作波形図
【図１４】図１４はフリップ・フロップがセンスしラッチしている読み出しデータを示す図。
【図１５】図１５はフリップ・フロップがセンスしラッチする読み出しデータを示す図。
【図１６】図１６は書き込み動作の概略を示す概略図。
【図１７】図１７はフリップ・フロップがラッチする書き込みデータを示す図。
【図１８】図１８は書き込み動作（プログラム第１サイクル）を示す動作波形図。
【図１９】図１９はベリファイ読み出し動作（ベリファイ読み出し第１サイクル）を示す動作波形図。
【図２０】図２０はフリップ・フロップがラッチしているデータを示す図。
【図２１】図２１は書き込み終了一括検知トランジスタを有したデータ回路の回路図。
【図２２】図２２は書き込み動作（プログラム第２サイクル）を示す動作波形図。
【図２３】図２３はベリファイ読み出し動作（ベリファイ読み出し第２サイクル）を示す動作波形図。
【図２４】図２４はフリップ・フロップがラッチしているデータを示す図。
【図２５】図２５は他のベリファイ読み出し動作（ベリファイ読み出し第１サイクル）を示す動作波形図。
【図２６】図２６はデータ回路の他の回路図。
【図２７】図２６はデータ回路の他の回路図。
【図２８】図２８はこの発明の第３の実施の形態に係るＥＥＰＲＯＭが有するデータ回路の回路図。
【図２９】図２９は読み出し動作を示す動作波形図。
【図３０】図３０はフリップ・フロップがセンスしラッチしている読み出しデータを示す図。
【図３１】図３１はフリップ・フロップがセンスしラッチする読み出しデータを示す図。
【図３２】図３２はフリップ・フロップがラッチする書き込みデータを示す図。
【図３３】図３３は書き込み動作を示す動作波形図。
【図３４】図３４はベリファイ読み出し動作を示す動作波形図。
【図３５】図３５はベリファイ読み出し動作を示す動作波形図。
【図３６】図３６は他のベリファイ読み出し動作を示す動作波形図。
【図３７】図３７はデータ回路の他の回路図。
【図３８】図３８はデータ回路の他の回路図。
【図３９】図３９はデータ回路の他の回路図。
【図４０】図４０はデータ回路の他の回路図。
【図４１】図４１はこの発明の第４の実施の形態に係るＥＥＰＲＯＭが有するデータ回路の回路図。
【図４２】図４２は読み出し動作を示す動作波形図。
【図４３】図４３はフリップ・フロップがセンスしラッチしている読み出しデータを示す図。
【図４４】図４４はフリップ・フロップがセンスし、ラッチする読み出しデータを示す図。
【図４５】図４５は変形されたカラム構成を有するＥＥＰＲＯＭの構成図。
【図４６】図４６はＮＯＲ型のセルが集積されたメモリセルアレイを示す図。
【図４７】図４７は他のＮＯＲ型のセルが集積されたメモリセルアレイを示す図。
【図４８】図４８はグランドアレイ型のセルが集積されたメモリセルアレイを示す図。
【図４９】図４９は他のグランドアレイ型のセルが集積されたメモリセルアレイを示す図。
【図５０】図５０は交互グランドアレイ型のセルが集積されたメモリセルアレイを示す図。
【図５１】図５１は他の交互グランドアレイ型のセルが集積されたメモリセルアレイを示す図。
【図５２】図５２はＤＩＮＯＲ型のセルが集積されたメモリセルアレイを示す図。
【図５３】図５３はＡＮＤ型のセルが集積されたメモリセルアレイを示す図。
【符号の説明】
１…メモリセルアレイ、
２…ロウ系回路、
３…カラム系回路、
４…アドレスバッファ、
５…データ入出力回路
６**…データ回路、
７…トランスファゲート回路、
ＭＣ…メモリセル、
Ｍ…メモリセルトランジスタ、
Ｓ…選択トランジスタ、
ＳＧ…選択ゲート、
ＣＧ…制御ゲート、
ＢＬ…ビット線。
ＦＦ…フリップフロップ回路。
【発明の属する技術分野】
この発明は、電気的書き換え可能な不揮発性半導体記憶装置（ＥＥＰＲＯＭ）に係わり、特に１つのメモリセルに、１ビットより多い情報を記憶させる多値記憶ＥＥＰＲＯＭに関する。
【０００２】
【従来の技術】
ＥＥＰＲＯＭの大容量化を実現する手法の一つとして、１つのメモリセルにｎ（ｎ≧３）値の情報を記憶させる、多値記憶ＥＥＰＲＯＭが知られている。例えば、４値記憶式では、４種類のしきい値電圧の１つをそれぞれのセルが有し、これを（０、０）、（０、１）、（１、０）、（１、１）と表される２ビットの情報に対応させるものである。
【０００３】
ｎ値を記憶したメモリセルのデータを読みとるには、セルから読み出したデータを、（ｎ−１）個の基準電圧と比較する。このため、従来、（ｎ−１）個のセンスアンプを必要とした（例えば特開昭６１−１１７７９６号公報）。
【０００４】
４値記憶式のＥＥＰＲＯＭでは、２値記憶式セルのＥＥＰＲＯＭと比べ、メモリセルの記憶密度は２倍となり、メモリセルが占める面積は１／２になったのに対し、センスアンプが占める面積は３倍となり、高密度化の効果を減少させる。特に、ページ読み出しを行うためにビット線毎にセンスアンプを設けるタイプのＥＥＰＲＯＭでは、センスアンプ数の増加が大容量化の妨げとなる。
【０００５】
これに対して特開昭６２−５４８９６号公報には、セルデータを判別したセンスアンプの出力によって、他のセンスアンプの基準電圧を制御することにより、センスアンプの数を減らした事を特徴とした読みとり専用メモリが開示されている。
【０００６】
一方、メモリセルにｎ（ｎ≧３）種類のしきい値電圧を記憶する多値記憶ＥＥＰＲＯＭでは、記憶データを書き込むときに、それぞれのしきい値電圧を、より狭い範囲に分布させる必要がある。このため、書き込みを小刻みに行い、書き込みと書き込みとの間に、それぞれのメモリセルが目的とするしきい値範囲に書き込まれたか否かをチェックし、書き込み不足のセルがあればそのセルにのみ追加書き込みを行い、それぞれのメモリセル毎に、最適の書き込みがなされるよう制御するビット毎べリファイが有効となっている。なお、ビット毎べリファイは特開平３−２９５０９８号公報に開示されている。
【０００７】
また、多値記憶ＥＥＰＲＯＭに対するビット毎べリファイは、特開平７−９３９７９号公報に開示されている。しかし、特開平７−９３９７９号公報に開示された装置では、センスアンプ及びべリファイ回路をそれぞれ、（ｎ−１）個ずつ必要としている。よって、メモリセルは、より多くのデータを記憶することにより、同じ面積のチップに大容量のデータを蓄積できるようになっているものの、データの読み出し／書き込みを制御する回路が大規模になり、高集積化に難点があった。
【０００８】
【発明が解決しようとする課題】
このように、従来、ベリファイ機能を有した多値記憶ＥＥＰＲＯＭでは、多値のデータの数を“ｎ≧３”としたとき、（ｎ−１）個のベリファイ回路を必要としていた。このため、センスアンプ・データラッチ回路も、ベリファイ回路に応じ、（ｎ−１）個必要としている。
【０００９】
以上のような事情により、ビット線に接続される回路、つまりカラム系回路の回路規模、特にセンスアンプ回路、データラッチ回路、ベリファイ回路の数が膨大なものとなって、高集積化のネックになっている。
【００１０】
この発明は、上記の事情に鑑み為されたもので、その目的は、カラム系回路の回路規模を、特にセンスアンプ回路、データラッチ回路、ベリファイ回路の数を減ずることによって小さくし、高集積化に適した不揮発性半導体記憶装置を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、この発明に係る不揮発性半導体記憶装置では、多値のデータを記憶するメモリセルがマトリクス状に配置されて構成されるメモリセルアレイと、前記メモリセルヘデータを書き込むとき、前記メモリセルヘの書き込みデータをラッチし、前記メモリセルからデータを読み出すとき、前記メモリセルからの読み出しデータをセンス・ラッチする、前記多値のデータの数を２ｍ（ただし、ｍ＝２）＝４値としたとき、その数がｍ（ただし、ｍ＝２）個に設定された第１、第２のラッチ回路を含むデータ回路と、前記データ回路と前記メモリセルとを互いに接続し、前記メモリセルヘデータを書き込むとき、前記データ回路から前記メモリセルへ前記書き込みデータを導き、前記メモリセルからデータを読み出すとき、前記メモリセルから前記データ回路へ前記読み出しデータを導くビット線と、を具備し、データ読み出し時、前記第１、第２のラッチ回路は、前記メモリセルからデータが読み出された前記ビット線の電圧をセンスし、前記４値のデータを２ビットデータとしてラッチし、データ書き込み時、前記第１、第２のラッチ回路は、ラッチした２ビットデータに従って前記ビット線の電圧を制御し、データのベリファイ読み出し時、前記第１、第２のラッチ回路は、前記メモリセルの状態と書き込みデータとに応じて書き込みが不十分のメモリセルにのみ再書き込みが行われるように設定され、データ書き込み時、前記４値の書き込みデータのうち、しきい値の低い方からデータ“０”、“１”、“２”、“３”とした場合に、データ“０”に対応したしきい値を有するメモリセルを、データ“２”、“３”のいずれかに対応したしきい値を有するようにするか否かを行う第１サイクルと、前記第１サイクルに対応したベリファイ動作が終了した後に行われるサイクルであって、データ“０”に対応したしきい値を有するメモリセルを、データ“１”に対応したしきい値を有するようにするか否かを行う第２サイクルと、を備え、前記第１サイクル中のデータ書き込み動作として、前記データ“０”及び“１”の状態にあるデータ回路に対応したビット線には書き込みが行われない第１電圧を共に生成し、前記データ“２”の状態にあるデータ回路に対応したビット線には前記第１電圧よりも低い第２電圧を生成し、前記データ“３”の状態にあるデータ回路に対応したビット線には前記第２電圧よりも低い第３電圧を生成し、前記第２サイクル中のデータ書き込み動作として、前記データ“０”、“２”及び“３”の状態にあるデータ回路に対応したビット線には前記第１電圧を共に生成し、前記データ“１”の状態にあるデータ回路に対応したビット線には前記第１電圧よりも低い電圧を生成することを特徴とする。
また、多値のデータを記憶するメモリセルがマトリクス状に配置されて構成されるメモリセルアレイと、前記メモリセルヘデータを書き込むとき、前記メモリセルヘの書き込みデータをラッチし、前記メモリセルからデータを読み出すとき、前記メモリセルからの読み出しデータをセンス・ラッチする、前記多値のデータの数を２ ｍ （ただし、ｍ＝２）＝４値としたとき、その数がｍ（ただし、ｍ＝２）個に設定された第１、第２のラッチ回路を含むデータ回路と、前記データ回路と前記メモリセルとを互いに接続し、前記メモリセルヘデータを書き込むとき、前記データ回路から前記メモリセルへ前記書き込みデータを導き、前記メモリセルからデータを読み出すとき、前記メモリセルから前記データ回路へ前記読み出しデータを導くビット線と、を具備し、データ読み出し時、前記第１、第２のラッチ回路は、前記メモリセルからデータが読み出された前記ビット線の電圧をセンスし、前記４値のデータを２ビットデータとしてラッチし、データ書き込み時、前記第１、第２のラッチ回路は、ラッチした２ビットデータに従って前記ビット線の電圧を制御し、データのベリファイ読み出し時、前記第１、第２のラッチ回路は、前記メモリセルの状態と書き込みデータとに応じて書き込みが不十分のメモリセルにのみ再書き込みが行われるように設定され、データ書き込み時、データ“０”に対応したしきい値を有するメモリセルを、データ“１”、“２”、“３”のいずれかに対応したしきい値を有するようにするか否かを行うための動作であって、前記データ“０”の状態にあるデータ回路に対応したビット線には書き込みが行われない第１電圧を生成し、前記データ“１”、“２”及び“３”の状態にある前記データ回路に対応したビット線には前記第１電圧よりも低い第２電圧 、前記第２電圧よりもさらに低い第３電圧、及び前記第３電圧よりもさらに低い第４電圧を各々生成することを特徴とする。
【００２６】
【発明の実施の形態】
以下、図面を参照して、この発明の実施の形態を説明する。
【００２７】
＜実施の形態１＞
図１は、この発明の第１の実施の形態に係る多値記憶ＮＡＮＤ型ＥＥＰＲＯＭの構成を示す構成図である。
【００２８】
図１に示すように、第１の実施の形態に係る多値記憶ＮＡＮＤ型ＥＥＰＲＯＭは、オープンビット型と呼ばれる構成を有している。オープンビット型の多値記憶ＮＡＮＤ型ＥＥＰＲＯＭは、メモリセルがマトリクス状に配置されて構成されるメモリセルアレイ１Ａ、１Ｂそれぞれに対して設けられたロウ系回路２Ａ、２Ｂと、メモリセルアレイ１Ａ、１Ｂそれぞれで共通に使用されるカラム系回路３**とを有している。
【００２９】
ロウ系回路２Ａ、２Ｂには、アドレス入力回路（アドレスバッファ）４から出力されたアドレス信号を受け、受けたアドレス信号に基いて、メモリセルアレイのロウを選択するロウデコーダと、ロウデコーダの出力に基いて、メモリセルアレイのワード線を駆動するワード線駆動回路が含まれている。ＮＡＮＤ型ＥＥＰＲＯＭの場合、ワード線は、選択ゲートＳＧ（ＳＧＡ、ＳＧＢ）および制御ゲートＣＧ（ＣＧＡ、ＣＧＢ）を指す。そして、ワード線駆動回路は、制御ゲート／選択ゲート駆動回路と読み替えられる。
【００３０】
また、メモリセルアレイ１Ａ、１Ｂそれぞれで共通に使用されるカラム系回路３**には、アドレスバッファ４から出力されたアドレス信号を受け、受けたアドレス信号に基いて、メモリセルアレイのカラムを選択するカラムデコーダと、カラムデコーダの出力に基いて、メモリセルアレイのカラムを選択するカラム選択線を駆動するカラム選択線駆動回路とが含まれている。
【００３１】
さらに、カラム系回路３**には、メモリセルへの書き込みデータを一時的に保持したり、メモリセルのデータを読み出したりするためのデータ回路（ビット線制御回路）が含まれている。
【００３２】
ビット線制御回路は、データ入出力線ＩＯを介して、データ入出力回路（データ入出力バッファ）５に接続されている。また、ビット線制御回路は、ビット線ＢＬａを介して、メモリセルアレイ１Ａのメモリセルに、ビット線ＢＬｂを介して、メモリセルアレイ１Ｂのメモリセルにそれぞれ接続されている。
【００３３】
ビット線制御回路は、データを書き込むとき、書き込みデータを、データ入出力バッファ５から受け、受けた書き込みデータをメモリセルへ入力する。また、ビット線制御回路は、データを読み出すとき、読み出しデータを、メモリセルから受け、受けた読み出しデータをデータ入出力バッファ５へ出力する。
【００３４】
データ入出力バッファ５は、データ入出力制御を行うもので、ＥＥＰＲＯＭの外部から入力された書き込みデータをメモリコアへ導いたり、メモリコアから読み出された読み出しデータを、ＥＥＰＲＯＭの外部へ出力したりする。
【００３５】
書き込み終了検知回路１８は、ビット線制御回路の出力に基いて、データ書き込みが終了したか否かを検知する。
【００３６】
図２は、図１に示すメモリセルアレイ、およびカラム系回路の構成を示す構成図である。図３は、図２に示すメモリセルからデータを読み出すときを示す図で、（ａ）図は電圧の入力状態を示す図、（ｂ）図は電圧の入力波形と、ビット線に現れる出力波形とを示す図である。
【００３７】
図２に示すように、メモリセルアレイ１Ａ、１Ｂにはそれぞれ、メモリセルＭＣがマトリクス状に配置されている。
【００３８】
また、カラム系回路３**には、ｍ個のデータ回路（ビット線制御回路）６**が含まれている。ビット線制御回路６**は、１本のビット線ＢＬａ、および１本のビット線ＢＬｂに接続されている。
【００３９】
また、図３（ａ）に示すように、ＮＡＮＤ型ＥＥＰＲＯＭでは、１つのセルＭＣには、互いに直列に接続された複数のメモリセルトランジスタＭ１〜Ｍ４が含まれ、ＮＡＮＤ型のセルＭＣを構成している。セルＭＣの一端は、選択トランジスタＳ１を介してビット線ＢＬに接続され、その他端は、選択トランジスタＳ２を介して、ソース線ＶＳに接続される。制御ゲートＣＧを共有するメモリセルトランジスタＭのグループは、“ページ”と呼ばれる単位を形成する。データの書き込みおよび読み出しは、“ページ”で同時に行われる。また、４本の制御ゲートＣＧ１〜ＣＧ４に接続されるメモリセルトランジスタＭのグループは、“ブロック”と呼ばれる単位を形成する。“ページ”、および“ブロック”はそれぞれ、制御ゲート／選択ゲート駆動回路によって選択される。
【００４０】
メモリセルトランジスタＭは、多値のデータは、しきい値のレベルにより記憶する。そして、この発明に係る装置では、しきい値のレベルを、図３（ａ）および（ｂ）に示されるようにして読み出す。ここでは制御ゲートＣＧ２を有するメモリセルトランジスタＭ２が選択されている。図３（ａ）に見られるように電圧を各部に印加し、ビット線ＢＬはフローティングにする。ビット線ＢＬを前もって０Ｖにリセットしておくと、ビット線ＢＬは共通ソース線ＶｓによってＮＡＮＤセルを通して充電される。この充電されたビット線ＢＬの電位が選択されたメモリセルＭ２のしきい値によって決まるように、各選択ゲート、制御ゲート電圧は制御される。
【００４１】
この例では、選択ゲートＳＧ１、２、制御ゲートＣＧ１、ＣＧ３〜４を６Ｖに、選択された制御ゲートＣＧ２を２Ｖに、共通ソース線Ｖｓを６Ｖにする。各部の電圧波形は図３（ｂ）に示されている。例えばビット線ＢＬの電位が０Ｖであればしきい値は２Ｖ以上、ビット線電位が３．５Ｖであればしきい値は−１．５Ｖ以下である。ただし以下の実施の形態では、説明を簡略化するため、しきい値という表現は、バックバイアスを考慮したものとする。
【００４２】
消去動作によってメモリセルの浮遊ゲートから電子が放出された後、書き込みデータに従う書き込み動作によって電子が浮遊ゲートに注入される。
【００４３】
図４は、ビット線に現れる出力電圧と、メモリセルの数とを関係を示す図である。
【００４４】
１つのメモリセルに３つの状態（データ”０”、”１”、”２”）を持たせる場合、例えば図４の様に読みだし時のビット線出力電圧が３．５〜４．５Ｖとなる状態（しきい値で約−２．５Ｖ〜−１．５Ｖ）をデータ”０”（消去状態）、ビット線出力電圧が１．５〜２．５Ｖとなる状態（しきい値で約−０．５Ｖ〜０．５Ｖ）をデータ”１”、ビット線出力電圧が０〜０．５Ｖとなる状態（しきい値で約１．５Ｖ〜２．５Ｖ）をデータ”２”とすればよい。
【００４５】
図５は、図２に示すデータ回路の回路図である。図５に示すデータ回路は、３値記憶を例に構成されている。
【００４６】
図５に示すように、ｎチャネルＭＯＳトランジスタＱｎ２１、Ｑｎ２２、Ｑｎ２３とｐチャネルＭＯＳトランジスタＱｐ９、Ｑｐ１０、Ｑｐ１１により構成されるフリップ・フロップＦＦ１と、ｎチャネルＭＯＳトランジスタＱｎ２９、Ｑｎ３０、Ｑｎ３１とｐチャネルＭＯＳトランジスタＱｐ１６、Ｑｐ１７、Ｑｐ１８により構成されるＦＦ２とには、書き込み／読み出しデータがラッチされる。また、これらはセンスアンプとしても動作する。
【００４７】
フリップ・フロップＦＦ１は「“０”書き込みをするか、あるいは“１”書き込みまたは“２”書き込みをするか」を書き込みデータ情報としてラッチし、メモリセルが「“０”の情報を保持しているか、あるいは“１”の情報を保持しているか、または“２”の情報を保持しているか」を読み出しデータ情報としてセンスしラッチする。フリップ・フロップＦＦ２は「“１”書き込みをするか、または“２”書き込みをするか」を書き込みデータ情報としてラッチし、メモリセルが「“１”の情報を保持しているか、あるいは“２”の情報を保持しているか」を読み出しデータ情報としてセンスしラッチする。
【００４８】
データ入出力線ＩＯＡ、ＩＯＢとフリップ・フロップＦＦ１は、ｎチャネルＭＯＳトランジスタＱｎ２８、Ｑｎ２７を介して接続される。データ入出力線ＩＯＣ、ＩＯＤとフリップ・フロップＦＦ２は、ｎチャネルＭＯＳトランジスタＱｎ３５、Ｑｎ３６を介して接続される。データ入出力線ＩＯＡ、ＩＯＢ、ＩＯＣ、ＩＯＤは、図１中のデータ入出力バッファ５にも接続される。
【００４９】
ｎチャネルＭＯＳトランジスタＱｎ２７、Ｑｎ２８、Ｑｎ３５、Ｑｎ３６のゲートは、ＮＡＮＤ論理回路Ｇ２とインバータＩ４で構成されるカラムアドレスデコーダの出力に接続される。ｎチャネルＭＯＳトランジスタＱｎ２６、Ｑｎ３４は、それぞれフリップ・フロップＦＦ１、ＦＦ２を信号ＥＣＨ１、ＥＣＨ２が“Ｈ”となってイコライズする。ｎチャネルＭＯＳトランジスタＱｎ２４、Ｑｎ３２は、フリップ・フロップＦＦ１、ＦＦ２とＭＯＳキャパシタＱｄ１の接続を制御する。ｎチャネルＭＯＳトランジスタＱｎ２５、Ｑｎ３３は、フリップ・フロップＦＦ１、ＦＦ２とＭＯＳキャパシタＱｄ２の接続を制御する。
【００５０】
ｐチャネルＭＯＳトランジスタＱｐ１２、Ｑｐ１３で構成される回路は、活性化信号ＶＲＦＹＢＡによって、フリップ・フロップＦＦ１のデータに応じて、ＭＯＳキャパシタＱｄ１のゲート電圧を変更する。ｐチャネルＭＯＳトランジスタＱｐ１４、Ｑｐ１５で構成される回路は、活性化信号ＶＲＦＹＢＢによって、フリップ・フロップＦＦ１のデータに応じて、ＭＯＳキャパシタＱｄ２のゲート電圧を変更する。ｎチャネルＭＯＳトランジスタＱｎ１、Ｑｎ２で構成される回路は、活性化信号ＶＲＦＹＢＡ１によって、フリップ・フロップＦＦ２のデータに応じて、ＭＯＳキャパシタＱｄ１のゲート電圧を変更する。ｎチャネルＭＯＳトランジスタＱｎ３、Ｑｎ４で構成される回路は、活性化信号ＶＲＦＹＢＢ１によって、フリップ・フロップＦＦ２のデータに応じて、ＭＯＳキャパシタＱｄ２のゲート電圧を変更する。
【００５１】
ＭＯＳキャパシタＱｄ１、Ｑｄ２は、ディプリーション型ｎチャネルＭＯＳトランジスタで構成され、ビット線容量より十分小さくされる。ｎチャネルＭＯＳトランジスタＱｎ３７は、信号ＰＲＥＡによってＭＯＳキャパシタＱｄ１を電圧ＶＡに充電する。ｎチャネルＭＯＳトランジスタＱｎ３８は、信号ＰＲＥＢによってＭＯＳキャパシタＱｄ２を電圧ＶＢに充電する。ｎチャネルＭＯＳトランジスタＱｎ３９、Ｑｎ４０は、信号ＢＬＣＡ、ＢＬＣＢによって、データ回路３とビット線ＢＬａ、ＢＬｂの接続をそれぞれ制御する。ｎチャネルＭＯＳトランジスタＱｎ３７、Ｑｎ３８で構成される回路はビット線電圧制御回路を兼ねる。ｐチャネルＭＯＳトランジスタＱｐ１２、Ｑｐ１３で構成される回路、ｐチャネルＭＯＳトランジスタＱｐ１４、Ｑｐ１５で構成される回路、ｎチャネルMOS トランジスタＱｎ１，Ｑｎ２で構成される回路、およびｎチャネルMOS トランジスタＱｎ３，Ｑｎ４で構成される回路は、ビット線電圧制御回路でもある。
【００５２】
次に、このように構成されたＥＥＰＲＯＭの動作を、動作波形図に従って説明する。以下では制御ゲートＣＧ２Ａが選択されている場合を示す。
【００５３】
＜読み出し動作＞
図６は、読み出し動作を示す動作波形図である。
【００５４】
図６に示すように、まず、時刻ｔ1Rに、制御ゲート・選択ゲート駆動回路によって選択されたブロックの選択された制御ゲートＣＧ２Ａは２Ｖ、非選択制御ゲートＣＧ１Ａ、ＣＧ３Ａ、ＣＧ４Ａと選択ゲートＳＧ１Ａ、ＳＧ２Ａは６Ｖにされる。メモリセルのソース電位は６Ｖにされる。メモリセルが“０”の場合にはビット線ＢＬａは３．５Ｖ以上に、“１”の場合にはビット線ＢＬａは１．５Ｖ以上２．５Ｖ以下に、“２”の場合には０．５Ｖ以下になる。ダミービット線ＢＬｂはＶＢから３Ｖに充電される。ｎチャネルＭＯＳトランジスタＱｎ４０のしきい値分の電圧降下分が問題になるときは、信号ＢＬＣＡを昇圧すればよい。
【００５５】
時刻ｔ2RにキャパシタＱｄ１、Ｑｄ２のノードＮ１、Ｎ２が１．５Ｖにされた後フローティングにされる。時刻ｔ3RにＢＬＣＡ、ＢＬＣＢがＶＣＣ（例えば５Ｖ）になり、ビット線ＢＬａ，ＢＬｂの電位がＮ１、Ｎ２に転送される。その後、再度、信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離される。信号ＳＡＮ１、ＳＡＰ１がそれぞれ“Ｌ”、“Ｈ”となってフリップ・フロップＦＦ１が非活性化され、信号ＥＣＨ１が“Ｈ”となってイコライズされる。この後、信号ＲＶ１Ａ、ＲＶ１Ｂが“Ｈ”となる。ｎチャネルＭＯＳトランジスタＱｎ２４、Ｑｎ２５のしきい値分の電圧降下分が問題になるときは、信号ＲＶ１Ａ，ＲＶ１Ｂを昇圧すればよい。時刻ｔ4Rに再度、信号ＳＡＮ１、ＳＡＰ１がそれぞれ“Ｈ”、“Ｌ”となることで、ノードＮ１、Ｎ２の電圧がセンスされラッチされる。これで、「メモリセルのデータが“０”或いは、“１”または“２”か」がフリップ・フロップＦＦ１によってセンスされ、その情報はラッチされる。
【００５６】
次に、メモリセルが“１”であるかまたは“２”であるかがセンスされる。
【００５７】
時刻ｔ5Rにダミービット線ＢＬｂがＶＢから１Ｖに充電される。時刻ｔ6RにキャパシタＱｄ１、Ｑｄ２のノードＮ１、Ｎ２が１．５Ｖにされた後フローティングにされる。再度、信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離される。信号ＳＡＮ２、ＳＡＰ２がそれぞれ“Ｌ”、“Ｈ”となってフリップ・フロップＦＦ２が非活性化され、信号ＥＣＨ２が“Ｈ”となってイコライズされる。この後、信号ＲＶ２Ａ、ＲＶ２Ｂが“Ｈ”となる。時刻ｔ7Rに再度、信号ＳＡＮ２、ＳＡＰ２がそれぞれ“Ｈ”、“Ｌ”となることで、ノードＮ１の電圧がセンスされラッチされる。これで、メモリセルのデータが“１”であるか“２”であるかがフリップ・フロップＦＦ２によってセンスされ、その情報はラッチされる。
【００５８】
図７は、フリップ・フロップＦＦ１、ＦＦ２がセンスし、ラッチする読み出しデータを示す図である。
【００５９】
この時のフリップ・フロップＦＦ１、ＦＦ２のデータは、図７のようになり、データ入出力線ＩＯＡ、ＩＯＢ、ＩＯＣ、ＩＯＤに読み出しデータが出力される。
【００６０】
チップ外部への出力データは、入出力バッファ５で、データ入力線ＩＯＡ、ＩＯＢ、ＩＯＣ、ＩＯＤに出力された信号をもとに変換したものもよい。
【００６１】
＜書き込み動作＞
書き込み動作前に、入力された２ビット分のデータは、データ入出力バッファ４で変換されて、データ回路６**に入力される。
【００６２】
図８は、データ回路６**に入力され、フリップ・フロップＦＦ１、ＦＦ２がラッチする書き込みデータを示す図である。４値データとデータ入出力線ＩＯＡ、ＩＯＢ、ＩＯＣ、ＩＯＤの関係は図８のとうりである。
【００６３】
変換された３値データは、カラム活性化信号ＣＥＮＢが“Ｈ”で、アドレス信号で指定されたカラム番地のデータ回路に転送される。
【００６４】
図９は、書き込み動作を示す動作波形図である。
【００６５】
時刻ｔ1wに、電圧ＶＡがビット線書き込み制御電圧１Ｖとなってビット線ＢＬａが１Ｖとされる。ｎチャネルＭＯＳトランジスタＱｎ３９のしきい値分の電圧降下分が問題になるときは、信号ＢＬＣＡを昇圧すればよい。続いて、信号ＰＲＥが“Ｌ”となってビット線がフローティングにされる。次に、時刻ｔ2wに信号ＲＶ２Ａが１.5V とされる。これによって、データ“２”が保持されているカラムではビット線制御電圧０Ｖがビット線に印加される。ｎチャネルＭＯＳトランジスタＱｎ３２のしきい値を１Ｖとすると、“０”または“１”書き込み時にはｎチャネルＭＯＳトランジスタＱｎ３２は“ＯＦＦ”、“２”書き込み時には“ＯＮ”となる。その後、時刻ｔ3wにＶＲＦＹＢＡが０Ｖになり、データ“０”が保持されているデータ回路からはビット線書き込み制御電圧ＶＣＣ（例えば５Ｖ）がビット線に出力される。
【００６６】
その結果、“０”書き込みするビット線はＶＣＣ、“１”書き込みするビット線は１Ｖ，“２”書き込みするビット線は０Ｖになる。
【００６７】
時刻ｔ1wに制御ゲート・選択ゲート駆動回路によって、選択されたブロックの選択ゲートＳＧ１Ａ、制御ゲートＣＧ１Ａ〜ＣＧ４ＡがＶＣＣとなる。選択ゲートＳＧ２Ａは０Ｖである。次に、選択された制御ゲートＣＧ２Ａが高電圧ＶＰＰ（例えば２０Ｖ）、非選択制御ゲートＣＧ１Ａ、ＣＧ３Ａ、ＣＧ４ＡがＶＭ（例えば１０Ｖ）となる。データ“２”が保持されているデータ回路に対応するメモリセルでは、０Ｖのチャネル電位と制御ゲートのＶＰＰの電位差によって、浮遊ゲートに電子が注入されしきい値が上昇する。データ“１”が保持されているデータ回路に対応するメモリセルでは、１Ｖのチャネル電位と制御ゲートのＶＰＰの電位差によって、浮遊ゲートに電子が注入されしきい値が上昇する。チャネル電位を1Vにしているのは、“２”データ書き込みより電子の注入量が少なくてよいからである。データ“０”が保持されているデータ回路に対応するメモリセルでは、チャネル電位と制御ゲートのＶＰＰの電位差が小さいため、実効的には浮遊ゲートに電子は注入されない。よって、メモリセルのしきい値は変動しない。書き込み動作中、信号ＳＡＮ１、ＳＡＮ２、ＶＲＦＹＢＢ、ＰＲＥＢ、ＢＬＣＢは“Ｈ”、信号ＳＡＰ１、ＳＡＰ２、ＲＶ１Ａ、ＲＶ１Ｂ、ＲＶ２Ｂ、ＥＣＨ１、ＥＣＨ２は“Ｌ”、電圧ＶＢは０Ｖである。
【００６８】
＜ベリファイ読み出し動作＞
図１０は、ベリファイ読み出し動作を示す動作波形図である。
【００６９】
まず、時刻ｔ1RV に、制御ゲート・選択ゲート駆動回路によって選択されたブロックの選択された制御ゲートＣＧ２Ａは２Ｖ、非選択制御ゲートＣＧ１Ａ、ＣＧ３Ａ、ＣＧ４Ａと選択ゲートＳＧ１Ａ、ＳＧ２Ａは６Ｖにされる。メモリセルのソース電位は６Ｖにされる。“０”書き込みの場合にはビット線ＢＬａは３．５Ｖ以上になる。“１”書き込み十分の場合にはビット線ＢＬａは２．５Ｖ以下に、“１”書き込み不十分の場合には１．５Ｖ以上になる。“２”書き込み十分の場合には０．５Ｖ以下に、“２”書き込み不十分の場合には０．５Ｖ以上になる。ダミービット線ＢＬｂはＶＢから２．５Ｖに充電される。ダミービット線ＢＬｂの電位を“１”読み出し時の３Ｖよりも０．５Ｖだけ小さくしているのは、メモリセルを十分に書き込むためである。またｎチャネルＭＯＳトランジスタＱｎ４０のしきい値分の電圧降下分が問題になるときは、信号ＢＬＣＡを昇圧すればよい。
【００７０】
時刻ｔ2RV にキャパシタＱｄ１、Ｑｄ２のノードＮ１、Ｎ２が１．５Ｖにされた後フローティングにされる。そして、時刻ｔ3RV にＶＲＦＹＢＢ１が“Ｈ”になる。この時、図７からわかるように、ノードＮ６が“Ｈ”なのは“２”書き込みの場合だけである。従って“２”書き込みするダミービット線ＢＬｂはＶref から０．５Ｖになる。“２”書き込みのダミービット線ＢＬｂの電位を“２”読み出し時の１Ｖよりも０．５Ｖだけ小さくしているのは、メモリセルを十分に書き込むためである。“０”または“１”書き込みの場合にはＮ６が“Ｌ”なのでｎチャネルMOS トランジスタＱｎ４はオフし、ダミービット線ＢＬｂは２．５Ｖを保つ。
【００７１】
時刻ｔ4RV に、ＢＬＣＡ、ＢＬＣＢがＶＣＣ（例えば５Ｖ）になり、ビット線ＢＬａ，ＢＬｂの電位がＮ１、Ｎ２に転送される。その後、再度、信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離される。
【００７２】
時刻ｔ5RV にＲＶ１Ａが１．５Ｖになる。これによって、データ“０”書き込みするカラムではＮ１が接地される。ｎチャネルＭＯＳトランジスタＱｎ２４のしきい値を１Ｖとすると、“１”または“２”書き込み時にはｎチャネルＭＯＳトランジスタＱｎ２４は“ＯＦＦ”、“０”書き込み時には“ＯＮ”となる。
【００７３】
信号ＳＡＮ１、ＳＡＰ１がそれぞれ“Ｌ”、“Ｈ”となってフリップ・フロップＦＦ１が非活性化され、信号ＥＣＨ１が“Ｈ”となってイコライズされる。この後、信号ＲＶ１Ａ、ＲＶ１Ｂが“Ｈ”となる。ｎチャネルＭＯＳトランジスタＱｎ２４、Ｑｎ２５のしきい値分の電圧降下分が問題になるときは、信号ＲＶ１Ａ，ＲＶ１Ｂを昇圧すればよい。時刻ｔ4Rに再度、信号ＳＡＮ１、ＳＡＰ１がそれぞれ“Ｈ”、“Ｌ”となることで、ノードＮ１、Ｎ２の電圧がセンスされラッチされる。
【００７４】
以上のようにして、“１”書き込みデータを保持しているデータ回路では、対応するメモリセルのデータが十分“１”書き込み状態となったか否かを検出する。メモリセルのデータが“１”であれば、フリップ・フロップＦＦ１でノードＮ１の電圧をセンスしラッチすることで書き込みデータは“１”に変更される。メモリセルのデータが“１”でなければ、フリップ・フロップＦＦ１でノードＮ１の電圧をセンスしラッチすることで書き込みデータは“１”に保持される。また、“２”書き込みデータを保持しているデータ回路では、対応するメモリセルのデータが十分“２”書き込み状態となったか否かを検出する。メモリセルのデータが“２”であれば、フリップ・フロップＦＦ１でノードＮ１の電圧をセンスしラッチすることで書き込みデータは“０”に変更される。メモリセルのデータが“２”でなければ、フリップ・フロップＦＦ１でノードＮ１の電圧をセンスしラッチすることで書き込みデータは“２”に保持される。“０”書き込みデータを保持しているデータ回路の書き込みデータは変更されない。
【００７５】
書き込みベリファイ中、信号ＶＲＦＹＢＢは“Ｈ”、電圧Ｖｓは０Ｖとする。
【００７６】
“１”書き込みまたは“２”書き込みする全ての選択されたメモリセルが所望のしきい値に達していれば、データ回路のノードＮ４はすべて“Ｌ”になる。つまり“１”書き込みまたは“２”書き込みする選択されたすべてのメモリセルが十分に書き込まれると、すべてのデータ回路６**-0、６**-1、…、６**-m-1、６**-mのノードＮ３が“Ｈ”、Ｎ４が“Ｌ”になる。これを検出すると、“２”書き込みまたは“３”書き込みする全ての選択されたメモリセルが所望のしきい値に達したか否かがわかる。“２”書き込みおよび“３”書き込み終了の検出は例えば、図５のように“２”、“３”書き込み終了一括検知トランジスタＱｎ５を用いればよい。ベリファイリード後、ＶＲＴを例えばＶＣＣにプリチャージする。“１”または“２”書き込みが不十分なメモリセルが１つでもあると、そのデータ回路のノードＮ４は“Ｈ”なのでｎチャネルMOS トランジスタＱｎ５はオンし、ＶＲＴは接地される。すべての“１”または“２”書き込みするメモリセルが十分に書き込まれると、データ回路６**-0、６**-1、…、６**-m-1、６**-mのノードＮ４が“Ｌ”になる。その結果、全てのデータ回路内のｎチャネルMOS トランジスタＱｎ５がオフになるのでＶＲＴはプリチャージ電位を保つ。
【００７７】
上記第１の実施の形態に係る多値記憶ＮＡＮＤ型ＥＥＰＲＯＭでは、データの書き込みを行う際に、少なくとも１つのビット線電圧制御回路によって、ビット線を所望のビット線書き込み制御電圧に充電する。このような装置であると、簡単な回路構成を持つ、ｎ（ｎ≧２）値書き込みデータに応じたビット線書き込み制御電圧を、ビット線に印加するビット線電圧制御回路を実現することができる。
【００７８】
よって、カラム系回路３の回路規模が、特にセンスアンプ回路、データラッチ回路、ベリファイ回路の数が減ずることによって小さくなり、高集積化に適した不揮発性半導体記憶装置を得ることができる。
【００７９】
＜実施の形態２＞
次に、この発明の第２の実施の形態に係る多値記憶ＮＡＮＤ型ＥＥＰＲＯＭを説明する。
【００８０】
第１の実施の形態に係るＥＥＰＲＯＭは、多値のデータの数を、３値とした例を説明したが、第２の実施の形態に係るＥＥＰＲＯＭ以降は、多値のデータの数を４値とした例を説明する。
【００８１】
なお、第２の実施の形態に係るＥＥＰＲＯＭは、図１、図２に示した構成と同様な構成を持つ。
【００８２】
図１１は、４値記憶のときのメモリセルトランジスタのしきい値分布を示す図である。
【００８３】
ＥＥＰＲＯＭを４値記憶式とするときには、１つのメモリセルトランジスタＭに、４つの書き込み状態を設ける。４つの書き込み状態はそれぞれ、メモリセルトランジスタＭのしきい値電圧により、互いに区別される。
【００８４】
図１１に示すように、電源電圧ＶＣＣが３ＶであるＥＥＰＲＯＭでは、データ“０”の状態は、データ消去後の状態と同じとし、例えば負のしきい値を持たせる。また、データ“１”の状態には、例えば０．５Ｖから０．８Ｖの間のしきい値を持たせる。データ“２”の状態には、例えば１．５Ｖから１．８Ｖの間のしきい値を持たせる。データ“３”の状態には、例えば２．５Ｖから２．８Ｖの間のしきい値を持たせる。
【００８５】
メモリセルトランジスタＭからデータを読み出すときには、制御ゲートＣＧに、３つの読み出し電圧ＶＣＧ２Ｒ、ＶＣＧ３Ｒ、ＶＣＧ１Ｒの順で印加する。
【００８６】
まず、制御ゲートＣＧに、読み出し電圧ＶＣＧ２Ｒを印加する。これにより、メモリセルトランジスタＭが「ＯＮ」するか「ＯＦＦ」するかで、記憶されているデータが「“０”、“１”」か、「“２”、“３”」かが検出される。続けて、読み出し電圧ＶＣＧ３Ｒを印加すると、記憶されているデータが「“２”」か、「“３”」かが検出され、さらに、読み出し電圧ＶＣＧ１Ｒを印加すると、データが「“０”」か、「“１”」かが検出される。読み出し電圧ＶＣＧ１Ｒ、ＶＣＧ２Ｒ、ＶＣＧ３Ｒの一つの例は、それぞれ０Ｖ、１Ｖ、２Ｖである。
【００８７】
また、図１１に示す電圧ＶＣＧ１Ｖ、ＶＣＧ２Ｖ、ＶＣＧ３Ｖは、ベリファイ読み出し電圧と呼ばれるもので、データが十分に書き込まれたか否かをチェックするとき（ベリファイ動作）に使用される読み出し電圧である。ベリファイ読み出し電圧は、データを書き込んだ後に制御ゲートＣＧに印加される。ベリファイ読み出し電圧が制御ゲートＣＧに印加されたとき、メモリセルトランジスタＭが「ＯＮ」するか「ＯＦＦ」するかで、メモリセルトランジスタＭのしきい値が、書き込まれたデータに応じた範囲までシフトされているか否かを知ることができる。これを利用して、十分な書き込みが行われたか否かをチェックする。ベリファイ読み出し電圧ＶＣＧ１Ｖ、ＶＣＧ２Ｖ、ＶＣＧ３Ｖの一つの例は、それぞれ０．５Ｖ、１．５Ｖ、２．５Ｖである。
【００８８】
図１２は、この発明の第２の実施の形態に係るＥＥＰＲＯＭが有するデータ回路の回路図である。図１２に示すデータ回路は、４値記憶を例に構成されている。
【００８９】
図１２に示すように、ｎチャネルＭＯＳトランジスタＱｎ２１、Ｑｎ２２、Ｑｎ２３とｐチャネルＭＯＳトランジスタＱｐ９、Ｑｐ１０、Ｑｐ１１により構成されるフリップ・フロップＦＦ１と、ｎチャネルＭＯＳトランジスタＱｎ２９、Ｑｎ３０、Ｑｎ３１とｐチャネルＭＯＳトランジスタＱｐ１６、Ｑｐ１７、Ｑｐ１８により構成されるＦＦ２とには、書き込み／読み出しデータがラッチされる。また、これらはセンスアンプとしても動作する。
【００９０】
フリップ・フロップＦＦ１、ＦＦ２は、「“０”書き込みをするか、“１”書き込みをするか、“２”書き込みをするか、“３”書き込みをするか」を書き込みデータ情報としてラッチし、メモリセルが「“０”の情報を保持しているか、“１”の情報を保持しているか、“２”の情報を保持しているか、“３”の情報を保持しているか」を読み出しデータ情報としてセンスしラッチする。
【００９１】
データ入出力線ＩＯＡ、ＩＯＢとフリップ・フロップＦＦ１は、ｎチャネルＭＯＳトランジスタＱｎ２８、Ｑｎ２７を介して接続される。データ入出力線ＩＯＣ、ＩＯＤとフリップ・フロップＦＦ２は、ｎチャネルＭＯＳトランジスタＱｎ３５、Ｑｎ３６を介して接続される。データ入出力線ＩＯＡ、ＩＯＢ、ＩＯＣ、ＩＯＤは、図１に示したデータ入出力バッファ５にも接続される。
【００９２】
ｎチャネルＭＯＳトランジスタＱｎ２７、Ｑｎ２８、Ｑｎ３５、Ｑｎ３６のゲートは、ＮＡＮＤ論理回路Ｇ２とインバータＩ４で構成されるカラムアドレスデコーダの出力に接続される。ｎチャネルＭＯＳトランジスタＱｎ２６、Ｑｎ３４は、それぞれフリップ・フロップＦＦ１、ＦＦ２を信号ＥＣＨ１、ＥＣＨ２が“Ｈ”となってイコライズする。ｎチャネルＭＯＳトランジスタＱｎ２４、Ｑｎ３２は、フリップ・フロップＦＦ１、ＦＦ２とＭＯＳキャパシタＱｄ１の接続を制御する。ｎチャネルＭＯＳトランジスタＱｎ２５、Ｑｎ３３は、フリップ・フロップＦＦ１、ＦＦ２とＭＯＳキャパシタＱｄ２の接続を制御する。
【００９３】
ｐチャネルＭＯＳトランジスタＱｐ１２、Ｑｐ１３で構成される回路は、活性化信号ＶＲＦＹＢＡによって、フリップ・フロップＦＦ１のデータに応じて、ＭＯＳキャパシタＱｄ１のゲート電圧を変更する。ｐチャネルＭＯＳトランジスタＱｐ１４、Ｑｐ１５で構成される回路は、活性化信号ＶＲＦＹＢＢによって、フリップ・フロップＦＦ１のデータに応じて、ＭＯＳキャパシタＱｄ２のゲート電圧を変更する。ｎチャネルＭＯＳトランジスタＱｎ１、Ｑｎ２で構成される回路は、活性化信号ＶＲＦＹＢＡ１によって、フリップ・フロップＦＦ２のデータに応じて、ＭＯＳキャパシタＱｄ１のゲート電圧を変更する。ｎチャネルＭＯＳトランジスタＱｎ３、Ｑｎ４で構成される回路は、活性化信号ＶＲＦＹＢＢ１によって、フリップ・フロップＦＦ２のデータに応じて、ＭＯＳキャパシタＱｄ２のゲート電圧を変更する。
【００９４】
ＭＯＳキャパシタＱｄ１、Ｑｄ２は、ディプリーション型ｎチャネルＭＯＳトランジスタで構成され、ビット線容量より十分小さくされる。ｎチャネルＭＯＳトランジスタＱｎ３７は、信号ＰＲＥＡによってＭＯＳキャパシタＱｄ１を電圧ＶＡに充電する。ｎチャネルＭＯＳトランジスタＱｎ３８は、信号ＰＲＥＢによってＭＯＳキャパシタＱｄ２を電圧ＶＢに充電する。ｎチャネルＭＯＳトランジスタＱｎ３９、Ｑｎ４０は、信号ＢＬＣＡ、ＢＬＣＢによって、データ回路３とビット線ＢＬａ、ＢＬｂの接続をそれぞれ制御する。ｎチャネルＭＯＳトランジスタＱｎ３７、Ｑｎ３８で構成される回路はビット線電圧制御回路を兼ねる。ｐチャネルＭＯＳトランジスタＱｐ１２、Ｑｐ１３で構成される回路、ｐチャネルＭＯＳトランジスタＱｐ１４、Ｑｐ１５で構成される回路、ｎチャネルMOS トランジスタＱｎ１，Ｑｎ２で構成される回路、およびｎチャネルMOS トランジスタＱｎ３，Ｑｎ４で構成される回路は、ビット線電圧制御回路でもある。また、フリップフロップＦＦ２とｎチャネルＭＯＳトランジスタＱｎ３２、Ｑｎ３３で構成される回路もビット線電圧制御回路を兼ねる。
【００９５】
次に、このように構成されたＥＥＰＲＯＭの動作を、動作波形図に従って説明する。以下では制御ゲートＣＧ２Ａが選択されている場合を示す。
【００９６】
＜読み出し動作＞
図１３は、読み出し動作を示す動作波形図である。
【００９７】
図１３に示すように、まず、時刻ｔ1Rに、電圧ＶＡ、ＶＢがそれぞれ１．８Ｖ、１．５Ｖとなって、ビット線ＢＬａ、ＢＬｂはそれぞれ１．８Ｖ、１．５Ｖになる。信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離され、ビット線ＢＬａ、ＢＬｂはフローティングとなる。信号ＰＲＥＡ、ＰＲＥＢが“Ｌ”となって、ＭＯＳキャパシタＱｄ１、Ｑｄ２のゲート電極であるノードＮ１、Ｎ２はフローティング状態になる。続いて、時刻ｔ2Rに制御ゲート・選択ゲート駆動回路によって選択されたブロックの選択された制御ゲートＣＧ２Ａは１Ｖ、非選択制御ゲートＣＧ１Ａ、ＣＧ３Ａ、ＣＧ４Ａと選択ゲートＳＧ１Ａ、ＳＧ２ＡはＶＣＣにされる。選択されたメモリセルのしきい値が１Ｖ以下なら、ビット線電圧は１．５Ｖより低くなる。選択されたメモリセルのしきい値が１Ｖ以上なら、ビット線電圧は１．８Ｖのままとなる。この後、時刻ｔ3Rに信号ＢＬＣＡ、ＢＬＣＢが“Ｈ”となりビット線のデータがＭＯＳキャパシタＱｄ１，Ｑｄ２に転送される。その後、再度、信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離される。信号ＳＡＮ１、ＳＡＰ１がそれぞれ“Ｌ”、“Ｈ”となってフリップ・フロップＦＦ１が非活性化され、信号ＥＣＨ１が“Ｈ”となってイコライズされる。この後、信号ＲＶ１Ａ、ＲＶ１Ｂが“Ｈ”となる。時刻ｔ4Rに再度、信号ＳＡＮ１、ＳＡＰ１がそれぞれ“Ｈ”、“Ｌ”となることで、ノードＮ１、Ｎ２の電圧がセンスされラッチされる。これで、「メモリセルのデータが“０”または“１”か、或いは“２”または“３”か」がフリップ・フロップＦＦ１によってセンスされ、その情報はラッチされる。
【００９８】
また、時刻 t3R の後、ＭＯＳキャパシタＱｄ１、Ｑｄ２をビット線ＢＬａ、ＢＬｂから切り離した状態で、選択された制御ゲートＣＧ２Ａを１Ｖから２Ｖにする。選択されたメモリセルのしきい値が２Ｖ以下なら、ビット線電圧は１．５Ｖより低くなる。選択されたメモリセルのしきい値が２Ｖ以上なら、ビット線電圧は１．８Ｖのままとなる。この後、制御ゲートＣＧ１Ａ〜ＣＧ４Ａ、選択ゲートＳＧ１Ａ、ＳＧ２Ａの全てを０Ｖにする。次に、時刻ｔ5Rに信号ＰＲＥＡ、ＰＲＥＢが“Ｈ”となって、ＭＯＳキャパシタＱｄ１、Ｑｄ２のゲート電極であるノードＮ１、Ｎ２はそれぞれ１．８Ｖ、１．５Ｖになる。信号ＰＲＥＡ、ＰＲＥＢが“Ｌ”となって、ＭＯＳキャパシタＱｄ１、Ｑｄ２のゲート電極であるノードＮ１、Ｎ２はフローティング状態になる。この後、時刻ｔ 6R に信号ＢＬＣＡ、ＢＬＣＢが“Ｈ”となりビット線のデータがＭＯＳキャパシタＱｄ１，Ｑｄ２に転送される。その後、再度、信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離される。信号ＳＡＮ２、ＳＡＰ２がそれぞれ“Ｌ”、“Ｈ”となってフリップ・フロップＦＦ２が非活性化され、信号ＥＣＨ２が“Ｈ”となってイコライズされる。この後、信号ＲＶ２Ａ、ＲＶ２Ｂが“Ｈ”となる。時刻ｔ7Rに再度、信号ＳＡＮ２、ＳＡＰ２がそれぞれ“Ｈ”、“Ｌ”となることで、ノードＮ１の電圧がセンスされラッチされる。これで、メモリセルのデータが“３”か否かがフリップ・フロップＦＦ２によってセンスされ、その情報はラッチされる。
【００９９】
図１４は、時刻ｔ7Rのときにフリップ・フロップＦＦ１、ＦＦ２がセンスし、ラッチしている読み出しデータを示す図である。
【０１００】
最後にメモリセルに書き込まれたデータが「“０”か否か」がセンスされる。まず時刻ｔ８Ｒに、ビット線ＢＬａ、ＢＬｂはそれぞれ１．８Ｖ、１．５Ｖに充電された後、フローティングになる。また、ＭＯＳキャパシタＱｄ１、Ｑｄ２のゲート電極であるノードＮ１、Ｎ２もフローティング状態になる。続いて、時刻ｔ９Ｒに制御ゲート・選択ゲート駆動回路によって選択されたブロックの選択された制御ゲートＣＧ２Ａは０Ｖを維持し、非選択制御ゲートＣＧ１Ａ、ＣＧ３Ａ、ＣＧ４Ａと選択ゲートＳＧ１Ａ、ＳＧ２ＡはＶＣＣにされる。選択されたメモリセルのしきい値が０Ｖ以下なら、ビット線電圧は１．５Ｖより低くなる。選択されたメモリセルのしきい値が０Ｖ以上なら、ビット線電圧は１．８Ｖのままとなる。この後、時刻ｔ１０Ｒに信号ＢＬＣＡ、ＢＬＣＢが“Ｈ”となりビット線のデータがＭＯＳキャパシタＱｄ１、Ｑｄ２に転送される。その後、再度、信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離される。ＭＯＳキャパシタのデータをセンスするに先立ち、時刻ｔ１１ＲにＶＲＦＹＢＡ１がＶＣＣになる。図１４からわかるように、ノードＮ５が“ｈｉｇｈ ｌｅｖｅｌ”なのは“３”データの場合のみである。従って“３”データの場合のみｎチャネルＭＯＳトランジスタＱｎ２がオンし、ノードＮ１は接地される。そして、信号ＳＡＮ２、ＳＡＰ２がそれぞれ“Ｌ”、“Ｈ”となってフリップ・フロップＦＦ２が非活性化され、信号ＥＣＨ２が“Ｈ”となってイコライズされる。この後、信号ＲＶ２Ａ、ＲＶ２Ｂが“Ｈ”となる。時刻ｔ１２Ｒに再度、信号ＳＡＮ２、ＳＡＰ２がそれぞれ“Ｈ”、“Ｌ”となることで、ノードＮ１の電圧がセンスされラッチされる。これで、「メモリセルのデータが“０”か否か」がフリップ・フロップＦＦ２によってセンスされ、その情報はラッチされる。
【０１０１】
図１５は、フリップ・フロップＦＦ１、ＦＦ２がセンスし、ラッチする読み出しデータを示す図である。
【０１０２】
以上の読み出し動作の結果、４値のデータが図１５のようにフリップフロップＦＦ１，ＦＦ２にラッチされる。
【０１０３】
図中の各データのしきい値分布は次のとうりである。
【０１０４】
データ“０”・・・しきい値：０Ｖ以下
データ“１”・・・しきい値0.5V以上0.8V以下
データ“２”・・・しきい値1.5V以上1.8V以下
データ“３”・・・しきい値2.5V以上2.8V以下
読み出し中、信号ＶＲＦＹＢＡ、ＶＲＦＹＢＢは“Ｈ”である。また、電圧Ｖｓ（Ｖsa、Ｖsb）は０Ｖとする。
【０１０５】
カラムアドレスデコーダに入力されるカラム活性化信号ＣＥＮＢが“Ｈ”となると、アドレス信号によって選択されたデータ回路に保持されているデータがデータ入出力線ＩＯＡ、ＩＯＢ、ＩＯＣ、ＩＯＤに出力され、データ入出力バッファ５を介してＥＥＰＲＯＭ外部へ出力される。
【０１０６】
メモリセルに記憶されているデータ、しきい値、データ入出力線ＩＯＡ、ＩＯＢ、ＩＯＣ、ＩＯＤに読み出し後に出力されるレベルの関係は、図１５のとうりである。
【０１０７】
チップ外部への出力データは、データ入出力バッファ５でデータ入力線ＩＯＡ、ＩＯＢ、ＩＯＣ、ＩＯＤに出力された信号をもとに変換したものもよい。
【０１０８】
＜書き込み動作＞
図１６は、書き込み動作の概略を示す概略図である。
【０１０９】
図１６に示すように、まず、書き込みデータがフリップフロップＦＦ１，ＦＦ２にロードされる。その後、プログラム第１サイクルで“２”データおよび“３”データがほぼ同時に書き込まれる。そして“２”データ、“３”データが十分書き込まれたかを調べるベリファイリード第１サイクルが行われ、書き込み不十分のメモリセルがある場合には、再書き込みが行われる。“２”書き込みおよび“３”書き込みするメモリセルがすべて十分に書き込まれると、次に“１”書き込みするメモリセルにほぼ同時に書き込みが行われる（プログラム第２サイクル）。そして“１”書き込みが十分に行われたかを調べるベリファイリード第２サイクルが行われる。“１”書き込み不十分のメモリセルには再書き込みが行われ、またすべてのメモリセルが十分に書き込まれると書き込みが終了する。
【０１１０】
以下、プログラム第１サイクル、ベリファイリード第１サイクル、プログラム第２サイクル、ベリファイリード第２サイクルの順に詳細に説明する。
【０１１１】
（１）プログラム第１サイクル
書き込み動作前に、入力された２ビット分のデータは、データ入出力バッファ４で変換されて、データ回路６**に入力される。
【０１１２】
図１７は、データ回路６**に入力され、フリップ・フロップＦＦ１、ＦＦ２がラッチする書き込みデータを示す図である。４値データとデータ入出力線ＩＯＡ、ＩＯＢ、ＩＯＣ、ＩＯＤの関係は図１７のとうりである。
【０１１３】
変換された４値データは、カラム活性化信号ＣＥＮＢが“Ｈ”で、アドレス信号で指定されたカラム番地のデータ回路に転送される。
【０１１４】
図１８は、書き込み動作（プログラム第１サイクル）を示す動作波形図である。
【０１１５】
時刻ｔ1wに、電圧ＶＡがビット線書き込み制御電圧１Ｖとなってビット線ＢＬａが１Ｖとされる。ｎチャネルＭＯＳトランジスタＱｎ３９のしきい値分の電圧降下分が問題になるときは、信号ＢＬＣＡを昇圧すればよい。続いて、信号ＰＲＥが“Ｌ”となってビット線がフローティングにされる。次に、時刻ｔ2wに信号ＲＶ２Ａが１.5V とされる。これによって、データ“１”または“３”が保持されているカラムではビット線制御電圧０Ｖがビット線に印加される。ｎチャネルＭＯＳトランジスタＱｎ３２のしきい値を１Ｖとすると、“０”または“２”書き込み時にはｎチャネルＭＯＳトランジスタＱｎ３２は“ＯＦＦ”、“１”または“３”書き込み時には“ＯＮ”となる。その後、時刻ｔ3wにＶＲＦＹＢＡが０Ｖになり、データ“０”またはデータ“１”が保持されているデータ回路からはビット線書き込み制御電圧ＶＣＣがビット線に出力される。
【０１１６】
その結果、“０”書き込みまたは“１”書き込みするビット線はＶＣＣ、“２”書き込みするビット線は１Ｖ，“３”書き込みするビット線は０Ｖになる。
【０１１７】
時刻ｔ1wに制御ゲート・選択ゲート駆動回路によって、選択されたブロックの選択ゲートＳＧ１Ａ、制御ゲートＣＧ１Ａ〜ＣＧ４ＡがＶＣＣとなる。選択ゲートＳＧ２Ａは０Ｖである。次に、選択された制御ゲートＣＧ２Ａが高電圧ＶＰＰ（例えば２０Ｖ）、非選択制御ゲートＣＧ１Ａ、ＣＧ３Ａ、ＣＧ４ＡがＶＭ（例えば１０Ｖ）となる。データ“３”が保持されているデータ回路に対応するメモリセルでは、０Ｖのチャネル電位と制御ゲートのＶＰＰの電位差によって、浮遊ゲートに電子が注入されしきい値が上昇する。データ“２”が保持されているデータ回路に対応するメモリセルでは、１Ｖのチャネル電位と制御ゲートのＶＰＰの電位差によって、浮遊ゲートに電子が注入されしきい値が上昇する。チャネル電位を1Vにしているのは、“３”データ書き込みより電子の注入量が少なくてよいからである。データ“０”またはデータ“１”が保持されているデータ回路に対応するメモリセルでは、チャネル電位と制御ゲートのＶＰＰの電位差が小さいため、実効的には浮遊ゲートに電子は注入されない。よって、メモリセルのしきい値は変動しない。書き込み動作中、信号ＳＡＮ１、ＳＡＮ２、ＶＲＦＹＢＢ、ＰＲＥＢ、ＢＬＣＢは“Ｈ”、信号ＳＡＰ１、ＳＡＰ２、ＲＶ１Ａ、ＲＶ１Ｂ、ＲＶ２Ｂ、ＥＣＨ１、ＥＣＨ２は“Ｌ”、電圧ＶＢは０Ｖである。
【０１１８】
（２）ベリファイ読み出し第１サイクル
書き込み動作後、“２”書き込みするメモリセルと“３”書き込みするメモリセルのしきい値を検出する（書き込みベリファイ）。もし、所望のしきい値に達していれば、データ回路のデータを“０”に変更する。もし、所望のしきい値に達していなければ、データ回路のデータを保持して再度書き込み動作を行う。書き込み第１サイクルと書き込みベリファイ第１サイクルは全ての“２”書き込みするメモリセルおよび“３”書き込みするメモリセルが所望のしきい値に達するまで繰り返される。
【０１１９】
図１９は、ベリファイ読み出し動作（ベリファイ読み出し第１サイクル）を示す動作波形図である。
【０１２０】
まず、時刻ｔ1vに、電圧ＶＡ、ＶＢがそれぞれ１．８Ｖ、１．５Ｖとなって、ビット線ＢＬａ、ＢＬｂはそれぞれ１．８Ｖ、１．５Ｖになる。信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離され、ビット線ＢＬａ、ＢＬｂはフローティングとなる。信号ＰＲＥＡ、ＰＲＥＢが“Ｌ”となって、ＭＯＳキャパシタＱｄ１、Ｑｄ２のゲート電極であるノードＮ１、Ｎ２はフローティング状態になる。続いて時刻ｔ2vに、制御ゲート・選択ゲート駆動回路によって選択されたブロックの選択された制御ゲートＣＧ２Ａは１．５Ｖ、非選択制御ゲートＣＧ１Ａ、ＣＧ３Ａ、ＣＧ４Ａと選択ゲートＳＧ１Ａ、ＳＧ２ＡはＶＣＣにされる。選択されたメモリセルのしきい値が１．５Ｖ以下なら、ビット線電圧は１．５Ｖより低くなる。選択されたメモリセルのしきい値が１．５Ｖ以上なら、ビット線電圧は１．８Ｖのままとなる。時刻ｔ3vに、信号ＢＬＣＡ、ＢＬＣＢが“Ｈ”とされ、ビット線の電位がＮ１、Ｎ２に転送される。その後、信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離される。この後時刻ｔ4vに、信号ＲＶ２Ａが例えばＶＣＣ以下の１．５Ｖとされる。ｎチャネルＭＯＳトランジスタＱｎ３２のしきい値が１Ｖの場合、“３”書き込みデータが保持されているデータ回路ではｎチャネルＭＯＳトランジスタＱｎ３２は“ＯＮ”で、ノードＮ１は０Ｖとなる。“２”書き込みデータが保持されているデータ回路で、メモリセルが十分に“２”書き込みされている場合にはｎチャネルＭＯＳトランジスタＱｎ３２は“ＯＦＦ”で、ノードＮ１は１．５Ｖ以上に保たれる。“２”書き込み不十分の場合には、ノードＮ１は１．５Ｖ以下である。時刻ｔ5vに信号ＶＲＦＹＢＡが“Ｌ”となると、“０”または“１”書き込みデータが保持されているデータ回路では、ｐチャネルＭＯＳトランジスタＱｐ１３が“ＯＮ”であり、ノードＮ１はＶＣＣとなる。信号ＳＡＮ１、ＳＡＰ１がそれぞれ“Ｌ”、“Ｈ”となってフリップ・フロップＦＦ１が非活性化され、信号ＥＣＨ１が“Ｈ”となってイコライズされる。この後、信号ＲＶ１Ａ、ＲＶ１Ｂが“Ｈ”となる。再度、信号ＳＡＮ１、ＳＡＰ１がそれぞれ“Ｈ”、“Ｌ”となることで、時刻ｔ6vにノードＮ１の電圧がセンスされラッチされる。これで、“２”書き込みデータを保持しているデータ回路のみ、対応するメモリセルのデータが十分“２”書き込み状態となったか否かを検出する。メモリセルのデータが“２”であれば、フリップ・フロップＦＦ１でノードＮ１の電圧をセンスしラッチすることで書き込みデータは“０”に変更される。メモリセルのデータが“２”でなければ、フリップ・フロップＦＦ１でノードＮ１の電圧をセンスしラッチすることで書き込みデータは“２”に保持される。“０”または“１”または“３”書き込みデータを保持しているデータ回路の書き込みデータは変更されない。
【０１２１】
また、時刻 t3V の後、ＭＯＳキャパシタＱｄ１、Ｑｄ２をビット線ＢＬａ、ＢＬｂから切り離した状態で、選択された制御ゲートＣＧ２Ａを１．５Ｖから２．５Ｖにする。選択されたメモリセルのしきい値が２．５Ｖ以下なら、ビット線電圧は１．５Ｖより低くなる。選択されたメモリセルのしきい値が２．５Ｖ以上なら、ビット線電圧は１．８Ｖのままとなる。この後時刻ｔ7vに、信号ＢＬＣＡ、ＢＬＣＢが“Ｈ”とされ、ビット線の電位がＮ１、Ｎ２に転送される。再度、信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離される。この後、信号ＶＲＦＹＢＣが“Ｌ”となると、“０”または“１”書き込みデータが保持されているデータ回路、および“２”書き込みが十分に行われたデータ回路では、ｐチャネルＭＯＳトランジスタＱｐ１２Ｃが“ＯＮ”であり、ノードＮ１はＶＣＣとなる。信号ＳＡＮ１、ＳＡＰ１がそれぞれ“Ｌ”、“Ｈ”となってフリップ・フロップＦＦ１が非活性化され、信号ＥＣＨ１が“Ｈ”となってイコライズされる。この後、信号ＲＶ１Ａ、ＲＶ１Ｂが“Ｈ”となる。その後時刻ｔ8vに、信号ＳＡＮ１、ＳＡＰ１がそれぞれ“Ｈ”、“Ｌ”となることで、ノードＮ１の電圧がセンスされラッチされる。
【０１２２】
この後、図１９に示されるように、書き込みデータの変換が更に行われる。時刻ｔ9vに、信号ＢＬＣＡ、ＢＬＣＢが“Ｈ”とされ、ビット線の電位がＮ１、Ｎ２に転送される。再度、信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離される。この後時刻ｔ10v に、信号ＶＲＦＹＢＡ１が“Ｈ”となると、“０”または“２”書き込みデータが保持されているデータ回路では、ｎチャネルＭＯＳトランジスタＱn2が“ＯＮ”であり、ノードＮ１はＶＣＣとなる。信号ＳＡＮ２、ＳＡＰ２がそれぞれ“Ｌ”、“Ｈ”となってフリップ・フロップＦＦ２が非活性化され、信号ＥＣＨ２が“Ｈ”となってイコライズされる。この後、信号ＲＶ２Ａ、ＲＶ２Ｂが“Ｈ”となる。その後時刻ｔ11v に、信号ＳＡＮ２、ＳＡＰ２がそれぞれ“Ｈ”、“Ｌ”となることで、ノードＮ１の電圧がセンスされラッチされる。
【０１２３】
上記第２の実施の形態では、時刻ｔ10v にＶＲＦＹＢＡ１をＶＣＣにすることにより、“０”書き込みおよび“２”書き込みする場合のMOS キャパシタＱｄ１のノードＮ１を、ノードＮ２の電位（１．５Ｖ）よりも高くなるように充電している。ｔ10v にＲＶ２Ｂを例えば１．５Ｖにしても良い。この場合、“０”書き込みまたは“２”書き込みの場合には、ノードＮ６が０ＶなのでｎチャネルMOS トランジスタＱｎ３３がオンしＮ２は０Ｖになる。一方、“１”または“３”書き込みの場合には、ノードＮ６がＶＣＣ、Ｎ２が１．５ＶなのでｎチャネルMOS トランジスタＱｎ３３はオフし、Ｎ２は１．５Ｖを保たれる。時刻ｔ10v にＶＲＦＹＢＡ１をＶＣＣにして行う、“０”書き込みおよび“２”書き込みする場合のＮ１への充電はＮ２の電位（０Ｖ）よりも大きければよいので、Ｎ１の充電は例えば０．５Ｖ程度の低い電圧でよい。
【０１２４】
以上のようにして、“３”書き込みデータを保持しているデータ回路のみ、対応するメモリセルのデータが十分“３”書き込み状態となったか否かを検出する。メモリセルのデータが“３”であれば、フリップ・フロップＦＦ１、ＦＦ２でノードＮ１の電圧をセンスしラッチすることで書き込みデータは“０”に変更される。メモリセルのデータが“３”でなければ、フリップ・フロップＦＦ１、ＦＦ２でノードＮ１の電圧をセンスしラッチすることで書き込みデータは“３”に保持される。“０”または“１”または“２”書き込みデータを保持しているデータ回路の書き込みデータは変更されない。
【０１２５】
書き込みベリファイ中、信号ＶＲＦＹＢＢは“Ｈ”、電圧Ｖｓは０Ｖとする。
【０１２６】
図２０は、“２”または“３”書き込みが充分に行われた後、フリップ・フロップＦＦ１、ＦＦ２が、ラッチしているデータを示す図である。
【０１２７】
“２”書き込みまたは“３”書き込みする全ての選択されたメモリセルが所望のしきい値に達していれば、データ回路のデータは図２０のようになる。つまり“２”書き込みまたは“３”書き込みする選択されたすべてのメモリセルが十分に書き込まれると、すべてのデータ回路６**-0、６**-1、…、６**-m-1、６**-mのノードＮ３が“Ｈ”、Ｎ４が“Ｌ”になる。これを検出すると、“２”書き込みまたは“３”書き込みする全ての選択されたメモリセルが所望のしきい値に達したか否かがわかる。
【０１２８】
図２１は、書き込み終了一括検知トランジスタを有したデータ回路の回路図である。
【０１２９】
“２”書き込みおよび“３”書き込み終了の検出は、例えば図２１に示されるような“２”、“３”書き込み終了一括検知トランジスタＱｎ５を用いればよい。ＶＲＴは、ベリファイリード第１サイクル後、例えばＶＣＣにプリチャージされる。“２”または“３”書き込みが不十分なメモリセルが１つでもあると、そのデータ回路のノードＮ４は“Ｈ”なのでｎチャネルMOS トランジスタＱｎ５はオンし、ＶＲＴは接地される。すべての“２”または“３”書き込みするメモリセルが十分に書き込まれると、データ回路６**-0、、６**-1、…、６**-m-1、６**-mのノードＮ４が“Ｌ”になる。その結果、全てのデータ回路内のｎチャネルMOS トランジスタＱｎ５がオフし、ＶＲＴはプリチャージ電位を保つ。
【０１３０】
（３）プログラム第２サイクル
“２”および“３”書き込みがすべて終了した後は、“１”書き込み（プログラム第２サイクル）が行われる。“１”書き込み時のフリップフロップのノード電位は図２０である。つまり“１”書き込みの場合には、ノードＮ５が“Ｌ”になりビット線に書き込み電位が印加され、“１”書き込み以外ではノードＮ５が“Ｈ”になり、ビット線に書き込み非選択電位が印加される。
【０１３１】
図２２は、書き込み動作（プログラム第２サイクル）を示す動作波形図である。
【０１３２】
時刻ｔ1pに、電圧ＶＲＦＹＢＡ１が“Ｈ”になり、“０”または“２”または“３”書き込みするビット線ＢＬａが書き込み非選択電圧ＶＣＣに充電される。ｎチャネルＭＯＳトランジスタＱｎ３９のしきい値分の電圧降下分が問題になるときは、信号ＢＬＣＡを昇圧すればよい。続いて、信号ＲＶ２ＡがＶＣＣとされる。これによって 、データ“０”または“２”または“３”が保持されているデータ回路からは書き込み非選択電圧ＶＣＣがビット線ＢＬａに印加される。データ“１”が保持されているデータ回路からはビット線ＢＬａに書き込みビット線電位０Ｖが印加される。
【０１３３】
制御ゲート・選択ゲート駆動回路によって、選択されたブロックの選択ゲートＳＧ１Ａ、制御ゲートＣＧ１Ａ〜ＣＧ４ＡがＶＣＣとなる。選択ゲートＳＧ２Ａは０Ｖである。次に、時刻ｔ2pに選択された制御ゲートＣＧ２Ａが高電圧ＶＰＰ（例えば２０Ｖ）、非選択制御ゲートＣＧ１Ａ、ＣＧ３Ａ、ＣＧ４ＡがＶＭ（例えば１０Ｖ）となる。データ“１”が保持されているデータ回路に対応するメモリセルでは、０Ｖのチャネル電位と制御ゲートのＶＰＰの電位差によって、浮遊ゲートに電子が注入されしきい値が上昇する。データ“０”または“２”または“３”が保持されているデータ回路に対応するメモリセルでは、チャネル電位と制御ゲートのＶＰＰの電位差が小さいため、実効的には浮遊ゲートに電子は注入されない。よって、メモリセルのしきい値は変動しない。書き込み動作中、信号ＳＡＮ１、ＳＡＮ２、ＶＲＦＹＢＢ、ＰＲＥＢ、ＢＬＣＢは“Ｈ”、信号ＳＡＰ１、ＳＡＰ２、ＲＶ１Ａ、ＲＶ１Ｂ、ＥＣＨ１、ＥＣＨ２は“Ｌ”、電圧ＶＢは０Ｖである。
【０１３４】
（４）ベリファイ読み出し第２サイクル
書き込み第２サイクル終了後、“１”書き込みするメモリセルのしきい値を検出する（書き込みベリファイ第２サイクル）。もし、所望のしきい値に達していれば、データ回路のデータを“０”に変更する。もし、所望のしきい値に達していなければ、データ回路のデータを保持して再度書き込み動作を行う。書き込み動作と書き込みベリファイは全ての“１”書き込みするメモリセルが所望のしきい値に達するまで繰り返される。
【０１３５】
図２３は、ベリファイ読み出し動作（ベリファイ読み出し第２サイクル）を示す動作波形図である。
【０１３６】
まず時刻、ｔ1yに、電圧ＶＡ、ＶＢがそれぞれ１．８Ｖ、１．５Ｖとなって、ビット線ＢＬａ、ＢＬｂはそれぞれ１．８Ｖ、１．５Ｖになる。信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離され、ビット線ＢＬａ、ＢＬｂはフローティングとなる。信号ＰＲＥＡ、ＰＲＥＢが“Ｌ”となって、ＭＯＳキャパシタＱｄ１、Ｑｄ２のゲート電極であるノードＮ１、Ｎ２はフローティング状態になる。続いて時刻ｔ2yに、制御ゲート・選択ゲート駆動回路によって選択されたブロックの選択された制御ゲートＣＧ２Ａは０．５Ｖ、非選択制御ゲートＣＧ１Ａ、ＣＧ３Ａ、ＣＧ４Ａと選択ゲートＳＧ１Ａ、ＳＧ２ＡはＶＣＣにされる。選択されたメモリセルのしきい値が０．５Ｖ以下なら、ビット線電圧は１．５Ｖより低くなる。選択されたメモリセルのしきい値が０．５Ｖ以上なら、ビット線電圧は１．８Ｖのままとなる。時刻ｔ3yに、信号ＢＬＣＡ、ＢＬＣＢが“Ｈ”とされ、ビット線の電位がＮ１、Ｎ２に転送される。その後、信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離される。この後時刻ｔ4yに信号ＶＲＦＹＢＡ１が“Ｈ”となると、“０”または“２”または“３”書き込みデータが保持されているデータ回路では、ｎチャネルＭＯＳトランジスタＱn2が“ＯＮ”であり、ノードＮ１はＶＣＣとなる。
【０１３７】
信号ＳＡＮ２、ＳＡＰ２がそれぞれ“Ｌ”、“Ｈ”となってフリップ・フロップＦＦ２が非活性化され、信号ＥＣＨ２が“Ｈ”となってイコライズされる。この後、信号ＲＶ２Ａ、ＲＶ２Ｂが“Ｈ”となる。再度、信号ＳＡＮ２、ＳＡＰ２がそれぞれ“Ｈ”、“Ｌ”となることで、時刻ｔ5yにノードＮ１の電圧がセンスされラッチされる。これで、“１”書き込みデータを保持しているデータ回路のみ、対応するメモリセルのデータが十分“１”書き込み状態となったか否かを検出する。メモリセルのデータが“１”であれば、フリップ・フロップＦＦ２でノードＮ１の電圧をセンスしラッチすることで書き込みデータは“０”に変更される。メモリセルのデータが“１”でなければ、フリップ・フロップＦＦ１でノードＮ２の電圧をセンスしラッチすることで書き込みデータは“１”に保持される。“０”または“２”または“３”書き込みデータを保持しているデータ回路の書き込みデータは変更されない。
【０１３８】
図２４は、“１”書き込みが充分に行われた後、フリップ・フロップＦＦ１、ＦＦ２が、ラッチしているデータを示す図である。
【０１３９】
“１”書き込みする全ての選択されたメモリセルが所望のしきい値に達していれば、データ回路のデータは図２４のようになる。つまり“１”書き込みするすべてのメモリセルが十分に書き込まれると、すべてのデータ回路６**-0、６**-1、…、６**-m-1、６**-mのノードＮ５が“Ｈ”、Ｎ６が“Ｌ”になる。これを検出すると、全ての選択されたメモリセルが所望のしきい値に達したか否かがわかる。
【０１４０】
プログラムサイクル２の書き込み終了の検出は、例えば図２１に示されるような書き込み終了一括検知トランジスタＱｎ６を用いればよい。ＶＲＥＤは、ベリファイリード第２サイクル後、例えばＶＣＣにプリチャージされる。“１”書き込みが不十分なメモリセルが１つでもあると、そのデータ回路のノードＮ６は“Ｈ”なのでｎチャネルMOS トランジスタＱｎ６はオンし、ＶＲＥＤは接地される。すべてのメモリセルが十分に書き込まれると、データ回路６**-0、６**-1、…、６**-m-1、６**-mのノードＮ６が“Ｌ”になる。その結果、全てのデータ回路内のｎチャネルMOS トランジスタＱｎ６がオフし、ＶＲＥＤはプリチャージ電位を保つ。
【０１４１】
以上、第２の実施の形態に係るＥＥＰＲＯＭを説明したが、ベリファイ読み出し、書き込み、通常の読み出し等は、他の動作が可能である。
【０１４２】
図２５は、他のベリファイ読み出し動作（ベリファイ読み出し第１サイクル）を示す動作波形図である。
【０１４３】
例えばベリファイ読み出し第１サイクルは、図２５の動作波形図のように動作させても良い。
【０１４４】
図２５に示すベリファイ読み出し第１サイクルでは、時刻ｔ7vまでの動作は、図１９に示すベリファイ読み出し第１サイクルと同様であり、時刻ｔ7v以降の動作が異なっている。
【０１４５】
時刻ｔ7vに信号ＢＬＣＡ、ＢＬＣＢが“Ｈ”とされ、ビット線の電位がＮ１、Ｎ２に転送される。メモリセルのしきい値が２．５Ｖ以上である場合にはビット線ＢＬａは１．５Ｖ以上、２．５Ｖ以下である場合にはビット線ＢＬｂは１．５Ｖ以下である。その後、信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離される。この後、時刻ｔ8zに信号ＶＲＦＹＢＡ１が“Ｈ”となると、“０”または“２”書き込みデータが保持されているデータ回路では、ｎチャネルＭＯＳトランジスタＱn2が“ＯＮ”であり、ノードＮ１は１．５Ｖ以上となる。信号ＳＡＮ２、ＳＡＰ２がそれぞれ“Ｌ”、“Ｈ”となってフリップ・フロップＦＦ２が非活性化され、信号ＥＣＨ２が“Ｈ”となってイコライズされる。この後、信号ＲＶ２Ａ、ＲＶ２Ｂが“Ｈ”となる。その後時刻ｔ9zに、信号ＳＡＮ２、ＳＡＰ２がそれぞれ“Ｈ”、“Ｌ”となることで、ノードＮ１の電圧がセンスされラッチされる。
【０１４６】
この後、図２５に示されるように、書き込みデータの変換が更に行われる。時刻ｔ10z に、信号ＢＬＣＡ、ＢＬＣＢが“Ｈ”とされ、ビット線の電位がＮ１、Ｎ２に転送される。再度、信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離される。この後時刻ｔ11z に、信号ＶＲＦＹＢＡが“Ｌ”となると、“０”または“１”書き込みデータが保持されているデータ回路、および“２”書き込みが十分におこなわれたデータ回路では、ｐチャネルＭＯＳトランジスタＱp13 が“ＯＮ”であり、ノードＮ１はＶＣＣとなる。信号ＳＡＮ１、ＳＡＰ１がそれぞれ“Ｌ”、“Ｈ”となってフリップ・フロップＦＦ１が非活性化され、信号ＥＣＨ１が“Ｈ”となってイコライズされる。この後、信号ＲＶ１Ａ、ＲＶ１Ｂが“Ｈ”となる。その後、時刻ｔ12z に、信号ＳＡＮ１、ＳＡＰ１がそれぞれ“Ｈ”、“Ｌ”となることで、ノードＮ１の電圧がセンスされラッチされる。
【０１４７】
以上のように、“３”書き込みデータを保持しているデータ回路のみ、対応するメモリセルのデータが十分“３”書き込み状態となったか否かを検出できる。メモリセルのデータが“３”であれば、フリップ・フロップＦＦ１、ＦＦ２でノードＮ１の電圧をセンスしラッチすることで書き込みデータは“０”に変更される。メモリセルのデータが“３”でなければ、フリップ・フロップＦＦ１、ＦＦ２でノードＮ１の電圧をセンスしラッチすることで書き込みデータは“３”に保持される。“０”または“１”または“２”書き込みデータを保持しているデータ回路の書き込みデータは変更されない。“２”書き込みまたは“３”書き込みする全ての選択されたメモリセルが所望のしきい値に達していれば、データ回路のデータは図２０のようになる。つまり、“２”書き込みまたは“３”書き込みする選択されたすべてのメモリセルが十分に書き込まれると、すべてのデータ回路６**-0、６**-1、…、６**-m-1、６**-mのノードＮ３が“Ｈ”、Ｎ４が“Ｌ”になる。これを検出することにより、“２”書き込みまたは“３”書き込みする全ての選択されたメモリセルが所望のしきい値に達したか否かがわかる。
【０１４８】
また、データ回路の回路構成も、図１２、図２１に示す回路構成に限られるものではなく、他の回路構成であっても良い。
【０１４９】
図２６および図２７はそれぞれ、データ回路の他の回路図である。
【０１５０】
図２６に示すデータ回路の、ＶＲＦＹＢＡ１、ＶＲＦＹＢＢ１の動作タイミングは、図１２、図２１のデータ回路と同様の動作タイミングを用いた場合（動作波形図；図１３、図１８、図１９、図２２、図２３、図２５）、ＶＣＣを０Ｖ，０ＶをＶＣＣにすればよい。なお、ＶＲＦＹＢＡ，ＶＲＦＹＢＢの動作タイミングは、図１２、図２１のデータ回路を用いた場合と同様である。
【０１５１】
また、図２７に示すデータ回路の、ＶＲＦＹＢＡ，ＶＲＦＹＢＢの動作タイミングは、図１２、図２１のデータ回路と同様な動作タイミングを用いた場合（動作波形図；図１３、図１８、図１９、図２２、図２３、図２５）、ＶＣＣを０Ｖ，０ＶをＶＣＣにすればよい。なお、ＶＲＦＹＢＡ１，ＶＲＦＹＢＢ１の動作タイミングは、図１２、図２１のデータ回路を用いた場合と同様である。
【０１５２】
上記第２の実施の形態では、まず“２”、“３”データを同時に書いてから、次に“１”データの書き込みを行ったが、書き込む順番は大いに任意性を有する。例えば“１”、“２”を書き込んでから、次に“３”を書き込んでも良いし、“１”、“３”を書き込んでから“２”を書き込んでも良い。
【０１５３】
＜実施の形態３＞
次に、この発明の第３の実施の形態に係る多値記憶ＮＡＮＤ型ＥＥＰＲＯＭを説明する。
【０１５４】
上記第２の実施の形態では、まず、“２”状態および“３”状態をほぼ同時に書き込んでから、“１”状態を書き込むものを例示したが、この第３の実施の形態では、“１”状態、“２”状態、および“３”状態をほぼ同時に書き込むものである。
【０１５５】
なお、第３の実施の形態に係るＥＥＰＲＯＭは、第２の実施の形態に係るＥＥＰＲＯＭと同様に、図１、図２に示した構成と同様な構成を持つ。
【０１５６】
図２８は、この発明の第３の実施の形態に係るＥＥＰＲＯＭが有するデータ回路の回路図である。図２８に示すデータ回路は、４値記憶を例に構成されている。
【０１５７】
図２８に示すように、メモリセルＭ１〜Ｍ４が直列に接続され、ＮＡＮＤ型セルを構成している。その両端は、選択トランジスタＳ１、Ｓ２を介して、それぞれビット線ＢＬ、ソース線Ｖｓに接続される。制御ゲートＣＧを共有するメモリセルＭ群は、“ページ”と呼ばれる単位を形成し、同時にデータ書き込み・読み出しされる。また、４本の制御ゲートＣＧ１〜ＣＧ４に繋がるメモリセル群でブロックを形成する。“ページ”、“ブロック”は制御ゲート・選択ゲート駆動回路によって選択される。各ビット線ＢＬ0 〜ＢＬm には、データ回路６**-0、６**-1、…、６**-m-1、６**-mが接続され、対応するメモリセルへの書き込みデータを一時的に記憶したりする。
【０１５８】
メモリセルの書き込み状態としきい値との関係は、第１の実施の形態と同様であり、例えば図１１に示すとおりである。
【０１５９】
図２８に示すように、ｎチャネルＭＯＳトランジスタＱｎ２１、Ｑｎ２２、Ｑｎ２３とｐチャネルＭＯＳトランジスタＱｐ９、Ｑｐ１０、Ｑｐ１１により構成されるフリップ・フロップＦＦ１と、ｎチャネルＭＯＳトランジスタＱｎ２９、Ｑｎ３０、Ｑｎ３１とｐチャネルＭＯＳトランジスタＱｐ１６、Ｑｐ１７、Ｑｐ１８により構成されるＦＦ２とには、書き込み／読み出しデータがラッチされる。また、これらはセンスアンプとしても動作する。
【０１６０】
フリップ・フロップＦＦ１、ＦＦ２は、「“０”書き込みをするか、“１”書き込みをするか、“２”書き込みをするか、“３”書き込みをするか」を書き込みデータ情報としてラッチし、メモリセルが「“０”の情報を保持しているか、“１”の情報を保持しているか、“２”の情報を保持しているか、“３”の情報を保持しているか」を読み出しデータ情報としてセンスしラッチする。
【０１６１】
データ入出力線ＩＯＡ、ＩＯＢとフリップ・フロップＦＦ１は、ｎチャネルＭＯＳトランジスタＱｎ２８、Ｑｎ２７を介して接続される。データ入出力線ＩＯＣ、ＩＯＤとフリップ・フロップＦＦ２は、ｎチャネルＭＯＳトランジスタＱｎ３５、Ｑｎ３６を介して接続される。データ入出力線ＩＯＡ、ＩＯＢ、ＩＯＣ、ＩＯＤは、図１中のデータ入出力バッファ４にも接続される。
【０１６２】
ｎチャネルＭＯＳトランジスタＱｎ２７、Ｑｎ２８、Ｑｎ３５、Ｑｎ３６のゲートは、ＮＡＮＤ論理回路Ｇ２とインバータＩ４で構成されるカラムアドレスデコーダの出力に接続される。ｎチャネルＭＯＳトランジスタＱｎ２６、Ｑｎ３４は、それぞれフリップ・フロップＦＦ１、ＦＦ２を信号ＥＣＨ１、ＥＣＨ２が“Ｈ”となってイコライズする。ｎチャネルＭＯＳトランジスタＱｎ２４、Ｑｎ３２は、フリップ・フロップＦＦ１、ＦＦ２とＭＯＳキャパシタＱｄ１の接続を制御する。ｎチャネルＭＯＳトランジスタＱｎ２５、Ｑｎ３３は、フリップ・フロップＦＦ１、ＦＦ２とＭＯＳキャパシタＱｄ２の接続を制御する。
【０１６３】
ｐチャネルＭＯＳトランジスタＱｐ１２Ｃ、Ｑｐ１３Ｃで構成される回路は、活性化信号ＶＲＦＹＢＡＣによって、フリップ・フロップＦＦ１のデータに応じて、ＭＯＳキャパシタＱｄ１のゲート電圧を変更する。ｐチャネルＭＯＳトランジスタＱｐ１４Ｃ、Ｑｐ１５Ｃで構成される回路は、活性化信号ＶＲＦＹＢＢＣによって、フリップ・フロップＦＦ１のデータに応じて、ＭＯＳキャパシタＱｄ２のゲート電圧を変更する。ｐチャネルＭＯＳトランジスタＱｐ１２Ｃ、Ｑｐ１９Ｃ、Ｑｐ２０Ｃで構成される回路は、活性化信号ＶＲＦＹＢＡ２Ｃによって、フリップ・フロップＦＦ１およびＦＦ２のデータに応じて、ＭＯＳキャパシタＱｄ１のゲート電圧を変更する。ｐチャネルＭＯＳトランジスタＱｐ１４Ｃ、Ｑｐ２１Ｃ、Ｑｐ２２Ｃで構成される回路は、活性化信号ＶＲＦＹＢＢ２Ｃによって、フリップ・フロップＦＦ１およびＦＦ２のデータに応じて、ＭＯＳキャパシタＱｄ２のゲート電圧を変更する。ｎチャネルＭＯＳトランジスタＱｎ１Ｃ、Ｑｎ２Ｃで構成される回路は、活性化信号ＶＲＦＹＢＡ１Ｃによって、フリップ・フロップＦＦ２のデータに応じて、ＭＯＳキャパシタＱｄ１のゲート電圧を変更する。ｎチャネルＭＯＳトランジスタＱｎ３Ｃ、Ｑｎ４Ｃで構成される回路は、活性化信号ＶＲＦＹＢＢ１Ｃによって、フリップ・フロップＦＦ２のデータに応じて、ＭＯＳキャパシタＱｄ２のゲート電圧を変更する。
【０１６４】
ＭＯＳキャパシタＱｄ１、Ｑｄ２は、ディプリーション型ｎチャネルＭＯＳトランジスタで構成され、ビット線容量より十分小さくされる。ｎチャネルＭＯＳトランジスタＱｎ３７は、信号ＰＲＥＡによってＭＯＳキャパシタＱｄ１を電圧ＶＡに充電する。ｎチャネルＭＯＳトランジスタＱｎ３８は、信号ＰＲＥＢによってＭＯＳキャパシタＱｄ２を電圧ＶＢに充電する。ｎチャネルＭＯＳトランジスタＱｎ３９、Ｑｎ４０は、信号ＢＬＣＡ、ＢＬＣＢによって、データ回路３とビット線ＢＬａ、ＢＬｂの接続をそれぞれ制御する。ｎチャネルＭＯＳトランジスタＱｎ３７、Ｑｎ３８で構成される回路はビット線電圧制御回路を兼ねる。
【０１６５】
次に、このように構成されたＥＥＰＲＯＭの動作を、動作波形図に従って説明する。以下では制御ゲートＣＧ２Ａが選択されている場合を示す。
【０１６６】
＜読み出し動作＞
図２９は、読み出し動作を示す動作波形図である。
【０１６７】
図２９に示すように、まず、電圧ＶＡ、ＶＢがそれぞれ１．８Ｖ、１．５Ｖとなって、ビット線ＢＬａ、ＢＬｂはそれぞれ１．８Ｖ、１．５Ｖになる。時刻ｔ1RCに信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離され、ビット線ＢＬａ、ＢＬｂはフローティングとなる。信号ＰＲＥＡ、ＰＲＥＢが“Ｌ”となって、ＭＯＳキャパシタＱｄ１、Ｑｄ２のゲート電極であるノードＮ１、Ｎ２はフローティング状態になる。続いて、時刻ｔ2RCに制御ゲート・選択ゲート駆動回路によって選択されたブロックの選択された制御ゲートＣＧ２Ａは０Ｖ、非選択制御ゲートＣＧ１Ａ、ＣＧ３Ａ、ＣＧ４Ａと選択ゲートＳＧ１Ａ、ＳＧ２ＡはＶＣＣにされる。選択されたメモリセルのしきい値が０Ｖ以下なら、ビット線電圧は１．５Ｖより低くなる。選択されたメモリセルのしきい値が０Ｖ以上なら、ビット線電圧は１．８Ｖのままとなる。この後、時刻ｔ3RCに信号ＢＬＣＡ、ＢＬＣＢが“Ｈ”となり、ビット線のデータがＭＯＳキャパシタＱｄ１，Ｑｄ２に転送される。その後、再度、信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離される。信号ＳＡＮ１、ＳＡＰ１がそれぞれ“Ｌ”、“Ｈ”となってフリップ・フロップＦＦ１が非活性化され、信号ＥＣＨ１が“Ｈ”となってイコライズされる。この後、信号ＲＶ１Ａ、ＲＶ１Ｂが“Ｈ”となる。時刻ｔ4RCに再度、信号ＳＡＮ１、ＳＡＰ１がそれぞれ“Ｈ”、“Ｌ”となることで、ノードＮ１の電圧がセンスされラッチされる。これで、「メモリセルのデータが“０”か、或いは“１”または“２”または“３”か」がフリップ・フロップＦＦ１によってセンスされ、その情報はラッチされる。
【０１６８】
また、時刻 t3RC の後、ＭＯＳキャパシタＱｄ１、Ｑｄ２をビット線ＢＬａ、ＢＬｂから切り離した状態で、選択された制御ゲートＣＧ２Ａを０Ｖから１Ｖにする。選択されたメモリセルのしきい値が１Ｖ以下なら、ビット線電圧は１．５Ｖより低くなる。選択されたメモリセルのしきい値が１Ｖ以上なら、ビット線電圧は１．８Ｖのままとなる。次に、時刻ｔ5RCに信号ＰＲＥＡ、ＰＲＥＢが“Ｈ”となって、ＭＯＳキャパシタＱｄ１、Ｑｄ２のゲート電極であるノードＮ１、Ｎ２はそれぞれ１．８Ｖ、１．５Ｖになる。信号ＰＲＥＡ、ＰＲＥＢが“Ｌ”となって、ＭＯＳキャパシタＱｄ１、Ｑｄ２のゲート電極であるノードＮ１、Ｎ２はフローティング状態になる。この後、時刻ｔ6RCに信号ＢＬＣＡ、ＢＬＣＢが“Ｈ”とされる。再度、信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離される。信号ＳＡＮ２、ＳＡＰ２がそれぞれ“Ｌ”、“Ｈ”となってフリップ・フロップＦＦ２が非活性化され、信号ＥＣＨ２が“Ｈ”となってイコライズされる。この後、信号ＲＶ２Ａ、ＲＶ２Ｂが“Ｈ”となる。時刻ｔ7RC に再度、信号ＳＡＮ２、ＳＡＰ２がそれぞれ“Ｈ”、“Ｌ”となることで、ノードＮ１の電圧がセンスされラッチされる。これで、「メモリセルのデータが“０”または“１”か、或いは“２”または“３”か」がフリップ・フロップＦＦ２によってセンスされ、その情報はラッチされる。
【０１６９】
図３０は、時刻ｔ7RC のときにフリップ・フロップＦＦ１、ＦＦ２がセンスし、ラッチしている読み出しデータを示す図である。この時のフリップフロップＦＦ１、ＦＦ２のノードＮ３Ｃ、Ｎ５Ｃの電位は図３０のようになる。
【０１７０】
最後にメモリセルに書き込まれたデータが「“２”または“３”か」がセンスされる。時刻 t6RC の後、ＭＯＳキャパシタＱｄ１、Ｑｄ２をビット線ＢＬａ、ＢＬｂから切り離した状態で、選択された制御ゲートＣＧ２Ａを１Ｖから２Ｖにする。選択されたメモリセルのしきい値が２Ｖ以下なら、ビット線電圧は１．５Ｖより低くなる。選択されたメモリセルのしきい値が２Ｖ以上なら、ビット線電圧は１．８Ｖのままとなる。この後、制御ゲートＣＧ１Ａ〜ＣＧ４Ａ、選択ゲートＳＧ１Ａ、ＳＧ２Ａの全てを０Ｖにする。次に、時刻ｔ8RC に信号ＰＲＥＡ、ＰＲＥＢが“Ｈ”となって、ＭＯＳキャパシタＱｄ１、Ｑｄ２のゲート電極であるノードＮ１、Ｎ２はそれぞれ１．８Ｖ、１．５Ｖになる。信号ＰＲＥＡ、ＰＲＥＢが“Ｌ”となって、ＭＯＳキャパシタＱｄ１、Ｑｄ２のゲート電極であるノードＮ１、Ｎ２はフローティング状態になる。この後、時刻ｔ10RCに信号ＢＬＣＡ、ＢＬＣＢが“Ｈ”とされる。その後、再度、信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離される。MOS キャパシタのデータをセンスするに先立ち、時刻ｔ11RCにＶＲＦＹＢＡ２Ｃが０Ｖになる。図２２からわかるように、ノードＮ５Ｃが“Low level ”およびノードＮ３Ｃが“Highlevel”（つまりノードＮ４Ｃが“Low level ”）になるのは“１”データの場合のみである。従って“１”データの場合のみｐチャネルMOS トランジスタＱｐ１２Ｃ，Ｑｐ１９Ｃ，Ｑｐ２０Ｃがオンし、ノードＮ１がＶＣＣになる。その後、信号ＳＡＮ１、ＳＡＰ１がそれぞれ“Ｌ”、“Ｈ”となってフリップ・フロップＦＦ１が非活性化され、信号ＥＣＨ１が“Ｈ”となってイコライズされる。この後、信号ＲＶ１Ａ、ＲＶ１Ｂが“Ｈ”となる。時刻ｔ12RCに再度、信号ＳＡＮ１、ＳＡＰ１がそれぞれ“Ｈ”、“Ｌ”となることで、ノードＮ１の電圧がセンスされラッチされる。これで、「メモリセルのデータが“２”か“３”か」がフリップ・フロップＦＦ１によってセンスされ、その情報はラッチされる。
【０１７１】
図３１は、フリップ・フロップＦＦ１、ＦＦ２がセンスし、ラッチする読み出しデータを示す図である。
【０１７２】
以上の読み出し動作の結果、４値のデータが、図３１のようにフリップフロップＦＦ１，ＦＦ２にラッチされる。図中の各データのしきい値分布は次のとうりである。
【０１７３】
データ“０”・・・しきい値：０Ｖ以下
データ“１”・・・しきい値0.5V以上0.8V以下
データ“２”・・・しきい値1.5V以上1.8V以下
データ“３”・・・しきい値2.5V以上2.8V以下
読み出し中、信号ＶＲＦＹＢＡＣ、ＶＲＦＹＢＢＣは“Ｈ”、信号ＶＲＦＹＢＡ１Ｃ，ＶＲＦＹＢＢ１Ｃは“Ｌ”である。また、電圧Ｖｓは０Ｖとする。
【０１７４】
カラムアドレスデコーダに入力されるカラム活性化信号ＣＥＮＢが“Ｈ”となると、アドレス信号によって選択されたデータ回路に保持されているデータがデータ入出力線ＩＯＡ、ＩＯＢ、ＩＯＣ、ＩＯＤに出力され、データ入出力バッファ４を介してＥＥＰＲＯＭ外部へ出力される。
【０１７５】
メモリセルに記憶されているデータ、しきい値、データ入出力線ＩＯＡ、ＩＯＢ、ＩＯＣ、ＩＯＤに読み出し後に出力されるレベルの関係は図３１のとうりである。
【０１７６】
チップ外部への出力データは、データ入出力バッファ５でデータ入力線ＩＯＡ、ＩＯＢ、ＩＯＣ、ＩＯＤに出力された信号をもとに変換したものもよい。
【０１７７】
＜書き込み動作＞
まず、書き込みデータがフリップフロップＦＦ１，ＦＦ２にロードされる。その後、“１”データ、“２”データおよび“３”データがほぼ同時に書き込まれる。そして“１”データ、“２”データ、“３”データが十分書き込まれたかを調べるベリファイリードが行われ、書き込み不十分のメモリセルがある場合には、再書き込みが行われる。すべてのメモリセルが十分に書き込まれることを、書き込み終了検知回路が検知することにより書き込みが終了する。
【０１７８】
以下では、まず、プログラムについて説明し、次にベリファイリードについて説明する。
【０１７９】
（１）プログラム
書き込み動作前に、入力された２ビット分のデータは、データ入出力バッファ５で変換されて、データ回路６**に入力される。
【０１８０】
図３２は、データ回路６**に入力され、フリップ・フロップＦＦ１、ＦＦ２がラッチする書き込みデータを示す図である。４値データとデータ入出力線ＩＯＡ、ＩＯＢ、ＩＯＣ、ＩＯＤの関係は図３２のとうりである。
【０１８１】
変換された４値データは、カラム活性化信号ＣＥＮＢが“Ｈ”で、アドレス信号で指定されたカラム番地のデータ回路に転送される。
【０１８２】
図３３は、書き込み動作を示す動作波形図である。
【０１８３】
まず、時刻ｔ1sに、電圧ＶＡがビット線書き込み制御電圧１Ｖとなってビット線ＢＬａが１Ｖとされる。ｎチャネルＭＯＳトランジスタＱｎ３９のしきい値分の電圧降下分が問題になるときは、信号ＢＬＣＡを昇圧すればよい。続いて、信号ＰＲＥが“Ｌ”となってビット線がフローティングにされる。次に、時刻ｔ2sに信号ＲＶ２Ａが１.5V とされる。これによって、データ“１”または“３”が保持されているからはビット線制御電圧０Ｖがビット線に印加される。ｎチャネルＭＯＳトランジスタＱｎ３２のしきい値を１Ｖとすると、“０”または“２”書き込み時にはｎチャネルＭＯＳトランジスタＱｎ３２は“ＯＦＦ”、“１”または“３”書き込み時には“ＯＮ”となる。その後、時刻ｔ3sにＶＲＦＹＢＡＣが０Ｖになり、データ“０”またはデータ“１”が保持されているデータ回路からはビット線書き込み制御電圧ＶＣＣがビット線に出力される。
【０１８４】
そして、時刻ｔ4sにＶＲＦＹＢＡ２Ｃが０Ｖになり、データ“１”が保持されているデータ回路からはＶ１を介してビット線“１”書き込み電位２Ｖがビット線に出力される。
【０１８５】
その結果、“０”書き込みするビット線はＶＣＣ、“１”書き込みするビット線は２Ｖ，“２”書き込みするビット線は１Ｖ，“３”書き込みするビット線は０Ｖになる。
【０１８６】
時刻ｔ1sに制御ゲート・選択ゲート駆動回路によって、選択されたブロックの選択ゲートＳＧ１Ａ、制御ゲートＣＧ１Ａ〜ＣＧ４ＡがＶＣＣとなる。選択ゲートＳＧ２Ａは０Ｖである。次に、選択された制御ゲートＣＧ２Ａが高電圧ＶＰＰ（例えば２０Ｖ）、非選択制御ゲートＣＧ１Ａ、ＣＧ３Ａ、ＣＧ４ＡがＶＭ（例えば１０Ｖ）となる。データ“３”が保持されているデータ回路に対応するメモリセルでは、０Ｖのチャネル電位と制御ゲートのＶＰＰの電位差によって、浮遊ゲートに電子が注入されしきい値が上昇する。データ“２”が保持されているデータ回路に対応するメモリセルでは、１Ｖのチャネル電位と制御ゲートのＶＰＰの電位差によって、浮遊ゲートに電子が注入されしきい値が上昇する。データ“１”が保持されているデータ回路に対応するメモリセルでは、２Ｖのチャネル電位と制御ゲートのＶＰＰの電位差によって、浮遊ゲートに電子が注入されしきい値が上昇する。“２”書き込みの場合のチャネル電位を1V、“１”書き込みの場合のチャネル電位を2Vにしているのは、電子の注入量を“３”データ書き込みの場合、“２”書き込みの場合、“１”書き込みの場合の順番で少なくするためある。データ“０”が保持されているデータ回路に対応するメモリセルでは、チャネル電位と制御ゲートのＶＰＰの電位差が小さいため、実効的には浮遊ゲートに電子は注入されない。よって、メモリセルのしきい値は変動しない。書き込み動作中、信号ＳＡＮ１、ＳＡＮ２、ＰＲＥＢ、ＢＬＣＢは“Ｈ”、信号ＳＡＰ１、ＳＡＰ２、ＶＲＦＹＢＡ１Ｃ、ＲＶ１Ａ、ＲＶ１Ｂ、ＲＶ２Ｂ、ＥＣＨ１、ＥＣＨ２は“Ｌ”、電圧ＶＢは０Ｖである。
【０１８７】
（２）ベリファイ読み出し
書き込み動作後、書き込みが充分に行われたかを検出する（書き込みベリファイ）。もし、所望のしきい値に達していれば、データ回路のデータを“０”に変更する。もし、所望のしきい値に達していなければ、データ回路のデータを保持して再度書き込み動作を行う。書き込み動作と書き込みベリファイは全ての“１”書き込みするメモリセル、“２”書き込みするメモリセルおよび“３”書き込みするメモリセルが所望のしきい値に達するまで繰り返される。
【０１８８】
図３４および図３５はそれぞれ、ベリファイ読み出し動作を示す動作波形図である。
【０１８９】
以下、図３４および図３５を参照し、書き込みベリファイ動作を説明する。
【０１９０】
はじめに、“１”書き込みするメモリセルが所定のしきい値に達しているかを検出する。
【０１９１】
まず、図３４に示すように、時刻ｔ1ycに、電圧ＶＡ、ＶＢがそれぞれ１．８Ｖ、１．５Ｖとなって、ビット線ＢＬａ、ＢＬｂはそれぞれ１．８Ｖ、１．５Ｖになる。信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離され、ビット線ＢＬａ、ＢＬｂはフローティングとなる。信号ＰＲＥＡ、ＰＲＥＢが“Ｌ”となって、ＭＯＳキャパシタＱｄ１、Ｑｄ２のゲート電極であるノードＮ１、Ｎ２はフローティング状態になる。続いて時刻ｔ2ycに、制御ゲート・選択ゲート駆動回路によって選択されたブロックの選択された制御ゲートＣＧ２Ａは０．５Ｖ、非選択制御ゲートＣＧ１Ａ、ＣＧ３Ａ、ＣＧ４Ａと選択ゲートＳＧ１Ａ、ＳＧ２ＡはＶＣＣにされる。選択されたメモリセルのしきい値が０．５Ｖ以下なら、ビット線電圧は１．５Ｖより低くなる。選択されたメモリセルのしきい値が０．５Ｖ以上なら、ビット線電圧は１．８Ｖのままとなる。時刻ｔ3ycに、信号ＢＬＣＡ、ＢＬＣＢが“Ｈ”とされ、ビット線の電位がＮ１、Ｎ２に転送される。その後、信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離される。この後時刻ｔ4ycにＲＶ１Ａが１．５Ｖになり、“２”書き込みの場合および“３”書き込みの場合には、ノードＮ１が０Ｖに放電される。時刻ｔ5ycに信号ＶＲＦＹＢＡ１Ｃが“Ｈ”となると、“０”または“２”書き込みデータが保持されているデータ回路では、ｎチャネルＭＯＳトランジスタＱｎ２が“ＯＮ”であり、ノードＮ１はＶＣＣとなる。その結果、ノードＮ１は“０”書き込みまたは“２”書き込みの場合にはＶＣＣ、“３”書き込みの場合には０Ｖになる。
【０１９２】
信号ＳＡＮ２、ＳＡＰ２がそれぞれ“Ｌ”、“Ｈ”となってフリップ・フロップＦＦ２が非活性化され、信号ＥＣＨ２が“Ｈ”となってイコライズされる。この後、信号ＲＶ２Ａ、ＲＶ２Ｂが“Ｈ”となる。再度、信号ＳＡＮ２、ＳＡＰ２がそれぞれ“Ｈ”、“Ｌ”となることで、時刻ｔ6yc にノードＮ１の電圧がセンスされラッチされる。これで、“１”書き込みデータを保持しているデータ回路のみ、対応するメモリセルのデータが十分“１”書き込み状態となったか否かを検出する。メモリセルのデータが“１”であれば、フリップ・フロップＦＦ２でノードＮ１の電圧をセンスしラッチすることで書き込みデータは“０”に変更される。メモリセルのデータが“１”でなければ、フリップ・フロップＦＦ１でノードＮ２の電圧をセンスしラッチすることで書き込みデータは“１”に保持される。“０”または“２”または“３”書き込みデータを保持しているデータ回路の書き込みデータは変更されない。
【０１９３】
また、時刻 t3yc の後、ＭＯＳキャパシタＱｄ１、Ｑｄ２をビット線ＢＬａ、ＢＬｂから切り離した状態で、選択された制御ゲートＣＧ２Ａを０．５Ｖから１．５Ｖにする。選択されたメモリセルのしきい値が１．５Ｖ以下なら、ビット線電圧は１．５Ｖより低くなる。選択されたメモリセルのしきい値が１．５Ｖ以上なら、ビット線電圧は１．８Ｖのままとなる。次に、時刻ｔ7ycにＰＲＥＡ、ＰＲＥＢがＶＣＣになりノードＮ１、Ｎ２が１．８Ｖ、１．５Ｖになった後、フローティングになる。この後、図３５に示すように、時刻ｔ8ycに、信号ＢＬＣＡ、ＢＬＣＢが“Ｈ”とされ、ビット線の電位がＮ１、Ｎ２に転送される。その後、信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離される。この後、時刻ｔ9ycに、信号ＲＶ２Ａが例えばＶＣＣ以下の１．５Ｖとされる。ｎチャネルＭＯＳトランジスタＱｎ３２のしきい値が１Ｖの場合、“３”書き込みデータが保持されているデータ回路ではｎチャネルＭＯＳトランジスタＱｎ３２は“ＯＮ”で、ノードＮ１は０Ｖとなる。“２”書き込みデータが保持されているデータ回路で、メモリセルが十分に“２”書き込みされている場合にはｎチャネルＭＯＳトランジスタＱｎ３２は“ＯＦＦ”で、ノードＮ１は１．５Ｖ以上に保たれる。“２”書き込み不十分の場合には、ノードＮ１は１．５Ｖ以下である。時刻ｔ10ycに信号ＶＲＦＹＢＡＣが“Ｌ”となると、“０”または“１”書き込みデータが保持されているデータ回路では、ｐチャネルＭＯＳトランジスタＱｐ１３が“ＯＮ”であり、ノードＮ１はＶＣＣとなる。
【０１９４】
信号ＳＡＮ１、ＳＡＰ１がそれぞれ“Ｌ”、“Ｈ”となってフリップ・フロップＦＦ１が非活性化され、信号ＥＣＨ１が“Ｈ”となってイコライズされる。この後、信号ＲＶ１Ａ、ＲＶ１Ｂが“Ｈ”となる。再度、信号ＳＡＮ１、ＳＡＰ１がそれぞれ“Ｈ”、“Ｌ”となることで、時刻ｔ11ycにノードＮ１の電圧がセンスされラッチされる。これで、“２”書き込みデータを保持しているデータ回路のみ、対応するメモリセルのデータが十分“２”書き込み状態となったか否かを検出する。メモリセルのデータが“２”であれば、フリップ・フロップＦＦ１でノードＮ１の電圧をセンスしラッチすることで書き込みデータは“０”に変更される。メモリセルのデータが“２”でなければ、フリップ・フロップＦＦ１でノードＮ１の電圧をセンスしラッチすることで書き込みデータは“２”に保持される。“０”または“１”または“３”書き込みデータを保持しているデータ回路の書き込みデータは変更されない。
【０１９５】
また、時刻 t8yc の後、ＭＯＳキャパシタＱｄ１、Ｑｄ２をビット線ＢＬａ、ＢＬｂから切り離した状態で、選択された制御ゲートＣＧ２Ａを１．５Ｖから２．５Ｖにする。選択されたメモリセルのしきい値が２．５Ｖ以下なら、ビット線電圧は１．５Ｖより低くなる。選択されたメモリセルのしきい値が２．５Ｖ以上なら、ビット線電圧は１．８Ｖのままとなる。次に、時刻ｔ12ycに、信号ＢＬＣＡ、ＢＬＣＢが“Ｈ”とされ、ビット線の電位がＮ１、Ｎ２に転送される。再度、信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離される。この後時刻ｔ13ycに、信号ＶＲＦＹＢＡＣが“Ｌ”となると、“０”または“１”書き込みデータが保持されているデータ回路および、“２”書き込みが十分に行われたデータ回路では、ｐチャネルＭＯＳトランジスタＱp13cが“ＯＮ”であり、ノードＮ１はＶＣＣとなる。信号ＳＡＮ１、ＳＡＰ１がそれぞれ“Ｌ”、“Ｈ”となってフリップ・フロップＦＦ１が非活性化され、信号ＥＣＨ１が“Ｈ”となってイコライズされる。この後、信号ＲＶ１Ａ、ＲＶ１Ｂが“Ｈ”となる。その後時刻ｔ14ycに、信号ＳＡＮ１、ＳＡＰ１がそれぞれ“Ｈ”、“Ｌ”となることで、ノードＮ１の電圧がセンスされラッチされる。
【０１９６】
この後、図３５に示すように、書き込みデータの変換が更に行われる。時刻ｔ15ycに、信号ＢＬＣＡ、ＢＬＣＢが“Ｈ”とされ、ビット線の電位がＮ１、Ｎ２に転送される。再度、信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離される。この後時刻ｔ16ycに、信号ＶＲＦＹＢＡ１Ｃが“Ｈ”となると、“０”または“２”書き込みデータが保持されているデータ回路および“１”書き込み十分のデータ回路では、ｎチャネルＭＯＳトランジスタＱn2C が“ＯＮ”であり、ノードＮ１はＶＣＣとなる。信号ＳＡＮ２、ＳＡＰ２がそれぞれ“Ｌ”、“Ｈ”となってフリップ・フロップＦＦ２が非活性化され、信号ＥＣＨ２が“Ｈ”となってイコライズされる。この後、信号ＲＶ２Ａ、ＲＶ２Ｂが“Ｈ”となる。その後時刻ｔ17ycに、信号ＳＡＮ２、ＳＡＰ２がそれぞれ“Ｈ”、“Ｌ”となることで、ノードＮ１の電圧がセンスされラッチされる。
【０１９７】
上記実施の形態では時刻ｔ16ycにＶＲＦＹＢＡ１ＣをＶＣＣにすることにより、“０”書き込みおよび“２”書き込みする場合のMOS キャパシタＱｄ１のノードＮ１を、ノードＮ２の電位（１．５Ｖ）よりも高くなるように充電している。ｔ16ycにＲＶ２Ｂを例えば１．５Ｖにしても良い。この場合、“０”書き込みまたは“２”書き込みの場合には、ノードＮ６Ｃが０ＶなのでｎチャネルMOS トランジスタＱｎ３３がオンしＮ２は０Ｖになる。一方、“１”または“３”書き込みの場合には、ノードＮ６ＣがＶＣＣ、Ｎ２が１．５ＶなのでｎチャネルMOS トランジスタＱｎ３３はオフし、Ｎ２は１．５Ｖを保たれる。時刻ｔ16ycにＶＲＦＹＢＡ１ＣをＶＣＣにして行う、“０”書き込みおよび“２”書き込みする場合のＮ１への充電はＮ２の電位（０Ｖ）よりも大きければよいので、Ｎ１の充電は例えば０．５Ｖ程度の低い電圧でよい。
【０１９８】
以上のようにして、“３”書き込みデータを保持しているデータ回路のみ、対応するメモリセルのデータが十分“３”書き込み状態となったか否かを検出する。メモリセルのデータが“３”であれば、フリップ・フロップＦＦ１、ＦＦ２でノードＮ１の電圧をセンスしラッチすることで書き込みデータは“０”に変更される。メモリセルのデータが“３”でなければ、フリップ・フロップＦＦ１、ＦＦ２でノードＮ１の電圧をセンスしラッチすることで書き込みデータは“３”に保持される。“０”または“１”または“２”書き込みデータを保持しているデータ回路の書き込みデータは変更されない。
【０１９９】
書き込みベリファイ中、信号ＶＲＦＹＢＢＣは“Ｈ”、信号ＶＲＦＹＢＢ１Ｃは“Ｌ”、電圧Ｖｓは０Ｖとする。
【０２００】
全ての選択されたメモリセルが所望のしきい値に達していれば、データ回路のデータは“０”データになる。つまり書き込みが終了すると、ノードＮ４Ｃ、Ｎ６Ｃが“Ｌ”になる。これを検出することにより、全ての選択されたメモリセルが所望のしきい値に達したか否かがわかる。
【０２０１】
図２８は、書き込み終了一括検知トランジスタを有したデータ回路の回路図である。
【０２０２】
書き込み終了の検出は例えば、図２８に示すように書き込み終了一括検知トランジスタＱｎ５Ｃ、およびＱｎ６Ｃを用いればよい。ベリファイ読み出し後、まず、ＶＲＴＣを、例えばＶＣＣにプリチャージする。書き込みが不十分なメモリセルが１つでもあると、そのデータ回路のノードＮ４ＣまたはＮ６Ｃの少なくとも一方は“Ｈ”なのでｎチャネルMOS トランジスタＱｎ５ＣとＱｎ６Ｃの少なくとも１つはオンし、ＶＲＴＣはプリチャージ電位から低下する。すべてのメモリセルが十分に書き込まれると、データ回路６**-0、、６**-1、…、６**-m-1のノードＮ４Ｃ、Ｎ６Ｃが“Ｌ”になる。その結果、全てのデータ回路内のｎチャネルMOS トランジスタＱｎ５ＣおよびＱｎ６ＣがオフになるのでＶＲＴＣはプリチャージ電位を保つ。
【０２０３】
以上、第３の実施の形態に係るＥＥＰＲＯＭを説明したが、ベリファイ読み出し、書き込み、通常の読み出し等は、他の動作が可能である。
【０２０４】
図３６は、他のベリファイ読み出し動作を示す動作波形図である。
【０２０５】
例えばベリファイ読み出しは、図３６の動作波形図のように動作させても良い。
【０２０６】
図３６に示すベリファイ読み出しでは、時刻ｔ12ycまでの動作は、図３５に示すベリファイ読み出しと同様であり、時刻ｔ12yc以降の動作が異なっている。
【０２０７】
時刻ｔ12ycに信号ＢＬＣＡ、ＢＬＣＢが“Ｈ”とされ、ビット線の電位がＮ１、Ｎ２に転送される。メモリセルのしきい値が２．５Ｖ以上である場合にはビット線ＢＬａは１．５Ｖ以上、２．５Ｖ以下である場合にはビット線ＢＬｂは１．５Ｖ以下である。その後、信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離される。この後、時刻ｔ13zcに信号ＶＲＦＹＢＡ１Ｃが“Ｈ”となると、“０”または“２”書き込みデータが保持されているデータ回路及び“１”書き込み十分のデータ回路では、ｎチャネルＭＯＳトランジスタＱn2が“ＯＮ”であり、ノードＮ１は１．５Ｖ以上となる。信号ＳＡＮ２、ＳＡＰ２がそれぞれ“Ｌ”、“Ｈ”となってフリップ・フロップＦＦ２が非活性化され、信号ＥＣＨ２が“Ｈ”となってイコライズされる。この後、信号ＲＶ２Ａ、ＲＶ２Ｂが“Ｈ”となる。その後時刻ｔ14zcに、信号ＳＡＮ２、ＳＡＰ２がそれぞれ“Ｈ”、“Ｌ”となることで、ノードＮ１の電圧がセンスされラッチされる。
【０２０８】
この後、図３６に示されるように、書き込みデータの変換が更に行われる。時刻ｔ15zcに、信号ＢＬＣＡ、ＢＬＣＢが“Ｈ”とされ、ビット線の電位がＮ１、Ｎ２に転送される。再度、信号ＢＬＣＡ、ＢＬＣＢが“Ｌ”となって、ビット線ＢＬａとＭＯＳキャパシタＱｄ１、ビット線ＢＬｂとＭＯＳキャパシタＱｄ２は切り離される。この後時刻ｔ16zcに、信号ＶＲＦＹＢＡＣが“Ｌ”となると、“０”または“１”書き込みデータが保持されているデータ回路、および“２”書き込みが十分におこなわれたデータ回路では、ｐチャネルＭＯＳトランジスタＱp13 が“ＯＮ”であり、ノードＮ１はＶＣＣとなる。信号ＳＡＮ１、ＳＡＰ１がそれぞれ“Ｌ”、“Ｈ”となってフリップ・フロップＦＦ１が非活性化され、信号ＥＣＨ１が“Ｈ”となってイコライズされる。この後、信号ＲＶ１Ａ、ＲＶ１Ｂが“Ｈ”となる。その後、時刻ｔ17zcに、信号ＳＡＮ１、ＳＡＰ１がそれぞれ“Ｈ”、“Ｌ”となることで、ノードＮ１の電圧がセンスされラッチされる。 また、データ回路の回路構成も、図２０に示す回路構成に限られるものではなく、他の回路構成であっても良い。
【０２０９】
図３７、図３８、図３９および図４０はそれぞれ、データ回路の他の回路図である。
【０２１０】
図３７に示すデータ回路の、ＶＲＦＹＢＡ１Ｃ、ＶＲＦＹＢＢ１Ｃの動作タイミングは、図２８のデータ回路と同様の動作タイミングを用いた場合（動作波形図；図２９、図３３、図３４、図３５、図３６）、ＶＣＣを０Ｖ，０ＶをＶＣＣにすればよい。なお、ＶＲＦＹＢＡＣ，ＶＲＦＹＢＢＣ、ＶＲＦＹＢＡ２Ｃ，ＶＲＦＹＢＢ２Ｃのタイミングは、図２８のデータ回路を用いた場合と同様である。
【０２１１】
また、図３８に示すデータ回路の、ＶＲＦＹＢＡＣ，ＶＲＦＹＢＢＣ、ＶＲＦＹＢＡ２Ｃ，ＶＲＦＹＢＢ２Ｃの動作タイミングは、図２８のデータ回路を用いた場合（動作波形図；図２９、図３３、図３４、図３５、図３６）、ＶＣＣを０Ｖ，０ＶをＶＣＣにすればよい。なお、ＶＲＦＹＢＡ１Ｃ，ＶＲＦＹＢＢ１Ｃの動作タイミングは、図２８のデータ回路を用いた場合と同様である。
【０２１２】
また、図３９に示すデータ回路の、ＶＲＦＹＢＡＣ、ＶＲＦＹＢＢＣの動作タイミングは、図２８のデータ回路を用いた場合（動作波形図；図２９、図３３、図３４、図３５、図３６）、ＶＣＣを０Ｖ，０ＶをＶＣＣにすればよい。なお、ＶＲＦＹＢＡ１Ｃ，ＶＲＦＹＢＢ１Ｃ、ＶＲＦＹＢＡ２Ｃ，ＶＲＦＹＢＢ２Ｃの動作タイミングは、図２８のデータ回路を用いた場合と同様である。
【０２１３】
また、図４０に示すデータ回路の、ＶＲＦＹＢＡ２Ｃ、ＶＲＦＹＢＢ２Ｃの動作タイミングは、図２８のデータ回路を用いた場合（動作波形図；図２９、図３３、図３４、図３５、図３６）、ＶＣＣを０Ｖ，０ＶをＶＣＣにすればよい。なお、ＶＲＦＹＢＡ１Ｃ，ＶＲＦＹＢＢ１Ｃ、ＶＲＦＹＢＡＣ，ＶＲＦＹＢＢＣの動作タイミングは、図２８のデータ回路を用いた場合と同様である。さらに、ＶＲＦＹＢＡ２Ｃ，ＶＲＦＹＢＢ２Ｃ，ＶＲＦＹＢＡ１Ｃ，ＶＲＦＹＢＢ１ＣをＶＣＣにする場合に、ＶＣＣの代わりに、ＶＣＣ＋Ｖｔｈ（ＶｔｈはｎチャネルMOS トランジスタのしきい値電圧）、あるいはＶＣＣ＋２Ｖｔｈにしても良い。この場合、ｎチャネルMOS トランジスタは、実質的な“しきい値落ち”を発生させずに、電位を転送できる。
【０２１４】
また、上記第３の実施の形態では、読み出しおよびベリファイ読み出し時に、ビット線をプリチャージした後、非選択コントロールゲートＣＧ１Ａ，ＣＧ３Ａ，ＣＧ４ＡをＶＣＣにすることにより、ＣＧ１Ａ，ＣＧ３Ａ，ＣＧ４Ａをゲート電極とするメモリセルをオンさせている。
【０２１５】
これを、例えば非選択コントロールゲートＣＧ１Ａ，ＣＧ３Ａ，ＣＧ４ＡはＶＣＣにした後、フローティングにし、その後、ビット線をプリチャージしても良い。あるいは、ビット線をプリチャージした後、非選択コントロールゲートをＶＣＣにし、その後、非選択コントロールゲートをフローティングにしても良い。この場合、メモリセルを通じて、ビット線からソース線に読み出し電流が流れる間に非選択コントロールゲートはフローティング状態である。読み出し電流が流れる間は、非選択コントロールゲートをゲート電極とするメモリセルのチャネルは０Ｖから大きくなり、その結果、チャネルと非選択コントロールゲート間の容量結合によって非選択コントロールゲートの電位はＶＣＣよりも大きくなる。このように非選択コントロールゲートの電位がＶＣＣよりも大きくなると、非選択コントロールゲートをゲート電極とするメモリセルの抵抗が小さくなり、その結果読み出し電流が大きくなり、読み出しが高速化される。
【０２１６】
＜実施の形態４＞
次に、この発明の第４の実施の形態に係る多値記憶ＮＡＮＤ型ＥＥＰＲＯＭを説明する。
【０２１７】
なお、第４の実施の形態に係るＥＥＰＲＯＭは、第２の実施の形態に係るＥＥＰＲＯＭなどと同様に、図１、図２に示した構成と同様な構成を持つ。
【０２１８】
図４１は、この発明の第４の実施の形態に係るＥＥＰＲＯＭが有するデータ回路の回路図である。図４１に示すデータ回路は、４値記憶を例に構成されている。
【０２１９】
図４１に示すデータ回路は、２つのラッチ回路（第１のラッチ回路及び第２のラッチ回路）を含む。書き込みの際には、２ビットの書き込みデータはこの２つのラッチ回路に蓄えられる。読み出しの際には、読み出した４値データはこの２つのラッチ回路に蓄えられ、その後ＩＯＡ〜ＩＯＤを介してチップの外部へ出力される。
【０２２０】
図４１に示すように、ｎチャネルＭＯＳトランジスタＱｎ２１、Ｑｎ２２、Ｑｎ２３とｐチャネルＭＯＳトランジスタＱｐ９、Ｑｐ１０、Ｑｐ１１により構成されるフリップ・フロップＦＦ１とｎチャネルＭＯＳトランジスタＱｎ２９、Ｑｎ３０、Ｑｎ３１とｐチャネルＭＯＳトランジスタＱｐ１６、Ｑｐ１７、Ｑｐ１８により構成されるＦＦ２に、書き込み／読み出しデータをラッチする。また、これらはセンスアンプとしても動作する。
【０２２１】
フリップ・フロップＦＦ１、ＦＦ２は、「“０”書き込みをするか、“１”書き込みをするか、“２”書き込みをするか、“３”書き込みをするか」を書き込みデータ情報としてラッチし、メモリセルが「“０”の情報を保持しているか、“１”の情報を保持しているか、“２”の情報を保持しているか、“３”の情報を保持しているか」を読み出しデータ情報としてセンスしラッチする。
【０２２２】
データ入出力線ＩＯＡ、ＩＯＢとフリップ・フロップＦＦ１は、ｎチャネルＭＯＳトランジスタＱｎ２８、Ｑｎ２７を介して接続される。データ入出力線ＩＯＣ、ＩＯＤとフリップ・フロップＦＦ２は、ｎチャネルＭＯＳトランジスタＱｎ３５、Ｑｎ３６を介して接続される。データ入出力線ＩＯＡ、ＩＯＢ、ＩＯＣ、ＩＯＤは、図１に示されたデータ入出力バッファ５にも接続される。ｎチャネルＭＯＳトランジスタＱｎ２７、Ｑｎ２８のゲートは、ＮＡＮＤ論理回路Ｇ３とインバータＩ５で構成されるカラムアドレスデコーダの出力に接続される。
【０２２３】
ｎチャネルＭＯＳトランジスタＱｎ２６、Ｑｎ３４は、それぞれフリップ・フロップＦＦ１、ＦＦ２を信号ＥＣＨ１、ＥＣＨ２が“Ｈ”となってイコライズする。ｎチャネルＭＯＳトランジスタＱｎ２４、Ｑｎ３２は、フリップ・フロップＦＦ１、ＦＦ２とＭＯＳキャパシタＱｄ１の接続を制御する。ｎチャネルＭＯＳトランジスタＱｎ２５、Ｑｎ３３は、フリップ・フロップＦＦ１、ＦＦ２とＭＯＳキャパシタＱｄ２の接続を制御する。
【０２２４】
ｎチャネルＭＯＳトランジスタＱｎ５０Ｃ、Ｑｎ５１Ｃで構成される回路は、活性化信号ＶＲＦＹＢＡＣによって、フリップ・フロップＦＦ１のデータに応じて、ＭＯＳキャパシタＱｄ１のゲート電圧を変更する。ｎチャネルＭＯＳトランジスタＱｎ５２Ｃ、Ｑｎ５３Ｄで構成される回路は、活性化信号ＶＲＦＹＢＢＣによって、フリップ・フロップＦＦ１のデータに応じて、ＭＯＳキャパシタＱｄ２のゲート電圧を変更する。ｎチャネルＭＯＳトランジスタＱｎ５３Ｃ、Ｑｎ５４Ｃ、Ｑｎ５５Ｃで構成される回路は、活性化信号ＶＲＦＹＢＡ２Ｃによって、フリップ・フロップＦＦ１およびＦＦ２のデータに応じて、ＭＯＳキャパシタＱｄ１のゲート電圧を変更する。ｎチャネルＭＯＳトランジスタＱｎ５６Ｃ、Ｑｎ５７Ｃ、Ｑｎ５８Ｃで構成される回路は、活性化信号ＶＲＦＹＢＢ２Ｃによって、フリップ・フロップＦＦ１およびＦＦ２のデータに応じて、ＭＯＳキャパシタＱｄ２のゲート電圧を変更する。ｎチャネルＭＯＳトランジスタＱｎ１Ｃ、Ｑｎ２Ｃで構成される回路は、活性化信号ＶＲＦＹＢＡ１Ｃによって、フリップ・フロップＦＦ２のデータに応じて、ＭＯＳキャパシタＱｄ１のゲート電圧を変更する。ｎチャネルＭＯＳトランジスタＱｎ３Ｃ、Ｑｎ４Ｃで構成される回路は、活性化信号ＶＲＦＹＢＢ１Ｃによって、フリップ・フロップＦＦ２のデータに応じて、ＭＯＳキャパシタＱｄ２のゲート電圧を変更する。
【０２２５】
ＭＯＳキャパシタＱｄ１、Ｑｄ２は、ディプリーション型ｎチャネルＭＯＳトランジスタで構成され、ビット線容量より十分小さくされる。ｎチャネルＭＯＳトランジスタＱｎ３７は、信号ＰＲＥＡによってＭＯＳキャパシタＱｄ１を電圧ＶＡに充電する。ｎチャネルＭＯＳトランジスタＱｎ３８は、信号ＰＲＥＢによってＭＯＳキャパシタＱｄ２を電圧ＶＢに充電する。ｎチャネルＭＯＳトランジスタＱｎ３９、Ｑｎ４０は、信号ＢＬＣＡ、ＢＬＣＢによって、データ回路３とビット線ＢＬａ、ＢＬｂの接続をそれぞれ制御する。ｎチャネルＭＯＳトランジスタＱｎ３７、Ｑｎ３８で構成される回路はビット線電圧制御回路を兼ねる。
【０２２６】
次に、このように構成されたＥＥＰＲＯＭの動作を、動作波形図に従って説明する。以下では制御ゲートＣＧ２Ａが選択されている場合を示す。
【０２２７】
＜読み出し動作＞
図４２は、読み出し動作を示す動作波形図である。
【０２２８】
図４２に示すように、まず、時刻ｔw1、電圧ＶＡ、ＶＢがそれぞれ１．８Ｖ、１．５Ｖとなって、ビット線ＢＬａ、ＢＬｂはそれぞれ１．８Ｖ、１．５Ｖになる。次に、信号ＰＲＥＡ、ＰＲＥＢが“Ｌ”となって、ビット線ＢＬａ、ＢＬｂはフローティングとなる。続いて、時刻ｔw2に、制御ゲート・選択ゲート駆動回路によって選択されたブロックの選択された制御ゲートＣＧ２Ａは１Ｖ、非選択制御ゲートＣＧ１Ａ、ＣＧ３Ａ、ＣＧ４Ａと選択ゲートＳＧ１Ａ、ＳＧ２ＡはＶＣＣにされる。選択されたメモリセルのしきい値が１Ｖ以下なら、ビット線電圧は１．５Ｖより低くなる。選択されたメモリセルのしきい値が１Ｖ以上なら、ビット線電圧は１．８Ｖのままとなる。その後、信号ＳＡＮ１、ＳＡＰ１がそれぞれ“Ｌ”、“Ｈ”となってフリップ・フロップＦＦ１が非活性化され、信号ＥＣＨ１が“Ｈ”となってイコライズされる。この後、時刻ｔ3wに、信号ＲＶ１Ａ、ＲＶ１Ｂが“Ｈ”となる。時刻ｔw4に、再度、信号ＳＡＮ１、ＳＡＰ１がそれぞれ“Ｈ”、“Ｌ”となることで、ノードＮ１の電圧がセンスされラッチされる。これで、「メモリセルのデータが“０”または“１”か、或いは“２”または“３”か」がフリップ・フロップＦＦ１によってセンスされ、その情報はラッチされる。
【０２２９】
次に、メモリセルのしきい値が０Ｖ以上か或いは、０Ｖ以下かが判定される。時刻ｔw5に、ビット線ＢＬａが１．８Ｖに、ダミービット線ＢＬｂが１．５Ｖにプリチャージされ、その後フローティングにされる。その後、時刻ｔw6に選択された制御ゲートが０Ｖにされる。選択されたメモリセルのしきい値が０Ｖ以下なら、ビット線電圧は１．５Ｖより低くなる。選択されたメモリセルのしきい値が０Ｖ以上なら、ビット線電圧は１．８Ｖのままとなる。信号ＳＡＮ２、ＳＡＰ２がそれぞれ“Ｌ”、“Ｈ”となってフリップ・フロップＦＦ２が非活性化され、信号ＥＣＨ２が“Ｈ”となってイコライズされる。この後、時刻ｔw7に信号ＲＶ２Ａ、ＲＶ２Ｂが“Ｈ”となる。時刻ｔw8に、信号ＳＡＮ２、ＳＡＰ２がそれぞれ“Ｈ”、“Ｌ”となることで、ノードＮ１の電圧がセンスされラッチされる。これで、「メモリセルのデータが“０”か、或いは“１”または“２”または“３”か」がフリップ・フロップＦＦ２によってセンスされ、その情報はラッチされる。
【０２３０】
図４３は、時刻ｔw8のときにフリップ・フロップＦＦ１、ＦＦ２がセンスし、ラッチしている読み出しデータを示す図である。この時のフリップフロップＦＦ１、ＦＦ２のノードＮ３Ｃ、Ｎ５Ｃの電位は図４３のようになる。
【０２３１】
最後に、メモリセルに書き込まれたデータが「“０”または“１”または“２”か、あるいは“３”か」がセンスされる。時刻ｔw9にビット線ＢＬａが１．８Ｖに、ダミービット線ＢＬｂが１．５Ｖにプリチャージされ、その後フローティングにされる。その後、時刻ｔw10 に選択された制御ゲートが２Ｖにされる。選択されたメモリセルのしきい値が２Ｖ以下なら、ビット線電圧は１．５Ｖより低くなる。選択されたメモリセルのしきい値が２Ｖ以上なら、ビット線電圧は１．８Ｖのままとなる。時刻ｔw11 にＶＲＦＹＢＡ２ＣがＶＣＣになる。
【０２３２】
図４３からわかるように、ノードＮ５Ｃが“High level”およびノードＮ３Ｃが“Low level ”（つまりノードＮ４Ｃが“High level”）になるのは“１”データの場合のみである。従って“１”データの場合のみｎチャネルMOS トランジスタＱｎ５４Ｃ，Ｑｎ５５Ｃ，Ｑｎ５３Ｃがオンし、ノードＮ１がＶＣＣになる。その後、信号ＳＡＮ２、ＳＡＰ２がそれぞれ“Ｌ”、“Ｈ”となってフリップ・フロップＦＦ２が非活性化され、信号ＥＣＨ２が“Ｈ”となってイコライズされる。この後、時刻ｔw12 に、信号ＲＶ２Ａ、ＲＶ２Ｂが“Ｈ”となる。時刻ｔw13 に、再度、信号ＳＡＮ２、ＳＡＰ２がそれぞれ“Ｈ”、“Ｌ”となることで、ノードＮ１の電圧がセンスされラッチされる。これで、「メモリセルのデータが“０”または“１”または“２”であるか、あるいは“３”か」がフリップ・フロップＦＦ２によってセンスされ、その情報はラッチされる。
【０２３３】
図４４は、フリップ・フロップＦＦ１、ＦＦ２がセンスし、ラッチする読み出しデータを示す図である。
【０２３４】
フリップ・フロップＦＦ１およびＦＦ２に保持された２ビットのデータは時刻ｔw14 にＣＥＮＢが活性化されることにより、チップ外部に出力される。
【０２３５】
書き込み動作、および書き込みベリファイ読み出し動作はそれぞれ、第３の実施の形態と、ほぼ同様に行えばよい。
【０２３６】
また、第４の実施の形態では、ワード線に所定の読み出し電圧（例えば０Ｖ、１Ｖ、２Ｖ）を印加する前に、毎回ビット線及びダミービット線をプリチャージしている。
【０２３７】
これに対し、第３の実施の形態では、読み出し及びベリファイ読み出し時に、まず最初にビット線及びダミービット線をプリチャージし、その後はプリチャージせず、ワード線の読み出し電圧を変化（例えば０Ｖから１Ｖ、２Ｖ）させている。このような第３の実施の形態においても、読み出し、あるいはベリファイ読み出し時に、ワード線に読み出し電圧（例えば０Ｖ、１Ｖ、２Ｖ）を印加する毎に、上記第４の実施の形態のようにビット線及びダミービット線をプリチャージするようにしても良い。
【０２３８】
以上、この発明を第１〜第４の実施の形態により説明したが、これら第１〜第４の実施の形態において、下記のような、さらなる変形が可能である。
【０２３９】
図４５は、変形されたカラム構成を有するＥＥＰＲＯＭの構成図である。
【０２４０】
上記第１〜第４の実施の形態では、左右一つずつのビット線ＢＬに、一つのデータ回路６**が対応したものを説明したが、左右複数ずつビット線ＢＬに、一つのデータ回路６**が対応した形に変更することができる。
【０２４１】
図４５に示すように、変形されたカラム構成を有するＥＥＰＲＯＭでは、４本のビット線ＢＬａｉ-1〜ＢＬａｉ-4、またはＢＬｂｉ-1〜ＢＬｂｉ-4（ｉは０〜３）に対して、データ回路６**-0〜６**-mのうちの一つが設けられている。
【０２４２】
以下、メモリセルアレイ１Ａ側を例にとり説明する。
【０２４３】
４本のビット線ＢＬａｉ-1〜ＢＬａｉ-4のうち、例えばＢＬａｉ-1を選択するときには、データ回路側のトランスファゲート回路７* Ａを駆動する駆動信号ＢＬＣ１〜ＢＬＣ４のうち、信号ＢＬＣ１を“Ｈ”レベルとし、他の信号ＢＬＣ２〜４をそれぞれ、“Ｌ”レベルとする。
【０２４４】
また、同時に、非選択ビット線制御回路側のトランスファゲート回路７**Ａを駆動する駆動信号ＢＬＣ１Ｄ〜ＢＬＣ４Ｄのうち、信号ＢＬＣ１Ｄを“Ｌ”レベルとし、他の信号ＢＬＣ２Ｄ〜４Ｄをそれぞれ、“Ｈ”レベルとする。これにより、選択されたビット線ＢＬｉ-1だけがデータ回路６**-0〜６**-mに接続される。
【０２４５】
これにより、選択されたビット線ＢＬａｉ-1だけがデータ回路６**-0〜６**-mに接続され、選択されていないビット線ＢＬａｉ-2〜ＢＬａｉ-4はそれぞれ、非選択ビット線制御回路２０-0Ａ〜２０-mＡに接続される。非選択ビット線制御回路２０-0Ａ〜２０-mＡは、選択されていないビット線ＢＬａｉ-2〜ＢＬａｉ-4の電位を制御する。
【０２４６】
また、メモリセルアレイ１Ａ、１Ｂに集積されるメモリセルは、ＮＡＮＤ型のセルに限られることはなく、以下に説明するようなセルでも、この発明の実施が可能である。
【０２４７】
図４６は、ＮＯＲ型のセルが集積されたメモリセルアレイを示す図である。図４６に示すＮＯＲ型のセルは、ビット線ＢＬに、選択ゲートを介して接続されている。
【０２４８】
図４７は、他のＮＯＲ型のセルが集積されたメモリセルアレイを示す図である。図４７に示すＮＯＲ型のセルは、ビット線ＢＬに、直接に接続されている。
【０２４９】
図４８は、グランドアレイ型のセルが集積されたメモリセルアレイを示す図である。図４８に示すように、グランドアレイ型のセルは、ビット線ＢＬとソース線ＶＳとを並行に配置したものである。グランドアレイ型のセルは、ＮＯＲ型のメモリの一つである。
【０２５０】
図４９は、他のグランドアレイ型のセルが集積されたメモリセルアレイを示す図である。図４９に示すグランドアレイ型のセルは、データを消去するときに使用される消去ゲートＥＧを有している。また、制御ゲートＣＧの一部を、メモリセルトランジスタのチャネルにオーバーラップさせた、いわゆるスプリットチャネル型になっている。
【０２５１】
図５０は、交互グランドアレイ型のセルが集積されたメモリセルアレイを示す図である。図５０に示すように、交互グランドアレイ型のセルは、ビット線ＢＬとソース線ＶＳとを並行に配置した点でグランドアレイ型のセルと一致するが、ビット線ＢＬとソース線ＶＳとを交互に切り替えることが可能な点が相違している。
【０２５２】
図５１は、他の交互グランドアレイ型のセルが集積されたメモリセルアレイを示す図である。図５１に示す交互グランドアレイ型のセルは、図５０に示したグランドアレイ型のセルと同様な構成を有している。
【０２５３】
図５２は、ＤＩＮＯＲ（DIvided NOR ）型のセルが集積されたメモリセルアレイを示す図である。図５２に示すように、ＤＩＮＯＲ型のセルは、ビット線ＢＬとソース線ＶＳとの間に、ビット線側選択トランジスタを介して、例えば４つのメモリセルトランジスタが並列に接続されて構成される。
【０２５４】
図５３は、ＡＮＤ型のセルが集積されたメモリセルアレイを示す図である。図５３に示すように、ＡＮＤ型のセルは、ビット線ＢＬとソース線ＶＳとの間に、ビット線側選択トランジスタおよびソース線側選択トランジスタを介して、例えば４つのメモリセルトランジスタが並列に接続されて構成される。
【０２５５】
上記第１〜第４の実施の形態によれば、データ書き込みを行う際に、少なくとも１つのビット線電圧制御回路によって、ビット線を所望のビット線書き込み制御電圧に充電する。これにより、簡単な回路構成で、ｎ値書き込みデータに応じたビット線書き込み制御電圧をビット線に印加するビット線電圧制御回路を実現できる。よって、カラム系回路の規模が小さくなり、チップサイズを小さくでき、低コストのｎ値記憶ＥＥＰＲＯＭを得ることができる。
【０２５６】
例えばメモリセルへの書き込みデータをラッチ、およびメモリセルからの読み出しデータをセンス・ラッチする、多値のデータの数を２m （ｍは２以上の自然数）＝ｎ値としたとき、フリップ・フロップ回路の数をｍ個にできるので、カラム系回路の回路規模を小さくできる。そして、ベリファイ中、再度、書き込みを行うか否かを判断する判断回路とを具備するが、この判断回路を、前記ベリファイ中に、データラッチ・センスアンプ回路に、ベリファイ読み出し結果に応じて、更新されていく書き込みデータによって制御するように構成している。
【０２５７】
なお、上記多値のデータの数ｎは、２(m-1) ＜ｎ≦２m を満たす自然数であれば良い。
【０２５８】
【発明の効果】
以上説明したように、この発明によれば、カラム系回路の回路規模が小さくなり、高集積化に適した不揮発性半導体記憶装置を提供できる。
【図面の簡単な説明】
【図１】図１はこの発明の第１の実施の形態に係る多値記憶ＮＡＮＤ型ＥＥＰＲＯＭの構成を示す構成図。
【図２】図２は図１に示すメモリセルアレイおよびカラム系回路の構成を示す構成図。
【図３】図３は図２に示すメモリセルからデータを読み出すときを示す図で、（ａ）図は電圧の入力状態を示す図、（ｂ）図は電圧の入力波形とビット線に現れる出力波形とを示す図。
【図４】図４はビット線に現れる出力電圧とメモリセルの数とを関係を示す図。
【図５】図５は図２に示すデータ回路の回路図。
【図６】図６は読み出し動作を示す動作波形図。
【図７】図７はフリップ・フロップがセンスしラッチする読み出しデータを示す図。
【図８】図８はフリップ・フロップがラッチする書き込みデータを示す図。
【図９】図９は書き込み動作を示す動作波形図。
【図１０】図１０はベリファイ読み出し動作を示す動作波形図。
【図１１】図１１は４値記憶のときのメモリセルトランジスタのしきい値分布を示す図。
【図１２】図１２はこの発明の第２の実施の形態に係るＥＥＰＲＯＭが有するデータ回路の回路図。
【図１３】図１３は読み出し動作を示す動作波形図
【図１４】図１４はフリップ・フロップがセンスしラッチしている読み出しデータを示す図。
【図１５】図１５はフリップ・フロップがセンスしラッチする読み出しデータを示す図。
【図１６】図１６は書き込み動作の概略を示す概略図。
【図１７】図１７はフリップ・フロップがラッチする書き込みデータを示す図。
【図１８】図１８は書き込み動作（プログラム第１サイクル）を示す動作波形図。
【図１９】図１９はベリファイ読み出し動作（ベリファイ読み出し第１サイクル）を示す動作波形図。
【図２０】図２０はフリップ・フロップがラッチしているデータを示す図。
【図２１】図２１は書き込み終了一括検知トランジスタを有したデータ回路の回路図。
【図２２】図２２は書き込み動作（プログラム第２サイクル）を示す動作波形図。
【図２３】図２３はベリファイ読み出し動作（ベリファイ読み出し第２サイクル）を示す動作波形図。
【図２４】図２４はフリップ・フロップがラッチしているデータを示す図。
【図２５】図２５は他のベリファイ読み出し動作（ベリファイ読み出し第１サイクル）を示す動作波形図。
【図２６】図２６はデータ回路の他の回路図。
【図２７】図２６はデータ回路の他の回路図。
【図２８】図２８はこの発明の第３の実施の形態に係るＥＥＰＲＯＭが有するデータ回路の回路図。
【図２９】図２９は読み出し動作を示す動作波形図。
【図３０】図３０はフリップ・フロップがセンスしラッチしている読み出しデータを示す図。
【図３１】図３１はフリップ・フロップがセンスしラッチする読み出しデータを示す図。
【図３２】図３２はフリップ・フロップがラッチする書き込みデータを示す図。
【図３３】図３３は書き込み動作を示す動作波形図。
【図３４】図３４はベリファイ読み出し動作を示す動作波形図。
【図３５】図３５はベリファイ読み出し動作を示す動作波形図。
【図３６】図３６は他のベリファイ読み出し動作を示す動作波形図。
【図３７】図３７はデータ回路の他の回路図。
【図３８】図３８はデータ回路の他の回路図。
【図３９】図３９はデータ回路の他の回路図。
【図４０】図４０はデータ回路の他の回路図。
【図４１】図４１はこの発明の第４の実施の形態に係るＥＥＰＲＯＭが有するデータ回路の回路図。
【図４２】図４２は読み出し動作を示す動作波形図。
【図４３】図４３はフリップ・フロップがセンスしラッチしている読み出しデータを示す図。
【図４４】図４４はフリップ・フロップがセンスし、ラッチする読み出しデータを示す図。
【図４５】図４５は変形されたカラム構成を有するＥＥＰＲＯＭの構成図。
【図４６】図４６はＮＯＲ型のセルが集積されたメモリセルアレイを示す図。
【図４７】図４７は他のＮＯＲ型のセルが集積されたメモリセルアレイを示す図。
【図４８】図４８はグランドアレイ型のセルが集積されたメモリセルアレイを示す図。
【図４９】図４９は他のグランドアレイ型のセルが集積されたメモリセルアレイを示す図。
【図５０】図５０は交互グランドアレイ型のセルが集積されたメモリセルアレイを示す図。
【図５１】図５１は他の交互グランドアレイ型のセルが集積されたメモリセルアレイを示す図。
【図５２】図５２はＤＩＮＯＲ型のセルが集積されたメモリセルアレイを示す図。
【図５３】図５３はＡＮＤ型のセルが集積されたメモリセルアレイを示す図。
【符号の説明】
１…メモリセルアレイ、
２…ロウ系回路、
３…カラム系回路、
４…アドレスバッファ、
５…データ入出力回路
６**…データ回路、
７…トランスファゲート回路、
ＭＣ…メモリセル、
Ｍ…メモリセルトランジスタ、
Ｓ…選択トランジスタ、
ＳＧ…選択ゲート、
ＣＧ…制御ゲート、
ＢＬ…ビット線。
ＦＦ…フリップフロップ回路。
Claims (2)
- 多値のデータを記憶するメモリセルがマトリクス状に配置されて構成されるメモリセルアレイと、
前記メモリセルヘデータを書き込むとき、前記メモリセルヘの書き込みデータをラッチし、前記メモリセルからデータを読み出すとき、前記メモリセルからの読み出しデータをセンス・ラッチする、前記多値のデータの数を２ｍ（ただし、ｍ＝２）＝４値としたとき、その数がｍ（ただし、ｍ＝２）個に設定された第１、第２のラッチ回路を含むデータ回路と、
前記データ回路と前記メモリセルとを互いに接続し、前記メモリセルヘデータを書き込むとき、前記データ回路から前記メモリセルへ前記書き込みデータを導き、前記メモリセルからデータを読み出すとき、前記メモリセルから前記データ回路へ前記読み出しデータを導くビット線と、を具備し、
データ読み出し時、前記第１、第２のラッチ回路は、前記メモリセルからデータが読み出された前記ビット線の電圧をセンスし、前記４値のデータを２ビットデータとしてラッチし、
データ書き込み時、前記第１、第２のラッチ回路は、ラッチした２ビットデータに従って前記ビット線の電圧を制御し、
データのベリファイ読み出し時、前記第１、第２のラッチ回路は、前記メモリセルの状態と書き込みデータとに応じて書き込みが不十分のメモリセルにのみ再書き込みが行われるように設定され、
データ書き込み時、前記４値の書き込みデータのうち、しきい値の低い方からデータ“０”、“１”、“２”、“３”とした場合に、
データ“０”に対応したしきい値を有するメモリセルを、データ“２”、“３”のいずれかに対応したしきい値を有するようにするか否かを行う第１サイクルと、
前記第１サイクルに対応したベリファイ動作が終了した後に行われるサイクルであって、データ“０”に対応したしきい値を有するメモリセルを、データ“１”に対応したしきい値を有するようにするか否かを行う第２サイクルと、を備え、
前記第１サイクル中のデータ書き込み動作として、前記データ“０”及び“１”の状態にあるデータ回路に対応したビット線には書き込みが行われない第１電圧を共に生成し、前記データ“２”の状態にあるデータ回路に対応したビット線には前記第１電圧よりも低い第２電圧を生成し、前記データ“３”の状態にあるデータ回路に対応したビット線には前記第２電圧よりも低い第３電圧を生成し、
前記第２サイクル中のデータ書き込み動作として、前記データ“０”、“２”及び“３”の状態にあるデータ回路に対応したビット線には前記第１電圧を共に生成し、前記データ“１”の状態にあるデータ回路に対応したビット線には前記第１電圧よりも低い電圧を生成することを特徴とする不揮発性半導体記憶装置。 - 多値のデータを記憶するメモリセルがマトリクス状に配置されて構成されるメモリセルアレイと、
前記メモリセルヘデータを書き込むとき、前記メモリセルヘの書き込みデータをラッチし、前記メモリセルからデータを読み出すとき、前記メモリセルからの読み出しデータをセンス・ラッチする、前記多値のデータの数を２ｍ（ただし、ｍ＝２）＝４値としたとき、その数がｍ（ただし、ｍ＝２）個に設定された第１、第２のラッチ回路を含むデータ回路と、
前記データ回路と前記メモリセルとを互いに接続し、前記メモリセルヘデータを書き込むとき、前記データ回路から前記メモリセルへ前記書き込みデータを導き、前記メモリセルからデータを読み出すとき、前記メモリセルから前記データ回路へ前記読み出しデータを導くビット線と、を具備し、
データ読み出し時、前記第１、第２のラッチ回路は、前記メモリセルからデータが読み出された前記ビット線の電圧をセンスし、前記４値のデータを２ビットデータとしてラッチし、
データ書き込み時、前記第１、第２のラッチ回路は、ラッチした２ビットデータに従って前記ビット線の電圧を制御し、
データのベリファイ読み出し時、前記第１、第２のラッチ回路は、前記メモリセルの状態と書き込みデータとに応じて書き込みが不十分のメモリセルにのみ再書き込みが行われるように設定され、
データ書き込み時、データ“０”に対応したしきい値を有するメモリセルを、データ“１”、“２”、“３”のいずれかに対応したしきい値を有するようにするか否かを行うための動作であって、
前記データ“０”の状態にあるデータ回路に対応したビット線には書き込みが行われない第１電圧を生成し、前記データ“１”、“２”及び“３”の状態にある前記データ回路に対応したビット線には前記第１電圧よりも低い第２電圧、前記第２電圧よりもさらに低い第３電圧、及び前記第３電圧よりもさらに低い第４電圧を各々生成することを特徴とする不揮発性半導体記憶装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06144396A JP3905936B2 (ja) | 1996-03-18 | 1996-03-18 | 不揮発性半導体記憶装置 |
| KR1019970009155A KR100244864B1 (ko) | 1996-03-18 | 1997-03-18 | 불휘발성 반도체 기억 장치 |
| US08/816,830 US5969985A (en) | 1996-03-18 | 1997-03-18 | Nonvolatile semiconductor memory device |
| US09/314,446 US6044013A (en) | 1996-03-18 | 1999-05-19 | Nonvolatile semiconductor memory device |
| US09/532,329 US6282117B1 (en) | 1996-03-18 | 2000-03-21 | Nonvolatile semiconductor memory device |
| US09/899,290 US6363010B2 (en) | 1996-03-18 | 2001-07-06 | Nonvolatile semiconductor memory device |
| US10/094,215 US6545909B2 (en) | 1996-03-18 | 2002-03-11 | Nonvolatile semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06144396A JP3905936B2 (ja) | 1996-03-18 | 1996-03-18 | 不揮発性半導体記憶装置 |
Related Child Applications (5)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006113868A Division JP4364207B2 (ja) | 2006-04-17 | 2006-04-17 | 不揮発性半導体記憶装置 |
| JP2006113867A Division JP4302117B2 (ja) | 2006-04-17 | 2006-04-17 | 不揮発性半導体記憶装置 |
| JP2006113866A Division JP2006228426A (ja) | 2006-04-17 | 2006-04-17 | 不揮発性半導体記憶装置 |
| JP2006113865A Division JP2006196181A (ja) | 2006-04-17 | 2006-04-17 | 不揮発性半導体記憶装置 |
| JP2006113869A Division JP4302118B2 (ja) | 2006-04-17 | 2006-04-17 | 不揮発性半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09251785A JPH09251785A (ja) | 1997-09-22 |
| JP3905936B2 true JP3905936B2 (ja) | 2007-04-18 |
Family
ID=13171224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06144396A Expired - Fee Related JP3905936B2 (ja) | 1996-03-18 | 1996-03-18 | 不揮発性半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3905936B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2954165B1 (ja) | 1998-05-20 | 1999-09-27 | 日本電気アイシーマイコンシステム株式会社 | 半導体装置 |
| USRE40110E1 (en) | 1999-09-20 | 2008-02-26 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device for storing multivalued data |
-
1996
- 1996-03-18 JP JP06144396A patent/JP3905936B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09251785A (ja) | 1997-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0169267B1 (ko) | 불휘발성 반도체 기억장치 | |
| US5903495A (en) | Semiconductor device and memory system | |
| JP3200012B2 (ja) | 記憶システム | |
| JP3486079B2 (ja) | 半導体記憶装置 | |
| US6147911A (en) | Nonvolatile semiconductor memory device | |
| KR100874920B1 (ko) | 셀 사이의 커플링에 의한 영향을 감소시킨 플래시 메모리장치 및 그 구동방법 | |
| JP5193830B2 (ja) | 不揮発性半導体メモリ | |
| JP3210259B2 (ja) | 半導体記憶装置及び記憶システム | |
| US20020097603A1 (en) | Nonvolatile semiconductor memory device | |
| JPH10283788A (ja) | 半導体記憶装置 | |
| JP2012503269A (ja) | 不揮発性メモリにおける検出中のデータ状態ベースの温度補償 | |
| KR20080012199A (ko) | 데이터를 정확하게 판독할 수 있는 반도체 메모리 장치 | |
| JP3226677B2 (ja) | 不揮発性半導体記憶装置 | |
| JP2001357683A (ja) | 記憶システム | |
| JP3200006B2 (ja) | 不揮発性半導体記憶装置 | |
| JP3181454B2 (ja) | 不揮発性半導体記憶装置 | |
| JP3172086B2 (ja) | 不揮発性半導体記憶装置 | |
| JP4364207B2 (ja) | 不揮発性半導体記憶装置 | |
| JP3913800B2 (ja) | 不揮発性半導体記憶装置 | |
| JP3905936B2 (ja) | 不揮発性半導体記憶装置 | |
| JP4302118B2 (ja) | 不揮発性半導体記憶装置 | |
| JP4302117B2 (ja) | 不揮発性半導体記憶装置 | |
| JP2000251485A (ja) | 不揮発性半導体記憶装置およびそのデータ書き込み方法 | |
| JP3840193B2 (ja) | 半導体記憶装置 | |
| JP2006228426A (ja) | 不揮発性半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060214 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060417 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060627 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060828 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140119 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |