JPS5844743A - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JPS5844743A
JPS5844743A JP56142942A JP14294281A JPS5844743A JP S5844743 A JPS5844743 A JP S5844743A JP 56142942 A JP56142942 A JP 56142942A JP 14294281 A JP14294281 A JP 14294281A JP S5844743 A JPS5844743 A JP S5844743A
Authority
JP
Japan
Prior art keywords
center
cell
wiring
basic
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP56142942A
Other languages
English (en)
Other versions
JPS643057B2 (ja
Inventor
Satoru Tanizawa
谷澤　哲
Hitoshi Omichi
大道　等
Katsuharu Mitono
水戸野　克治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=15327225&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPS5844743(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP56142942A priority Critical patent/JPS5844743A/ja
Priority to US06/415,795 priority patent/US4499484A/en
Priority to EP82304790A priority patent/EP0074825B2/en
Priority to DE8282304790T priority patent/DE3276285D1/de
Priority to IE2222/82A priority patent/IE53851B1/en
Publication of JPS5844743A publication Critical patent/JPS5844743A/ja
Publication of JPS643057B2 publication Critical patent/JPS643057B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はあらかじめ準備された回路素子を使用者の目的
に応じて半導体製造工程中に結線し、所望の機能ヲ実現
するマスタスライス方式のｆ−）アレイＬＳＩに関する
。
上記のマスタースライスｒ−）アレイＬ８Ｉは配一層の
みを変更することにより、１ｓ類のバルクで所望の機能
ｔＷする多品樵の製品を提供可能なＩＣである。
第１図囚はｒ−）アレイＬＳＩの概観図であり、第１図
（Ｂ）はそのコーナ一部の拡大図である。
かかるｒ−ドアレイＬＳＩは、通常トランジスタ。
抵抗等の回路素子金有する基本セルｌのアレイ輯１と基
本セル１間を相互に自動配線するためのセル間口配線領
域（チャネル領域）２−１とより構成される。また論理
回路の大部分を構成する内部基本セル領域２０周辺には
□、外部との鬼気的インタフェースを目的とするＩＩ（
入出力）バッファ用の夏／ｆｆセル領域４が配置されて
いる。さらにナラ！周辺部に多層配線により形成された
電源ライン６−１および電源６−１より分岐した電源ラ
イン６−２．６−３よりなる電源ライン群６によ〕各基
本セル１に電力が供給される。
なお第１図においては１ｍ１ｉの明瞭化のため電源ライ
ン群６社図示していない。
ゲートアレイＬＳＩにおいては上記のｍ成を有するバル
クをあ゛らかしめ形成しておき、ユーザの希望に応じて
ＣＡＤ等により配線の自動設計が行なわれ、配Ｍ層のみ
を変更して多品種の製品が迅速に供給される。
かかる構成のｆ−）アレイＬＳＩにおいては、ＬＬＳＩ
化が進むにつれ、セル間自動配線領域２−１の面積を増
加し、配線チャネル量を拡大しようとするｌＩ論が一層
強まってきた。
これを実現するにはチップ面積の増大によるかあるいは
チップ内素子ノ量ターｙの微細化があるがいずれもコス
ト高となる。これに対し、容易に実現出来る他の方法と
してチップサイズは大きくせず第２因の如く一様の幅で
形成されている電源ライン６−２．６−３の幅を全体的
に狭くして、これと隣接するセル間自動配線領域２−１
の面積を拡大することが考えられる。しかしながら、こ
の様にすると電源ライン６−２．６−３の全抵抗が増加
し、電源ツイン６−２．６−３の中央部における電圧ド
ロップが大となりチップ中央部の基本セルに十分な電力
が供給できなくなってしまう。
本発明は上述の従来の欠点に鑑みて、電源ライン６−２
．６−３の中央部で十分な電圧を保障しつつ、セル間自
動配線領域の拡大ｔ−−ることを目的とするものである
。
すなわち本発明ａ６らかしめ基本セルのアレイ及びセル
間自動配線領域を形成しておき該基本セル内及び該基本
セル間の配線のみを変更して所望の論理回路を構成する
マスタースライス方式の半導体集積回路において、該基
本セルのアレイに電力を供給するために該アレイ周辺部
から該了レイ内部に渡設された電源配線の形状を該セル
間自動配線領域に接した側で、該基本セルのアレイの周
辺部から中央部へ向かうにつれ徐々に細くなる様に形成
しチップ中央部に行くに従って自動配線領域のチャネル
数が多くなる様に構成したことを特徴とする。
以下図を用いて本発明の詳細な説明する。第３図は電源
ライン各部の電流分布図、第４図は電源ライン各部の電
圧ドロッｆ會示す図、第５回（ａ）。
伽）は本発明の一実施例である。なお第３乃至５−にお
いて■は電流、■は電圧ドロップ、Ｘは％源うインの根
元からの距離であり第１乃至２図と同一番号は同一部位
を。示す。
ｆ−）丁レイＬ８Ｉにおいて、基本セルｌＦｉ縦横に規
則的に配置されているため電源ライン６−２６−３にお
け゛る電流Ｉ＃ｉ鮪３図の如く根元１１１７では大、チ
ップ中央部８へ行くほど小さくなる。
本発明は上記の点に着目した奄のであり、４し５図（ａ
）ｉｔ根元部７の電源ライン６−２．６−３の幅はその
ままにして、中央部８０幅を従来に対して細くシ、セル
間配線領域２−１の増加を図ったものである。なお第５
図（ａ）において斜線部は従来に、対して増加したセル
間配線領域を示すふ単に電源ライン６−２．６−３を一
様に細くし九〇テ［１ｇ　４　＠”８１１１＠（Ｄ如＜
、従来Ｃ曲ｍ！ｅＤｌ。
対して全体的に電圧ド四、ｆが増加してしまうが、第５
１！！Ｅｌ（ａ）の如き形状に電源ライン８−２，６７
３を形成した場合には、チップ中央部８での電圧ドロッ
プが第４図の曲−θの如〈従来の様に電源ラインの幅を
一様とした場合（第４１、曲ｔｓｅｏ＞に対してわずか
に太きくなる程度で曲線θより有利である。これは、上
述した様にチップ中央１゛８では電流ｌが小さいため電
源ラインの□幅が細くなり抵抗が増加しても電圧ドロッ
プの増加はそれ−１ど大きくならないからである。従っ
てチップ中央部８の電源ラインは中央部８付近の基本セ
ルへ供給する電圧を維持できるＳ度まで細くし、セル間
自動配線領域を増やすことが可能で゛ある。
第５図（ｂ）は電源ライン６・−２，６−３の根元部７
の幅會従来に対して太く形成すると共にチップ中央部８
へ向かうに従い細くすることにより、チ、ｆ中央部のセ
ル間自動配線領域を周辺部に対して多くすると同時に各
部の電圧ドロップを減少した実施例である。
電源ライン６−２．６−３１−かかる形状にし九場合に
は、セル間自動配線領域を第５１（ａ）に示す。実施例
程は増加できないものの、セル間自動配線領域２，１の
分布をチ、ｆ周辺部に対して中央部で多くすることがで
きる。これ１ｉｆ−）アレイＬＳＩの配線がチ、ｆ中央
部において込みいる軸向があることから、好ましい事で
あり、特にＣＡＤによる配線設計には非常に有効である
。ｔた根元部７の幅を従来に対して太くしたことにより
、電流Ｉの大きい部分での電圧ドロップが従来より少な
くなる。従って第４図の曲線＠の如く全体的な電圧ドロ
、プが従来（曲線■）に対して少なくなり、チッ！中央
部の基本セルに対しても十分な電力を供給することが可
能である。
第６１Ｖ（ａ）　、伽）、第７１／（ａ）、伽）は本発
明の他の実施例である。なお第６図乃至第７図において
第３図と同一番号は同一部位を示す。
第６１ＣＩ（ａ）、第７図（ａ）の様に電源ライン６−
２に両側に基本セル１が近接して配置されている場合に
は、第６図伽）の如く電源ライン６−２の両１ｌｌＩを
階段状に形成するか、第７図（ｂ）の如く電源ライン６
−２の中央部ｔ２本の細い電源ライン８−１゜８−２で
構成することにより、セル間配線領域の増加を図ること
が可能で６９第５図の実施例と同様の効果ｔ−奏する。
なお上記の実施例においては電源ライン６−２゜６−３
′に一階段状に細くしているが連続的に細くして奄よい
ことは言うまでもない。
以よ説明したように本発明によれは、セル間自動配置１
ｍ領域を従来よりも増加でき、またその分布もチッグ周
辺部に対して中央部で大とすることができるので非常に
配線効率の良いゲート了レイＬＳＩ１提供することが可
能である。更に電源ライン各部の１圧ドロツプを従来に
対して小とすると。
ともでき基本セル群の中央部まで十分な電力を供給する
ことが可能である。
【図面の簡単な説明】
第１咽はダート了レイＬＳＩの概観図、第１図（Ｂ）は
チ、デコーナ部の拡大図％ｗ８．２図は従来の電源ライ
ンの形状、第３図は電源ラインの電流分布図、８４図は
電源ライ、ン各部の電圧ドロップ、第５図（ａ）　、　
（ｂ）は本発明の一実施例、第６．７図は本発明の他の
実施例である。 １・・・基本セル、１−１・・・基本セルのアレイ、２
・・・内部基本セル領域、２−１・・・セル間自動配線
領域、３・・・Ｉ１０セル、４・・・ｌ／６セル領域、
５・・り譬ツド、６．６−１〜６−３・・・電源ライン
、６−４・・・電源”　ｙ　Ｉ’　ｓ　？・・・根元部
、８・・・中央部。 實１　図（Ａ）

Claims (1)

    【特許請求の範囲】
  1. あらかじめ基本セルの了レイ及びセル間自動配線領域を
    形成しておき、該基本セル内及び該基本セル間の配線の
    みを変更して所望の論理回路を構成するマスタースライ
    ス方式の半導体集積回路において、該基本セルのアレイ
    に電力を供給するために骸アレイ周辺部から該アレイ内
    部に渡設され九電源配線の形状を該セル間自動配線領域
    に接し九個で諌基本セルのアレイの周辺部から中央部へ
    向かうにつれ徐々に細くなる様に形成し、チ、ｆ中央部
    に行くに従って該セル間自動配線領域のチャネル数が多
    くなる様に構成したことｔ−１ｆ＃徴とする半導体集積
    回路。
JP56142942A 1981-09-10 1981-09-10 半導体集積回路 Granted JPS5844743A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP56142942A JPS5844743A (ja) 1981-09-10 1981-09-10 半導体集積回路
US06/415,795 US4499484A (en) 1981-09-10 1982-09-08 Integrated circuit manufactured by master slice method
EP82304790A EP0074825B2 (en) 1981-09-10 1982-09-10 Manufacture of integrated circuits by masterslice methods
DE8282304790T DE3276285D1 (en) 1981-09-10 1982-09-10 Manufacture of integrated circuits by masterslice methods
IE2222/82A IE53851B1 (en) 1981-09-10 1982-09-10 Manufacture of integrated circuits by master slice methods

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56142942A JPS5844743A (ja) 1981-09-10 1981-09-10 半導体集積回路

Publications (2)

Publication Number Publication Date
JPS5844743A true JPS5844743A (ja) 1983-03-15
JPS643057B2 JPS643057B2 (ja) 1989-01-19

Family

ID=15327225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56142942A Granted JPS5844743A (ja) 1981-09-10 1981-09-10 半導体集積回路

Country Status (5)

Country Link
US (1) US4499484A (ja)
EP (1) EP0074825B2 (ja)
JP (1) JPS5844743A (ja)
DE (1) DE3276285D1 (ja)
IE (1) IE53851B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60101951A (ja) * 1983-11-08 1985-06-06 Sanyo Electric Co Ltd ゲ−トアレイ
JPS61181144A (ja) * 1985-02-06 1986-08-13 Nec Corp モノリシツク集積回路
JPS6343346A (ja) * 1986-08-08 1988-02-24 Fujitsu Ltd 半導体集積回路装置
JPS63278052A (ja) * 1987-05-08 1988-11-15 Tamura Kaken Kk 耐熱性皮膜形成用感光性組成物

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5984542A (ja) * 1982-11-08 1984-05-16 Nec Corp 高周波半導体集積回路
JPS59167049A (ja) * 1983-03-14 1984-09-20 Nec Corp 半導体装置
US4583111A (en) * 1983-09-09 1986-04-15 Fairchild Semiconductor Corporation Integrated circuit chip wiring arrangement providing reduced circuit inductance and controlled voltage gradients
EP0158222B1 (en) * 1984-03-29 1990-08-29 Sanyo Electric Co., Ltd. Semiconductor integrated circuit having multiple-layered connection
US4570176A (en) * 1984-04-16 1986-02-11 At&T Bell Laboratories CMOS Cell array with transistor isolation
US4774559A (en) * 1984-12-03 1988-09-27 International Business Machines Corporation Integrated circuit chip structure wiring and circuitry for driving highly capacitive on chip wiring nets
JPS61241964A (ja) * 1985-04-19 1986-10-28 Hitachi Ltd 半導体装置
US4977441A (en) * 1985-12-25 1990-12-11 Hitachi, Ltd. Semiconductor device and tape carrier
JPS6435934A (en) * 1987-07-30 1989-02-07 Hitachi Ltd Semiconductor integrated circuit device
KR920005863B1 (ko) * 1988-08-12 1992-07-23 산요덴끼 가부시끼가이샤 반도체 집적회로
US5126822A (en) * 1989-02-14 1992-06-30 North American Philips Corporation Supply pin rearrangement for an I.C.
EP1179848A3 (en) * 1989-02-14 2005-03-09 Koninklijke Philips Electronics N.V. Supply pin rearrangement for an I.C.
JPH0364735A (ja) * 1989-08-03 1991-03-20 Sharp Corp アクティブマトリクス表示装置
WO1995017007A1 (en) * 1993-12-14 1995-06-22 Oki America, Inc. Efficient routing method and resulting structure for integrated circuits
JP2954165B1 (ja) * 1998-05-20 1999-09-27 日本電気アイシーマイコンシステム株式会社 半導体装置
US6586828B2 (en) * 2001-10-17 2003-07-01 International Business Machines Corporation Integrated circuit bus grid having wires with pre-selected variable widths

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5543840A (en) * 1978-09-25 1980-03-27 Hitachi Ltd Power distributing structure of iil element

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US26803A (en) * 1860-01-10 Clapboard
US3808475A (en) * 1972-07-10 1974-04-30 Amdahl Corp Lsi chip construction and method
US4006492A (en) * 1975-06-23 1977-02-01 International Business Machines Corporation High density semiconductor chip organization
US4161662A (en) * 1976-01-22 1979-07-17 Motorola, Inc. Standardized digital logic chip
US4249193A (en) * 1978-05-25 1981-02-03 International Business Machines Corporation LSI Semiconductor device and fabrication thereof
US4295149A (en) * 1978-12-29 1981-10-13 International Business Machines Corporation Master image chip organization technique or method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5543840A (en) * 1978-09-25 1980-03-27 Hitachi Ltd Power distributing structure of iil element

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60101951A (ja) * 1983-11-08 1985-06-06 Sanyo Electric Co Ltd ゲ−トアレイ
JPH0358540B2 (ja) * 1983-11-08 1991-09-05 Sanyo Electric Co
JPS61181144A (ja) * 1985-02-06 1986-08-13 Nec Corp モノリシツク集積回路
JPS6343346A (ja) * 1986-08-08 1988-02-24 Fujitsu Ltd 半導体集積回路装置
JPS63278052A (ja) * 1987-05-08 1988-11-15 Tamura Kaken Kk 耐熱性皮膜形成用感光性組成物

Also Published As

Publication number Publication date
DE3276285D1 (en) 1987-06-11
EP0074825A2 (en) 1983-03-23
EP0074825A3 (en) 1985-01-30
US4499484A (en) 1985-02-12
EP0074825B1 (en) 1987-05-06
IE53851B1 (en) 1989-03-29
JPS643057B2 (ja) 1989-01-19
EP0074825B2 (en) 1990-03-21
IE822222L (en) 1983-03-10

Similar Documents

Publication Publication Date Title
JPS5844743A (ja) 半導体集積回路
CA2126479C (en) Symmetrical multi-layer metal logic array with continuous substrate taps and extension portions for increased gate density
JPS604253A (ja) 半導体集積回路メモリ
JPH04116951A (ja) 半導体集積回路
US5668389A (en) Optimized power bus structure
US5404034A (en) Symmetrical multi-layer metal logic array with continuous substrate taps
JPS61193467A (ja) 半導体集積回路装置
JPH10173055A (ja) セルベース半導体装置及びスタンダードセル
JPH0475664B2 (ja)
JPH023279A (ja) 相補型ｍｉｓマスタスライスｌｓｉの基本セル
JPS59117132A (ja) マスタスライスｌｓｉ基板
JPH10173156A (ja) 半導体メモリのレイアウトサイズ削減方法
JPH07130972A (ja) 半導体集積回路装置
JPS58119647A (ja) Ｌｓｉマスタスライスチツプ
JPH0475665B2 (ja)
JPH0262062A (ja) マスタースライス型半導体装置
JPH0691224B2 (ja) マスタスライス方式の半導体集積回路装置
JPH05343520A (ja) 半導体集積回路装置
JPS5844741A (ja) 半導体集積回路
JPH0541452A (ja) 標準セル方式集積回路
JPS60101950A (ja) 集積回路
JPH0246767A (ja) ゲートアレー方式の半導体集積回路
JPS5844740A (ja) 半導体集積回路
JPH05206413A (ja) 半導体集積回路装置
JPS61259566A (ja) 太陽電池付き集積回路装置