JP2948932B2 - 半導体自動配線方法 - Google Patents
半導体自動配線方法Info
- Publication number
- JP2948932B2 JP2948932B2 JP3052822A JP5282291A JP2948932B2 JP 2948932 B2 JP2948932 B2 JP 2948932B2 JP 3052822 A JP3052822 A JP 3052822A JP 5282291 A JP5282291 A JP 5282291A JP 2948932 B2 JP2948932 B2 JP 2948932B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- trunk
- track
- trunk line
- net
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体自動配線方法、
特に幹線支線方式を採用してブロック間の多層チャネル
配線を行う半導体自動配線方法に関する。一般に、ゲー
トアレイ方式やビルディングブロック方式によるＬＳＩ
の配線処理では、部分問題として対面した２つのブロッ
ク列の端子間を結ぶという配線問題（チャネル配線）を
解くことが多く、こうした問題解決に、チャネル配線
法、特にもっとも標準化された幹線支線方式のチャネル
配線法（チャネルラウター法とも呼ばれる）が多用され
る。
特に幹線支線方式を採用してブロック間の多層チャネル
配線を行う半導体自動配線方法に関する。一般に、ゲー
トアレイ方式やビルディングブロック方式によるＬＳＩ
の配線処理では、部分問題として対面した２つのブロッ
ク列の端子間を結ぶという配線問題（チャネル配線）を
解くことが多く、こうした問題解決に、チャネル配線
法、特にもっとも標準化された幹線支線方式のチャネル
配線法（チャネルラウター法とも呼ばれる）が多用され
る。
【０００２】チャネルラウター法は、２つのブロック間
の配線領域（チャネル）内に、Ｘ方向の配線（幹線：tr
unk）とＹ方向の配線（支線：branch）を多数配列し、
異なる配線ネットの幹線同士及び支線同士が重ならない
ように、言い替えれば、制約条件をクリアした幹線を各
トラックに割り当てながら、幹・支線を選択的に自動接
続してていくアルゴリズムである。
の配線領域（チャネル）内に、Ｘ方向の配線（幹線：tr
unk）とＹ方向の配線（支線：branch）を多数配列し、
異なる配線ネットの幹線同士及び支線同士が重ならない
ように、言い替えれば、制約条件をクリアした幹線を各
トラックに割り当てながら、幹・支線を選択的に自動接
続してていくアルゴリズムである。
【０００３】本願発明は、かかるチャネルラウター法の
うち２層以上の多層チャネル配線を行うものについてそ
の改良技術を提供するものである。
うち２層以上の多層チャネル配線を行うものについてそ
の改良技術を提供するものである。
【０００４】
【従来の技術】すなわち、従来のチャネルラウター法で
は、対向するブロックの間に並べられたトラック（破線
で示す）を、一方のブロック（セル列）に近い側から順
次に指定し、そのトラック内における幹線占有率（トラ
ック使用率ともいう）のもっとも高いものを割り当て
る。ここで、図６は３層チャネル配線の場合の例であ
り、１層目の配線層と３層目の配線層が幹線層、２層目
の配線層が支線層である。自動配線の結果として、トラ
ックＴ1に配線ネットＡ（Ａ1端子とＡ2端子を結ぶネッ
ト）、Ｂ及びＥの幹線が、Ｔ2に配線ネットＣ、Ｄ、Ｈ
及びＦの幹線が、そしてＴ3に配線ネットＧの幹線がそ
れぞれ割り当てられている。幹線が置かれる配線層は、
トラックの幹線占有率を基準としたアルゴリズムにより
自動的に決定される。
は、対向するブロックの間に並べられたトラック（破線
で示す）を、一方のブロック（セル列）に近い側から順
次に指定し、そのトラック内における幹線占有率（トラ
ック使用率ともいう）のもっとも高いものを割り当て
る。ここで、図６は３層チャネル配線の場合の例であ
り、１層目の配線層と３層目の配線層が幹線層、２層目
の配線層が支線層である。自動配線の結果として、トラ
ックＴ1に配線ネットＡ（Ａ1端子とＡ2端子を結ぶネッ
ト）、Ｂ及びＥの幹線が、Ｔ2に配線ネットＣ、Ｄ、Ｈ
及びＦの幹線が、そしてＴ3に配線ネットＧの幹線がそ
れぞれ割り当てられている。幹線が置かれる配線層は、
トラックの幹線占有率を基準としたアルゴリズムにより
自動的に決定される。
【０００５】
【発明が解決しようとする課題】しかしながら、かかる
従来の半導体自動配線方法にあっては、幹線がどの配線
層に割り当てられたかを知る術がなく、設計時に想定し
た配線層と実際の配線層が異なることがあり、この場
合、層ごとの配線容量の違いに起因して、例えば遅延時
間などの動特性が予測値から外れるという設計精度上の
問題点があった。
従来の半導体自動配線方法にあっては、幹線がどの配線
層に割り当てられたかを知る術がなく、設計時に想定し
た配線層と実際の配線層が異なることがあり、この場
合、層ごとの配線容量の違いに起因して、例えば遅延時
間などの動特性が予測値から外れるという設計精度上の
問題点があった。
【０００６】本発明は、このような問題点に鑑みてなさ
れたもので、設計者の望む配線層に幹線を置くことがで
き、設計精度を向上することを目的としている。
れたもので、設計者の望む配線層に幹線を置くことがで
き、設計精度を向上することを目的としている。
【０００７】
【課題を解決するための手段】本発明は、上記目的を達
成するためその原理図を図１に示すように、対向する二
つのブロック間のチャネル領域に、ブロックの各端子に
接続する複数の支線を配置すると共に、該支線に直交す
る複数のトラック列ごとに幹線を配置し、支線と幹線の
交点を選択的に接続して配線ネットを形成する半導体自
動配線方法であって、予め一の配線層を前記支線に割り
当てると共に、該一の配線層と異なる複数の配線層を前
記幹線に割り当てる半導体自動配線方法において、特定
の配線ネットについて特定の配線層を指定する第１のス
テップａと、任意にトラックを指定すると共に、各トラ
ックごとに前記複数の配線層を切換えながら幹線レイア
ウトを模擬的に実行し、所定の制約条件をクリアした幹
線を仮の幹線とする第２のステップｂと、該仮の幹線が
前記特定の配線ネットに属し、且つ前記指定された配線
層に置かれる場合に当該仮の幹線を配線候補の幹線とす
る第３のステップｃと、各トラックの配線層ごとの候補
幹線について各々トラック使用率を評価し、もっとも使
用率の高い候補幹線または前記特定の配線ネットに属す
る候補幹線を実際の幹線として決定する第４ステップｄ
と、を含むことを特徴とする。
成するためその原理図を図１に示すように、対向する二
つのブロック間のチャネル領域に、ブロックの各端子に
接続する複数の支線を配置すると共に、該支線に直交す
る複数のトラック列ごとに幹線を配置し、支線と幹線の
交点を選択的に接続して配線ネットを形成する半導体自
動配線方法であって、予め一の配線層を前記支線に割り
当てると共に、該一の配線層と異なる複数の配線層を前
記幹線に割り当てる半導体自動配線方法において、特定
の配線ネットについて特定の配線層を指定する第１のス
テップａと、任意にトラックを指定すると共に、各トラ
ックごとに前記複数の配線層を切換えながら幹線レイア
ウトを模擬的に実行し、所定の制約条件をクリアした幹
線を仮の幹線とする第２のステップｂと、該仮の幹線が
前記特定の配線ネットに属し、且つ前記指定された配線
層に置かれる場合に当該仮の幹線を配線候補の幹線とす
る第３のステップｃと、各トラックの配線層ごとの候補
幹線について各々トラック使用率を評価し、もっとも使
用率の高い候補幹線または前記特定の配線ネットに属す
る候補幹線を実際の幹線として決定する第４ステップｄ
と、を含むことを特徴とする。
【０００８】
【作用】本発明では、設計者によって配線ネットと配線
層が指定され、指定された配線層に配線ネットの幹線が
レイアウトされる。したがって、幹線がどの配線層に割
り当てられるかを知ることができ、設計上の配線容量と
実際の配線容量とを一致させて設計精度を向上すること
ができる。
層が指定され、指定された配線層に配線ネットの幹線が
レイアウトされる。したがって、幹線がどの配線層に割
り当てられるかを知ることができ、設計上の配線容量と
実際の配線容量とを一致させて設計精度を向上すること
ができる。
【０００９】
【実施例】以下、本発明を図面に基づいて説明する。図
２〜図５は本発明に係る半導体自動配線方法の一実施例
を示す図であり、３層チャネル配線に適用した例であ
る。まず、図２、図３を参照しながらチャネルラウター
法の基本的なアルゴリズムを説明する。
２〜図５は本発明に係る半導体自動配線方法の一実施例
を示す図であり、３層チャネル配線に適用した例であ
る。まず、図２、図３を参照しながらチャネルラウター
法の基本的なアルゴリズムを説明する。
【００１０】図２はブロック間配線の概念図である。対
向する２つのブロック（以下セル列）１０、１１間にチ
ャネル領域（配線領域）１２を定義し、チャネル領域１
２内の１つの幹線を選択してその幹線にセル列１０、１
１からの支線を接続し、配線ネットを形成する。すなわ
ち、この例では、セル列１０のセル１０ａが支線１３、
幹線１４及び支線１５を介してセル列１１のセル１１ａ
に接続する。
向する２つのブロック（以下セル列）１０、１１間にチ
ャネル領域（配線領域）１２を定義し、チャネル領域１
２内の１つの幹線を選択してその幹線にセル列１０、１
１からの支線を接続し、配線ネットを形成する。すなわ
ち、この例では、セル列１０のセル１０ａが支線１３、
幹線１４及び支線１５を介してセル列１１のセル１１ａ
に接続する。
【００１１】配線ネットは、バウンダリー上に割り付け
られた各セル列端子の組み合せで表現する。例えば、図
３の端子配列の場合には、以下の８つのネットが存在す
る。端子番号〜端子番号 ネット番号 Ａ1 ←→ Ａ2 ………… Ａ Ｂ1 ←→ Ｂ2 ………… Ｂ Ｃ1 ←→ Ｃ2 ………… Ｃ Ｄ1 ←→ Ｄ2 ………… Ｄ Ｅ1 ←→ Ｅ2 ………… Ｅ Ｆ1 ←→ Ｆ2 ………… Ｆ Ｇ1 ←→ Ｇ2 ………… Ｇ Ｈ1 ←→ Ｈ2 ………… Ｈ ネットごとの幹線を決めてその幹線を介し、支線同士を
接続する。幹線の決め方は、任意トラックを順次に指定
し（例えば図２のトラックＴ1から）、各々のトラック
の配線層（例えば第１層と第３層）ごとに配置可能な幹
線を候補にあげていく。
られた各セル列端子の組み合せで表現する。例えば、図
３の端子配列の場合には、以下の８つのネットが存在す
る。端子番号〜端子番号 ネット番号 Ａ1 ←→ Ａ2 ………… Ａ Ｂ1 ←→ Ｂ2 ………… Ｂ Ｃ1 ←→ Ｃ2 ………… Ｃ Ｄ1 ←→ Ｄ2 ………… Ｄ Ｅ1 ←→ Ｅ2 ………… Ｅ Ｆ1 ←→ Ｆ2 ………… Ｆ Ｇ1 ←→ Ｇ2 ………… Ｇ Ｈ1 ←→ Ｈ2 ………… Ｈ ネットごとの幹線を決めてその幹線を介し、支線同士を
接続する。幹線の決め方は、任意トラックを順次に指定
し（例えば図２のトラックＴ1から）、各々のトラック
の配線層（例えば第１層と第３層）ごとに配置可能な幹
線を候補にあげていく。
【００１２】例えば、第１トラックの第１層に配置可
能な候補幹線を調べ、同トラックの第３層に配置可能
な候補幹線を調べた後、隣のトラックに移り、第２ト
ラックの第１層に配置可能な候補幹線を調べ、同トラ
ックの第３層に配置可能な候補幹線を調べる、という動
作を最終トラックまで繰り返す。１つのトラックについ
て複数の候補幹線がある場合、それぞれの幹線コストを
調べ、最大コストのものをそのトラックの配線層に割り
当てる幹線として決定する。コストは単純に幹線の長さ
で表現する。
能な候補幹線を調べ、同トラックの第３層に配置可能
な候補幹線を調べた後、隣のトラックに移り、第２ト
ラックの第１層に配置可能な候補幹線を調べ、同トラ
ックの第３層に配置可能な候補幹線を調べる、という動
作を最終トラックまで繰り返す。１つのトラックについ
て複数の候補幹線がある場合、それぞれの幹線コストを
調べ、最大コストのものをそのトラックの配線層に割り
当てる幹線として決定する。コストは単純に幹線の長さ
で表現する。
【００１３】今、第１トラックの第１配線層における候
補幹線は「ＡとＥ」「ＡとＦ」「Ｂだけ」「ＣとＤ」
「ＣとＨとＦ」「ＣとＥ」「ＧとＨとＦ」の計７組とな
る。この中からトータルコスト最大の組み合せを選び出
す。但し、同一トラック内に配線すると干渉してショー
トするような組み合せ（例えば「ＡとＢ」等）は除外す
る。
補幹線は「ＡとＥ」「ＡとＦ」「Ｂだけ」「ＣとＤ」
「ＣとＨとＦ」「ＣとＥ」「ＧとＨとＦ」の計７組とな
る。この中からトータルコスト最大の組み合せを選び出
す。但し、同一トラック内に配線すると干渉してショー
トするような組み合せ（例えば「ＡとＢ」等）は除外す
る。
【００１４】幹線長を端子間隔Ｌの倍数で表すとＡの幹
線長は５Ｌ、Ｂの幹線長は７Ｌ、Ｃの幹線長は３Ｌ、Ｄ
の幹線長は４Ｌ、Ｅの幹線長は４Ｌ、Ｆの幹線長は３
Ｌ、Ｇの幹線長は２Ｌ、Ｈの幹線長は１Ｌであるから、
組み合せごとのトータルコストは、 「ＡとＥ」 → ５Ｌ＋４Ｌ ＝９Ｌ 「ＡとＦ」 → ５Ｌ＋３Ｌ ＝８Ｌ 「Ｂ」 → ７Ｌ ＝７Ｌ 「ＣとＤ」 → ３Ｌ＋４Ｌ ＝７Ｌ 「ＣとＨとＦ」→ ３Ｌ＋１Ｌ＋３Ｌ ＝７Ｌ 「ＣとＥ」 → ３Ｌ＋４Ｌ ＝７Ｌ 「ＧとＨとＦ」→ ２Ｌ＋１Ｌ＋３Ｌ ＝６Ｌ となり、「ＡとＥ」の組み合せが最大であるので、この
場合、ネット番号ＡとＥのそれぞれの幹線が第１トラッ
クの第１配線層に割り当てられ、配線される。
線長は５Ｌ、Ｂの幹線長は７Ｌ、Ｃの幹線長は３Ｌ、Ｄ
の幹線長は４Ｌ、Ｅの幹線長は４Ｌ、Ｆの幹線長は３
Ｌ、Ｇの幹線長は２Ｌ、Ｈの幹線長は１Ｌであるから、
組み合せごとのトータルコストは、 「ＡとＥ」 → ５Ｌ＋４Ｌ ＝９Ｌ 「ＡとＦ」 → ５Ｌ＋３Ｌ ＝８Ｌ 「Ｂ」 → ７Ｌ ＝７Ｌ 「ＣとＤ」 → ３Ｌ＋４Ｌ ＝７Ｌ 「ＣとＨとＦ」→ ３Ｌ＋１Ｌ＋３Ｌ ＝７Ｌ 「ＣとＥ」 → ３Ｌ＋４Ｌ ＝７Ｌ 「ＧとＨとＦ」→ ２Ｌ＋１Ｌ＋３Ｌ ＝６Ｌ となり、「ＡとＥ」の組み合せが最大であるので、この
場合、ネット番号ＡとＥのそれぞれの幹線が第１トラッ
クの第１配線層に割り当てられ、配線される。
【００１５】そして、以上の動作を第１トラックの第３
配線層に対して実行すると共に、残りのトラックについ
ても同様に実行すると、最終的に全ての配線ネットの幹
線が適当なトラックの第１または第３配線層に割り当て
られ、配線される（配線結果は図６を参照のこと）。こ
こで、多層チャネル領域配線における幹線の割り当て
は、従来、アルゴリズムまかせであり、設計者の関知す
るところではなかった。このため、設計とは別の配線層
に割り当てられることがしばしば起こり、予測と異なる
配線容量がつくことがあった。
配線層に対して実行すると共に、残りのトラックについ
ても同様に実行すると、最終的に全ての配線ネットの幹
線が適当なトラックの第１または第３配線層に割り当て
られ、配線される（配線結果は図６を参照のこと）。こ
こで、多層チャネル領域配線における幹線の割り当て
は、従来、アルゴリズムまかせであり、設計者の関知す
るところではなかった。このため、設計とは別の配線層
に割り当てられることがしばしば起こり、予測と異なる
配線容量がつくことがあった。
【００１６】そこで、本発明では、設計者による配線層
の認識を可能にするため、従来の配線アルゴリズムを以
下のとおり改良する。図４はその改良された配線アルゴ
リズムのフローチャートである。このフローチャートの
ポイントは、Ｘ、Ｙ、Ｚで示される。ポイントＸ ：特定の配線ネットについて特定の配線層を
指定するステップ１０を含み、このステップ１０は本願
発明の要旨に記載の第１のステップａに相当する。ポイントＹ ：一方のブロック側から順次にトラックを指
定するステップ１１、ネットを取り出すステップ１２、
各トラックごとに前記複数の配線層を切換えながら幹線
レイアウトを模擬的に実行し、所定の制約条件をクリア
した幹線を仮の幹線とするステップ１３、及び、仮の幹
線が指定ネットで且つ指定配線層の場合に配線すべき幹
線候補とするステップ１４、１５を含み、これらのステ
ップ１１〜１５は、本願発明の要旨に記載の第２のステ
ップｂ及び第３のステップｃに相当する。
の認識を可能にするため、従来の配線アルゴリズムを以
下のとおり改良する。図４はその改良された配線アルゴ
リズムのフローチャートである。このフローチャートの
ポイントは、Ｘ、Ｙ、Ｚで示される。ポイントＸ ：特定の配線ネットについて特定の配線層を
指定するステップ１０を含み、このステップ１０は本願
発明の要旨に記載の第１のステップａに相当する。ポイントＹ ：一方のブロック側から順次にトラックを指
定するステップ１１、ネットを取り出すステップ１２、
各トラックごとに前記複数の配線層を切換えながら幹線
レイアウトを模擬的に実行し、所定の制約条件をクリア
した幹線を仮の幹線とするステップ１３、及び、仮の幹
線が指定ネットで且つ指定配線層の場合に配線すべき幹
線候補とするステップ１４、１５を含み、これらのステ
ップ１１〜１５は、本願発明の要旨に記載の第２のステ
ップｂ及び第３のステップｃに相当する。
【００１７】すなわち、ポイントＹは、任意のトラック
に配線可能な全ての幹線を調査する部分であり、従来は
所定の禁止情報だけを参照して配線可否を判断していた
部分である。実施例では、取り出されたネットが指定さ
れた配線ネットであるか否かを判定し、指定ネットの場
合にはさらに指定された配線層であるか否かを判定する
ように改良している。指定ネットで且つ指定配線層の場
合にのみ、配線可能な幹線（候補幹線）を判断する。ポイントＺ ：各トラックの配線層ごとの候補幹線につい
て各々トラック使用率（コスト）を評価し、もっとも使
用率の高い候補幹線、または、前記特定の配線ネットに
属する候補幹線を実際の幹線として決定するステップ１
７と、決定された幹線を配線するステップ１８とを含
み、これらのステップ１７、１８は本願発明の要旨に記
載の第４のステップｄに相当する。すなわち、このポイ
ントＺでは、指定配線ネットの幹線についてはコスト評
価を無視し（言い替えれば優先的に）、実際の幹線とし
て決定する。
に配線可能な全ての幹線を調査する部分であり、従来は
所定の禁止情報だけを参照して配線可否を判断していた
部分である。実施例では、取り出されたネットが指定さ
れた配線ネットであるか否かを判定し、指定ネットの場
合にはさらに指定された配線層であるか否かを判定する
ように改良している。指定ネットで且つ指定配線層の場
合にのみ、配線可能な幹線（候補幹線）を判断する。ポイントＺ ：各トラックの配線層ごとの候補幹線につい
て各々トラック使用率（コスト）を評価し、もっとも使
用率の高い候補幹線、または、前記特定の配線ネットに
属する候補幹線を実際の幹線として決定するステップ１
７と、決定された幹線を配線するステップ１８とを含
み、これらのステップ１７、１８は本願発明の要旨に記
載の第４のステップｄに相当する。すなわち、このポイ
ントＺでは、指定配線ネットの幹線についてはコスト評
価を無視し（言い替えれば優先的に）、実際の幹線とし
て決定する。
【００１８】なお、ステップ１６は、ポイントＹの処
理、すなわち幹線候補を登録するための処理を全てのネ
ットについて繰り返すための分岐ステップである。ステ
ップ１９は、未結ネットの存在を調査し、処理を完了す
るか否かを判定するステップである。ステップ２０は、
未使用トラックを調査し、前記ポイントＸ、Ｙ、Ｚを繰
り返すか否かを判定するステップである。
理、すなわち幹線候補を登録するための処理を全てのネ
ットについて繰り返すための分岐ステップである。ステ
ップ１９は、未結ネットの存在を調査し、処理を完了す
るか否かを判定するステップである。ステップ２０は、
未使用トラックを調査し、前記ポイントＸ、Ｙ、Ｚを繰
り返すか否かを判定するステップである。
【００１９】以上述べたように、本実施例によれば、処
理ポイントＹで、設計者によって指定されたネット且つ
指定された配線層の幹線を幹線候補とすることができ、
そして処理ポイントＺで、指定配線ネットの幹線につい
て優先的に実際の幹線として決定することができる。図
５はかかる改良されたアルゴリズムによる３層チャネル
配線の例であり、設計者によってＣからＦまでのネット
番号と第３配線層とが指定されたときの配線例である。
理ポイントＹで、設計者によって指定されたネット且つ
指定された配線層の幹線を幹線候補とすることができ、
そして処理ポイントＺで、指定配線ネットの幹線につい
て優先的に実際の幹線として決定することができる。図
５はかかる改良されたアルゴリズムによる３層チャネル
配線の例であり、設計者によってＣからＦまでのネット
番号と第３配線層とが指定されたときの配線例である。
【００２０】すなわち、指定された第１トラックＴ1に
指定されたネット番号Ｄの幹線が割り付けられ、同じく
第２トラックＴ2にネット番号Ｅの幹線が割り付けら
れ、第３トラックＴ3にネット番号Ｃ及びＦの幹線が割
り付けられている。したがって、設計者の意図どおりの
配線層に所望のネット幹線を配線することができ、設計
見積り値に等しい配線容量を得ることができる。その結
果、回路特性を予測どおりにすることができ、設計精度
を向上することができる。
指定されたネット番号Ｄの幹線が割り付けられ、同じく
第２トラックＴ2にネット番号Ｅの幹線が割り付けら
れ、第３トラックＴ3にネット番号Ｃ及びＦの幹線が割
り付けられている。したがって、設計者の意図どおりの
配線層に所望のネット幹線を配線することができ、設計
見積り値に等しい配線容量を得ることができる。その結
果、回路特性を予測どおりにすることができ、設計精度
を向上することができる。
【００２１】
【発明の効果】本発明によれば、設計者の指定どおりの
配線層にネットの幹線がレイアウトされる。したがっ
て、幹線がどの配線層に割り当てられるかを知ることが
でき、設計上の配線容量と実際の配線容量とを一致させ
て設計精度を向上することができる。
配線層にネットの幹線がレイアウトされる。したがっ
て、幹線がどの配線層に割り当てられるかを知ることが
でき、設計上の配線容量と実際の配線容量とを一致させ
て設計精度を向上することができる。
【図１】本発明の原理図である。
【図２】一実施例のチャネル領域付近の概念図である。
【図３】一実施例の端子レイアウト図である。
【図４】一実施例の配線アルゴリズムを示すフローチャ
ートである。
ートである。
【図５】一実施例のＣ〜Ｆのネットを第３層に割り当て
たときの３層チャネル配線図である。
たときの３層チャネル配線図である。
【図６】従来のアルゴリズムを用いた場合の３層チャネ
ル配線図である。
ル配線図である。
１０、１１：ブロック １２：チャネル領域 １３、１５：支線 Ｔ1〜Ｔ4：トラック列 １４：幹線 Ａ〜Ｈ：配線ネット Ｘ：第１のステップ Ｙ：第２のステップ、第３のステップ Ｚ：第４ステップ
Claims (1)
- 【請求項１】対向する二つのブロック間のチャネル領域
に、ブロックの各端子に接続する複数の支線を配置する
と共に、該支線に直交する複数のトラック列ごとに幹線
を配置し、支線と幹線の交点を選択的に接続して配線ネ
ットを形成する半導体自動配線方法であって、予め一の
配線層を前記支線に割り当てると共に、該一の配線層と
異なる複数の配線層を前記幹線に割り当てる半導体自動
配線方法において、 ａ）特定の配線ネットについて特定の配線層を指定する
第１のステップと、 ｂ）任意にトラックを指定すると共に、各トラックごと
に前記複数の配線層を切換えながら幹線レイアウトを模
擬的に実行し、所定の制約条件をクリアした幹線を仮の
幹線とする第２のステップと、 ｃ）該仮の幹線が前記特定の配線ネットに属し、且つ前
記指定された配線層に置かれる場合に当該仮の幹線を配
線候補の幹線とする第３のステップと、 ｄ）各トラックの配線層ごとの候補幹線について各々ト
ラック使用率を評価し、もっとも使用率の高い候補幹線
または前記特定の配線ネットに属する候補幹線を実際の
幹線として決定する第４ステップと、を含むことを特徴
とする半導体自動配線方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3052822A JP2948932B2 (ja) | 1991-03-18 | 1991-03-18 | 半導体自動配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3052822A JP2948932B2 (ja) | 1991-03-18 | 1991-03-18 | 半導体自動配線方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04288851A JPH04288851A (ja) | 1992-10-13 |
| JP2948932B2 true JP2948932B2 (ja) | 1999-09-13 |
Family
ID=12925546
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3052822A Expired - Lifetime JP2948932B2 (ja) | 1991-03-18 | 1991-03-18 | 半導体自動配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2948932B2 (ja) |
-
1991
- 1991-03-18 JP JP3052822A patent/JP2948932B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04288851A (ja) | 1992-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4593363A (en) | Simultaneous placement and wiring for VLSI chips | |
| KR100201979B1 (ko) | 배선경로 처리방법과 배선경로 처리시스템 및 반도체집적회로 장치 | |
| EP0271596B1 (en) | VLSI-chip design and manufacturing process | |
| US4823276A (en) | Computer-aided automatic wiring method for semiconductor integrated circuit device | |
| US4903214A (en) | Method for wiring semiconductor integrated circuit device | |
| US6397375B1 (en) | Method for managing metal resources for over-the-block routing in integrated circuits | |
| US6505333B1 (en) | Automatic placement and routing of semiconductor integrated circuits | |
| US6110221A (en) | Repeater blocks adjacent clusters of circuits | |
| JP2948932B2 (ja) | 半導体自動配線方法 | |
| JP2002318827A (ja) | 集積回路製造システム | |
| US5825659A (en) | Method for local rip-up and reroute of signal paths in an IC design | |
| JP2006285445A (ja) | レイアウト設計方法、レイアウト設計プログラム、およびレイアウト設計装置 | |
| US6477690B1 (en) | In-place repeater insertion methodology for over-the-block routed integrated circuits | |
| US6925619B2 (en) | IC conductor capacitance estimation method | |
| JP2695234B2 (ja) | 半導体装置の配線方法 | |
| JPH05181936A (ja) | 配線方法 | |
| Terai et al. | A new efficient routing method for channel-less sea-of-gates arrays | |
| Noda et al. | Automatic layout algorithms for function blocks of CMOS gate arrays | |
| JP3068492B2 (ja) | 自動配置配線方法 | |
| JPH04291744A (ja) | 半導体装置の配線方法 | |
| JPH0645443A (ja) | 階層化配線方法 | |
| US6412103B1 (en) | Routing method removing cycles in vertical constraint graph | |
| JPH03225941A (ja) | レイアウト設計方法 | |
| JPH0212856A (ja) | 半導体集積回路装置の配線方法 | |
| JP2688425B2 (ja) | Ｌｓｉの素子ブロック間のチャネル内のトラック割付け方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990622 |