JP2002318827A - 集積回路製造システム - Google Patents

Abstract

(57)【要約】 【課題】集積回路における隣接する相互接続のミラー容
量の影響を減少するシステムと方法を提供する。 【解決手段】１つの方向に流れる信号を備えた相互接続
と反対の方向に流れる信号を備えた相互接続とを組み合
わせるように、組み合わせられた相互接続を備えた集積
回路と組み合わせられた相互接続を備えたシステムとを
製造する。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本発明は、一般的には、集積
回路（ＩＣ）の設計と製造に関し、さらに詳しくは、集
積回路上の相互接続を組み合わせて相互接続間容量を減
少させるように組み合わせるシステムと方法に関する。

【０００２】

【従来の技術】集積回路の設計と製造の分野において
は、高速、小型、高性能かつ低コストの集積回路を設計
して作り上げることが変わらぬ目標である。これらの目
標に適合する集積回路を設計しようとするとき、設計者
は、ほとんどの場合、様々な障害に直面し、これらを克
服してきた。通常、１つの障害の克服は、新たな障害を
生む傾向にある。過去においては安全に無視できた障害
が、先行する障害を克服したとき厳しい制限因子とな
る。この分野における進歩のために、相互接続間容量、
従って、関連する相互接続遅延は、集積回路の設計と製
造における厳しい制限となってきている。

【０００３】集積回路は、導体により相互接続される１
群の機能ブロックである。この導体は、相互接続として
知られている。過去において、高速の集積回路を作り上
げるために努力しているとき、相互接続遅延は、設計の
関心が高速、小型および高性能な機能ブロックを設計す
ることのような他の障害の克服に向けられているため
に、ほとんどの場合、無視できた。この機能ブロック
は、論理ゲート、トランジスタ、状態機械、アルゴリズ
ムユニット、チップから外部装置へデータを駆動するパ
ッド、あるいは、他のすべての機能的な集積回路ユニッ
トであることができる。機能ブロックは、相互接続に取
り付けられる集積回路上のあらゆる装置であると定義す
ることもできる。

【０００４】相互接続遅延は、相互接続に関連する抵抗
と容量の関数である。相互接続の抵抗は、長さに比例
し、相互接続の断面積に逆比例する。より高性能の集積
回路を設計して作り上げる目的を達成するために、集積
回路上の機能ブロックの数が、増加される。多数の機能
ブロックが、より小型な集積回路を作り上げるという目
的に対応するためにさらに小さな面積内において相互に
接続されなければならない。これは、集積回路をさらに
複雑にするとともに相互接続ルートをさらに密集させる
ことになった。これらの障害に打ち勝つために、相互接
続は、さらに細くなった。以下にさらに明らかにされる
ように、細くなった相互接続は、抵抗が大きくなるとい
うような欠点を持つようになった。設計者は、相互接続
の高さを増すことによって細い相互接続による逆効果を
打ち消そうと試みた。これらの変化の間に、相互接続
は、それらの高さと幅に比例して長くなった。

【０００５】細い相互接続に関連した大きな抵抗によ
り、中継器も必要となった。中継器は、相互接続によっ
て搬送される信号のパワーを高めるために、相互接続に
対して周期的に間隔を置いて配置される。大きくなった
パワーは、信号が対象となる機能ブロックに到達する前
に、相互接続抵抗により信号が回復点以前に衰えてしま
うことを妨げる。中継器は、２つのインバータを備えた
バッファであることが多い。中継器が信号に与えるパワ
ー上昇は、最終的には信号速度を高める。相互接続は、
セグメント毎に１つの中継器を含むようなセグメントに
分割すると考えられる。

【０００６】不運なことに、この相互接続の結合構造の
変化は、隣接する相互接続間の電気的な相互作用を大き
くした。特に、相互接続容量は、相互接続遅延のさらに
重要な因子となった。相互接続容量は、主として２つの
成分を含む。相互接続容量は、相互接続―基板間成分と
相互接続間成分を備える。相互接続間成分は、主として
プレート容量とミラー容量を有する。このプレート容量
は、プレート面積と、隣接する相互接続の側方間の距離
の関係の結果である。ミラー容量は、密接した相互接続
上で信号の同時に移動が生じることに関係する。相互接
続間容量は、結合容量としても言及される。

【０００７】相互接続容量における相互接続−基板成分
は、よく理解されている。相互接続容量が限界に達する
ほどの大きさにまで集積回路が小さくなった後、比較的
短く厚い相互接続を持った支配的な要因が相互接続−基
板成分であった。相互接続−基板成分は、隣接する相互
接続によって搬送されるタイプのトラフィックすなわち
流れであるような独立変数に依存しないので、モデル化
するのが比較的容易である。相互接続はさらに細くかつ
さらに高くなっているので、相互接続容量における相互
接続−基板成分が減少するとともに相互接続間成分が設
計上の厳しい制限となっている。

【０００８】上述したように、相互接続間プレート容量
成分は、通常、相互接続の形状と隣接する相互接続への
距離とに関係する。これは、相互接続−基板容量のよう
にプレート容量成分を、比較的設計が容易な成分にして
いる。集積回路の設計における相互接続遅延のミラー容
量成分についての挑戦的な観点の１つは、ミラー容量成
分が、隣接する相互接続を流れる信号の方向とタイプ、
システムのアーキテクチャ、および、システムのタイミ
ングに依存していることにある。従って、ミラー容量
は、容易には予測できず、しかも設計できない。

【０００９】相互接続への信号入力のタイミングは、通
常、集積回路クロックと集積回路アーキテクチャの関数
である。信号入力のタイミングは、また、いずれかの機
能ブロックにおいて実行される処理の影響を受ける。こ
れらの信号入力タイミング要因は、当技術分野において
はよく理解されている。集積回路設計者は、これらの良
く知られた信号入力タイミング要因の一部分である従来
周知のソフトウェア、集積回路回路の基本コンピュータ
モデルを用いている。

【００１０】集積回路成分における不確かさと予測の不
可能性は、設計過剰を招く。ミラー容量における予測の
不可能性は、設計過剰を招いている。設計者は、ミラー
容量に関しての最悪のケースシナリオを想定し、ミラー
容量の最悪のケース効果を無くすために相互接続間の距
離を増加させるのが通常である。

【００１１】典型的な集積回路において、相互接続上の
信号の流れの方向は、主に集積回路アーキテクチャの関
数である。設計者は、典型的に単純に、接続を必要とす
る機能ブロック上の２つのノードを決定し、この２つの
ノード間に電線をつなげる。互いに隣接する平行な同一
の方向に流れるように相互接続を配置するための決まっ
た方法は無いが、典型的な集積回路アーキテクチャは、
通常、同一の方向に流れる信号を備えた一連の隣接する
相互接続を導き出す。ミラー容量は密接して配置された
相互接続上の信号の同時移動に関係するので、ミラー容
量は、同一の方向に流れる信号を備えた隣接する相互接
続の相互接続遅延において大きな役割を演じる。

【００１２】典型的な集積回路は、もはや単一層のデバ
イスではない。相互接続−基板容量に対する相互接続間
容量の比例の影響は、相互接続層における層化が考慮さ
れるときさらに重要なものとなる。設計者の目的を達す
るために、集積回路は、ますます層化されたデバイスに
なりつつある。上方の層が基板からさらに遠く離れるの
で、相互接続間容量は、相互接続−接地容量よりもより
重要なものになる。相互接続間容量のために、集積回路
設計者は、一般的には相互接続のレイアウトの設計にお
いて大きな誤差マージンすなわち誤差の余裕をとる。ミ
ラー容量は、上方の層において下方の層における誤差マ
ージンよりも平均して大きな誤差マージンがとられる。
このようにして、相互接続間容量、および、相互接続間
容量のミラー容量成分は、好ましくない大きな相互接
続、大きなバス、および、非常に大きくて遅い集積回路
を導き出すことになる。

【００１３】相互接続間容量の不都合な効果を小さくす
るとともに速度対低抵抗を大きくするための１つのアプ
ローチは、相互接続の断面積の増加である。２つ目のも
のは、相互接続間の間隔の増加である。３つ目のもの
は、電磁的遮蔽すなわち電磁シールドの形成であって、
例えば、相互接続間への接地された相互接続の追加であ
る。しかしながら、これらのアプローチのすべては集積
回路の利用可能な空間を狭めるので、迅速、小型、高性
能および低コストの積分回路の設計と製造という変わら
ぬ目的のためには逆効果になっている。

【００１４】

【発明が解決しようとする課題】従って、当産業におい
て上述した欠陥と不足を解決するという、これまでは取
り組まれなかった要求が存在している。

【００１５】

【課題を解決するための手段】本発明は、集積回路にお
ける隣接する相互接続のミラー容量の影響を減少するシ
ステムと方法を提供する。これは、１つの方向に流れる
信号を備えた相互接続と反対の方向に流れる信号を備え
た相互接続とを組み合わせることによって達成される。
システムは、組み合わせられた相互接続を備えた集積回
路と組み合わせられた相互接続を備えたシステムとを製
造するシステムの形で提供される。

【００１６】アーキテクチャにおいて簡単に説明された
ように、組み合わせられた集積回路相互接続を製造する
システムは、以下のようにして実現される。集積回路が
複数の機能ブロックを備えているとき、集積回路は、タ
スクを実行するように設計され、システムは、機能ブロ
ックの部分を接続する複数の相互接続を識別する機構、
複数の相互接続のそれぞれを流れる信号の方向を判断す
る機構、および、複数の相互接続のそれぞれの配置を識
別する機構を備えているので、信号の流れる方向は、相
互接続間容量がタスクの実行を大きく妨げない程度に小
さくなるように、隣接する相互接続に対し互い違いにな
るようにする。

【００１７】アーキテクチャにおいて簡単に説明された
ように、組み合わせられた相互接続を備えた集積回路シ
ステムは、以下のようにして実現される。集積回路が機
能ブロックを備えているとき、システムは、第１の方向
に信号を搬送する第１の複数の並列した相互接続、第１
の複数の並列した相互接続にも並列な、反対の方向に信
号を搬送する第２の複数の並列した相互接続を備えてい
る。第１の複数の並列な相互接続の相互接続は、第２の
複数の並列した相互接続における２つの相互接続間に隣
接して配置される。第１の複数および第２の複数の並列
な相互接続は集積回路における相互接続のすべてから選
択されており、その選択は、第２の複数の並列な相互接
続における２つの相互接続間の第１の複数の並列な相互
接続における相互接続の配置が相互接続間容量における
ミラー容量成分の減少を生じているかどうかに基づいて
いる。

【００１８】本発明は、また、組み合わせられた集積回
路相互接続を製造する方法という観点からも考察でき
る。これに関して、本発明による方法は、以下のような
ステップに広く概括することができる。すなわち、機能
ブロックの部分を接続する複数の相互接続を識別し、こ
の複数の相互接続のそれぞれを流れる信号の方向を判断
し、および、相互接続のそれぞれを配置して、信号の流
れの方向が、相互接続間容量がタスクの実行を大きく妨
げない程度に小さくなるように隣接する相互接続に対し
互い違いになるようにするというものである。

【００１９】本発明における他のシステム、方法、構成
および利点は、以下の図面と詳細な説明の検討を行うこ
とにより、当該技術に通常の知識を有する者すなわち当
業者であれば明らかになるものであろう。すべてのこれ
らの追加のシステム、方法、構成および地点は、本発明
の説明に含まれ、本発明の技術的な範囲に属し、およ
び、添付の図面によって保護されるべきものである。本
発明は、添付の図面を参照することによってさらに理解
が深まるものである。図面中の要素は、必ずしも比例し
た倍率を備えていないばかりでなく、むしろ、本発明の
原理を明確にするために強調されて示されている。ま
た、図面においては、同じ参照数字が、いくつかの図面
を通じて対応している部材に付与されている。

【００２０】

【発明の実施の形態】以下の説明は、本発明を実施する
ための現状で最良と考える態様を含んでいる。以下の説
明は、限定を加える意味合いではなく、むしろ、組み合
わせられた集積回路相互接続システムと方法の一般的な
原理を説明するという目的を持っている。また、組み合
わせられた集積回路相互接続システムと方法は、説明さ
れる特定の実施形態や、ソフトウェア、ファームウエ
ア、ハードウェアあるいはそれらの組み合わせにおける
いずれの特定の実施形態に限定されない。その代わり
に、本発明は、いかなるやり方で実施されても良く、電
子的、磁気的、光学的あるいは他の物理的な素子などの
コンピュータ読み取り可能な媒体に記憶されているソフ
トウェアのように実現することもできる。組み合わせら
れた集積回路相互接続システムと方法は、添付された請
求項を参照して定められるべきものである。

【００２１】集積回路は、トランジスタ、抵抗、コンデ
ンサ、および／または、他の半導体「チップ」上の機能
ブロックを含む電気回路であり、その際この機能ブロッ
クは、所定のタスクを実行するように互いに協働し、例
えば、これらに限定はされないが、マイクロプロセッ
サ、プログラム可能な論理回路（ＰＬＤ）、電気的に消
去可能なプログラム可能メモリ（ＥＥＰＲＯＭ）、ラン
ダムアクセスメモリ（ＲＡＭ）、演算増幅器、あるい
は、電圧レギュレータ、あるいは、当該技術に通常の知
識を有する者には周知の多数の他の仕事と協働するもの
である。超大規模集積回路（ＶＬＳＩ）技術は、しばし
ば、何千もの論理要素の機能ブロックと相互接続を有す
る半導体集積回路を作るのに利用される。超大規模集積
回路（ＶＬＳＩ）は、サファイヤ、砒化ガリウムあるい
はゲルマニウムのウェーハ上のケイ素のような基板上に
製造され、従って、この超大規模集積回路は、一般的
に、相互接続と論理要素の機能ブロックを有している。

【００２２】これらの論理要素の機能ブロックは、信号
処理を制御し、例えば、これに限定はされないが、論理
ゲート、ラッチ、メモリアレイ、あるいは、乗算器のよ
うな要素を含んでいる。これらの論理要素の機能ブロッ
クは、しばしば、集積回路に多層に作り上げられる。こ
れらの論理要素の機能ブロックのそれぞれの動作のため
に、これらは、入力と出力を必要とする。これらの入力
と出力は、通常、他の論理要素の機能ブロックからの相
互接続である。これらのデータ相互接続は、一般的に、
層を水平にあるいは垂直すなわち上下に走っている。層
を水平に走る相互接続は、また、一般的に層の一辺を直
交するように層の他の辺に対して走る。例えば、これ
は、層の隣接する対における上方の層において相互接続
は南北として１方向に走り、次いで、下方の層において
相互接続は直交して東西に走る如くである。相互接続
は、制御信号、データ信号およびクロック信号を搬送す
る。

【００２３】通常、集積回路の設計を行うに際して、ネ
ットリストが、配線図および「アートワーク」（機能ブ
ロック、相互接続、ノードの詳細なレイアウト）からの
抽出を含む様々なやり方によって作成される。ネットリ
ストは、すべての論理要素における機能ブロックのリス
ト化であり、論理のブロックを含む論理要素における機
能ブロックの接続性のリスト化である。ネットリスト
は、集積回路のレイアウトを生み出す配置・経路決定化
ツールに導かれる。得られたレイアウトは、集積回路の
相互接続における実際の位置と配置を指定する。それぞ
れの機能ブロックにおける配置の適切さの程度は、配置
・経路決定ツールによって実施される配置・経路決定ア
ルゴリズムの設計限界とこの配置・経路決定ツールの動
作に当てられた中央処理装置（ＣＰＵ）時間量の関数で
ある。

【００２４】これらのアルゴリズムは、一般的に接続間
の経路長を最小化することにより、集積回路における経
路抵抗と容量を最小にするように設計される。一般的
に、経路長が最短にされると、相互接続容量負荷が最小
となり、従って、集積回路は、高速化、小型化（すなわ
ち、高密度化）、および、省電力化が行われて、これら
は、すべて好ましい寄与をする。しかしながら、相互接
続の組み合わせは長い相互接続のコストに関しても相互
接続間容量を減少させることができる。ほとんどの従来
周知の配置・経路決定アルゴリズムが、反復的な擬似ラ
ンダム配置体系を介してこの最適化を達成する。機能ブ
ロックの初期配置後に、それぞれの機能ブロックは、設
計が移動によって最適化されているかどうかを見るため
に移動が考慮される。機能ブロックの内部においても、
ノードの初期配置の後、設計が最適化されているかどう
かを見るために移動が考慮される。考慮される移動のタ
イプは、（１）機能ブロックの位置を他の機能ブロック
と交換し、（２）機能ブロックの位置を新しい位置に移
動し、および、（３）ノードの位置を他のノードと交換
することである。このような移動は、また、相互接続の
配置の変化を生じさせる。設計、従って、集積回路によ
るこのタスクの達成がこの移動によって改善できている
かどうかは、コスト機能に基づいて判断される。提案さ
れた移動は、それが集積回路によるタスクの達成を大き
く妨げていない限りにおいて受け入れられる。例えば、
コスト機能は、設計の総相互接続長であることができる
ので、総相互接続長が短ければ短いほど、設計が最適化
されたことになる。組み合わせられた集積回路に対する
コスト機能は、ミラー容量による相互接続間容量を考慮
することができる。

【００２５】計算は、それぞれの移動に対するアルゴリ
ズムを用いて提案された移動によって生じたコスト機能
の変化を判断することによって行われる。変化がネガテ
ィブであるなら、それにより新しい低コスト機能を生成
し、そしてその移動は受け入れられ、そのアルゴリズム
の更なる反復の考慮下での機能ブロックの新しい配置に
使われる。ネガティブなコスト機能の変化のみを選択す
ることは、「貪欲な」アルゴリズムと呼ばれる。

【００２６】「シミュレートされた焼き戻し（アニーリ
ング）」と称されるさらに進んだ配置・経路決定アルゴ
リズムは、時折、コスト機能におけるポジティブな変化
を生じさせる移動を受け入れる。このような場合、シミ
ュレートされた焼き戻しアルゴリズムは、移動の選択が
確率の高い選択となるようにポジティブな変化の大き
さ、「温度」と呼ばれる減少値、および、乱数に基づい
て提案された移動のいずれかを受け入れあるいは拒絶す
る。このようにして、シミュレートされた焼き戻し配置
・経路決定アルゴリズムは、温度コスト機能によって修
正された擬似ランダム配置体系の多数の反復を介して設
計の最適化を行う。シミュレートされた焼き戻しアルゴ
リズムの詳細にわたる説明は、例えば、Carl Sechenに
よる"LSI Placement and Global Routing Using Simula
ted Annealing" Chapter 2, KluwerAcademic Publisher
s, Boston, 1-st Edition (1988)に見出すことができ
る。

【００２７】製造ソフトウェアを説明するのに先立っ
て、図１は、従来周知の相互接続を示しており、図２
は、組み合わせられた集積回路相互接続を示している。
図１は、機能ブロック間に配置されるとともに相互接続
に影響を与える適当な容量と抵抗を備えた２つの従来技
術の相互接続の概略図である。図１は、ノードＡとノー
ドＢ間の第１の相互接続１０２と、ノードＣとノードＤ
間の第２の相互接続１０４とを示している。ノードＡと
ノードＣは、同じ機能ブロック中の２つのノードである
ことができる。ノードＢとノードＤは、第２の機能ブロ
ックからのものであることができる。ノードＡ、Ｂ、Ｃ
およびＤは、別個の機能ブロックからのものであっても
良い。図１は、隣接して走っている第１の相互接続１０
２と第２の相互接続１０４とを示している。相互接続を
示す「隣接する」とは、互いに並列であり、従って、隣
接する相互接続間には他の相互接続は存在しないことを
意味する。この隣接する相互接続は、それらの全長にわ
たって隣接していることを要求されない。相互接続は、
それらの長さの一部分のみの隣接であることができる。

【００２８】図１において、第１の信号１０６は、ノー
ドＡからノードＢに送られ、第２の信号１０８は、ノー
ドＣからノードＤに送られる。第１の相互接続１０２と
第２の相互接続１０４の抵抗は、抵抗１１０によってモ
デル化されている。第１の相互接続１０２と第２の相互
接続１０４の相互接続−基板容量は、Ｉ−Ｓコンデンサ
１１２によってモデル化されている。相互接続−基板容
量に対して、集積回路基板は、接地電位（グランドある
いはアース）として機能する。この接地基板は、図１に
おいては基板−接地線１１４によってモデル化されてい
る。相互接続間容量は、Ｉ−Ｉコンデンサ１１６によっ
てモデル化されている。図１にさらに示されているの
は、第１の相互接続１０２と第２の相互接続１０４に沿
って配置されている中継器１１８である。

【００２９】第１の相互接続１０２と第２の相互接続１
０４は、導体であることができる。第１の相互接続１０
２と第２の相互接続１０４は、しばしば、蒸着されたア
ルミニウムであるが、周知技術の多数の導体のいずれか
から選ばれても良い。第１の信号１０６と第２の信号１
０８は、従来技術において周知の多数の信号中の信号で
あることができる。第１の信号１０６と第２の信号１０
８は、データビットを内容とする電圧を変化させること
が多い。

【００３０】抵抗１１０は、第１の相互接続１０２と第
２の相互接続１０４における固有の抵抗である。この固
有の抵抗は、主として導体材料と相互接続の結合構造と
によって定まる。相互接続−基板容量は、Ｉ−Ｓコンデ
ンサ１１２によってモデル化されている。Ｉ−Ｓコンデ
ンサ１１２の値は、主として相互接続の表面積と基板か
らの相互接続の距離に依存している。図１における抵抗
１１０、Ｉ−Ｓコンデンサ１１２およびＩ−Ｉコンデン
サ１１６は、集積回路の電気的な特性を示しており、集
積回路の機能ブロックを示すものではない。しかしなが
ら、第１の相互接続１０２と第２の相互接続１０４に接
続されている機能ブロックは、抵抗とコンデンサとを含
むことができる。

【００３１】図１は、Ａ、ＢおよびＣで指定されている
３つの区分に分割される第１の相互接続１０２と第２の
相互接続１０４を示している。Ａ、ＢおよびＣのそれぞ
れは、１つの中継器を含んでいる。第１の信号１０６と
第２の信号１０８が、隣接する第１の相互接続１０２と
第２の相互接続１０４に沿って同一の方向に流れると
き、これらの信号は、セクションすなわち区分Ａ、Ｂお
よびＣにおけるミラー容量を減らそうとする。ミラー容
量は、Ｉ−Ｉコンデンサ１１６としてモデル化されてい
る相互接続間容量の成分である。一般的に、集積回路
は、区分Ａ、ＢおよびＣを通じて第１の相互接続１０２
と第２の相互接続１０４に影響を与えるミラー容量の最
悪のケースとなるシナリオを許容するように設計されて
いる。

【００３２】図２は、機能ブロック間に配置されるとと
もに組み合わせられた集積回路の相互接続に影響を与え
る適切な容量と抵抗を備えた４つの組み合わせられた集
積回路の相互接続の概略図である。図２は、ノードＡと
ノードＢ間の第１の相互接続２０２、ノードＤとノード
Ｃ間の第２の相互接続２０４、ノードＥとノードＦ間の
第３の相互接続２０６、および、ノードＨとノードＧ間
の第４の相互接続２０８を示している。ノードＡ、Ｄ、
ＥおよびＨは、同一の機能ブロックあるいは異なる機能
ブロックからのノードであることができる。同様に、ノ
ードＢ、Ｃ、ＦおよびＧは、第２の機能ブロックあるい
は別個の機能ブロックからのノードであることができ
る。図２は、隣接して走る第１の相互接続２０２、第２
の相互接続２０４、第３の相互接続２０６、および、第
４の相互接続２０８を示している。

【００３３】図２において、第１の信号２１０は、ノー
ドＡからノードＢに送られ、第２の信号２１２は、ノー
ドＣからノードＤに送られ、第３の信号２１４は、ノー
ドＥからノードＦに送られ、および、第４の信号２１５
は、ノードＧからノードＨに送られる。相互接続２０
２、２０４、２０６および２０８における抵抗は、抵抗
１１０によってモデル化されている。第１の相互接続２
０２と第４の相互接続２０８に対する相互接続−基板容
量は、Ｉ−Ｓコンデンサ１１２によってモデル化されて
いる。相互接続−基板容量は、また、第２の相互接続２
０４と第３の相互接続２０６に影響を与えるが、第２の
相互接続２０４と第３の相互接続２０６に対する相互接
続−基板容量は、図２には示されていない。基板−接地
線１１４が、第１の相互接続２０２と第４の相互接続２
０８に対して示されており、これは、第２の相互接続２
０４と第３の相互接続２０６に対しても適用可能である
ことは明らかである。図２にも、相互接続２０２、２０
４、２０６および２０８に沿って配置された中継器１１
８が示されている。

【００３４】図２は、区分Ａ、区分Ｂおよび区分Ｃで示
される３つの区分に分割された隣接する相互接続２０
２、２０４、２０６および２０８を示している。区分
Ａ、区分Ｂおよび区分Ｃのそれぞれは、相互接続あたり
１つの中継器を備えている。区分内における相互接続間
容量は、周辺のＩ−Ｉコンデンサ２１６と中央のＩ−Ｉ
コンデンサ２１８によってモデル化されている。第１の
信号２１０と第２の信号２１２が同時に転移して隣接す
る第１の相互接続２０２と第２の相互接続２０４に沿っ
て反対の方向に送られるとき、これらの信号は、区分Ｂ
のみにおいてミラー容量を誘導しようとする。ミラー容
量は、中央のＩ−Ｉコンデンサ２１８としてモデル化さ
れている相互接続間容量の成分に含まれている。周辺の
Ｉ−Ｉコンデンサ２１６は、ミラー容量の影響を受ける
傾向が低い。相互接続を組み合わせることは、ミラー容
量による集積回路回路への影響を相互接続の一部分のみ
にとどめる設計を可能にする。第１の信号２１０と第２
の信号２１２はそれらが互いに側方に沿って同一の方向
に進行するときよりも互いに短時間だけ影響するので、
第１の相互接続２０２と第２の相互接続２０４間の総ミ
ラー容量は、小さくなる。ミラー容量の同じような減少
が、第２の相互接続２０４と第３の相互接続２０６間で
生じる。従って、同様にして、第３の相互接続２０６と
第４の相互接続２０８間にも生じる。

【００３５】組み合わせられた集積回路の相互接続は、
集積回路の改善を可能にする。従って、組み合わせられ
た集積回路の相互接続に関する以下の説明は、機能ブロ
ックと相互接続の配置に対する設計を改善したシステム
と方法を提供しようとするものである。

【００３６】図３は、組み合わせられた集積回路の相互
接続サブルーチン３２０を含むコンピュータシステムの
ブロック図であって、図２に示された４つの組み合わせ
られた集積回路の相互接続のような並列の相互接続を、
信号が反対方向に流れるように、相互接続を再構成する
ように設計された集積回路を製造することができる。図
３は、プロセッサ３０２、ハードディスクドライブおよ
びフロッピー（登録商標）ディスクドライブのような記
憶ユニット（図示せず）、および、オペレーティングシ
ステム３０６を含むメモリ３０４を通常は備えたコンピ
ュータシステム３００を示している。

【００３７】プロセッサ３０２は、一般的に、インテル
社のペンティアム（登録商標）マイクロプロセッサ、Ｐ
ＯＷＥＲＰＣマイクロプロセッサ、ＳＰＡＲＣプロセッ
サ、ＰＡ−ＲＩＳＣプロセッサあるいは６８０００シリ
ーズマイクロプロセッサのような市販のプロセッサを含
むことができる。多くのその他のプロセッサも使える。
このようなプロセッサは、通常、マイクロソフト社から
のさまざまなバージョンのＷＩＮＤＯＷＳ（登録商標）
オペレーティングシステム、ＮＯＶＥＬＬ社から販売さ
れているＮＥＴＷＡＲＥオペレーティングシステム、あ
るいは、サン・マイクロシステム社、ヒューレット・パ
ッカード社およびＡＴ＆Ｔのような多くのベンダーから
販売されているＵＮＩＸ（登録商標）オペレーティング
システムなどのオペレーティングシステム３０６と称さ
れるプログラムを実行するものである。オペレーティン
グシステム３０６は、集積回路製造プログラム３１８の
ような他のコンピュータプログラムの実行を制御し、ス
ケジューリング、入出力制御、ファイルとデータ管理、
メモリ管理、および、通信管理と関連するサービスを提
供する。プロセッサ３０２とオペレーティングシステム
３０６は、高度のプログラミング言語におけるアプリケ
ーションプログラムが書き込まれているコンピュータプ
ラットフォームを形成している。プロセッサ３０２は、
バスのようなローカルインターフェース３０８を介して
メモリ３０４からデータを受け取る。

【００３８】ユーザは、入力装置３１０を使ってコンピ
ュータシステム３００を指揮することができる。入力装
置３１０は、例えば、これに限定されないが、マウス３
１２とキーボード３１４であることができる。アクショ
ン入力と結果出力が、例えば、これに限定されないが、
ディスプレイターミナルとプリンタである出力装置３１
６にディスプレイされる。入力装置と出力装置は、ロー
カルインターフェース３０８を介してプロセッサ３０２
とメモリ３０４と通信する。

【００３９】メモリ３０４は、メモリの共通型の１つあ
るいは組み合わせのいずれかであることができ、例え
ば、これに限定されないが、消去可能なプログラム可能
読み出し専用メモリ（ＥＰＲＯＭ）、電子的に消去可能
なプログラム可能読み出し専用メモリ（ＥＥＰＲＯ
Ｍ）、プログラム可能読み出し専用メモリ（ＰＲＯ
Ｍ）、ランダムアクセスメモリ（ＲＡＭ）、読み出し専
用メモリ（ＲＯＭ）、フラッシュメモリ、ダイナミック
ランダムアクセスメモリ（ＤＲＡＭ）、スタティックラ
ンダムアクセスメモリ（ＳＲＡＭ）などであることがで
きる。メモリ３０４は、また、ディスクドライブ、テー
プドライブ、ＣＤＲＯＭドライブ、カートリッジ、カセ
ット、あるいは、ネットワークサーバに載せられている
メモリのような不揮発性のメモリの１つあるいは組み合
わせのいずれかであることができる。メモリ３０４上に
存在しているソフトウェアが設定を行い、プロセッサ３
０２によって、通常は、コンピュータ３００によって実
行される。このソフトウェアは、オペレーティングシス
テム３０６と、このオペレーティングシステム３０６と
共に動作する集積回路製造プログラム３１８を含んでい
る。

【００４０】メモリ３０４に格納されているのは、集積
回路製造プログラム３１８である。また、メモリには、
組み合わせられた集積回路の相互接続サブルーチン３２
０が存在している。集積回路製造プログラム３１８と組
み合わせられた集積回路製造サブルーチン３２０は、ネ
ットリスト３２２と連携して作動する。ネットリスト３
２２は、機能ブロックと機能ブロックの相互接続とのす
べてをリスト化したものを含んでいる。組み合わせられ
た集積回路製造サブルーチン３２０は、ハードウェア、
ソフトウェア、ファームウェア、あるいは、それらの組
み合わせで実現できる。組み合わせられた集積回路相互
接続サブルーチン３２０は、ＳＰＩＣＥを使う人や、配
線図およびアートワークエディタや、フロアプランナ、
ブロックプランナ、あるいは、ルータ（経路決定）のよ
うな当業者に良く知られた多数の集積回路製造プログラ
ムのいずれかに関連付けることができる。

【００４１】論理的な関数を実現する実行可能な命令の
順序付けリストを備えた、組み合わせられた集積回路相
互接続サブルーチン３２０は、コンピュータを用いるシ
ステム、プロセッサを含んでいるシステム、あるいは、
命令実行システム、装置あるいはデバイスからの命令を
捉えてこの指令を実行できる他のシステムのような命令
実行システム、装置あるいはデバイスの使用、あるいは
それらに関連するあらゆるコンピュータ読み出し可能な
媒体において具体化できる。この明細書において、「コ
ンピュータ読み出し可能な媒体」とは、命令実行システ
ム、装置あるいはデバイスを使うあるいはそれらに関連
するプログラムを包含し、記憶し、通信し、伝播し、あ
るいは、送ることができるあらゆる手段を含むものであ
る。コンピュータ読み出し可能な媒体は、例えば、これ
に限定されないが、電子的、磁気的、光学的、電磁的、
赤外線を使用したあるいは半導体を使用したシステム、
装置、デバイス、あるいは、伝播媒体であることができ
る。コンピュータ読み出し可能な媒体のさらに特定され
た例（非網羅的なリスト）は、１つあるいはそれ以上の
電線を備えた電気的な（電子的な）接続、ポータブルな
コンピュータディスケット（磁気的）、ランダムアクセ
スメモリ（ＲＡＭ）（電子的）、読み出し専用メモリ
（ＲＯＭ）（電子的）、消去可能なプログラム可能読み
出し専用メモリ（ＥＰＲＯＭあるいはフラッシュメモ
リ）（電子的）、光ファイバー（光学的）、および、ポ
ータブルでコンパクトなディスク読み出し専用メモリ
（ＣＤＲＯＭ）（光学的）を含むことができる。コンピ
ュータ読み出し可能な媒体は、プログラムが、例えば、
紙その他の媒体を光学的に走査し、もし必要あれば、適
当なやり方で編集され、解釈され、あるいは、他の処理
を受け、コンピュータメモリに記憶されるように電子的
に捕捉できるので、プログラムが印刷されている紙その
他の媒体であることすらできる。

【００４２】図４は、組み合わせられた集積回路の相互
接続サブルーチン３２０のフローチャートであって、信
号が、並列の隣接する相互接続を反対の方向に流れる如
く相互接続を再構成するように設計された集積回路を製
造するためのものである。図４のフローチャートは、組
み合わせられた集積回路相互接続サブルーチン３２０の
アーキテクチャ、機能性および実行可能な動作を示して
いる。この点に関して、それぞれのブロックは、特定さ
れた論理的な機能を展開するための１つあるいはそれ以
上の実行可能な指令を含むモジュール、セグメント、あ
るいは、コードの一部分を表している。当業者は、図４
に示されているフローチャートをあらゆる集積回路設計
プログラムのためのサブルーチンに適用できるであろ
う。

【００４３】このような集積回路設計プログラムは、Ch
ouによる米国特許第６，１８５，７２６号、http://in
p.cie.rpi.edu/research/mcdonald/frisc/these/LWangT
hesis/LWangThesis.htmlによりアクセス可能なthe Grad
uate Faculty of Renselaer Polytechnic Instituteに
提出されたLiyong Wangによる論文"Modeling of High S
peed Metal-Insulator-Semiconductor Interconnection
s: The Effect of ILD on Slow-Wave Attenuation （高
速金属絶縁半導体相互接続： 低速波減衰でのＩＬＤ効
果）"、SylvesterなどによるIEEE Journal of Solid-St
ate Circuits, March 1998, pp. 500-503, "Investigat
ion of Interconnect Capacitance usingCharge-Based
Capacitance Measurement(CBCM)Technique and 3-D Sim
ulation（充電による容量測定(CBCM)技術を使った相互
接続容量の研究と3次元シミュレーション）"、 http://
www-device.eecs.berkeley.edu/~dennis/ee241/final.h
tmlによりアクセス可能なSylvesterによる "High Frequ
ency VLSI InterconnectModeling （高周波ＶＬＳＩ相
互接続モデル化）"、および、 http://vlsi.wpi.edu/we
bcourse/toc.htmlによりアクセス可能な"Design of VLS
I Systems （ＶＬＳＩシステムの設計）"に記載されて
いる。

【００４４】図４において、集積回路製造プログラム３
１８は、ステップ４０２において組み合わせられた集積
回路相互接続サブルーチン３２０に入りすなわちこれを
開始する。ステップ４０４において、サブルーチンは、
機能ブロックに関連するノードを接続する相互接続を識
別する。ステップ４０６において、集積回路相互接続サ
ブルーチン３２０は、ステップ４０４において識別され
た相互接続のそれぞれの信号の流れる方向を判断する。
ステップ４０８において、集積回路相互接続サブルーチ
ン３２０は集積回路の識別された相互接続のそれぞれ
を、信号の流れる方向が隣接する相互接続に対し互い違
いになるように配置する。ステップ４０８は、また、識
別された相互接続の組み合わせを達成するための集積回
路に対する変化が再設計の値段に相当しているかどうか
を評価するステップを含んでいる。

【００４５】これは、相互接続が同じ２つの機能ブロッ
ク間を走っており、配置がこれらの機能ブロックに影響
しないということを判断するという簡単な手続きで達成
できる。従って、いくつかの隣接する相互接続が、コス
トをかけずにステップ４０８において組み合わせられる
ことになる。例えば、多数の相互接続が２つの機能ブロ
ック間を走っているとき、従来周知の技術においては、
これらの多数の相互接続は、しばしば、互いに隣接して
置かれている同一の方向に信号を搬送するすべての相互
接続を集積回路上に配置している。この実施例において
は、多数の相互接続は、機能ブロックが組み合わせられ
た相互接続上に信号を伝達するのに必要なノード変化を
収容できるのであれば、コストをかけずに組み合わせる
ことができる。評価は、また、コスト機能を使って行う
ことができる。

【００４６】他方、隣接する相互接続は、容易には配置
し直すことができない別個の機能ブロックに沿って連続
して１方向に走ることができる。集積回路アーキテクチ
ャの再構成は、隣接する相互接続におけるミラー容量の
減少の利点を享受するためには推奨できない。当業者
は、機能ブロックと得られた相互接続との大量の可能な
組み合わせが集積回路を設計してあらゆる特定のタスク
を達成するように使えることを理解されたい。当業者
は、タスクを達成しつつ集積回路設計の目的に適合する
トレードオフに気付くであろう。当業者は、減少させら
れたミラー容量の利点が集積回路アーキテクチャを再構
成するおよび／あるいは修正するコストに見合うかどう
かを計算できるであろう。当業者は、このような計算を
ステップ４０８に適用できるであろう。ステップ４１０
において、組み合わせられた集積回路相互接続サブルー
チン３２０から出て、従って、集積回路設計ソフトウェ
アは主プログラムに制御を戻す。

【００４７】本発明による上述の実施例は、単なる可能
な実施の例であり、本発明の理解を明確にするための説
明にしか過ぎないことが強調されなければならない。多
くの変形と修正が、本発明の要旨と原理を大きく逸脱す
ることなく本発明による上述の実施例に対して施すこと
ができるであろう。このような変形と修正は、この開示
と本発明の技術的な範囲に含まれるべきものであり、添
付の請求項に含まれるべきものである。

【００４８】以上、本発明の実施例について詳述した
が、以下、本発明の各実施態様の例を示す。

【００４９】（実施態様１）複数の機能ブロックを備
え、タスクを実行するようにした集積回路を製造するシ
ステムにおいて、（ａ）前記機能ブロックの部分を接続
する複数の相互接続（２０２、２０４、２０６、２０
８）を識別する手段（４０４）と、（ｂ）前記複数の相
互接続（２０２、２０４、２０６、２０８）上の信号
（２１０、２１２、２１４、２１５）の流れる方向を判
断する手段（４０６）と、（ｃ）前記複数の相互接続
（２０２、２０４、２０６、２０８）の配置を選択し
て、前記信号（２１０、２１２、２１４、２１５）の流
れる方向が、相互接続間容量がタスクの実行を大きく妨
げない程度に小さくなるように、隣接する相互接続（２
０２／２０４、２０４／２０６、２０６／２０８）に対
し、互い違いにするように選択する手段（４０８）とを
有するようにしたシステム。

【００５０】（実施態様２）前記識別する手段（４０
４）、前記判断する手段（４０６）、および、前記選択
のための前記手段（４０８）が、集積回路製造プログラ
ム（３１８）において協働するようにした実施態様１に
記載のシステム。

【００５１】（実施態様３）前記機能ブロックの前記部
分が、状態機械であることを特徴とする実施態様１に記
載のシステム。

【００５２】（実施態様４）前記選択する手段（４０
８）が、コスト機能を評価する手段を含むことを特著と
する実施態様１に記載のシステム。

【００５３】（実施態様５）機能ブロックと相互接続を
含む集積回路において、（ａ）第１の複数の並列な相互
接続（２０２、２０６）であって、前記集積回路が、前
記第１の複数の並列な相互接続（２０２、２０６）が第
１の信号（２１０、２１４）を第１の方向に搬送するよ
うに設計されている第１の複数の並列な相互接続（２０
２、２０６）と、（ｂ）前記第１の複数の並列な相互接
続（２０２、２０６）に対して並列である第２の複数の
並列な相互接続（２０４、２０８）であって、前記集積
回路は、前記第２の複数の並列な相互接続（２０４、２
０８）が第２の信号（２１２、２１５）を第２の方向に
搬送するように設計されており、前記第２の方向が、前
記第１の方向とは逆の方向であり、前記第１の複数の並
列な相互接続（２０２、２０６）における相互接続の各
々が、前記第２の複数の並列な相互接続（２０４、２０
８）の２つの相互接続（２０４、２０８）に隣接すると
ともに間に位置するようにした第２の複数の並列な相互
接続（２０４、２０８）とを有し、前記第１の複数の並
列な相互接続（２０２、２０６）と前記第２の複数の並
列な相互接続（２０４、２０８）が、前記集積回路の相
互接続のすべてから選択されたものであり、前記第２の
複数の並列な相互接続（２０４、２０８）の２つの相互
接続間における前記第１の複数の並列な相互接続（２０
２、２０６）の配置に基づいたこの選択が、相互接続間
容量を小さくするようにした集積回路。

【００５４】（実施態様６）前記集積回路が、ＡＳＩＣ
である実施態様６に記載の集積回路。

【００５５】（実施態様７）複数の機能ブロックを備
え、タスクを実行するようにした集積回路を製造する方
法において、（ａ）前記機能ブロックの部分を接続する
複数の相互接続（２０２、２０４、２０６、２０８）を
識別し、（ｂ）前記複数の相互接続（２０２、２０４、
２０６、２０８）上の信号（２１０、２１２、２１４、
２１５）の流れる方向を判断し、（ｃ）前記複数の相互
接続（２０２、２０４、２０６、２０８）の配置を選択
して、前記信号（２１０、２１２、２１４、２１５）の
流れる方向が、相互接続間容量がタスクの実行を大きく
妨げない程度に小さくなるように隣接する相互接続（２
０２／２０４、２０４／２０６、２０６／２０８）に対
し互い違いになるように選択した方法。

【００５６】（実施態様８）前記識別するステップ、判
断するステップ、および、選択するステップが、集積回
路製造プログラム（３１８）において協働するようにし
た実施態様７に記載の方法。

【００５７】（実施態様９）前記機能ブロックの前記部
分が、状態機械であるようにした実施態様７に記載の方
法。

【００５８】（実施態様１０）前記複数の相互接続（２
０２、２０４、２０６、２０８）の配置を選択するステ
ップが、コスト機能を評価するステップを含むようにし
た実施態様７に記載の方法。

【００５９】

【発明の効果】以上のように、本発明を用いると、集積
回路における隣接する相互接続のミラー容量の影響を減
少するシステムと方法を提供することができる。また、
組み合わせられた集積回路相互接続を製造する方法も提
供することができる。

【図面の簡単な説明】

【図１】機能ブロック間に配置され、相互接続に影響す
る適当な容量と抵抗パラメータを備えた２つの従来技術
の相互接続を示す概略図である。

【図２】機能ブロック間に配置され、絡み合わされた集
積回路相互接続に影響する適切な容量と抵抗パラメータ
を備えた４つの絡み合わされた集積回路相互接続の概略
図である。

【図３】図２に示される四つの絡み合わされた集積回路
相互接続のような並列した相互接続の双方向に信号が流
れるごとく相互接続を再構成するように設計された集積
回路を製造するための絡み合わされた集積回路相互接続
サブルーチンのコンピュータシステムにおける実現可能
な展開を示しているブロック図である。

【図４】図３に示される集積回路相互接続サブルーチン
のフローチャートである。

【符号の説明】

１１０：抵抗 １１２：Ｉ−Ｓコンデンサ １１４：基板−接地線 １１６：Ｉ−Ｉコンデンサ １１８：中継器 ２０２、２０４、２０６、２０８：複数の相互接続 ２１６、２１８：Ｉ−Ｉコンデンサ ２１０、２１２、２１４、２１５：信号

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ブライアン・シー・ミラー アメリカ合衆国コロラド州フォートコリン ズ、フォックス ヒルズ ドライブ5201 Ｆターム(参考） 5B046 AA08 BA05 5F064 AA02 AA07 BB02 BB09 BB12 BB26 CC01 CC22 CC23 EE27 EE43 HH06 HH09

Claims (1)

【特許請求の範囲】
1. 【請求項１】複数の機能ブロックを備え、タスクを実行
   するようにした集積回路を製造するシステムにおいて、 （ａ）前記機能ブロックの部分を接続する複数の相互接
   続を識別する手段と、 （ｂ）前記複数の相互接続上の信号の流れる方向を判断
   する手段と、 （ｃ）前記複数の相互接続の配置を選択して、前記信号
   の流れる方向が、相互接続間容量がタスクの実行を大き
   く妨げない程度に小さくなるように、隣接する相互接続
   に対し、互い違いにするように選択する手段とを有する
   ようにしたシステム。