JPH05181936A - 配線方法 - Google Patents
配線方法Info
- Publication number
- JPH05181936A JPH05181936A JP3345706A JP34570691A JPH05181936A JP H05181936 A JPH05181936 A JP H05181936A JP 3345706 A JP3345706 A JP 3345706A JP 34570691 A JP34570691 A JP 34570691A JP H05181936 A JPH05181936 A JP H05181936A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- line
- area
- trunk line
- prohibited area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 本発明は配線方法に関し、配線可能なスペー
スを有効に活用するとともに、配線率の向上を図った配
線方法を提供することを目的としている。 【構成】 所定の配線領域内に少なくとも１層の幹線、
及び支線の各配線層を有し、該幹線、及び支線をビアを
介して接続することにより該配線領域内の所定の２点間
の配線を行う配線方法であって、前記配線領域内に、各
配線層における配線禁止領域、及びビア配置禁止領域が
存在する場合、該配線禁止領域、及びビア配置禁止領域
を回避して該幹線、及び該支線、並びにビアを配置し、
該配線禁止領域、及びビア配置禁止領域の領域位置、及
び領域形状に合わせて該幹線、及び該支線を加工して配
線するように構成する。
スを有効に活用するとともに、配線率の向上を図った配
線方法を提供することを目的としている。 【構成】 所定の配線領域内に少なくとも１層の幹線、
及び支線の各配線層を有し、該幹線、及び支線をビアを
介して接続することにより該配線領域内の所定の２点間
の配線を行う配線方法であって、前記配線領域内に、各
配線層における配線禁止領域、及びビア配置禁止領域が
存在する場合、該配線禁止領域、及びビア配置禁止領域
を回避して該幹線、及び該支線、並びにビアを配置し、
該配線禁止領域、及びビア配置禁止領域の領域位置、及
び領域形状に合わせて該幹線、及び該支線を加工して配
線するように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、配線方法に係り、詳し
くは、例えば、ＬＳＩ（Large Scale Integrated circu
it）等の半導体集積回路における自動配線の分野に用い
て好適な、配線率を落とさずに配線領域の幅を最小化す
る配線方法に関する。近年、ＬＳＩ設計時における自動
レイアウトによる配線方法として代表的なものに、迷路
法、線分探索法、チャネル配線法等の配線方法がある。
くは、例えば、ＬＳＩ（Large Scale Integrated circu
it）等の半導体集積回路における自動配線の分野に用い
て好適な、配線率を落とさずに配線領域の幅を最小化す
る配線方法に関する。近年、ＬＳＩ設計時における自動
レイアウトによる配線方法として代表的なものに、迷路
法、線分探索法、チャネル配線法等の配線方法がある。
【０００２】特に、チャネル配線法は、迷路法や線分探
索法が予め配置が決められた状況で配線経路を探索する
ものであるのに対し、配置を完全には固定せずに、配線
に必要となったトラック数分だけの配線領域を確保しな
がら配置を行っていくため、１００％配線することが可
能（すなわち、配線率１００％）であり、また配線領域
の余裕分も不要であるという特長がある。
索法が予め配置が決められた状況で配線経路を探索する
ものであるのに対し、配置を完全には固定せずに、配線
に必要となったトラック数分だけの配線領域を確保しな
がら配置を行っていくため、１００％配線することが可
能（すなわち、配線率１００％）であり、また配線領域
の余裕分も不要であるという特長がある。
【０００３】しかし、近時においてはレイアウト設計手
法の多用化により、例えば、ＳＯＧ（Sea Of Gates）等
のように、全面に基本セルが並べられ、特に配線領域が
決められていないゲートアレイも登場し、ますます配線
の困難度が高まっている。そこで、空きスペースを少し
でも有効に使用し、配線の困難度を緩和させる手法が必
要となる。
法の多用化により、例えば、ＳＯＧ（Sea Of Gates）等
のように、全面に基本セルが並べられ、特に配線領域が
決められていないゲートアレイも登場し、ますます配線
の困難度が高まっている。そこで、空きスペースを少し
でも有効に使用し、配線の困難度を緩和させる手法が必
要となる。
【０００４】
【従来の技術】従来のこの種の配線方法としては、例え
ば、図１０に示すようなチャネル配線法がある。このチ
ャネル配線法は、接続すべき端子を並べた２つのブロッ
クの間に配線領域、すなわち、チャネルがあるとしてブ
ロック間の配線を行うものであり、この方法は標準セル
方式のＩＣにおける配線等に適用される。
ば、図１０に示すようなチャネル配線法がある。このチ
ャネル配線法は、接続すべき端子を並べた２つのブロッ
クの間に配線領域、すなわち、チャネルがあるとしてブ
ロック間の配線を行うものであり、この方法は標準セル
方式のＩＣにおける配線等に適用される。
【０００５】チャネル配線法における実際の配線は、チ
ャネル内における結線すべきネットを、例えば、図中、
水平方向と垂直方向との配線、すなわち、それぞれ幹線
ＭＬと支線ＳＬという単位に分割し、トラックＴと呼ば
れる単位毎に、幹線ＭＬ同士が重ならないように配線し
た後、支線ＳＬを配線し、幹線ＭＬと支線ＳＬとをビア
Ｖにより接続するものである。
ャネル内における結線すべきネットを、例えば、図中、
水平方向と垂直方向との配線、すなわち、それぞれ幹線
ＭＬと支線ＳＬという単位に分割し、トラックＴと呼ば
れる単位毎に、幹線ＭＬ同士が重ならないように配線し
た後、支線ＳＬを配線し、幹線ＭＬと支線ＳＬとをビア
Ｖにより接続するものである。
【０００６】なお、チャネル配線法における幹線ＭＬ、
及び支線ＳＬは、共に直線配線であり、幹線ＭＬ、及び
支線ＳＬの交点にのみビアＶが配置される。また、図
中、Ｔ１〜Ｔ８は水平方向の配線基準となる線を割り当
てるトラックであり、このトラック数でチャネル幅が決
定する。すなわち、幹線ＭＬ、及び支線ＳＬの配線を別
々の層で行うとともに、幹線ＭＬ同士をオーバラップさ
せない組み合わせを求めることによって全ネットの配線
が可能となる。
及び支線ＳＬは、共に直線配線であり、幹線ＭＬ、及び
支線ＳＬの交点にのみビアＶが配置される。また、図
中、Ｔ１〜Ｔ８は水平方向の配線基準となる線を割り当
てるトラックであり、このトラック数でチャネル幅が決
定する。すなわち、幹線ＭＬ、及び支線ＳＬの配線を別
々の層で行うとともに、幹線ＭＬ同士をオーバラップさ
せない組み合わせを求めることによって全ネットの配線
が可能となる。
【０００７】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の配線方法にあっては、幹線ＭＬ、及び支線Ｓ
Ｌが直線配線であり、かつ、幹線ＭＬ、及び支線ＳＬの
交点にのみビアＶが設けられるという構成となっていた
ため、以下に述べるような問題点があった。すなわち、
例えば、図１１に示すように、着目トラック上に幹線Ｍ
Ｌの配線禁止領域が設定されていた場合、着目トラック
に対して幹線ＭＬを配線することができない。
うな従来の配線方法にあっては、幹線ＭＬ、及び支線Ｓ
Ｌが直線配線であり、かつ、幹線ＭＬ、及び支線ＳＬの
交点にのみビアＶが設けられるという構成となっていた
ため、以下に述べるような問題点があった。すなわち、
例えば、図１１に示すように、着目トラック上に幹線Ｍ
Ｌの配線禁止領域が設定されていた場合、着目トラック
に対して幹線ＭＬを配線することができない。
【０００８】また、例えば、図１２に示すように、幹線
ＭＬと支線ＳＬとの交点位置にビア配置禁止領域が設定
されていた場合、ビアＶが配置できないために幹線ＭＬ
が配線できない。したがって、チャネル配線法では、幹
線ＭＬを配線すべき直線区間上に配線禁止領域が一切存
在しないこと、また、幹線ＭＬと支線ＳＬとの交点には
ビア配置禁止領域が存在しないことが前提条件となって
いた。
ＭＬと支線ＳＬとの交点位置にビア配置禁止領域が設定
されていた場合、ビアＶが配置できないために幹線ＭＬ
が配線できない。したがって、チャネル配線法では、幹
線ＭＬを配線すべき直線区間上に配線禁止領域が一切存
在しないこと、また、幹線ＭＬと支線ＳＬとの交点には
ビア配置禁止領域が存在しないことが前提条件となって
いた。
【０００９】このため、従来のチャネル配線法では、配
線可能なスペースを有効に使うことができず、配線すべ
きネットの多い回路では、決められたチャネル内で配線
しきれない幹線が多く発生し、未結線が生じるという問
題点があった。 ［目的］そこで本発明は、配線可能なスペースを有効に
活用するとともに、配線率の向上を図った配線方法を提
供することを目的としている。
線可能なスペースを有効に使うことができず、配線すべ
きネットの多い回路では、決められたチャネル内で配線
しきれない幹線が多く発生し、未結線が生じるという問
題点があった。 ［目的］そこで本発明は、配線可能なスペースを有効に
活用するとともに、配線率の向上を図った配線方法を提
供することを目的としている。
【００１０】
【課題を解決するための手段】本発明による配線方法は
上記目的達成のため、所定の配線領域内に少なくとも１
層の幹線、及び支線の各配線層を有し、該幹線、及び支
線をビアを介して接続することにより該配線領域内の所
定の２点間の配線を行う配線方法であって、前記配線領
域内に、各配線層における配線禁止領域、及びビア配置
禁止領域が存在する場合、該配線禁止領域、及びビア配
置禁止領域を回避して該幹線、及び該支線、並びにビア
を配置し、該配線禁止領域、及びビア配置禁止領域の領
域位置、及び領域形状に合わせて該幹線、及び該支線を
加工して配線するように構成している。
上記目的達成のため、所定の配線領域内に少なくとも１
層の幹線、及び支線の各配線層を有し、該幹線、及び支
線をビアを介して接続することにより該配線領域内の所
定の２点間の配線を行う配線方法であって、前記配線領
域内に、各配線層における配線禁止領域、及びビア配置
禁止領域が存在する場合、該配線禁止領域、及びビア配
置禁止領域を回避して該幹線、及び該支線、並びにビア
を配置し、該配線禁止領域、及びビア配置禁止領域の領
域位置、及び領域形状に合わせて該幹線、及び該支線を
加工して配線するように構成している。
【００１１】なお、前記幹線、及び前記支線の加工とし
ては、同一の配線層における前記幹線、及び前記支線を
折り曲げて配線することや、前記幹線、及び前記支線の
いずれか、あるいは両方が２層以上の配線層を有してい
る場合、２層以上の配線層を有する該幹線、及び、また
は、該支線を前記ビアを介して異なる配線層にわたって
折り曲げて配線することが考えられる。
ては、同一の配線層における前記幹線、及び前記支線を
折り曲げて配線することや、前記幹線、及び前記支線の
いずれか、あるいは両方が２層以上の配線層を有してい
る場合、２層以上の配線層を有する該幹線、及び、また
は、該支線を前記ビアを介して異なる配線層にわたって
折り曲げて配線することが考えられる。
【００１２】
【作用】本発明では、配線領域内に、各配線層における
配線禁止領域、及びビア配置禁止領域が存在する場合、
配線禁止領域、及びビア配置禁止領域を回避して幹線、
及び支線、並びにビアが配置され、配線禁止領域、及び
ビア配置禁止領域の領域位置、及び領域形状に合わせて
幹線、及び支線が加工されて配線される。具体的には、
同一の配線層における幹線、及び支線が折り曲げて配線
されることや、幹線、及び支線のいずれか、あるいは両
方が２層以上の配線層を有している場合は、２層以上の
配線層を有する幹線、及び、または、支線がビアを介し
て異なる配線層にわたって折り曲げて配線される。
配線禁止領域、及びビア配置禁止領域が存在する場合、
配線禁止領域、及びビア配置禁止領域を回避して幹線、
及び支線、並びにビアが配置され、配線禁止領域、及び
ビア配置禁止領域の領域位置、及び領域形状に合わせて
幹線、及び支線が加工されて配線される。具体的には、
同一の配線層における幹線、及び支線が折り曲げて配線
されることや、幹線、及び支線のいずれか、あるいは両
方が２層以上の配線層を有している場合は、２層以上の
配線層を有する幹線、及び、または、支線がビアを介し
て異なる配線層にわたって折り曲げて配線される。
【００１３】これによって、チャネル配線法においての
前提条件、つまり幹線を配線すべき直線区間上に配線禁
止領域が一切存在しないこと、及び幹線と支線との交点
にはビア配置禁止領域が存在しないことの２点の条件か
ら外れる場合であっても配線可能なスペースが有効に活
用されるとともに、配線率の向上が図られる。
前提条件、つまり幹線を配線すべき直線区間上に配線禁
止領域が一切存在しないこと、及び幹線と支線との交点
にはビア配置禁止領域が存在しないことの２点の条件か
ら外れる場合であっても配線可能なスペースが有効に活
用されるとともに、配線率の向上が図られる。
【００１４】
【実施例】以下、本発明を図面に基づいて説明する。図
１〜３は本発明に係る配線方法の実施例１を示す図であ
り、図１は本実施例の原理図、図２は本実施例の動作例
を説明するためのフローチャート、図３は本実施例の具
体例を示す平面図である。
１〜３は本発明に係る配線方法の実施例１を示す図であ
り、図１は本実施例の原理図、図２は本実施例の動作例
を説明するためのフローチャート、図３は本実施例の具
体例を示す平面図である。
【００１５】本実施例では、配線層として２層あり、第
１層を幹線ＭＬの配線層とし、第２層を支線ＳＬの配線
層としたものである。ここで、図１１に示す従来例と同
様に、着目トラック上に幹線ＭＬの配線禁止領域が設定
されていた場合についての配線法を図２に基づいて説明
する。まず、着目トラック上における幹線ＭＬの区間が
設定されるが（ステップ１）、この場合、着目トラック
上の第１層に配線禁止領域が設定されているため、配線
禁止領域を回避して現在のトラックＴ上に置ける幹線Ｍ
Ｌの区間が設定される（ステップ２）。このステップ２
の処理は着目トラックを図中右方向に順次変えながら行
われる。
１層を幹線ＭＬの配線層とし、第２層を支線ＳＬの配線
層としたものである。ここで、図１１に示す従来例と同
様に、着目トラック上に幹線ＭＬの配線禁止領域が設定
されていた場合についての配線法を図２に基づいて説明
する。まず、着目トラック上における幹線ＭＬの区間が
設定されるが（ステップ１）、この場合、着目トラック
上の第１層に配線禁止領域が設定されているため、配線
禁止領域を回避して現在のトラックＴ上に置ける幹線Ｍ
Ｌの区間が設定される（ステップ２）。このステップ２
の処理は着目トラックを図中右方向に順次変えながら行
われる。
【００１６】次に、幹線ＭＬが全区間に配線できたら
（ステップ３）、接続すべき端子と幹線ＭＬとの間に支
線ＳＬが配線され（ステップ４）、幹線ＭＬと支線ＳＬ
との交点にビアＶが配置される（ステップ５，６）。す
なわち本実施例では、同一配線層において幹線ＭＬを折
り曲げることにより着目トラックにおける配線禁止領域
を回避したものであり、幹線ＭＬと配線禁止領域とが重
なる部分の幹線ＭＬ部分の配線を隣のトラックに移した
ものである。
（ステップ３）、接続すべき端子と幹線ＭＬとの間に支
線ＳＬが配線され（ステップ４）、幹線ＭＬと支線ＳＬ
との交点にビアＶが配置される（ステップ５，６）。す
なわち本実施例では、同一配線層において幹線ＭＬを折
り曲げることにより着目トラックにおける配線禁止領域
を回避したものであり、幹線ＭＬと配線禁止領域とが重
なる部分の幹線ＭＬ部分の配線を隣のトラックに移した
ものである。
【００１７】したがって、本実施例では、図３（ａ）に
示すように、従来の配線法では配線できなかったパター
ンであっても、図３（ｂ）に示すように、同一配線層に
おける幹線ＭＬを折り曲げて配線することにより配線が
可能となっている。図４〜６は本発明に係る配線方法の
実施例２を示す図であり、図４は本実施例の原理図、図
５は本実施例の動作例を説明するためのフローチャー
ト、図６は本実施例の具体例を示す平面図である。
示すように、従来の配線法では配線できなかったパター
ンであっても、図３（ｂ）に示すように、同一配線層に
おける幹線ＭＬを折り曲げて配線することにより配線が
可能となっている。図４〜６は本発明に係る配線方法の
実施例２を示す図であり、図４は本実施例の原理図、図
５は本実施例の動作例を説明するためのフローチャー
ト、図６は本実施例の具体例を示す平面図である。
【００１８】本実施例では、配線層として２層あり、第
１層を幹線ＭＬの配線層とし、第２層を支線ＳＬの配線
層としたものである。ここで、図１２に示す従来例と同
様に、幹線ＭＬと支線ＳＬとの交点位置にビア配置禁止
領域が設定されていた場合についての配線法を図５に基
づいて説明する。
１層を幹線ＭＬの配線層とし、第２層を支線ＳＬの配線
層としたものである。ここで、図１２に示す従来例と同
様に、幹線ＭＬと支線ＳＬとの交点位置にビア配置禁止
領域が設定されていた場合についての配線法を図５に基
づいて説明する。
【００１９】まず、端子とトラックＴとの間に支線ＳＬ
が配線でき、トラックＴ（幹線ＭＬ）と支線ＳＬとの交
点にビアが配置できない場合、実際の交点からビア配置
禁止領域を回避してビアＶが配置される（ステップ１１
〜１３）。次に、同一配線層において支線ＳＬが折り曲
げられて配線され（ステップ１４）、交点以外に配置さ
れたビアＶと対するビア間に幹線ＭＬが配線される（ス
テップ１５，１６）。
が配線でき、トラックＴ（幹線ＭＬ）と支線ＳＬとの交
点にビアが配置できない場合、実際の交点からビア配置
禁止領域を回避してビアＶが配置される（ステップ１１
〜１３）。次に、同一配線層において支線ＳＬが折り曲
げられて配線され（ステップ１４）、交点以外に配置さ
れたビアＶと対するビア間に幹線ＭＬが配線される（ス
テップ１５，１６）。
【００２０】すなわち本実施例では、幹線ＭＬと支線Ｓ
Ｌとの交点に配置するビアＶを交点以外に配置すること
によりビア配置禁止領域を回避したものであり、これに
合わせて幹線ＭＬを短くし、支線ＳＬを同一配線層にて
折り曲げたものである。したがって、本実施例では、図
６（ａ）に示すように、従来の配線法では配線できなか
ったパターンであっても、図６（ｂ）に示すように、支
線ＳＬを折り曲げ、かつ、幹線ＭＬを縮めることによ
り、両者の交点のビアＶをビア配置禁止領域から回避
し、配線が可能となっている。
Ｌとの交点に配置するビアＶを交点以外に配置すること
によりビア配置禁止領域を回避したものであり、これに
合わせて幹線ＭＬを短くし、支線ＳＬを同一配線層にて
折り曲げたものである。したがって、本実施例では、図
６（ａ）に示すように、従来の配線法では配線できなか
ったパターンであっても、図６（ｂ）に示すように、支
線ＳＬを折り曲げ、かつ、幹線ＭＬを縮めることによ
り、両者の交点のビアＶをビア配置禁止領域から回避
し、配線が可能となっている。
【００２１】図７〜９は本発明に係る配線方法の実施例
３を示す図であり、図７は本実施例の原理図、図８は本
実施例の動作例を説明するためのフローチャート、図９
は本実施例の具体例を示す平面図である。本実施例で
は、配線層として３層あり、第１層を幹線ＭＬの配線層
とし、第２層を支線ＳＬの配線層、第３層を幹線ＭＬの
配線層としたものである。
３を示す図であり、図７は本実施例の原理図、図８は本
実施例の動作例を説明するためのフローチャート、図９
は本実施例の具体例を示す平面図である。本実施例で
は、配線層として３層あり、第１層を幹線ＭＬの配線層
とし、第２層を支線ＳＬの配線層、第３層を幹線ＭＬの
配線層としたものである。
【００２２】ここで、着目トラック上に第１層目の幹線
ＭＬに対して配線禁止領域が設定されていた場合につい
ての配線法を図８に基づいて説明する。まず、第１層目
の幹線ＭＬの区間が設定されるとともに（ステップ２
１）、第３層目の幹線ＭＬの区間が設定される（ステッ
プ２２）。次に、幹線ＭＬが全区間に配線できたら、幹
線区間同士を接続するためのビアＶが配置され（ステッ
プ２４）、接続すべき端子と幹線ＭＬとの間に支線ＳＬ
が配線され（ステップ２５）、幹線ＭＬと幹線ＭＬ、及
び幹線ＭＬと支線ＳＬとの交点にビアＶが配置される
（ステップ２６，２７）。
ＭＬに対して配線禁止領域が設定されていた場合につい
ての配線法を図８に基づいて説明する。まず、第１層目
の幹線ＭＬの区間が設定されるとともに（ステップ２
１）、第３層目の幹線ＭＬの区間が設定される（ステッ
プ２２）。次に、幹線ＭＬが全区間に配線できたら、幹
線区間同士を接続するためのビアＶが配置され（ステッ
プ２４）、接続すべき端子と幹線ＭＬとの間に支線ＳＬ
が配線され（ステップ２５）、幹線ＭＬと幹線ＭＬ、及
び幹線ＭＬと支線ＳＬとの交点にビアＶが配置される
（ステップ２６，２７）。
【００２３】すなわち本実施例では、幹線ＭＬを異なる
配線層にわたって折り曲げることにより着目している配
線層の配線禁止領域を回避したものであり、幹線ＭＬと
配線禁止領域とが重なる部分の配線を異なる配線層に移
し、その間をビアＶによってコンタクトしたものであ
る。したがって、本実施例では、図９（ａ）に示すよう
に、従来の配線法では配線できなかったパターンであっ
ても、図９（ｂ）に示すように、異なる配線層における
幹線ＭＬを折り曲げて配線することにより配線が可能と
なっている。
配線層にわたって折り曲げることにより着目している配
線層の配線禁止領域を回避したものであり、幹線ＭＬと
配線禁止領域とが重なる部分の配線を異なる配線層に移
し、その間をビアＶによってコンタクトしたものであ
る。したがって、本実施例では、図９（ａ）に示すよう
に、従来の配線法では配線できなかったパターンであっ
ても、図９（ｂ）に示すように、異なる配線層における
幹線ＭＬを折り曲げて配線することにより配線が可能と
なっている。
【００２４】このように本実施例では、前述の実施例１
〜３のいずれの例においても、図３（ａ），図６
（ａ），図９（ａ）に示した従来例では使用できなかっ
た箇所に幹線ＭＬが配線でき、また、本来幹線ＭＬが配
線されるはずであった箇所が空くため、この位置に他の
幹線ＭＬを配線することも可能となり、未結線の増加を
解消できる。
〜３のいずれの例においても、図３（ａ），図６
（ａ），図９（ａ）に示した従来例では使用できなかっ
た箇所に幹線ＭＬが配線でき、また、本来幹線ＭＬが配
線されるはずであった箇所が空くため、この位置に他の
幹線ＭＬを配線することも可能となり、未結線の増加を
解消できる。
【００２５】
【発明の効果】本発明では、チャネル配線法においての
前提条件、すなわち、幹線を配線すべき直線区間上に配
線禁止領域が一切存在しないこと、及び幹線と支線との
交点にはビア配置禁止領域が存在しないことの２点の条
件から外れる場合であっても、配線禁止領域、及びビア
配置禁止領域を回避して幹線、及び支線、並びにビアを
配置し、配線禁止領域、及びビア配置禁止領域の領域位
置、及び領域形状に合わせて幹線、及び支線を加工して
配線することで、未結線を減らすことができ、決められ
た配線領域により多くの幹線を配線することができる。
前提条件、すなわち、幹線を配線すべき直線区間上に配
線禁止領域が一切存在しないこと、及び幹線と支線との
交点にはビア配置禁止領域が存在しないことの２点の条
件から外れる場合であっても、配線禁止領域、及びビア
配置禁止領域を回避して幹線、及び支線、並びにビアを
配置し、配線禁止領域、及びビア配置禁止領域の領域位
置、及び領域形状に合わせて幹線、及び支線を加工して
配線することで、未結線を減らすことができ、決められ
た配線領域により多くの幹線を配線することができる。
【００２６】したがって、配線可能なスペースを有効に
活用でき、配線率の向上を図ることができる。
活用でき、配線率の向上を図ることができる。
【図１】実施例１の配線方法の原理図である。
【図２】実施例１の動作例を説明するためのフローチャ
ートである。
ートである。
【図３】実施例１の具体例を示す平面図である。
【図４】実施例２の配線方法の原理図である。
【図５】実施例２の動作例を説明するためのフローチャ
ートである。
ートである。
【図６】実施例２の具体例を示す平面図である。
【図７】実施例３の配線方法の原理図である。
【図８】実施例３の動作例を説明するためのフローチャ
ートである。
ートである。
【図９】実施例３の具体例を示す平面図である。
【図１０】従来のチャネル配線法を説明すめための図で
ある。
ある。
【図１１】従来のチャネル配線法における問題点を説明
するための図である。
するための図である。
【図１２】従来のチャネル配線法における問題点を説明
するための図である。
するための図である。
ＭＬ 幹線 ＳＬ 支線 Ｖ ビア Ｔ トラック Ｔ１〜Ｔ８ トラック
Claims (3)
- 【請求項１】所定の配線領域内に少なくとも１層の幹
線、及び支線の各配線層を有し、該幹線、及び支線をビ
アを介して接続することにより該配線領域内の所定の２
点間の配線を行う配線方法であって、 前記配線領域内に、各配線層における配線禁止領域、及
びビア配置禁止領域が存在する場合、該配線禁止領域、
及びビア配置禁止領域を回避して該幹線、及び該支線、
並びにビアを配置し、 該配線禁止領域、及びビア配置禁止領域の領域位置、及
び領域形状に合わせて該幹線、及び該支線を加工して配
線することを特徴とする配線方法。 - 【請求項２】同一の配線層における前記幹線、及び前記
支線を折り曲げて配線することにより、前記配線禁止領
域、及びビア配置禁止領域を回避することを特徴とする
請求項１記載の配線方法。 - 【請求項３】前記幹線、及び前記支線のいずれか、ある
いは両方が２層以上の配線層を有している場合、２層以
上の配線層を有する該幹線、及び、または、該支線を前
記ビアを介して異なる配線層にわたって折り曲げて配線
することにより、前記配線禁止領域、及びビア配置禁止
領域を回避することを特徴とする請求項１、または２記
載の配線方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3345706A JPH05181936A (ja) | 1991-12-27 | 1991-12-27 | 配線方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3345706A JPH05181936A (ja) | 1991-12-27 | 1991-12-27 | 配線方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05181936A true JPH05181936A (ja) | 1993-07-23 |
Family
ID=18378416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3345706A Pending JPH05181936A (ja) | 1991-12-27 | 1991-12-27 | 配線方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05181936A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7284223B2 (en) | 2004-11-29 | 2007-10-16 | Fujitsu Limited | Wiring method, program, and apparatus |
| US7302665B2 (en) | 2004-06-15 | 2007-11-27 | Fujitsu Limited | Method and apparatus for designing a layout, and computer product |
| US7308667B2 (en) | 2004-11-29 | 2007-12-11 | Fujitsu Limited | LSI physical designing method, program, and apparatus |
| US7325218B2 (en) | 2004-11-29 | 2008-01-29 | Fujitsu Limited | Wiring method, program, and apparatus |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0319365A (ja) * | 1989-06-16 | 1991-01-28 | Fujitsu Ltd | 半導体集積回路の配線方法 |
-
1991
- 1991-12-27 JP JP3345706A patent/JPH05181936A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0319365A (ja) * | 1989-06-16 | 1991-01-28 | Fujitsu Ltd | 半導体集積回路の配線方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7302665B2 (en) | 2004-06-15 | 2007-11-27 | Fujitsu Limited | Method and apparatus for designing a layout, and computer product |
| US7284223B2 (en) | 2004-11-29 | 2007-10-16 | Fujitsu Limited | Wiring method, program, and apparatus |
| US7308667B2 (en) | 2004-11-29 | 2007-12-11 | Fujitsu Limited | LSI physical designing method, program, and apparatus |
| US7325218B2 (en) | 2004-11-29 | 2008-01-29 | Fujitsu Limited | Wiring method, program, and apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4823276A (en) | Computer-aided automatic wiring method for semiconductor integrated circuit device | |
| US6519751B2 (en) | Method and apparatus for accurate crosspoint allocation in VLSI area routing | |
| JPH10270563A (ja) | 集積回路の自動概略配線方法 | |
| JPH073841B2 (ja) | Ｖｌｓｉチツプの設計方法 | |
| US4903214A (en) | Method for wiring semiconductor integrated circuit device | |
| JPH05181936A (ja) | 配線方法 | |
| US6477690B1 (en) | In-place repeater insertion methodology for over-the-block routed integrated circuits | |
| JP2529342B2 (ja) | チャネル配線方法 | |
| JPS62140430A (ja) | 半導体集積回路の配線方法 | |
| JP3064925B2 (ja) | レイアウト方法 | |
| JPH09116018A (ja) | 自動配置配線方法 | |
| JP2818247B2 (ja) | 半導体装置の自動配線方法 | |
| US5436801A (en) | Method and structure for routing power for optimum cell utilization with two and three level metal in a partially predesigned integrated circuit | |
| JPH09199602A (ja) | 幅広配線方法および半導体集積回路 | |
| JPS62120043A (ja) | 自動配線方式 | |
| JPH08316419A (ja) | 半導体集積回路及び半導体集積回路の自動配線方法 | |
| JP3578615B2 (ja) | 半導体集積回路のレイアウト方法 | |
| JPH0661350A (ja) | 半導体集積回路のレイアウト処理方法 | |
| JPH07147324A (ja) | Ｃａｄ装置による自動配置配線処理方法 | |
| JPH11260925A (ja) | 半導体集積回路装置およびその自動配置配線方法 | |
| JPH0822489A (ja) | 集積回路のレイアウトパターン生成装置 | |
| JPH11260930A (ja) | 配線処理方法 | |
| JPH03124045A (ja) | 半導体集積回路の配線方法 | |
| JPS62274744A (ja) | 配置改良方式 | |
| JPH0529459A (ja) | 端子位置決定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980421 |