JPH05181936A - 配線方法 - Google Patents
配線方法Info
- Publication number
- JPH05181936A JPH05181936A JP3345706A JP34570691A JPH05181936A JP H05181936 A JPH05181936 A JP H05181936A JP 3345706 A JP3345706 A JP 3345706A JP 34570691 A JP34570691 A JP 34570691A JP H05181936 A JPH05181936 A JP H05181936A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- line
- area
- trunk line
- prohibited area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 本発明は配線方法に関し、配線可能なスペー
スを有効に活用するとともに、配線率の向上を図った配
線方法を提供することを目的としている。 【構成】 所定の配線領域内に少なくとも1層の幹線、
及び支線の各配線層を有し、該幹線、及び支線をビアを
介して接続することにより該配線領域内の所定の2点間
の配線を行う配線方法であって、前記配線領域内に、各
配線層における配線禁止領域、及びビア配置禁止領域が
存在する場合、該配線禁止領域、及びビア配置禁止領域
を回避して該幹線、及び該支線、並びにビアを配置し、
該配線禁止領域、及びビア配置禁止領域の領域位置、及
び領域形状に合わせて該幹線、及び該支線を加工して配
線するように構成する。
スを有効に活用するとともに、配線率の向上を図った配
線方法を提供することを目的としている。 【構成】 所定の配線領域内に少なくとも1層の幹線、
及び支線の各配線層を有し、該幹線、及び支線をビアを
介して接続することにより該配線領域内の所定の2点間
の配線を行う配線方法であって、前記配線領域内に、各
配線層における配線禁止領域、及びビア配置禁止領域が
存在する場合、該配線禁止領域、及びビア配置禁止領域
を回避して該幹線、及び該支線、並びにビアを配置し、
該配線禁止領域、及びビア配置禁止領域の領域位置、及
び領域形状に合わせて該幹線、及び該支線を加工して配
線するように構成する。
Description
【0001】
【産業上の利用分野】本発明は、配線方法に係り、詳し
くは、例えば、LSI(Large Scale Integrated circu
it)等の半導体集積回路における自動配線の分野に用い
て好適な、配線率を落とさずに配線領域の幅を最小化す
る配線方法に関する。近年、LSI設計時における自動
レイアウトによる配線方法として代表的なものに、迷路
法、線分探索法、チャネル配線法等の配線方法がある。
くは、例えば、LSI(Large Scale Integrated circu
it)等の半導体集積回路における自動配線の分野に用い
て好適な、配線率を落とさずに配線領域の幅を最小化す
る配線方法に関する。近年、LSI設計時における自動
レイアウトによる配線方法として代表的なものに、迷路
法、線分探索法、チャネル配線法等の配線方法がある。
【0002】特に、チャネル配線法は、迷路法や線分探
索法が予め配置が決められた状況で配線経路を探索する
ものであるのに対し、配置を完全には固定せずに、配線
に必要となったトラック数分だけの配線領域を確保しな
がら配置を行っていくため、100%配線することが可
能(すなわち、配線率100%)であり、また配線領域
の余裕分も不要であるという特長がある。
索法が予め配置が決められた状況で配線経路を探索する
ものであるのに対し、配置を完全には固定せずに、配線
に必要となったトラック数分だけの配線領域を確保しな
がら配置を行っていくため、100%配線することが可
能(すなわち、配線率100%)であり、また配線領域
の余裕分も不要であるという特長がある。
【0003】しかし、近時においてはレイアウト設計手
法の多用化により、例えば、SOG(Sea Of Gates)等
のように、全面に基本セルが並べられ、特に配線領域が
決められていないゲートアレイも登場し、ますます配線
の困難度が高まっている。そこで、空きスペースを少し
でも有効に使用し、配線の困難度を緩和させる手法が必
要となる。
法の多用化により、例えば、SOG(Sea Of Gates)等
のように、全面に基本セルが並べられ、特に配線領域が
決められていないゲートアレイも登場し、ますます配線
の困難度が高まっている。そこで、空きスペースを少し
でも有効に使用し、配線の困難度を緩和させる手法が必
要となる。
【0004】
【従来の技術】従来のこの種の配線方法としては、例え
ば、図10に示すようなチャネル配線法がある。このチ
ャネル配線法は、接続すべき端子を並べた2つのブロッ
クの間に配線領域、すなわち、チャネルがあるとしてブ
ロック間の配線を行うものであり、この方法は標準セル
方式のICにおける配線等に適用される。
ば、図10に示すようなチャネル配線法がある。このチ
ャネル配線法は、接続すべき端子を並べた2つのブロッ
クの間に配線領域、すなわち、チャネルがあるとしてブ
ロック間の配線を行うものであり、この方法は標準セル
方式のICにおける配線等に適用される。
【0005】チャネル配線法における実際の配線は、チ
ャネル内における結線すべきネットを、例えば、図中、
水平方向と垂直方向との配線、すなわち、それぞれ幹線
MLと支線SLという単位に分割し、トラックTと呼ば
れる単位毎に、幹線ML同士が重ならないように配線し
た後、支線SLを配線し、幹線MLと支線SLとをビア
Vにより接続するものである。
ャネル内における結線すべきネットを、例えば、図中、
水平方向と垂直方向との配線、すなわち、それぞれ幹線
MLと支線SLという単位に分割し、トラックTと呼ば
れる単位毎に、幹線ML同士が重ならないように配線し
た後、支線SLを配線し、幹線MLと支線SLとをビア
Vにより接続するものである。
【0006】なお、チャネル配線法における幹線ML、
及び支線SLは、共に直線配線であり、幹線ML、及び
支線SLの交点にのみビアVが配置される。また、図
中、T1〜T8は水平方向の配線基準となる線を割り当
てるトラックであり、このトラック数でチャネル幅が決
定する。すなわち、幹線ML、及び支線SLの配線を別
々の層で行うとともに、幹線ML同士をオーバラップさ
せない組み合わせを求めることによって全ネットの配線
が可能となる。
及び支線SLは、共に直線配線であり、幹線ML、及び
支線SLの交点にのみビアVが配置される。また、図
中、T1〜T8は水平方向の配線基準となる線を割り当
てるトラックであり、このトラック数でチャネル幅が決
定する。すなわち、幹線ML、及び支線SLの配線を別
々の層で行うとともに、幹線ML同士をオーバラップさ
せない組み合わせを求めることによって全ネットの配線
が可能となる。
【0007】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の配線方法にあっては、幹線ML、及び支線S
Lが直線配線であり、かつ、幹線ML、及び支線SLの
交点にのみビアVが設けられるという構成となっていた
ため、以下に述べるような問題点があった。すなわち、
例えば、図11に示すように、着目トラック上に幹線M
Lの配線禁止領域が設定されていた場合、着目トラック
に対して幹線MLを配線することができない。
うな従来の配線方法にあっては、幹線ML、及び支線S
Lが直線配線であり、かつ、幹線ML、及び支線SLの
交点にのみビアVが設けられるという構成となっていた
ため、以下に述べるような問題点があった。すなわち、
例えば、図11に示すように、着目トラック上に幹線M
Lの配線禁止領域が設定されていた場合、着目トラック
に対して幹線MLを配線することができない。
【0008】また、例えば、図12に示すように、幹線
MLと支線SLとの交点位置にビア配置禁止領域が設定
されていた場合、ビアVが配置できないために幹線ML
が配線できない。したがって、チャネル配線法では、幹
線MLを配線すべき直線区間上に配線禁止領域が一切存
在しないこと、また、幹線MLと支線SLとの交点には
ビア配置禁止領域が存在しないことが前提条件となって
いた。
MLと支線SLとの交点位置にビア配置禁止領域が設定
されていた場合、ビアVが配置できないために幹線ML
が配線できない。したがって、チャネル配線法では、幹
線MLを配線すべき直線区間上に配線禁止領域が一切存
在しないこと、また、幹線MLと支線SLとの交点には
ビア配置禁止領域が存在しないことが前提条件となって
いた。
【0009】このため、従来のチャネル配線法では、配
線可能なスペースを有効に使うことができず、配線すべ
きネットの多い回路では、決められたチャネル内で配線
しきれない幹線が多く発生し、未結線が生じるという問
題点があった。 [目的]そこで本発明は、配線可能なスペースを有効に
活用するとともに、配線率の向上を図った配線方法を提
供することを目的としている。
線可能なスペースを有効に使うことができず、配線すべ
きネットの多い回路では、決められたチャネル内で配線
しきれない幹線が多く発生し、未結線が生じるという問
題点があった。 [目的]そこで本発明は、配線可能なスペースを有効に
活用するとともに、配線率の向上を図った配線方法を提
供することを目的としている。
【0010】
【課題を解決するための手段】本発明による配線方法は
上記目的達成のため、所定の配線領域内に少なくとも1
層の幹線、及び支線の各配線層を有し、該幹線、及び支
線をビアを介して接続することにより該配線領域内の所
定の2点間の配線を行う配線方法であって、前記配線領
域内に、各配線層における配線禁止領域、及びビア配置
禁止領域が存在する場合、該配線禁止領域、及びビア配
置禁止領域を回避して該幹線、及び該支線、並びにビア
を配置し、該配線禁止領域、及びビア配置禁止領域の領
域位置、及び領域形状に合わせて該幹線、及び該支線を
加工して配線するように構成している。
上記目的達成のため、所定の配線領域内に少なくとも1
層の幹線、及び支線の各配線層を有し、該幹線、及び支
線をビアを介して接続することにより該配線領域内の所
定の2点間の配線を行う配線方法であって、前記配線領
域内に、各配線層における配線禁止領域、及びビア配置
禁止領域が存在する場合、該配線禁止領域、及びビア配
置禁止領域を回避して該幹線、及び該支線、並びにビア
を配置し、該配線禁止領域、及びビア配置禁止領域の領
域位置、及び領域形状に合わせて該幹線、及び該支線を
加工して配線するように構成している。
【0011】なお、前記幹線、及び前記支線の加工とし
ては、同一の配線層における前記幹線、及び前記支線を
折り曲げて配線することや、前記幹線、及び前記支線の
いずれか、あるいは両方が2層以上の配線層を有してい
る場合、2層以上の配線層を有する該幹線、及び、また
は、該支線を前記ビアを介して異なる配線層にわたって
折り曲げて配線することが考えられる。
ては、同一の配線層における前記幹線、及び前記支線を
折り曲げて配線することや、前記幹線、及び前記支線の
いずれか、あるいは両方が2層以上の配線層を有してい
る場合、2層以上の配線層を有する該幹線、及び、また
は、該支線を前記ビアを介して異なる配線層にわたって
折り曲げて配線することが考えられる。
【0012】
【作用】本発明では、配線領域内に、各配線層における
配線禁止領域、及びビア配置禁止領域が存在する場合、
配線禁止領域、及びビア配置禁止領域を回避して幹線、
及び支線、並びにビアが配置され、配線禁止領域、及び
ビア配置禁止領域の領域位置、及び領域形状に合わせて
幹線、及び支線が加工されて配線される。具体的には、
同一の配線層における幹線、及び支線が折り曲げて配線
されることや、幹線、及び支線のいずれか、あるいは両
方が2層以上の配線層を有している場合は、2層以上の
配線層を有する幹線、及び、または、支線がビアを介し
て異なる配線層にわたって折り曲げて配線される。
配線禁止領域、及びビア配置禁止領域が存在する場合、
配線禁止領域、及びビア配置禁止領域を回避して幹線、
及び支線、並びにビアが配置され、配線禁止領域、及び
ビア配置禁止領域の領域位置、及び領域形状に合わせて
幹線、及び支線が加工されて配線される。具体的には、
同一の配線層における幹線、及び支線が折り曲げて配線
されることや、幹線、及び支線のいずれか、あるいは両
方が2層以上の配線層を有している場合は、2層以上の
配線層を有する幹線、及び、または、支線がビアを介し
て異なる配線層にわたって折り曲げて配線される。
【0013】これによって、チャネル配線法においての
前提条件、つまり幹線を配線すべき直線区間上に配線禁
止領域が一切存在しないこと、及び幹線と支線との交点
にはビア配置禁止領域が存在しないことの2点の条件か
ら外れる場合であっても配線可能なスペースが有効に活
用されるとともに、配線率の向上が図られる。
前提条件、つまり幹線を配線すべき直線区間上に配線禁
止領域が一切存在しないこと、及び幹線と支線との交点
にはビア配置禁止領域が存在しないことの2点の条件か
ら外れる場合であっても配線可能なスペースが有効に活
用されるとともに、配線率の向上が図られる。
【0014】
【実施例】以下、本発明を図面に基づいて説明する。図
1〜3は本発明に係る配線方法の実施例1を示す図であ
り、図1は本実施例の原理図、図2は本実施例の動作例
を説明するためのフローチャート、図3は本実施例の具
体例を示す平面図である。
1〜3は本発明に係る配線方法の実施例1を示す図であ
り、図1は本実施例の原理図、図2は本実施例の動作例
を説明するためのフローチャート、図3は本実施例の具
体例を示す平面図である。
【0015】本実施例では、配線層として2層あり、第
1層を幹線MLの配線層とし、第2層を支線SLの配線
層としたものである。ここで、図11に示す従来例と同
様に、着目トラック上に幹線MLの配線禁止領域が設定
されていた場合についての配線法を図2に基づいて説明
する。まず、着目トラック上における幹線MLの区間が
設定されるが(ステップ1)、この場合、着目トラック
上の第1層に配線禁止領域が設定されているため、配線
禁止領域を回避して現在のトラックT上に置ける幹線M
Lの区間が設定される(ステップ2)。このステップ2
の処理は着目トラックを図中右方向に順次変えながら行
われる。
1層を幹線MLの配線層とし、第2層を支線SLの配線
層としたものである。ここで、図11に示す従来例と同
様に、着目トラック上に幹線MLの配線禁止領域が設定
されていた場合についての配線法を図2に基づいて説明
する。まず、着目トラック上における幹線MLの区間が
設定されるが(ステップ1)、この場合、着目トラック
上の第1層に配線禁止領域が設定されているため、配線
禁止領域を回避して現在のトラックT上に置ける幹線M
Lの区間が設定される(ステップ2)。このステップ2
の処理は着目トラックを図中右方向に順次変えながら行
われる。
【0016】次に、幹線MLが全区間に配線できたら
(ステップ3)、接続すべき端子と幹線MLとの間に支
線SLが配線され(ステップ4)、幹線MLと支線SL
との交点にビアVが配置される(ステップ5,6)。す
なわち本実施例では、同一配線層において幹線MLを折
り曲げることにより着目トラックにおける配線禁止領域
を回避したものであり、幹線MLと配線禁止領域とが重
なる部分の幹線ML部分の配線を隣のトラックに移した
ものである。
(ステップ3)、接続すべき端子と幹線MLとの間に支
線SLが配線され(ステップ4)、幹線MLと支線SL
との交点にビアVが配置される(ステップ5,6)。す
なわち本実施例では、同一配線層において幹線MLを折
り曲げることにより着目トラックにおける配線禁止領域
を回避したものであり、幹線MLと配線禁止領域とが重
なる部分の幹線ML部分の配線を隣のトラックに移した
ものである。
【0017】したがって、本実施例では、図3(a)に
示すように、従来の配線法では配線できなかったパター
ンであっても、図3(b)に示すように、同一配線層に
おける幹線MLを折り曲げて配線することにより配線が
可能となっている。図4〜6は本発明に係る配線方法の
実施例2を示す図であり、図4は本実施例の原理図、図
5は本実施例の動作例を説明するためのフローチャー
ト、図6は本実施例の具体例を示す平面図である。
示すように、従来の配線法では配線できなかったパター
ンであっても、図3(b)に示すように、同一配線層に
おける幹線MLを折り曲げて配線することにより配線が
可能となっている。図4〜6は本発明に係る配線方法の
実施例2を示す図であり、図4は本実施例の原理図、図
5は本実施例の動作例を説明するためのフローチャー
ト、図6は本実施例の具体例を示す平面図である。
【0018】本実施例では、配線層として2層あり、第
1層を幹線MLの配線層とし、第2層を支線SLの配線
層としたものである。ここで、図12に示す従来例と同
様に、幹線MLと支線SLとの交点位置にビア配置禁止
領域が設定されていた場合についての配線法を図5に基
づいて説明する。
1層を幹線MLの配線層とし、第2層を支線SLの配線
層としたものである。ここで、図12に示す従来例と同
様に、幹線MLと支線SLとの交点位置にビア配置禁止
領域が設定されていた場合についての配線法を図5に基
づいて説明する。
【0019】まず、端子とトラックTとの間に支線SL
が配線でき、トラックT(幹線ML)と支線SLとの交
点にビアが配置できない場合、実際の交点からビア配置
禁止領域を回避してビアVが配置される(ステップ11
〜13)。次に、同一配線層において支線SLが折り曲
げられて配線され(ステップ14)、交点以外に配置さ
れたビアVと対するビア間に幹線MLが配線される(ス
テップ15,16)。
が配線でき、トラックT(幹線ML)と支線SLとの交
点にビアが配置できない場合、実際の交点からビア配置
禁止領域を回避してビアVが配置される(ステップ11
〜13)。次に、同一配線層において支線SLが折り曲
げられて配線され(ステップ14)、交点以外に配置さ
れたビアVと対するビア間に幹線MLが配線される(ス
テップ15,16)。
【0020】すなわち本実施例では、幹線MLと支線S
Lとの交点に配置するビアVを交点以外に配置すること
によりビア配置禁止領域を回避したものであり、これに
合わせて幹線MLを短くし、支線SLを同一配線層にて
折り曲げたものである。したがって、本実施例では、図
6(a)に示すように、従来の配線法では配線できなか
ったパターンであっても、図6(b)に示すように、支
線SLを折り曲げ、かつ、幹線MLを縮めることによ
り、両者の交点のビアVをビア配置禁止領域から回避
し、配線が可能となっている。
Lとの交点に配置するビアVを交点以外に配置すること
によりビア配置禁止領域を回避したものであり、これに
合わせて幹線MLを短くし、支線SLを同一配線層にて
折り曲げたものである。したがって、本実施例では、図
6(a)に示すように、従来の配線法では配線できなか
ったパターンであっても、図6(b)に示すように、支
線SLを折り曲げ、かつ、幹線MLを縮めることによ
り、両者の交点のビアVをビア配置禁止領域から回避
し、配線が可能となっている。
【0021】図7〜9は本発明に係る配線方法の実施例
3を示す図であり、図7は本実施例の原理図、図8は本
実施例の動作例を説明するためのフローチャート、図9
は本実施例の具体例を示す平面図である。本実施例で
は、配線層として3層あり、第1層を幹線MLの配線層
とし、第2層を支線SLの配線層、第3層を幹線MLの
配線層としたものである。
3を示す図であり、図7は本実施例の原理図、図8は本
実施例の動作例を説明するためのフローチャート、図9
は本実施例の具体例を示す平面図である。本実施例で
は、配線層として3層あり、第1層を幹線MLの配線層
とし、第2層を支線SLの配線層、第3層を幹線MLの
配線層としたものである。
【0022】ここで、着目トラック上に第1層目の幹線
MLに対して配線禁止領域が設定されていた場合につい
ての配線法を図8に基づいて説明する。まず、第1層目
の幹線MLの区間が設定されるとともに(ステップ2
1)、第3層目の幹線MLの区間が設定される(ステッ
プ22)。次に、幹線MLが全区間に配線できたら、幹
線区間同士を接続するためのビアVが配置され(ステッ
プ24)、接続すべき端子と幹線MLとの間に支線SL
が配線され(ステップ25)、幹線MLと幹線ML、及
び幹線MLと支線SLとの交点にビアVが配置される
(ステップ26,27)。
MLに対して配線禁止領域が設定されていた場合につい
ての配線法を図8に基づいて説明する。まず、第1層目
の幹線MLの区間が設定されるとともに(ステップ2
1)、第3層目の幹線MLの区間が設定される(ステッ
プ22)。次に、幹線MLが全区間に配線できたら、幹
線区間同士を接続するためのビアVが配置され(ステッ
プ24)、接続すべき端子と幹線MLとの間に支線SL
が配線され(ステップ25)、幹線MLと幹線ML、及
び幹線MLと支線SLとの交点にビアVが配置される
(ステップ26,27)。
【0023】すなわち本実施例では、幹線MLを異なる
配線層にわたって折り曲げることにより着目している配
線層の配線禁止領域を回避したものであり、幹線MLと
配線禁止領域とが重なる部分の配線を異なる配線層に移
し、その間をビアVによってコンタクトしたものであ
る。したがって、本実施例では、図9(a)に示すよう
に、従来の配線法では配線できなかったパターンであっ
ても、図9(b)に示すように、異なる配線層における
幹線MLを折り曲げて配線することにより配線が可能と
なっている。
配線層にわたって折り曲げることにより着目している配
線層の配線禁止領域を回避したものであり、幹線MLと
配線禁止領域とが重なる部分の配線を異なる配線層に移
し、その間をビアVによってコンタクトしたものであ
る。したがって、本実施例では、図9(a)に示すよう
に、従来の配線法では配線できなかったパターンであっ
ても、図9(b)に示すように、異なる配線層における
幹線MLを折り曲げて配線することにより配線が可能と
なっている。
【0024】このように本実施例では、前述の実施例1
〜3のいずれの例においても、図3(a),図6
(a),図9(a)に示した従来例では使用できなかっ
た箇所に幹線MLが配線でき、また、本来幹線MLが配
線されるはずであった箇所が空くため、この位置に他の
幹線MLを配線することも可能となり、未結線の増加を
解消できる。
〜3のいずれの例においても、図3(a),図6
(a),図9(a)に示した従来例では使用できなかっ
た箇所に幹線MLが配線でき、また、本来幹線MLが配
線されるはずであった箇所が空くため、この位置に他の
幹線MLを配線することも可能となり、未結線の増加を
解消できる。
【0025】
【発明の効果】本発明では、チャネル配線法においての
前提条件、すなわち、幹線を配線すべき直線区間上に配
線禁止領域が一切存在しないこと、及び幹線と支線との
交点にはビア配置禁止領域が存在しないことの2点の条
件から外れる場合であっても、配線禁止領域、及びビア
配置禁止領域を回避して幹線、及び支線、並びにビアを
配置し、配線禁止領域、及びビア配置禁止領域の領域位
置、及び領域形状に合わせて幹線、及び支線を加工して
配線することで、未結線を減らすことができ、決められ
た配線領域により多くの幹線を配線することができる。
前提条件、すなわち、幹線を配線すべき直線区間上に配
線禁止領域が一切存在しないこと、及び幹線と支線との
交点にはビア配置禁止領域が存在しないことの2点の条
件から外れる場合であっても、配線禁止領域、及びビア
配置禁止領域を回避して幹線、及び支線、並びにビアを
配置し、配線禁止領域、及びビア配置禁止領域の領域位
置、及び領域形状に合わせて幹線、及び支線を加工して
配線することで、未結線を減らすことができ、決められ
た配線領域により多くの幹線を配線することができる。
【0026】したがって、配線可能なスペースを有効に
活用でき、配線率の向上を図ることができる。
活用でき、配線率の向上を図ることができる。
【図1】実施例1の配線方法の原理図である。
【図2】実施例1の動作例を説明するためのフローチャ
ートである。
ートである。
【図3】実施例1の具体例を示す平面図である。
【図4】実施例2の配線方法の原理図である。
【図5】実施例2の動作例を説明するためのフローチャ
ートである。
ートである。
【図6】実施例2の具体例を示す平面図である。
【図7】実施例3の配線方法の原理図である。
【図8】実施例3の動作例を説明するためのフローチャ
ートである。
ートである。
【図9】実施例3の具体例を示す平面図である。
【図10】従来のチャネル配線法を説明すめための図で
ある。
ある。
【図11】従来のチャネル配線法における問題点を説明
するための図である。
するための図である。
【図12】従来のチャネル配線法における問題点を説明
するための図である。
するための図である。
ML 幹線 SL 支線 V ビア T トラック T1〜T8 トラック
Claims (3)
- 【請求項1】所定の配線領域内に少なくとも1層の幹
線、及び支線の各配線層を有し、該幹線、及び支線をビ
アを介して接続することにより該配線領域内の所定の2
点間の配線を行う配線方法であって、 前記配線領域内に、各配線層における配線禁止領域、及
びビア配置禁止領域が存在する場合、該配線禁止領域、
及びビア配置禁止領域を回避して該幹線、及び該支線、
並びにビアを配置し、 該配線禁止領域、及びビア配置禁止領域の領域位置、及
び領域形状に合わせて該幹線、及び該支線を加工して配
線することを特徴とする配線方法。 - 【請求項2】同一の配線層における前記幹線、及び前記
支線を折り曲げて配線することにより、前記配線禁止領
域、及びビア配置禁止領域を回避することを特徴とする
請求項1記載の配線方法。 - 【請求項3】前記幹線、及び前記支線のいずれか、ある
いは両方が2層以上の配線層を有している場合、2層以
上の配線層を有する該幹線、及び、または、該支線を前
記ビアを介して異なる配線層にわたって折り曲げて配線
することにより、前記配線禁止領域、及びビア配置禁止
領域を回避することを特徴とする請求項1、または2記
載の配線方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3345706A JPH05181936A (ja) | 1991-12-27 | 1991-12-27 | 配線方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3345706A JPH05181936A (ja) | 1991-12-27 | 1991-12-27 | 配線方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05181936A true JPH05181936A (ja) | 1993-07-23 |
Family
ID=18378416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3345706A Pending JPH05181936A (ja) | 1991-12-27 | 1991-12-27 | 配線方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05181936A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7284223B2 (en) | 2004-11-29 | 2007-10-16 | Fujitsu Limited | Wiring method, program, and apparatus |
US7302665B2 (en) | 2004-06-15 | 2007-11-27 | Fujitsu Limited | Method and apparatus for designing a layout, and computer product |
US7308667B2 (en) | 2004-11-29 | 2007-12-11 | Fujitsu Limited | LSI physical designing method, program, and apparatus |
US7325218B2 (en) | 2004-11-29 | 2008-01-29 | Fujitsu Limited | Wiring method, program, and apparatus |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0319365A (ja) * | 1989-06-16 | 1991-01-28 | Fujitsu Ltd | 半導体集積回路の配線方法 |
-
1991
- 1991-12-27 JP JP3345706A patent/JPH05181936A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0319365A (ja) * | 1989-06-16 | 1991-01-28 | Fujitsu Ltd | 半導体集積回路の配線方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7302665B2 (en) | 2004-06-15 | 2007-11-27 | Fujitsu Limited | Method and apparatus for designing a layout, and computer product |
US7284223B2 (en) | 2004-11-29 | 2007-10-16 | Fujitsu Limited | Wiring method, program, and apparatus |
US7308667B2 (en) | 2004-11-29 | 2007-12-11 | Fujitsu Limited | LSI physical designing method, program, and apparatus |
US7325218B2 (en) | 2004-11-29 | 2008-01-29 | Fujitsu Limited | Wiring method, program, and apparatus |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4823276A (en) | Computer-aided automatic wiring method for semiconductor integrated circuit device | |
US6519751B2 (en) | Method and apparatus for accurate crosspoint allocation in VLSI area routing | |
JPH10270563A (ja) | 集積回路の自動概略配線方法 | |
JPH073841B2 (ja) | Vlsiチツプの設計方法 | |
US4903214A (en) | Method for wiring semiconductor integrated circuit device | |
JPH05181936A (ja) | 配線方法 | |
JP2529342B2 (ja) | チャネル配線方法 | |
US6477690B1 (en) | In-place repeater insertion methodology for over-the-block routed integrated circuits | |
JPS62140430A (ja) | 半導体集積回路の配線方法 | |
JP3064925B2 (ja) | レイアウト方法 | |
JPH09116018A (ja) | 自動配置配線方法 | |
JP2818247B2 (ja) | 半導体装置の自動配線方法 | |
US5436801A (en) | Method and structure for routing power for optimum cell utilization with two and three level metal in a partially predesigned integrated circuit | |
JPH09199602A (ja) | 幅広配線方法および半導体集積回路 | |
JPS62120043A (ja) | 自動配線方式 | |
JPH08316419A (ja) | 半導体集積回路及び半導体集積回路の自動配線方法 | |
JP3578615B2 (ja) | 半導体集積回路のレイアウト方法 | |
JPH0661350A (ja) | 半導体集積回路のレイアウト処理方法 | |
JPH07147324A (ja) | Cad装置による自動配置配線処理方法 | |
JPH11260925A (ja) | 半導体集積回路装置およびその自動配置配線方法 | |
JP2890451B2 (ja) | 半導体装置の配線方法 | |
JPH0822489A (ja) | 集積回路のレイアウトパターン生成装置 | |
JPH11260930A (ja) | 配線処理方法 | |
JPH03124045A (ja) | 半導体集積回路の配線方法 | |
JPS62274744A (ja) | 配置改良方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980421 |