JP2012215741A - マスクパターンデータ生成方法、マスクの製造方法、マスク及びマスクパターンデータ生成プログラム - Google Patents

マスクパターンデータ生成方法、マスクの製造方法、マスク及びマスクパターンデータ生成プログラム Download PDF

Info

Publication number
JP2012215741A
JP2012215741A JP2011081632A JP2011081632A JP2012215741A JP 2012215741 A JP2012215741 A JP 2012215741A JP 2011081632 A JP2011081632 A JP 2011081632A JP 2011081632 A JP2011081632 A JP 2011081632A JP 2012215741 A JP2012215741 A JP 2012215741A
Authority
JP
Japan
Prior art keywords
layer
mask
mask pattern
reference layer
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011081632A
Other languages
English (en)
Other versions
JP5703910B2 (ja
Inventor
Katsuya Hayano
勝也 早野
Hideyoshi Takamizawa
秀吉 高見澤
Masataka Yamaji
山地  正高
Eiji Tsujimoto
英二 辻本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2011081632A priority Critical patent/JP5703910B2/ja
Publication of JP2012215741A publication Critical patent/JP2012215741A/ja
Application granted granted Critical
Publication of JP5703910B2 publication Critical patent/JP5703910B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

【課題】半導体作製におけるパターン位置精度に関して、異なるレイヤー間の重ね合わせ精度を向上させたマスクパターンデータ生成方法を提供する。
【解決手段】設計データの所定のレイヤーが、重ね合わせする際の基準となる基準層であるか否かを選定する工程と、基準層であると選定したレイヤーにおいて、マスク描画の座標基準として基準格子を選択し、基準層であるレイヤーの設計データをマスク描画データに変換する工程と、基準層であるレイヤーのマスクを作製する工程と、作製された基準層であるレイヤーのマスクパターンの位置座標を第2の基準格子として設定する工程と、を有し、基準層でないと選定したレイヤーのマスク描画の座標基準として前記第2の基準格子を選択し、基準層でないレイヤーの設計データをマスク描画データに変換する工程と、を含むことを特徴とする。
【選択図】 図1

Description

本発明は、半導体デバイスのパターン形成に用いられる複数のフォトマスク(以下、マスクと言う。)のパターンにおいて、各パターン間の重ね合わせ精度を向上させるマスクパターンデータ生成方法、マスクの製造方法、該製造方法を用いたマスク及びマスクパターンデータ生成プログラムに関する。
半導体デバイスの高集積化・微細化に伴い、ウェハ上に形成される半導体デバイスのパターンの微細化が進むとともに、パターン間及びパターン層(レイヤー:Layer)間の位置精度が重要になっている。通常、半導体デバイスは複数の異なるパターン層(レイヤー)を重ね合わせて形成されるが、パターンの微細化により異なるパターン層(レイヤー)間の重ね合わせ精度の確保が困難になってきている。
半導体デバイスの微細パターン形成に関しては、種々の露光技術や補正技術などが検討され、実用化されているが、重ね合わせ精度に関係するパターン位置精度に関しては、マスク描画装置あるいは転写に用いる半導体露光装置に依存しているのが実状である。このような状況において、パターン位置精度に関係する露光装置の投影レンズ歪については多くの提案がなされている。
例えば、特許文献1には、転写に用いる露光装置の投影レンズの歪による、パターンに依存した位置ずれ量を予め予測し、測定し、パターン位置補正したマスクを提供する技術が開示されている。図19は、特許文献1に記載されている半導体用の光露光装置の構成を示す斜視図であり、入射光を特定の形状に均一に収束するアパーチャ194を用い、レンズ195を介してマスク196に照射し、マスク196上に描かれたパターンを投影して投影像を生成し、この投影像を複数のレンズを組み合わせて構成される縮小レンズ197により縮小してウェハ191上に焼き付ける。図20は、上記の光露光装置で露光されたパターンを示す図であり、縮小レンズ197の光学的特性により、破線で示すような設計パターンに対して、実際に露光されたパターンは実線で示すような歪んだ形状となっている。
また、特許文献2には、図21に示すように、露光装置のレンズ収差をデータベースとして持ち、レンズ収差の有無で転写に影響のあるパターンを抽出し、マスクパターンを補正し、その補正後のマスクの作成データを用いてマスクを製造し、光露光装置でパターン転写する技術が開示されている。
上記のように、露光装置のレンズ歪の問題については多くの解決手段が提案され、現在では、レンズ歪の問題は解決する方向に近づいている。そこで、重ね合わせ精度に関係するレンズ歪以外の他の要因として、マスクのパターン位置精度の向上がますます強く求められている。特に、近年、半導体デバイス製造にダブルパターニング(二重露光)技術が採用されることにより、マスクパターンの重ね合わせ精度の向上がマスク製造の重要な課題となっている。
これまで、マスクにおける位置精度は、マスク上の基準格子からのずれ量で管理するのが通例であり、図18は、従来のマスク製造における基準格子とマスク位置誤差の例である。基準格子は、通常、正方形の理想格子とする。図18(a)に示すように、マスク上に設計パターンに基づき基準格子181を形成し、格子点を位置測定点182aとして設定する。格子間隔はマスク上で任意の距離に設定でき、例えば数mm〜10数mmで設けられる。次いで、図18(b)に示すように、製造されたマスクパターン(実線)の格子点(位置測定点)182bの座標を座標測定装置で測定し、基準格子(破線)からのずれ量(位置誤差)183を計測し、ずれ量が予め決められている仕様値以内に収まっていることをもって、管理されて来た。
特開平11−307424号公報 特開2001−68398号公報
上記のように、マスクパターンの微細化に伴い、マスクパターンの重ね合わせ精度も極めて厳しくなり、設計パターンに基づく基準格子からのずれ量(位置誤差)が数nm以内の仕様値も求められるようになっている。しかしながら、位置誤差を数nm以内とするには、マスク製造に用いる電子線描画装置のステージ位置精度がそれに近い値であることもあり、位置精度の確保が困難になっているのが実状である。
従来のマスクパターンデータ生成方法によるマスクの位置誤差は、ウェハへのマスクパターン転写時に重ね合わせの基準となる層(以下、基準層と呼ぶ)と、重ね合わせを行う層(以下、被合わせ層と呼ぶ)との位置誤差が基準格子を介して管理され運用されている。この従来の方法では、基準層と被合わせ層のそれぞれの位置誤差が転写位置誤差に反映してしまうという問題がある。
そこで、本発明は、上記の問題点に鑑みてなされたものである。すなわち、本発明の目的は、従来、マスク描画装置または半導体露光装置に依存しがちであつた半導体作製におけるパターン位置精度に関して、マスクパターンデータ生成方法に着目し、重ね合わせ設計に対する余裕度を上げ、異なるパターン層(レイヤー)間の重ね合わせ精度を向上させたマスクパターンデータ生成方法、このパターンデータ生成方法によるマスクの製造方法、該製造方法を用いたマスク及びマスクパターンデータ生成プログラムを提供することである。
上記の課題を解決するために、本発明の請求項1に記載の発明に係るマスクパターンデータ生成方法は、半導体デバイスの設計データからマスク作製に必要な複数のレイヤーのマスクパターンデータを生成するマスクパターンデータ生成方法であって、前記設計データの所定のレイヤーが、複数のレイヤーを重ね合わせする際の基準となる基準層であるか基準層でないかを選定する工程と、前記基準層であると選定したレイヤーにおいて、前記基準層であるレイヤーのマスク描画の座標基準として、前記基準層であるレイヤーの設計データに基づく基準格子を選択し、前記基準層であるレイヤーの設計データをマスク描画データに変換する工程と、前記マスク描画データを用いて、所定のマスクブランクに前記基準層であるレイヤーのマスクパターンを描画し、前記マスクブランクを加工し、前記基準層であるレイヤーのマスクを作製する工程と、前記作製されたマスクの前記基準層であるレイヤーのマスクパターンの位置精度を測定し、前記基準層であるレイヤーのマスクパターンの位置座標を第2の基準格子として設定する工程と、を有し、前記基準層でないと選定したレイヤーにおいて、前記基準層であるレイヤーのマスクパターンの位置情報を用い、前記基準層でないレイヤーのマスク描画の座標基準として、前記第2の基準格子を選択し、前記基準層でないレイヤーの設計データをマスク描画データに変換する工程と、を含むことを特徴とするものである。
本発明の請求項2に記載の発明に係るマスクパターンデータ生成方法は、請求項1に記載のマスクパターンデータ生成方法において、前記基準層であると選定したレイヤーが、前記半導体デバイスの設計データの中の2層であることを特徴とするものである。
本発明の請求項3に記載の発明に係るマスクパターンデータ生成方法は、請求項1または請求項2に記載のマスクパターンデータ生成方法において、前記基準層が、同一レイヤーの複数枚の基準層であることを特徴とするものである。
本発明の請求項4に記載の発明に係るマスクの製造方法は、請求項1から請求項3までのうちのいずれか1項に記載のマスクパターンデータ生成方法を用い、前記基準層でないレイヤーの前記変換されたマスク描画データを用いて、所定のマスクブランクに前記基準層でないレイヤーのマスクパターンを描画し、前記マスクブランクを加工し、前記基準層でないレイヤーのマスクを作製し、前記作製された前記基準層でないレイヤーのマスクパターンの位置精度を測定し、前記第2の基準格子との位置ずれ量を算出してレイヤー間の重ね合わせ精度とすることを特徴とするものである。
本発明の請求項5に記載の発明に係るマスクは、請求項4に記載のマスクの製造方法を用いて作製されたマスクであって、前記基準層でないと選定したレイヤーのマスクの重ね合わせ精度が、前記第2の基準格子を基準として測定されたものであることを特徴とするものである。
本発明の請求項6に記載の発明に係るマスクパターンデータ生成プログラムは、半導体デバイスの設計データからマスク作製に必要な複数のレイヤーのマスクパターンデータを生成するマスクパターンデータ生成プログラムであって、前記設計データの所定のレイヤーが、複数のレイヤーを重ね合わせする際の基準となる基準層であるか基準層でないかを選定する手順と、前記基準層であると選定したレイヤーにおいて、前記基準層であるレイヤーのマスク描画の座標基準として、前記基準層であるレイヤーの設計データに基づく基準格子を選択し、前記基準層であるレイヤーの設計データをマスク描画データに変換する手順と、 前記マスク描画データを用いて、前記基準層であるレイヤーのマスクを作製し、前記作製されたマスクの前記基準層であるレイヤーのマスクパターンの位置精度を測定し、前記基準層であるレイヤーのマスクパターンの位置座標を第2の基準格子として設定する手順と、を有し、前記基準層でないと選定したレイヤーにおいて、前記基準層であるレイヤーのマスクパターンの位置情報を用い、前記基準層でないレイヤーのマスク描画の座標基準として、前記第2の基準格子を選択し、前記基準層でないレイヤーの設計データをマスク描画データに変換する手順と、前記基準層でないレイヤーのマスク描画データを用いて、前記基準層でないレイヤーのマスクを作製し、前記作製されたマスクのパターンの位置精度を測定し、前記第2の基準格子との位置ずれ量を算出してレイヤー間の重ね合わせ精度とする手順と、をコンピュータに実行させることを特徴とするものである。
本発明のマスクパターンデータ生成方法によれば、露光時の基準層と、基準層に重ね合わせて形成する被合わせ層の重ね合わせ精度が向上する。また、基準層の位置精度を用いて、他の被合わせ層を重ね合わせすることにより、重ね合わせ設計に対する余裕度が増加する。さらに、重ね合わせ基準層は半導体デバイス製造の初期工程で用いられる層であることが多く、重ね合わせ精度が向上することによりマスクスペックが緩和され、このマスクを用いたデバイス製造の難度が下げられ、処理に要する時間(TAT)の改善が可能となる。半導体デバイス製造におけるダブルパターニング(二重露光)の重ね合わせが容易になるという効果を奏する。
本発明のマスクの製造方法によれば、基準層の位置精度を用いて、他の被合わせ層を重ね合わせすることにより、位置精度の高い複数のマスクを得ることができる。
本発明のマスクによれば、位置精度の高い複数のマスクを得ることができ、転写時のレイヤー間重ね合わせマージンを拡大することができ、その結果、マスク製造及びデバイス製造の歩留りを改善することが可能となる。
本発明のマスクパターンデータ生成プログラムによれば、コンピュータを用いてマスクパターンデータの生成を実行させることにより、自動で位置合わせ精度の高いマスクパターンデータの生成が可能となる。
本発明のマスクパターンデータ生成方法を含む本発明のマスク製造手順を示すフロー図である。 本発明における基準格子と第2の基準格子(実効基準格子)の設定を示す説明図である。 本発明の第2の基準格子(実効基準格子)を用い、製造した2枚のマスクを重ね合わせた場合の位置誤差比較例を示す図である。 本発明のマスクパターンデータ生成方法を適用し、図3に示した2枚の実マスクで2層転写した場合のウェハショットイメージを示す図である。 本発明を適用した2層目マスクの位置精度と基準格子からのずれを示す図である。 本発明による転写時の位置誤差量と基準格子からの転写時の位置誤差を示す図である。 従来のマスクパターンデータ生成方法を含むマスク製造手順を示すフロー図である。 従来の基準格子を用いて1層目と2層目のマスク製造した場合の位置誤差計測の例を示す図である。 従来のマスクパターンデータ生成方法によりマスク製造した2枚のマスクの重ね合わせの位置誤差比較例を示す図である。 従来技術による2枚のマスクの位置誤差量と転写時の位置誤差を示す図である。 本発明と従来技術との転写時の位置誤差量を比較した図である。 本発明の実施例において、1層目のマスクを実効基準格子とし、2層目のマスクのウェハへの転写時のX座標とY座標の位置誤差(nm)の測定データである。 1層目に合わせて作成した際の2層目マスクの基準格子(理想格子)からの転写位置誤差を示す。 従来技術による比較例において、基準格子に対する1層目のマスクのX座標とY座標の位置誤差量(nm)の測定データである。 比較例において、1層目マスクと2層目マスクのウェハへの転写時の位置誤差(nm)の測定データである。 本発明において、基準層を2層とする場合の第1の例を示す説明図である。 本発明において、基準層を2層とする場合の第2の例を示す説明図である。 従来技術におけるマスク製造の基準格子とマスク位置誤差の例である。 従来の半導体用の光露光装置の構成を示す斜視図である。 図19に示す光露光装置で露光されたパターンを示す図である。 従来のパターン形成方法の一実施形態を示すフロー図である。
以下、図面に基づいて、本発明の実施形態に係るマスクパターンデータ生成方法、該マスクパターンデータ生成方法を用いたマスクの製造方法、マスク及びマスクパターンデータ生成方法に用いるマスクパターンデータ生成プログラムについて、従来のマスクパターンデータ生成方法と比較しながら詳細に説明する。
図1は、本発明のマスクパターンデータ生成方法を含む本発明のマスク製造手順を示すフロー図である。まず、図1に示すように、半導体デバイスの設計データを準備する(S10)。半導体デバイスは、例えば、素子分離層、ゲート層、配線層、コンタクトホール層などの複数の層から構成されており、通常、1枚のマスクには1つの層のパターンからなるレイヤーのみが配置され、各レイヤーのパターンを形成した複数のマスクのパターンを順次ウェハ上に位置合わせして転写し、デバイスが製造される。
次に、上記の設計データの所定のレイヤーが、複数のレイヤーを重ね合わせ(アライメント)する際の基準となる基準層であるか基準層でないかを選定する(S11)。どのレイヤーを基準層とするかは、製造するデバイスやその製造プロセスによりあらかじめ決められており、通常、重ね合わせ基準層はデバイス製造の初期工程に用いられるレイヤーが多い。
基準層であると選定したレイヤーにおいては、基準層としたレイヤーの設計データをマスク描画データに変換する(S12)。このとき、基準層としたレイヤーのマスク描画の座標基準として、基準層としたレイヤーの設計データに基づく基準格子を選択する(S13)。
ステップS13における基準格子としては、基準層としたレイヤーの設計データに基づく正方形状をなす理想格子(標準基準格子とも称する。)が好ましい。図2は、基準格子と本発明における第2の基準格子(以後、本発明においては、第2の基準格子を実効基準格子とも言う。)の設定を示す説明図であり、図2(a)が、理想格子としての基準格子を示す図である。図2(a)において、基準格子21の各格子点が位置測定点22であり、通常、格子間隔はマスク上で数mm〜10数mmに設定される。
次に、上記のマスク描画データを用いて、電子線レジストを塗布した所定のマスクブランクに基準層としたレイヤーのマスクパターンを電子線描画し(S14)、現像してレジストパターンを形成した後、上記のマスクブランクをエッチング加工し、基準層としたレイヤーのマスクを作製する(S15)。作製されたマスクは外観欠陥検査、寸法検査などの検査を行う(S16)。
次に、図2(b)に示すように、上記の基準層としたレイヤーのマスクパターンの位置精度を座標測定装置により測定し、基準格子に対する基準層としたレイヤーのパターンの位置誤差(ずれ量)23を算出する。ずれ量23が許容される仕様値内であれば、図2(c)に示すように、基準層としたレイヤーのマスクパターンの位置座標を第2の基準格子(実効基準格子)24として設定する(S17)。
次に、基準層でないと選定したレイヤーにおいては、上記の基準層であるレイヤーのマスクパターンの位置情報を入手し(S18)、基準層でないレイヤーの設計データをマスク描画データに変換する(S19)。このとき、基準層でないレイヤーのマスク描画の座標基準として、上記の第2の基準格子(実効基準格子)24を選択する(S20)。
次に、上記の変換されたマスク描画データを用いて、電子線レジストを塗布した所定のマスクブランクに基準層でないレイヤーのマスクパターンを電子線描画し(S21)、現像してレジストパターンを形成した後、上記のマスクブランクをエッチング加工し、基準層でないレイヤーのマスクを作製する(S22)。作製されたマスクは外観欠陥検査、寸法検査などの検査を行う(S23)。
次に、上記の基準層でないレイヤーのマスクパターンの位置精度を測定し、第2の基準格子(実効基準格子)との位置ずれ量を算出してレイヤー間の重ね合わせ精度とする(S24)。図3は、図3(a)に示す第2の基準格子(実効基準格子)24を用いた場合の2枚目のマスクの重ね合わせの位置誤差例を示す図(図3(b))である。
位置精度測定を終えた基準層でないレイヤーのマスクは、基準層としたレイヤーのマスクとともに出荷検査を経て(S25)、半導体デバイス製造工程へ出荷される(S26)。
図4は、本発明のマスクパターンデータ生成方法を適用し、図4(a)に示す2層のマスクイメージにより、2枚の実マスクのパターンをウェハ上へ2層転写した場合のチップ形状を示すイメージ図(図4(b))である。
図1に示し、上記説明したように、本発明のマスクの製造方法では、作製する半導体デバイスの重ね合わせ基準層に用いるレイヤーのマスクパターンの基準格子(理想格子)に対する位置ずれ量を計測し、この位置ずれ量を有する基準層に用いるレイヤーの座標を第2の基準格子(実効基準格子)として選択し、同一半導体デバイスおよび次工程以降のマスクパターンを作成し、マスクを製造する。これにより、従来の基準格子を介した2層間の重ね合わせ精度より高精度な2層間重ね合わせ精度を有するマスクを製造することができる。
本発明のマスクの製造方法によるマスクによれば、位置精度の高い複数のマスクを得ることにより、転写時のレイヤー間重ね合わせマージンを拡大することができ、その結果、半導体デバイス製造の歩留りを改善することが可能となる。
さらに、本発明のマスクパターンデータ生成方法をプログラムとし、コンピュータを用いて実行させることにより、自動で位置合わせ精度の高いマスクパターンデータの生成が可能となる。
上記の本発明の説明において、第2の基準格子(実効基準格子)を決定する際、基準層として選定したレイヤーが1層の場合について述べたが、本発明において基準層は2層としても良い。この場合、基準層として2層を考慮していることから、より半導体デバイス製造時の重ね合わせ精度を向上させることができる。
ここで、基準層を2層とする場合の例を示す。基準層が2つとなる凡例は大きく分けて2種類存在する。第1の例は、ウェハ転写時の重ね合わせが、2層に跨る例である。たとえば、図16―(a)〜(c)のようなデバイス構造で、コンタクトホールを形成する場合、Y方向はA層、X方向はB層に合わせる場合が存在する。A層をアクティブ層(図16−(d))、B層をゲート層(図16−(e))にたとえる。形成するコンタクトホール層の平面設計は、図16−(f)とする。一般にアクティブ層とゲート層は交差する構造であり、直交する場合が多い。この場合は図16−(b)に示すデバイス断面イメージのように、アクティブ層から上層に接続するコンタクトホールは、アクティブ層に接し、ゲート層のパターン間を抜けて上層に接続される。したがって、アクティブ層の短周期方向にY方向を位置合わせし、ゲート層の短周期方向にX方向を位置合わせすることにより、より良い構造を得られる。このような場合、コンタクトホール層の第2の基準格子(実効基準格子)は、Y方向はA層(たとえば、アクティブ層)の基準層に合わせ、X方向はB層(たとえば、ゲート層)の基準層に合わせることにより、本発明の効果が得られる。
第2の例は、上下の2層を基準とする場合である。図17―(a)〜(c)のようなデバイス構造を例とする。たとえばコンタクトホール(図17―(e))は下層と上層を接続することが1つの目的として使われるが、下層(図17―(d))と上層(図17―(f))の位置情報をもとに第2の基準格子(実効基準格子)を設定すれば、より良い精度で下層と上層を接続できる。これにより、コンタクトホールの位置ずれによる抵抗増加等の問題が改善されるだけでなく、設計余裕が小さくでき、その結果チップサイズの縮小も可能になる。
また、本発明のマスクパターン生成方法においては、同一レイヤーの基準層をあらかじめ複数枚作成するのも好ましい方法である。同一レイヤーの基準層をあらかじめ複数枚作成する場合は、基準層複数枚のパターン位置を考慮した実効基準格子とすることで、同一半導体デバイス製造時の多ライン化を実現することができる。
たとえば、DRAM等のメモリ製品では、Logic製品より製造するチップの量が多い。したがって、量産の段階では、複数台の露光装置で平行して生産されるため、転写に用いるマスクは複数枚作成し、製造を行う。
したがって、1層目のレイヤーのマスクが、複数枚存在することになる。たとえば、1層目のマスクをA、B、Cの3枚作製したとする。この3枚マスクの基準格子に対する位置ずれ量を計測し、3枚の結果から、実効基準格子を求める。これにより、実効基準格子に合わせた2枚目以降のマスクは、基準層となるA〜Cのいずれとも、より高い精度で重ね合わせが可能となることになる。
ここでは、基準層を複数枚所有する理由をDRAM等メモリ量産の必要性を挙げたが、ほかの理由でも複数枚所有することがある。たとえば、長期間の使用による、破損や汚染に対する、バックアップマスクとして所有する場合などが挙げられる。
次に、従来のマスクパターンデータ生成方法と比較しながら、実施例により本発明をさらに詳しく説明する。
(実施例)
図1の本発明のマスク製造フロー図を用いて説明する。まず、図1に示すように、半導体デバイスの設計データを準備した(S10)。この半導体デバイスは、アクティブ層、ゲート層、配線層、コンタクトホール層などの複数の層から構成されており、上記の設計データのアクティブ層のレイヤーを、複数のレイヤーを重ね合わせ(アライメント)する際の基準となる基準層として選定した(S11)。他の層は基準層でないレイヤーとした。
次に、基準層とした1層目のアクティブ層レイヤーの設計データをマスク描画データに変換した(S12)。このとき、基準層として選定したアクティブ層のレイヤーにおいて、マスク描画の座標基準として、基準層としたアクティブ層レイヤーの設計データに基づく基準格子を選択した(S13)。基準格子は、図2(a)に示すように、マスク上の格子間隔16mmの正方形の理想格子を単位とした。
次に、上記のマスク描画データを用いて、電子線レジストを塗布した6インチ角のクロムマスクブランクにアクティブ層レイヤーのマスクパターンを電子線描画し(S14)、現像してレジストパターンを形成した後、上記のマスクブランクを塩素と酸素の混合ガスでドライエッチングし、基準層としたアクティブ層レイヤーの1層目のマスクを作製した(S15)。作製したマスクは、外観欠陥検査、寸法検査などの検査を行った(S16)。
次に、図2(b)に示すように、座標測定装置を用いて上記の基準層としたアクティブ層レイヤーのマスクパターンの位置精度を測定し、基準格子に対する位置誤差(ずれ量)を算出した(S17)。ずれ量が許容される仕様値内であったので、図2(c)に示すように、基準層とした1層目のアクティブ層レイヤーのマスクパターンの位置座標を第2の基準格子(実効基準格子)として設定した。
次に、基準層でないと選定した他のレイヤーである2層目のゲート層においては、上記の基準層であるアクティブ層レイヤーのマスクパターンの位置情報を入手し(S18)、ゲート層レイヤーの設計データをマスク描画データに変換した(S19)。このとき、ゲート層レイヤーのマスク描画の座標基準として、上記の第2の基準格子(実効基準格子)を選択した(S20)。
次に、上記の変換されたマスク描画データを用いて、電子線レジストを塗布した6インチ角のクロムマスクブランクに2層目のゲート層レイヤーのマスクパターンを電子線描画し(S21)、現像してレジストパターンを形成した後、ドライエッチングし、2層目のゲート層レイヤーのマスクを作製した(S22)。作製されたマスクは外観欠陥検査、寸法検査などの検査を行った(S23)。
次に、上記のゲート層レイヤーのマスクパターンの位置精度を測定し、第2の基準格子(実効基準格子)との位置ずれ量を算出してレイヤー間の重ね合わせ精度とした(S24)。図3(b)は、図3(a)に示す第2の基準格子(実効基準格子)を用いた場合のゲート層レイヤーのマスクの重ね合わせの位置誤差例を示す。
図5は、本発明のパターンデータ生成方法を用いた上記の2層目のゲート層レイヤーのマスクの基準格子(理想格子)からの位置誤差(ずれ)を参考までに示す図である。
以下、2層目のゲート層レイヤーのマスク作製と同様にして、順次、基準層でないと選定した他のレイヤーからなるマスクを作成し、位置精度測定を終えた基準層でないレイヤーのマスクは、基準層としたレイヤーのマスクとともに1セットとして出荷検査(S25)を経て、半導体デバイス製造工程へ出荷した(S26)。
図12は、本発明のパターンデータ生成方法を用いた実施例において、実効基準格子とした1層目のマスク(アクティブ層レイヤーのマスク)と、このマスクに基づく実効基準格子を用いた2層目のマスク(ゲート層レイヤーのマスク)のウェハへの転写時のX座標とY座標の位置誤差(nm)の測定データであり、X、Y各6点における測定値を示す。図13は、参考までに、1層目に合わせて作成した際の2層目マスクの基準格子(理想格子)からの転写位置誤差(nm)を示す。図12及び図13の結果を表1にまとめて示す。
Figure 2012215741
表1に示されるように、(a)実効基準格子とした1層目マスクの転写時の位置誤差は0であり、(b)2層目マスクの転写時の位置誤差は比較的小さな値である。2層目マスクは、1層目マスクの位置誤差と2層目マスクの位置誤差とが合算されることになる((a)+(b)で転写される。)が、本発明においては、第2の基準格子(実効基準格子)を用いることにより、1層目の位置誤差は相殺されて0となっている。
図6は、本発明のパターンデータ生成方法を用いた上記の表1の結果を図示したもので、転写時の位置誤差量と基準格子からの転写時の位置誤差を示す図である。
(比較例)
一方、比較のために、従来のマスクパターンデータ生成方法を含むマスク製造手順として、図7に示すフロー図に基づいてマスクを作製した。設計データは実施例と同じデータを用い、比較のために実施例と同じく、第1のマスクパターンとしてアクティブ層レイヤー、第2のマスクパターンとしてゲート層レイヤーとした。描画座標基準としては標準的な座標基準格子(理想格子)を選択し、また作製されたマスクの位置精度測定には、上記の標準的な座標基準格子を用い、実施例と同様に複数のレイヤーのマスクを作製した。
図8は、比較例において、図8(a)に示す従来の基準格子81を用いて、基準格子に対する1層目のアクティブ層レイヤーのマスクの位置誤差(図8(b))と、基準格子に対する2層目のゲート層レイヤーのマスクの位置誤差(図8(c))を示す図である。
図9は、図8に示す従来のマスクパターンデータ生成方法によりマスク製造した2枚のマスクの重ね合わせの位置誤差比較例を示す図である。
図14は、従来技術の基準格子によるパターンデータ生成方法を用いた比較例において、(d)基準格子に対する1層目のマスク(アクティブ層レイヤーのマスク)のX座標とY座標の位置誤差(nm)の測定データであり、X、Y各6点における測定値を示す。図15は、(e)基準格子に対する2層目のマスク(ゲート層レイヤーのマスク)のX座標とY座標の位置誤差量(nm)をもとに、(f)1層目のマスクと2層目のマスクによるウェハへの転写時の位置誤差(nm)の測定データである。図14及び図15の結果を表2にまとめて示す。
Figure 2012215741
表2(f)に示されるように、1層目のマスクと2層目のマスクにより転写されたパターンの位置誤差は、比較的大きな値となる。
図10は、上記の表2の結果を図示したもので、従来技術による比較例の2枚のマスクの位置誤差量と転写時の位置誤差を示す図である。
(本発明の実施例と比較例との相違)
表3は、表1に示した本発明のパターンデータ生成方法を用いた実施例と、表2に示した従来技術の基準格子によるパターンデータ生成方法を用いた比較例との、転写時のX座標とY座標の位置誤差(nm)を比較したものである。
Figure 2012215741
図11は、上記の表3の結果を図示したもので、本発明の実施例と従来技術による比較例との転写時の位置誤差量を比較した図である。本発明のパターンデータ生成方法を用いることにより、従来技術に比較して、位置誤差の範囲はX座標で約0.6、Y座標で約0.8の割合にまで減少している。
表3および図11が示すように、本発明の実施例によるマスクパターンデータ生成方法を用いて製造されたマスクを用いることにより、従来技術の比較例によるマスクパターンデータ生成方法を用いた製造されたマスクを用いるよりも、ウェハへのパターン転写の重ね合わせ精度が向上することが示された。
21 基準格子
22 位置測定点
23 位置誤差
24 第2の基準格子(実効基準格子)
51 基準格子
52 位置測定点
81 基準格子
82 位置測定点
91 基準格子
92 位置測定点
181 基準格子
182a、182b 位置測定点
183 位置誤差
191 ウェハ
194 アパーチャ
195 レンズ
196 マスク
197 縮小レンズ

Claims (6)

  1. 半導体デバイスの設計データからマスク作製に必要な複数のレイヤーのマスクパターンデータを生成するマスクパターンデータ生成方法であって、
    前記設計データの所定のレイヤーが、複数のレイヤーを重ね合わせする際の基準となる基準層であるか基準層でないかを選定する工程と、
    前記基準層であると選定したレイヤーにおいて、
    前記基準層であるレイヤーのマスク描画の座標基準として、前記基準層であるレイヤーの設計データに基づく基準格子を選択し、前記基準層であるレイヤーの設計データをマスク描画データに変換する工程と、
    前記マスク描画データを用いて、所定のマスクブランクに前記基準層であるレイヤーのマスクパターンを描画し、前記マスクブランクを加工し、前記基準層であるレイヤーのマスクを作製する工程と、
    前記作製されたマスクの前記基準層であるレイヤーのマスクパターンの位置精度を測定し、前記基準層であるレイヤーのマスクパターンの位置座標を第2の基準格子として設定する工程と、を有し、
    前記基準層でないと選定したレイヤーにおいて、
    前記基準層であるレイヤーのマスクパターンの位置情報を用い、前記基準層でないレイヤーのマスク描画の座標基準として、前記第2の基準格子を選択し、前記基準層でないレイヤーの設計データをマスク描画データに変換する工程と、
    を含むことを特徴とするマスクパターンデータ生成方法。
  2. 前記基準層であると選定したレイヤーが、前記半導体デバイスの設計データの中の2層であることを特徴とする請求項1に記載のマスクパターンデータ生成方法。
  3. 前記基準層が、同一レイヤーの複数枚の基準層であることを特徴とする請求項1または請求項2に記載のマスクパターンデータ生成方法。
  4. 請求項1から請求項3までのうちのいずれか1項に記載のマスクパターンデータ生成方法を用い、
    前記基準層でないレイヤーの前記変換されたマスク描画データを用いて、所定のマスクブランクに前記基準層でないレイヤーのマスクパターンを描画し、前記マスクブランクを加工し、前記基準層でないレイヤーのマスクを作製し、
    前記作製された前記基準層でないレイヤーのマスクパターンの位置精度を測定し、前記第2の基準格子との位置ずれ量を算出してレイヤー間の重ね合わせ精度とすることを特徴とするマスクの製造方法。
  5. 請求項4に記載のマスクの製造方法を用いて作製されたマスクであって、前記基準層でないと選定したレイヤーのマスクの重ね合わせ精度が、前記第2の基準格子を基準として測定されたものであることを特徴とするマスク。
  6. 半導体デバイスの設計データからマスク作製に必要な複数のレイヤーのマスクパターンデータを生成するマスクパターンデータ生成プログラムであって、
    前記設計データの所定のレイヤーが、複数のレイヤーを重ね合わせする際の基準となる基準層であるか基準層でないかを選定する手順と、
    前記基準層であると選定したレイヤーにおいて、
    前記基準層であるレイヤーのマスク描画の座標基準として、前記基準層であるレイヤーの設計データに基づく基準格子を選択し、前記基準層であるレイヤーの設計データをマスク描画データに変換する手順と、
    前記マスク描画データを用いて、前記基準層であるレイヤーのマスクを作製し、
    前記作製されたマスクの前記基準層であるレイヤーのマスクパターンの位置精度を測定し、前記基準層であるレイヤーのマスクパターンの位置座標を第2の基準格子として設定する手順と、を有し、
    前記基準層でないと選定したレイヤーにおいて、
    前記基準層であるレイヤーのマスクパターンの位置情報を用い、前記基準層でないレイヤーのマスク描画の座標基準として、前記第2の基準格子を選択し、前記基準層でないレイヤーの設計データをマスク描画データに変換する手順と、
    前記基準層でないレイヤーのマスク描画データを用いて、前記基準層でないレイヤーのマスクを作製し、
    前記作製されたマスクのパターンの位置精度を測定し、前記第2の基準格子との位置ずれ量を算出してレイヤー間の重ね合わせ精度とする手順と、
    をコンピュータに実行させることを特徴とするパターンデータ生成プログラム。
JP2011081632A 2011-04-01 2011-04-01 マスクパターンデータ生成方法、マスクの製造方法、マスク及びマスクパターンデータ生成プログラム Active JP5703910B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011081632A JP5703910B2 (ja) 2011-04-01 2011-04-01 マスクパターンデータ生成方法、マスクの製造方法、マスク及びマスクパターンデータ生成プログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011081632A JP5703910B2 (ja) 2011-04-01 2011-04-01 マスクパターンデータ生成方法、マスクの製造方法、マスク及びマスクパターンデータ生成プログラム

Publications (2)

Publication Number Publication Date
JP2012215741A true JP2012215741A (ja) 2012-11-08
JP5703910B2 JP5703910B2 (ja) 2015-04-22

Family

ID=47268553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011081632A Active JP5703910B2 (ja) 2011-04-01 2011-04-01 マスクパターンデータ生成方法、マスクの製造方法、マスク及びマスクパターンデータ生成プログラム

Country Status (1)

Country Link
JP (1) JP5703910B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102529563B1 (ko) 2015-08-26 2023-05-04 삼성전자주식회사 마스크 오차 측정 장치 및 마스크 오차 측정 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307424A (ja) * 1998-04-22 1999-11-05 Hitachi Ltd 半導体製造方法および製造装置、ならびにそれにより製造された半導体デバイス
JP2001318455A (ja) * 2000-05-12 2001-11-16 Hitachi Ltd 半導体集積回路装置の製造方法
JP2005183746A (ja) * 2003-12-22 2005-07-07 Matsushita Electric Ind Co Ltd 重ね合わせ測定パターンおよび重ね合わせ補正方法
JP2009217010A (ja) * 2008-03-11 2009-09-24 Toshiba Corp フォトマスクの製造方法、及び半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307424A (ja) * 1998-04-22 1999-11-05 Hitachi Ltd 半導体製造方法および製造装置、ならびにそれにより製造された半導体デバイス
JP2001318455A (ja) * 2000-05-12 2001-11-16 Hitachi Ltd 半導体集積回路装置の製造方法
JP2005183746A (ja) * 2003-12-22 2005-07-07 Matsushita Electric Ind Co Ltd 重ね合わせ測定パターンおよび重ね合わせ補正方法
JP2009217010A (ja) * 2008-03-11 2009-09-24 Toshiba Corp フォトマスクの製造方法、及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP5703910B2 (ja) 2015-04-22

Similar Documents

Publication Publication Date Title
JP4488822B2 (ja) 露光用マスクの製造方法、露光装置、半導体装置の製造方法およびマスクブランクス製品
JP4675854B2 (ja) パターン評価方法と評価装置及びパターン評価プログラム
US20120244459A1 (en) Method for evaluating overlay error and mask for the same
JP5792431B2 (ja) 半導体装置の製造方法
JP2013222811A (ja) Euvマスクブランクス、マスクの製造方法、及びアライメント方法
US20090119635A1 (en) Mask pattern correction method for manufacture of semiconductor integrated circuit device
JP5082902B2 (ja) フォトマスクの製造方法、フォトマスク製造装置及びフォトマスク
JP5136745B2 (ja) 多重露光技術におけるマスク製造誤差検証方法
TWI421908B (zh) 光學鄰近校正模型的建立方法
JP5703910B2 (ja) マスクパターンデータ生成方法、マスクの製造方法、マスク及びマスクパターンデータ生成プログラム
US20090233187A1 (en) Designing method of photo-mask and method of manufacturing semiconductor device using the photo-mask
US8603707B2 (en) Exposure method and exposure mask
JP5421054B2 (ja) マスクパターン検証装置、マスクパターン検証方法及びその方法を用いた半導体装置の製造方法
JP5356089B2 (ja) エッチング近接効果補正モデルの作成方法、エッチング近接効果補正モデル、マスクパターンの補正方法、フォトマスク、半導体装置の製造方法、および半導体装置
JP5123059B2 (ja) 半導体装置の製造方法
JP2010217428A (ja) パターン検証方法、検証装置及びプログラム
JP6316036B2 (ja) フォトマスクの製造方法
JP2013055306A (ja) 半導体装置の製造方法および露光補正方法
JP2005175270A (ja) 位置ずれ検出用マーク
JP2006337668A (ja) 半導体装置の製造方法およびレイアウトパターンの作成プログラム
JP6021444B2 (ja) 荷電ビーム描画装置及び描画データ作成装置
JP4774917B2 (ja) マスクパターンの検査装置及び検査方法
TW201502694A (zh) 使基板缺陷減到最少的雙遮罩光微影方法
JP4563101B2 (ja) マスクパターンデータ補正方法
JP2010038944A (ja) フォトマスクの製造方法及びこのフォトマスクを用いた半導体デバイスの製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20130823

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150209

R150 Certificate of patent or registration of utility model

Ref document number: 5703910

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150