JP2000150347A - 半導体集積回路装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 光縮小投影露光における転写パターンの投影
歪みを低減して、半導体ウエハで生ずる転写パターンの
寸法ずれを緩和することのできる転写技術を提供する。 【解決手段】 縮小投影露光装置の光学系の転写領域に
対応したフォトマスク面を５ｍｍから２０ｍｍ程度の等
間隔にメッシュ分割し、各メッシュ内の一点を代表点と
して、ｘ、ｙ補正量を設定し、メッシュ間の補正量で直
線近似または曲線近似をして、パターン描画装置のステ
ージ座標の補正を行うことにより、フォトマスクの位置
座標に対応してフォトマスクに形成する集積回路パター
ンの寸法を歪ませる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路装
置の製造方法に関し、特に、半導体集積回路装置の集積
回路パターンであって、露光波長と同等またはそれ以下
の微細なパターンを縮小投影露光技術を用いて形成する
技術に適用して有効な技術に関するものである。

【０００２】

【従来の技術】半導体集積回路装置の小型・軽量化が進
み、半導体集積回路装置を構成する回路素子や配線の設
計ルールがサブミクロンオーダになると、フォトマスク
に形成された集積回路パターンをｉ線（波長λ＝３６５
ｎｍ）などの光を使用して半導体ウエハに転写するフォ
トリソグラフィ工程では、パターン転写精度の低下が深
刻な問題となっている。

【０００３】このような問題を改善する手段としては、
例えば光近接効果補正技術、位相シフト技術または変形
（斜方）照明技術があり、本発明者が検討している超高
集積の半導体集積回路装置の製造には、これら技術を用
いた露光処理と、通常のフォトマスクを用いた露光処理
とが、半導体集積回路装置の製造工程に応じて組合わさ
れて行われている。

【０００４】光近接効果補正技術は、集積回路パターン
の微細化や高密度化等に伴い、露光処理によって半導体
ウエハ上に転写された転写パターンがこれに対応するマ
スク上のパターン（以下、マスクパターンという）に対
して変形する場合が生じるので、その転写パターンの変
形を見込んでマスクパターンの寸法を予め補正したり、
そのマスクパターン形状を変えたりあるいは半導体ウエ
ハ上には転写されないような微細な補正パターンをフォ
トマスク上に追加したりする技術である。なお、この技
術を用いた場合、半導体ウエハに露光されるパターン
が、光近接効果補正を施す前の集積回路パターンの設計
データと実質的に相似となるように補正する。この光近
接効果補正技術に関しては、例えば日本電子通信学会論
文誌１９８５年５月号、Ｖｏｌ．Ｊ６８−Ｃ、Ｎｏ.
５、Ｐ３２５〜Ｐ３３２における伊藤らによる「１μｍ
プロセス用フォトマスクパターンの投影歪み補正」と題
する論文には、矩形ホールのコーナ部に微小矩形を付加
して転写する光近接効果補正技術が開示されている。

【０００５】また、位相シフト技術は、フォトマスクを
透過した光に位相差を生じさせることで転写パターンの
解像度を高める技術である。位相シフト技術に関して
は、例えば特公昭６２−５９２９６号公報には、フォト
マスクの遮光領域を挟む一対の光透過領域の一方に透明
膜（位相シフタ）を設け、上記一対の光透過領域を透過
した二つの光の位相を互いに反転させることによって、
半導体ウエハ上の二つの光の境界部における光の強度を
弱める位相シフト技術が開示されている。

【０００６】さらに、変形照明技術は、中央部の照度を
下げた露光光源を用いることで転写パターンの解像度を
高める技術であり、斜方照明、輪帯照明、４重極照明、
５重極照明などの多重極照明またはそれと等価な瞳フィ
ルタによる超解像度技術を含む。この変形照明技術に関
しては、例えば株式会社培風館 １９９７年６月１０日
発行、「アドバンスト エレクトロニクスシリーズ Ｉ
−１７ ＵＬＳＩプロセス技術」Ｐ１３〜Ｐ１５に記載
があり、変形照明の機構について開示されている。

【０００７】

【発明が解決しようとする課題】ところが、半導体集積
回路装置の製造工程のように微細な集積回路パターンを
転写する縮小投影露光処理においては、以下の課題があ
ることを本発明者は見出した。

【０００８】すなわち、転写しようとするパターンが露
光波長と同等またはそれ以下になってくると、または、
パターン間の合わせ余裕が厳しくなってくると、同一寸
法にするパターンであっても半導体ウエハ面内の平面位
置の違いや該当パターンが配置される状況（例えば該当
パターンの周囲に他のパターンが存在するか否か）等に
応じて生じるパターン寸法差が許容できないという問題
が顕著になることである。

【０００９】上述のように微細パターンの転写には、位
相シフト技術や変形照明技術などが使用されるが、これ
ら技術を採用すると上記のパターン寸法差の問題はさら
に顕著になる。これは、それらの技術においては、フォ
トマスクに形成するそれぞれの集積回路パターンに応じ
て投影露光する際のフォトマスク面への露光光の照明条
件を最適に合せることが必要となるが、集積回路パター
ンに応じて照明条件を変えることは、フォトマスク面か
ら半導体ウエハへの光路に差を生じさせ、半導体ウエハ
に転写されたパターンに位置歪みが発生する要因となる
からである。また、上記転写パターンに生ずる位置の差
の問題は、同じ光縮小投影露光を用いても生じる。これ
は、露光光を同じとしても、縮小倍率が変わったり、ス
テッパとスキャナーとの露光方式が異なっていたりする
からである。

【００１０】また、半導体集積回路装置に用いるフォト
マスク製造技術において、フォトマスクに形成する集積
回路パターンのデータは、基本回路素子パターンを一次
セルと定義し、その二次元配列を二次セル、他の二次セ
ルを含む２次配列を三次セルなどと複数の階層データ構
造を成している。集積回路パターンのデータがマスクデ
ータに変換されると、基本回路素子パターンは、幅と長
さと座標とから決まる矩形などの図形データにマスク描
画時のビームショット条件が付加されたデータの集まり
となる。このようにパターンデータに階層構造を持たせ
ることにより、大規模の集積回路パターンにおいても、
そのパターンデータの量を大幅に小さくできる。

【００１１】しかし、光近接効果補正用の補正パターン
等が形成されたフォトマスクや位相シフタが形成された
フォトマスクを、フォトマスクの製造技術を用いて製造
する場合、半導体ウエハに転写されるパターンの位置歪
みをフォトマスクのパターンデータで逆補正しようとす
ると、フォトマスクの位置座標に対応してパターンデー
タの位置座標を補正する必要があり、そのための処理は
極めて複雑になる。また、歪み補正を行う光近接効果補
正技術を用いるフォトマスクでは、補正パターンの寸法
が極めて微細であるため、マスクパターンの検査や修正
が難しいなどの問題がある。

【００１２】また、本発明者は本発明に基づいて転写パ
ターンの位置ずれや歪み等について公知例を調査した結
果、光縮小投影露光装置による露光技術では、投影レン
ズの像面湾曲や歪み曲収差などにより、転写パターンに
位置ずれが発生する問題が指摘されており、投影レンズ
の収差歪みを低減することが提案されていることを見出
した。この問題に対して、例えば特公昭６２−５８６２
１号公報には、光縮小投影露光装置で半導体ウエハに複
数の露光歪み測定マークを形成した後、電子ビーム露光
装置で上記露光歪み測定マークの位置を測定することに
よって露光歪みの量を予め求め、次いで露光歪みに応じ
て電子ビーム露光する技術が開示されている。また、特
公昭６１−２４２３１号公報には、光縮小投影露光装置
の露光歪みをフォトマスクで逆補正し、半導体ウエハの
転写パターンの歪みを低減する技術が提案されている。
さらに、光縮小投影露光装置による露光の際には、投影
レンズの球面収差、コマ収差または非点収差などによ
り、転写パターンの寸法や形状が歪む現象も生じる。こ
れらの寸法や形状の変化にはパターン依存性があり、ラ
インアンドスペースのような繰り返しパターンの端部で
顕著になる。このような収差の影響をなくすための対策
について、例えば特開平４−６０５４７号公報には、ラ
インアンドスペースの端部にダミーパターンを加えるこ
とが記載されている。また、特開平６−２９１８０号公
報には、パターン寸法誤差量をマスクデータの補正量に
して歪みを補正する技術が記載されている。また、フォ
トマスクのパターンと設計データとの比較による外観検
査に関しては、フォトマスクのパターンの実寸法と設計
データとの寸法差を補正して外観検査する方法が特許１
８４６００７号に記載されている。

【００１３】しかし、投影レンズの歪みや収差などに起
因する半導体ウエハの転写パターンの歪みは、使用する
露光装置、露光条件により異なった値となる。このた
め、集積回路パターンのデータを単純に補正する方式
は、現実的でなく、実現可能な手法が求められている。
例えば、集積回路パターンのデータの位置座標を歪ませ
る処理を施した場合に、上記した階層構造を維持し続け
ることができないと描画データへの変換処理に膨大な時
間がかかり、実現性がないものとなる。すなわち、半導
体集積回路装置は、主として光縮小投影露光により、複
数のフォトマスクを用いて、半導体ウエハ上の各層に集
積回路パターンを形成することで製造されるが、本発明
者が検討したところによると、フォトマスクに形成され
た集積回路パターンを半導体ウエハに転写する際、半導
体ウエハに形成される転写パターンの寸法歪み、形状歪
みおよび位置歪みを効率よく補正する手法が提案されて
いないのが現状である。

【００１４】本発明の目的は、半導体集積回路装置の製
造工程において、縮小投影露光処理によって転写される
パターンの投影歪みを低減することのできる技術を提供
することにある。

【００１５】また、本発明の目的は、半導体集積回路装
置のマスクパターンのデータの作成を容易にすることの
できる技術を提供することにある。

【００１６】また、本発明の目的は、半導体集積回路装
置を製造する際に用いるフォトマスクのパターンの検査
および修正を容易にすることのできる技術を提供するこ
とにある。

【００１７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【００１８】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。すなわち、 （１）本発明の半導体集積回路装置の製造方法は、フォ
トマスクに形成された集積回路パターンを縮小投影露光
装置を用いて半導体ウエハに転写する工程を有する半導
体集積回路装置の製造方法であって、前記フォトマスク
に形成する集積回路パターンの寸法を、前記フォトマス
クの形成平面位置座標に応じて異ならせるものである。

【００１９】（２）本発明の半導体集積回路装置の製造
方法は、上記（１）の半導体集積回路装置の製造方法に
おいて、（ａ）前記縮小投影露光装置を用いて、前記半
導体ウエハをステップ移動しない範囲で露光波長程度の
寸法を有する複数の評価パターンを所定の間隔で半導体
ウエハに転写する工程と、（ｂ）前記評価パターンを用
いて、前記フォトマスクの平面位置座標に対応した評価
パターンの寸法補正量を求める工程と、（ｃ）前記フォ
トマスクをデータ上の規則的な平面間隔に分割し、これ
によって形成された分割領域に対して前記評価パターン
の寸法補正量を反映することで前記フォトマスクに形成
する前記集積回路パターンの寸法をフォトマスクの平面
位置座標に応じて異ならせる工程とを有するものであ
る。

【００２０】（３）本発明の半導体集積回路装置の製造
方法は、上記（１）または（２）記載の半導体集積回路
装置の製造方法において、前記フォトマスクの位置座標
に対応したパターン寸法補正マップにより、前記フォト
マスクのパターン検出データを補正した後、前記フォト
マスクの他の領域のパターン検出データとの比較または
マスク描画データとの比較により、差異となるパターン
欠陥箇所を摘出し、次いで前記パターン欠陥箇所を修正
した上で、前記フォトマスクに形成された前記集積回路
パターンを前記縮小投影露光装置を用いて前記半導体ウ
エハに転写するものである。

【００２１】（４）本発明の半導体集積回路装置の製造
方法は、上記（１）、（２）または（３）記載の半導体
集積回路装置の製造方法において、前記フォトマスクの
第１の領域の集積回路パターンと第２の領域の集積回路
パターンとでレジスト露光量を変えて、前記第１の領域
と第２の領域とでフォトマスク上の集積回路パターンの
寸法を異ならせたフォトマスクを用いて前記半導体ウエ
ハに集積回路パターンを転写するものである。

【００２２】（５）本発明の半導体集積回路装置の製造
方法は、上記（１）、（２）、（３）または（４）記載
の半導体集積回路装置の製造方法において、周期パター
ンの両端部の回路パターンデータを抽出して、前記回路
パターンデータを補正することにより、前記フォトマス
クに形成する周期パターンの両端部とそれ以外のパター
ンとでパターン寸法を異ならせるものである。

【００２３】（６）本発明の半導体集積回路装置の製造
方法は、フォトマスクに形成された集積回路パターンを
縮小投影露光装置を用いて半導体ウエハに転写する工程
を有する半導体集積回路装置の製造方法であって、前記
フォトマスクの位置座標に対応して前記フォトマスクに
形成する前記集積回路パターンの寸法と位置座標とを歪
ませることにより、前記半導体ウエハで生ずる集積回路
転写パターンの寸法ずれと位置ずれとを緩和するもので
ある。

【００２４】（７）本発明の半導体集積回路装置の製造
方法は、上記（１）記載の半導体集積回路装置の製造方
法において、前記縮小投影露光装置を用いて、半導体ウ
エハを移動しない範囲で露光波長程度の寸法を有する第
１の方向パターンとこれに交差する第２の方向パターン
とを所定の間隔で半導体ウエハに転写して、前記フォト
マスクの位置座標に対応した評価パターンの寸法シフト
量と位置ずれ量とを求めた後、前記フォトマスクを規則
的な間隔に分割し、次いで各分割領域に評価パターンの
寸法シフト量と位置ずれ量とを反映させ、前記フォトマ
スクに形成する前記集積回路パターンの寸法と位置座標
とを歪ませることにより、前記半導体ウエハで生ずる前
記集積回路転写パターンの寸法ずれと位置ずれとを緩和
するものである。

【００２５】（８）本発明の半導体集積回路装置の製造
方法は、上記（６）または（７）記載の半導体集積回路
装置の製造方法において、前記フォトマスクの位置座標
に対応したパターン寸法補正マップにより、前記フォト
マスクのパターン検出データを補正した後、前記フォト
マスクの他の領域のパターン検出データとの比較または
マスク描画データとの比較により、差異となるパターン
欠陥箇所を摘出し、次いで前記パターン欠陥箇所を修正
した上で、前記フォトマスクに形成された前記集積回路
パターンを前記縮小投影露光装置を用いて前記半導体ウ
エハに転写するものである。

【００２６】（９）本発明の半導体集積回路装置の製造
方法は、上記（７）または（８）記載の半導体集積回路
装置の製造方法において、前記フォトマスクに前記集積
回路パターンを描画する際、マスク基板を搭載するステ
ージ座標系を歪ませた上で、前記フォトマスクの第１の
領域の集積回路パターンと第２の領域の集積回路パター
ンとでレジスト露光量を変えて、前記集積回路パターン
の寸法を歪ませた前記フォトマスクを作製することによ
り、前記半導体ウエハで生ずる前記集積回路転写パター
ンの寸法ずれと位置ずれとを緩和するものである。

【００２７】（１０）本発明の半導体集積回路装置の製
造方法は、上記（７）または（８）記載の半導体集積回
路装置の製造方法であって、前記フォトマスクに前記集
積回路パターンを描画する際、マスク基板を搭載するス
テージ座標系を歪ませ、さらに、周期パターンの両端部
の集積回路パターンと周期パターンの両端部以外の集積
回路パターンの一方を抽出して、回路パターンデータを
補正し、前記フォトマスクに形成する前記集積回路パタ
ーンの寸法を歪ませることにより、前記半導体ウエハで
生ずる前記集積回路転写パターンの寸法ずれと位置ずれ
とを緩和するものである。

【００２８】（１１）本発明の半導体集積回路装置の製
造方法は、フォトマスクに形成された集積回路パターン
を縮小投影露光装置を用いて半導体ウエハに転写する
際、前記半導体ウエハに形成する集積回路パターンの最
小寸法およびマスク座標に対応して、マスク基板を搭載
するステージ座標系を歪ませて前記フォトマスクに形成
する集積回路パターンの位置座標を補正することによ
り、前記半導体ウエハで生ずる集積回路転写パターンの
位置ずれを緩和するものである。

【００２９】（１２）本発明のフォトマスクの製造方法
は、フォトリソグラフィ工程で用いるフォトマスクを製
造する際、縮小投影露光装置を用いて、半導体ウエハを
ステップ移動しない範囲で露光波長程度の寸法を有する
微細な評価パターンを所定の間隔でウエハに転写して、
前記フォトマスクの位置座標に対応した評価転写パター
ンの寸法シフト量を求める工程と、集積回路パターンを
構成する回路パターンデータに対し、前記フォトマスク
の位置座標に対応してレジスト露光量を補正して前記フ
ォトマスクに集積回路パターンを描画することにより、
マスクパターンを形成する工程と、前記マスクパターン
の外観検査の際、前記フォトマスクの位置座標に対応し
て、パターン寸法補正と回路パターンデータまたは比較
用マスクパターンと寸法の合わせ込みをして、外観欠陥
検査を行う工程と、前記外観欠陥検査により得られた欠
陥箇所を修正する工程とを有するものである。

【００３０】（１３）本発明のフォトマスクの製造方法
は、前記（１２）のフォトマスクの製造方法において、
前記フォトマスクの位置座標に対応した前記評価転写パ
ターンの寸法シフト量をラインアンドスペースの周期パ
ターンの両端部の寸法誤差分布によって求めた後、前記
集積回路パターンを構成する前記回路パターンデータに
対し、前記ラインアンドスペースの周期パターンの両端
部のパターンを抽出して補正パターンデータを作成し、
前記補正パターンデータを用いて前記フォトマスクに前
記マスクパターンを形成するものである。

【００３１】（１４）本発明のフォトマスクの製造方法
は、前記（１２）のフォトマスクの製造方法において、
前記フォトマスクの周辺部の集積回路パターンと周辺部
以外の集積回路パターンに対してレジスト露光量を変え
ることにより、前記フォトマスクに集積回路パターンの
寸法を歪ませた前記マスクパターンを形成するものであ
る。

【００３２】（１５）本発明のフォトマスクの製造方法
は、フォトリソグラフィ工程で用いるフォトマスクを製
造する際、縮小投影露光装置を用いて、半導体ウエハを
ステップ移動しない範囲で露光波長程度の寸法を有する
微細な評価パターンを所定の間隔で半導体ウエハに転写
して、前記フォトマスクの位置座標に対応した周期パタ
ーンの両端部の寸法誤差分布と位置測定パターンの位置
座標の設計データから得られる相対位置誤差とを求める
工程と、集積回路パターンを構成する回路パターンデー
タに対し、前記周期パターンの両端部のパターンを抽出
して補正パターンデータを作成する工程と、マスクパタ
ーン描画装置のステージ座標を前記相対位置誤差を低減
するように補正し、前記回路パターンデータと前記補正
パターンデータを用いて、前記フォトマスクにマスクパ
ターンを形成する工程と、前記マスクパターンの外観検
査の際、前記集積回路パターンを描画する時に前記マス
クパターン描画装置のステージ座標を補正して描画した
部分に対応させて、検査装置のステージ座標を補正して
外観欠陥検査を行う工程と、前記外観欠陥検査により得
られた欠陥箇所を修正する工程とを有するものである。

【００３３】（１６）本発明のフォトマスクの製造方法
は、フォトリソグラフィ工程で用いるフォトマスクを製
造する際、縮小投影露光装置を用いて、半導体ウエハを
ステップ移動しない範囲で露光波長程度の寸法を有する
微細な評価パターンを所定の間隔で半導体ウエハに転写
して、前記フォトマスクの位置座標に対応した位置測定
パターンの位置座標の設計データから得られる相対位置
誤差と前記フォトマスクの位置座標に対応した評価転写
パターンの寸法シフト量を求める工程と、マスクパター
ン描画装置のステージ座標を前記相対位置誤差を低減す
るように補正し、さらに、前記フォトマスクの位置座標
に対応してレジスト露光量を補正して前記フォトマスク
に集積回路パターンを描画することにより、マスクパタ
ーンを形成する工程と、前記マスクパターンの外観検査
の際、前記集積回路パターンを描画する時に前記マスク
パターン描画装置のステージ座標を補正して描画した部
分に対応させて、検査装置のステージ座標を補正した上
で、前記評価転写パターンで求めた寸法シフト量を補正
した後、外観欠陥検査を行う工程と、前記外観欠陥検査
により得られた欠陥箇所を修正する工程とを有するもの
である。

【００３４】（１７）本発明のマスクパターン描画装置
は、上記（１）、（２）または（３）で用いるフォトマ
スクを製造するための装置であって、電子ビームまたは
レーザービームを用いた集積回路マスクパターン描画装
置に、縮小投影露光装置の光学系の転写領域に対応した
フォトマスク面を規則的な間隔に分割し、各分割領域に
補正量を反映させてフォトマスク面内の描画パターンの
位置座標を補正する機能およびステージ座標に対応して
パターンのレジスト露光量を補正する機能の少なくとも
一方を備えているものである。

【００３５】（１８）本発明のマスクパターン描画装置
は、上記（１）、（２）または（３）で用いるフォトマ
スクを製造するための装置であって、電子ビームまたは
レーザービームを用いた集積回路マスクパターン検査装
置に、縮小投影露光装置の光学系の転写領域に対応した
フォトマスク面を規則的な間隔に分割し、各分割領域に
補正量を反映させてフォトマスク面内の描画パターンの
位置座標を補正する機能およびステージ座標に対応して
パターンの寸法を補正する機能の少なくとも一方を備え
ているものである。

【００３６】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。

【００３７】なお、実施の形態を説明するための全図に
おいて同一機能を有するものは同一の符号を付し、その
繰り返しの説明は省略する。

【００３８】また、本明細書中における用語の説明をす
ると次の通りである。

【００３９】通常照明：光強度分布が比較的均一な照明
を言う。

【００４０】輪帯照明：中央部の照度を下げた照明で、
５重極照明等の多重極照明又はそれと等価な瞳フィルタ
による超解像技術を含む。

【００４１】変形照明：斜方照明、４重極照明又はそれ
と等価な瞳フィルタによる超解像技術を含む。

【００４２】通常マスク：マスクのデバイスパターン領
域が略０％透過の遮光領域と９０％以上透過の開口領域
のみからなる光学マスク。

【００４３】位相シフトマスク：位相シフタ領域を有す
る光学マスク。

【００４４】半導体ウエハ：半導体集積回路装置をその
上に形成するための基板で、一般にはシリコン単結晶か
らなる。必要に応じて、絶縁体や半導体基板上にエピタ
キシャル半導体層、その他の半導体層や絶縁層を形成し
て集積回路を形成するものを含む。

【００４５】光学マスク：基板上に光を遮蔽するパター
ンや光の位相を変化させるパターンを形成したもの。基
板上とは基板上面、基板上面に近接した内部領域又は上
空領域を含む（上面に近接した別の基板上に配置しても
良い）。

【００４６】図１は本発明の一実施の形態である半導体
集積回路装置の製造方法を説明するためのフロー図、図
２は図１の半導体集積回路装置の製造方法で用いるフォ
トマスクの全体平面図、図３は図２のフォトマスクの形
成に先立って、縮小投影露光時のパターン歪みを測定す
るための評価用フォトマスクの平面図、図４は図３の評
価用フォトマスクの評価パターンを縮小投影露光により
転写し、その評価転写パターンの位置誤差をフォトマス
クの位置座標として拡大表示した位置座標誤差ベクトル
の一例図、図５は図４の位置座標誤差をフォトマスクに
形成するパターンを歪み補正するための補正ベクトルの
説明図、図６は図５の位置座標誤差を補正するためのマ
ップ補正方法の説明図、図７は図５の位置座標誤差を補
正するための位置座標の補正量、図８は図３の評価用フ
ォトマスクの評価パターンを拡大表示した図、図９は図
３の評価用フォトマスクの評価パターンを縮小投影露光
により転写し、その転写されたラインアンドスペースパ
ターンの両端部の寸法差を拡大表示した一例図、図１０
は図９のラインアンドスペースパターンの両端部の寸法
差を補正するためのフォトマスクのパターンの説明図、
図１１は図１０のフォトマスクのパターンを用いて半導
体ウエハに転写されたラインアンドスペースパターンの
説明図、図１２は図１０の両端部の寸法差補正用データ
構造の説明図、図１３は図３の評価用フォトマスクの評
価パターンを縮小投影露光により転写し、その評価転写
パターンの寸法シフトを拡大表示した一例図、図１４は
図１の半導体集積回路装置の製造方法で用いるマスク描
画装置の説明図、図１５は図１４のパターン位置座標補
正描画の補足説明図、図１６は図１の半導体集積回路装
置の製造方法で用いるマスク検査装置の説明図、図１７
は図１６のマスクパターンの実寸法を補正してパターン
間を比較する説明図、図１８は図１の半導体集積回路装
置の製造方法で用いる電子ビーム露光装置の説明図、図
１９〜図２６は図１の半導体集積回路装置の製造工程中
における具体的な半導体集積回路装置の要部断面図、図
２７は図１９〜図２６の半導体集積回路装置の製造工程
におけるフォトリソグラフィ工程を抜き出したフロー図
である。

【００４７】本実施の形態の半導体集積回路装置の製造
方法は、図１に示すように、周期パターンの両端部の寸
法補正と、フォトマスクの周辺部のパターン寸法補正
と、パターン位置座標補正とにより、縮小投影露光時の
投影歪みを補正して、半導体ウエハへの転写パターンの
精度を向上させるものである。

【００４８】まず、半導体集積回路装置の製造の露光工
程で用いるフォトマスク（通常マスク）の構造を図２を
用いて説明する。

【００４９】フォトマスク１は、例えばＤＲＡＭ（Dyna
mic Random Access Memory）の集積回路パターンを半導
体ウエハ（半導体ウエハ上のフォトレジスト膜；以下の
記載において同じ）に露光する際に用いるものであり、
実際の集積回路パターンの５倍の寸法の集積回路パター
ン原画が形成されたレチクルである。このフォトマスク
１に形成された集積回路パターンは後述する縮小投影光
学系を通じて半導体ウエハに転写される。

【００５０】このフォトマスク１を構成するマスク基板
２は、例えば平面四角形状の透明な合成石英ガラス等か
らなり、その中央には、例えば長方形状の２つのチップ
転写領域Ａ，Ｂが互いの長辺を平行にした状態で並設さ
れている。チップ転写領域Ａ，Ｂの各々が、１つのＤＲ
ＡＭチップの転写分に対応している。チップ転写領域
Ａ，Ｂを２つ配置したのは、スループット向上のため
と、フォトマスク１の検査をダイ・トウ・ダイで行える
ためと、一方にダメージが生じても他方が残る可能性が
あるため等からである。

【００５１】このチップ転写領域Ａ，Ｂは、枠状の遮光
帯３（相対的に濃い網掛けのハッチングで示す）で区画
されて形成されている。遮光帯３は、例えばクロム（Ｃ
ｒ）等のような遮光材料によって形成されている。チッ
プ転写領域Ａは、メモリ回路領域Ａ１１，Ａ１２，Ａ２
１，Ａ２２（相対的に薄い網掛けのハッチングで示す）
およびそれらを取り囲む周辺回路領域Ａ００（斜線のハ
ッチングで示す）で構成され、チップ転写領域Ｂは、メ
モリ回路領域Ｂ１１，Ｂ１２，Ｂ２１，Ｂ２２（相対的
に薄い網掛けのハッチングで示す）およびそれらを取り
囲む周辺回路領域Ｂ００（斜線のハッチングで示す）で
構成されている。このメモリ回路領域Ａ１１，Ａ１２，
Ａ２１，Ａ２２，Ｂ１１，Ｂ１２，Ｂ２１，Ｂ２２は、
半導体ウエハにメモリ回路形成用のパターンを転写する
ためのパターンが配置されている。また、周辺回路領域
Ａ００，Ｂ００には、半導体ウエハにＤＲＡＭの周辺回
路形成用のパターンを転写するためのパターンが配置さ
れている。

【００５２】このように同じパターン（集積回路パター
ンと補正パターンとを含む）を有する一対の矩形領域を
同一フォトマスク１に設けたのは、後述するように、一
対の矩形領域の各々の実際のパターン（集積回路パター
ンと補正パターンとを含む）同士を比較することで、そ
の各々のパターン（集積回路パターンと補正パターンと
を含む）の良否を確実かつ容易に検査できるようにする
ためである。

【００５３】ただし、一方のチップ転写領域Ｂの周辺回
路領域Ｂ００、メモリ回路領域Ｂ１１，Ｂ１２，Ｂ２
１，Ｂ２２の全てが他方のチップ転写領域Ａのそれぞれ
周辺回路領域Ａ００、メモリ回路領域Ａ１１，Ａ１２，
Ａ２１，Ａ２２と同一になるようにしなくても良い。条
件としては、光近接効果補正を実施した矩形領域単位で
パターン（集積回路パターンと補正パターンとを含む）
が同一であれば良い。

【００５４】また、一対の矩形領域の一方（例えばメモ
リ回路領域Ｂ１１）は、同一のフォトマスク１におい
て、非転写領域に配置するか、あるいは露光の際に転写
されないように工夫することで、半導体ウエハにはその
像が転写されないようにしても良い。この場合、一対の
矩形領域の少なくとも一方の領域だけを、半導体ウエハ
には像が転写されないようにすれば良い。もちろん、チ
ップ転写領域Ｂの全部を、半導体ウエハには像が転写さ
れないようにしても良い。

【００５５】図３は、フォトマスクのパターンを光縮小
投影露光した時のパターン歪みを測定するための評価パ
ターンが示されている。同図は５：１縮小のＫｒＦエキ
シマレーザ光の縮小投影露光装置を用いた転写パターン
の位置座標を測定する評価パターンの一例として、１μ
ｍ幅のクロスマークが１０ｍｍ間隔で１２×１２配列さ
れたものと、収差歪みを測定する評価パターンの一例と
して、１μｍ幅のラインアンドスペースがｘ方向、ｙ方
向に１０ｍｍ間隔で１２×１２配列されたものである。

【００５６】図４は、前記図３の評価パターンを縮小投
影露光により転写し、その転写パターンの位置誤差をフ
ォトマスクの位置座標に対応して拡大表示した位置座標
誤差の一例が示されている。図４の位置座標誤差は、投
影レンズの像面湾曲歪み、こま収差歪みおよびマスク基
板のたわみなどが合成された歪みである。マスク基板の
たわみは、フォトマスクにパターンを描画する時、パタ
ーンの位置座標を計測する時および露光する時に生じる
が、マスク基板の厚さおよびその材質によって理論的に
解析することができる。これにより、マスク基板の保持
方法が最適化され、マスク基板のたわみは低減されてい
る。

【００５７】図４は、半導体ウエハに既に形成されてい
る下地パターンとの位置誤差と考えられる。光縮小倍率
の差、スキャナー、ステッパとの差が合成されている場
合もある。縮小投影露光を行う際に生じる下地パターン
との重ね合わせ精度を向上させるために、様々な原因に
よる位置ずれを測定するために行う。

【００５８】フォトマスクに形成するパターンの寸法と
配置によって、こま収差歪みの値が変わるが、ここで
は、半導体ウエハに形成する基準パターンは、パターン
幅の寸法が露光光の波長程度、パターン長の寸法が２０
μｍ程度の十字型としている。前記寸法の基準パターン
を１〜２μｍ程度シフトした井桁形状とすることで、パ
ターン位置座標の測定誤差を多少低減することができ
る。

【００５９】図５は、前記図４の位置座標誤差をフォト
マスクに歪み補正して形成するパターンの補正ベクトル
の説明図である。前記図４に対して、縮小倍率を掛ける
と半導体ウエハの各格子点で位置補正ベクトルは逆向き
となる。フォトマスクで、図５のように逆補正をするこ
とにより、半導体ウエハでの位置誤差を大幅に低減で
き、集積回路パターンの重ね合わせ精度を向上させるこ
とができる。すなわち、フォトマスクに形成する集積回
路パターンを歪ませる（異ならせる）ことにより、半導
体ウエハに生じる転写パターンの位置ずれを緩和するこ
とができる。

【００６０】図６は、前記図４の位置ずれを補正するた
めに位置座標を補正するためのマップ補正方法の説明図
であり、図７は、実際に測定した位置座標の補正量の一
例である。図６は、無補正のリニア座標系とマップ補正
座標系との相関を示したものである。

【００６１】パターン描画装置およびパターン検査装置
のステージ座標の補正は、前記縮小投影露光装置の光学
系の転写領域に対応したフォトマスク面を５ｍｍから２
０ｍｍ程度の等間隔にメッシュ分割し、各メッシュ内の
一点を代表点として、ｘ、ｙの位置座標補正量を設定
し、メッシュ間の補正量で直線近似または曲線近似をし
て、フォトマスク面内について補正することになる。

【００６２】図８は、前記図３のフォトマスクの評価パ
ターンを拡大表示した図であり、図９は、図８に示した
フォトマスクの露光波長程度のラインアンドスペースパ
ターンを縮小投影露光により転写した時、コマ収差によ
り、投影レンズ中心より離れたパターンに対して、その
両端部に寸法差が生じる半導体ウエハのラインアンドス
ペースパターンを拡大表示した一例図である。コマ収差
により、ラインアンドスペースパターン全体の位置座標
シフトも合わせて生じるが、位置座標に関しては、前記
図４に示した方式で補正が可能である。一方、光軸中心
からの放射光に対して沿うパターン群（図８および図９
の右上の横方向に延在するパターン群）では、転写パタ
ーンにあまり問題が生じないが、光軸中心からの放射光
に対して交差するパターン群（図８および図９の左下の
横方向に延在するパターン群）では、転写パターンにお
いて両端に存在するパターンの寸法が設計値と異なって
しまう。このようなラインアンドスペースパターンの両
端部に生ずる寸法差は、光学レンズ設計上の位置座標の
補正に比べて、精度上難しく、光学シミュレーションに
より、０. １μｍ程度以下にすることは極めて困難であ
ることが本発明者の検討結果によって判明した。この転
写パターンは、露光波長に近い間隔で並設されている。

【００６３】図１０は、前記図９のラインアンドスペー
スパターンの両端部の寸法差を補正するためのフォトマ
スクのパターンの説明図であり、図１１は、前記図１０
のフォトマスクのパターンを用いて転写されたラインア
ンドスペースパターンの説明図である。図１０に示すよ
うに、回路パターンデータの所定の箇所の寸法データを
補正して、歪ませた集積回路パターンをフォトマスクに
形成し、半導体ウエハへ転写するものである。また、ラ
インアンドスペースパターンに対して、交互にフォトマ
スクの透過光の位相を反転させる位相シフタを形成する
と、露光波長以下の転写パターンの形成が可能となる
が、ラインアンドスペースパターンの両端部の寸法が、
両端部を除いたパターンと寸法差が生じるので、この方
法で補正が可能である。

【００６４】図１０に示した方式を集積回路パターンに
適用するため、本実施の形態の集積回路パターンでは、
図１２に示すようにフォトマスクに形成する集積回路パ
ターンのデータが、基本回路素子パターンを一次セルと
定義する際に、露光波長程度となる周期パターンに関し
て、周期パターンの両端を除いて定義を行い、その二次
元配列を二次セル、他の二次セルを含む２次配列を三次
セルなどと複数の階層データ構造を成している。つま
り、二次セルには、周期パターンの両端部を除いた一次
セルと両端部のパターンから成るようにする。これによ
り、前記した階層構造による集積回路パターンのデータ
の構成と類似したものとすることができる。また、マス
クデータに変換する際に、露光波長程度となる周期パタ
ーンに関して、周期パターンの両端部とそれ以外とを別
々に、幅と長さと座標とから決まる矩形などの図形デー
タに変換することで、パターンデータに階層構造を持た
せ、大規模な集積回路パターンにおいても、そのパター
ンデータの量を大幅に小さくできる。上記したパターン
データの補正は、回路パターンに対応したパターンデー
タに、補正用のパターンデータを計算機処理によって作
成して行うことができる。

【００６５】一方、コマ収差、歪の補正にパターン位置
座標の補正を行うとパターンデータに階層構造を持たせ
ることが難しく、大規模の集積回路パターンに適用でき
なくなる。本実施の形態では、転写パターンの位置座標
シフトは、マスク描画装置のステージ座標系、検査装置
のステージ座標系を補正する方式としている。

【００６６】前記図３のフォトマスクに露光波長程度の
ラインアンドスペースパターンを縮小投影露光により転
写すると、湾曲歪みにより、投影レンズの周辺部のパタ
ーンに対し、その転写パターンの全体に寸法シフトが生
じる。図１３には、フォトマスクの位置座標に対応し
て、その一部を拡大表示した一例図である。ここには、
補正量測定用の複数のパターン（評価パターン）が示さ
れており、各パターンは、例えば１つの平面十字状のパ
ターンと、複数の平面棒状（互いに垂直なパターン）の
パターンとで構成されている場合が示されている。この
ようなパターンを半導体ウエハ上に実際に転写してパタ
ーンの歪みやずれ量を測定するのである。このようなパ
ターンを実際に転写してみると、縮小投影露光により転
写すると周辺部での焦点位置がシフトし、ショット周辺
部と周辺部以外で寸法差が生じることが分かる。この寸
法差は０. １μｍ程度生じる場合があり、補正が必要と
なる。

【００６７】前記図１に示すように、図１３の投影歪み
に対して、フォトマスクに形成するパターンは、回路パ
ターンデータには補正を加えないで、フォトマスクの該
当する領域にパターン描画する時に、レジストへのビー
ム照射量を変更させるものである。適用するレジストに
より、ビーム照射量とその変更量を変えることになる。
このフォトマスクへのパターン描画方法、検査方法につ
いては、後で詳細に説明する。

【００６８】前記補正を行うため、半導体ウエハをステ
ップ移動しない範囲で露光波長程度のパターンを１ｍｍ
から５ｍｍ程度の間隔で半導体ウエハに転写させ、フォ
トマスクの位置座標に対応した転写パターンの寸法シフ
トの２次元マップを求める。

【００６９】寸法シフトマップに対応させて、マスク座
標に対応してパターン描画ドーズ量を補正してフォトマ
スクに所望の集積回路パターンを形成する。前記フォト
マスクを用い、前記縮小投影露光装置にてフォトマスク
の集積回路パターンを半導体ウエハに転写する。

【００７０】図１４は、前記位置座標に対応したパター
ン描画位置座標マップ補正と、レジスト露光量補正と
で、フォトマスクに集積回路パターンを描画する方式を
模式的に示したものである。フォトマスクを搭載するス
テージの位置座標はレーザ干渉にて計測され、その測定
値が、前記図６の方式にて座標変換される。前記座標変
換値により、ステージ位置とビーム位置が制御される。

【００７１】前記図６にて、各格子点でのパターン位置
シフト量が与えられるが、マスク描画装置では、図１５
に示すように、前記補正値を曲線近似する。ここでは電
子ビームを用いているが、描画領域はメインフィール
ド、サブフィールド、サブサブフィールドに分けられて
おり、各フィールドに、補正量が分配される。サブサブ
フィールドは８０μｍ程度以下となり、サブサブフィー
ルド中心値を補正することにより、前記図６の補正マッ
プの格子点間の補正差が１／１０以下となる。これに合
わせてサブサブフィールド内では、集積回路パターンの
ショット位置を歪ませないでも描画できる。サブサブフ
ィールド内でショット位置を歪ませてもよいが、この場
合はビームの偏向幅の校正が難しくなる。この方式によ
り、前記パターン位置座標を歪ませて、描画することが
できる。

【００７２】また、描画ステージ位置座標またはフォト
マスクの座標に対応して、各パターン描画時の電子ビー
ムの照射時間を変える機能を備えている。適用する電子
ビームレジストにより、電子ビームの照射量とその変化
量を変える。これにより、図１３に示したフォトマスク
の周辺部と周辺部以外とでウエハへの転写パターン寸法
差を補正することができる。図１３では説明の都合上、
２段階の変更を示しているが、転写パターンの寸法差は
曲線近似して補正できる。

【００７３】なお、前記集積回路パターンのデータ自体
に補正を加えて、フォトマスクに集積回路パターンを描
画する方法に関しては、後で詳細に説明する。

【００７４】図１６は、前記フォトマスク１の具体的な
パターン検査方法の説明図である。前記フォトマスクに
集積回路パターンを歪ませて形成した時のマスク外観検
査方法を模式的に示したものである。フォトマスクは、
レーザ干渉により位置座標測定可能なステージに搭載さ
れる。レーザ測定値は、前記図６の位置座標マップ補正
の逆変換を行う。レーザビームをフォトマスク面に照射
するが、この場合においても、レーザビームの走査範囲
は１００μｍ程度である。パターン描画時と同様に、前
記図６の補正マップの格子点間の補正差は１／１０以下
とみなせる。すなわち、図１５に示したパターン描画補
正をマスク検査に適用できる。この逆変換補正により、
フォトマスクに歪ませてパターンを描画しても、外観検
査が可能となる。次にこのマスク検査方法を詳細に説明
する。

【００７５】フォトマスクは、マスク検査装置のＸＹス
テージに載置される。なお、図示と上下反転して、前記
のパターン形成面（主面）を下に向けた状態とすること
で、検査中でのパターン面への降下異物の付着を防止す
ることができる。ＸＹステージは、ステージ駆動系によ
って平面移動可能な状態で設けられている。このステー
ジ駆動系の動作はステージ制御部からの制御信号によっ
て制御されている。フォトマスクの位置座標は、ＸＹス
テージの位置座標から測定できる。このＸＹステージの
位置座標はレーザ干渉計によって、例えば０. ０１μｍ
単位で計測することが可能となっている。この測定値
は、前記図６の位置座標マップ補正の逆変換によって、
フォトマスクの位置座標を歪ませた集積回路パターンが
位置座標を歪ませない状態として、イメージデータ検出
が可能となる。

【００７６】フォトマスクの検査に際しては、例えばフ
ォトマスクの上面側に配置された検査光源から放射され
た検査光をビーム偏向部、レンズを介してフォトマスク
に照射し、さらにフォトマスクを透過した検査光をレン
ズを介してイメージセンサによって検出する。そして、
フォトマスクの位置座標データと、イメージセンサで検
出された後にデータ変換された画像データを記憶部に一
時的に記憶する。なお、図示していないが、画像データ
の検出光学系（レンズ、イメージセンサ）を別に１組装
備し、光源からのビームを分岐して、それらより画像デ
ータを比較しても良い。

【００７７】前記図６のパターン寸法を歪ませたフォト
マスクの外観検査は、検出パターンの実寸法と比較する
パターンデータまたは他の場所の検出パターンの実寸法
とで単純比較できない。前記パターン寸法を歪ませた部
分が欠陥として検出され、フォトマスクの摘出すべきサ
イズの実欠陥、付着異物が検出できなくなる。

【００７８】図１７は前記フォトマスクの外観検査を行
う検査方法の説明図である。歪ませるパターン寸法差に
対応して、検出パターンの実寸法と比較するパターンデ
ータまたは他の場所の検出パターンの実寸法の一方にパ
ターン寸法バイアスを付加する。パターン寸法バイアス
により、前記図６のパターン寸法を歪ませたフォトマス
クの外観検査が可能となる。

【００７９】フォトマスクにおける異常の摘出は、フォ
トマスクの異なる場所の画像データを比較で行う。例え
ば前記図２のメモリ回路領域Ａ１１の全部または一部の
画像を上記したように検出して画像データとして記憶部
に記憶しておき、ＸＹステージを平行移動してメモリ回
路領域Ｂ１１の全部またはその一部（上記メモリ回路領
域Ａ１１の一部の画像データ座標に相当）の画像を上記
したように検出して画像データとして記憶部に記憶し、
それらの双方の領域の画像データを画像データ比較論理
回路において比較する。

【００８０】前記図２の周辺回路領域Ａ００について
は、上記のように検出して得られた周辺回路領域Ａ００
の画像データと隣接するチップ転写領域Ｂの周辺回路領
域Ｂ００の画像データとを比較することで外観検査を行
う。または、周辺回路領域Ａ００の集積回路パターンの
設計データと周辺回路領域Ａ００の画像データとを比較
することで外観検査を行う。

【００８１】続いて、比較により判明したパターンの差
異部の寸法、光検出強度による分類を行い、そのデータ
と共に、フォトマスクにおける差異の発生箇所の位置座
標データを記憶する。上記差異の発生箇所について、そ
の位置座標データに従ってフォトマスクの外観を観察し
上記差異の発生箇所の異常内容を、例えば遮光部の欠
け、残りパターン欠陥、付着異物欠陥などに分類して欠
陥の良否判定を行う。

【００８２】次いで、このような検査工程の後、検査結
果に基づいてフォトマスクを修正する。修正に際して
は、比較検査でパターンが相違した箇所において、比較
された双方のパターンの大きさや形状等が実質的に等し
くなるように修正あるいは付着異物除去を行う。

【００８３】次に、本実施の形態のフォトマスク１の製
造方法および半導体集積回路装置の製造方法を前記図１
の工程図に沿って説明する。

【００８４】まず、半導体集積回路装置の設計データを
準備する。パターンデータ自体に対して、必要により光
近接効果補正を行う。半導体集積回路装置の設計データ
は、半導体集積回路装置を構成する素子や配線等の図形
パターンを有する設計図にあたるデータである。続い
て、補正処理を施したパターンデータ（補正パターンの
データを含む）を電子ビーム描画用パターンデータに変
換する。

【００８５】その後、その電子ビーム描画用パターンデ
ータに基づいて、マスク基板にパターン（集積回路パタ
ーンおよび補正パターン）を描画する。この際、上記し
た一対の矩形領域（例えばメモリ回路領域Ａ１１とメモ
リ回路領域Ｂ１１）のパターンデータ（集積回路パター
ンおよび補正パターン）を電子ビーム露光装置のバッフ
ァメモリに記憶した後、そのデータのうち、上記一対の
矩形領域の一方のパターンデータを読み出してショット
分解し、それによって得られたデータに基づいて電子ビ
ームを露光してマスク基板の一方の矩形領域内にパター
ンを描画する。

【００８６】その後、他方の矩形領域につき、パターン
データを再度ショット分解し、それによって得られたデ
ータに基づいて電子ビームを露光してマスク基板の他方
の矩形領域内にパターンを描画する。なお、電子ビーム
描画に際しては、マスク基板に、例えばＣｒ等のような
遮光膜が全面に被着されており、その上には電子ビーム
描画用のレジスト膜が塗布されている。

【００８７】上記した一方の矩形領域のパターンデータ
（集積回路パターンおよび補正パターンのデータ）に対
し、電子ビームの偏向フィールド分割のフォーマット変
更を行い、後述の電子ビーム露光装置のバッファメモリ
に記憶する。この間のパターンデータのフォーマット変
更、転送、記憶処理については、コンピュータ処理によ
って、それぞれのデータ処理の過程において異常検出が
可能であり、実用レベルでの異常の発生を無くすことが
できる。

【００８８】一方、前記バッファメモリからパターンデ
ータを超高速に読み出し、ショット分解して、電子ビー
ムにより回路パターンを描画する工程についてはパター
ンの異常発生は無視できない。これは、後に本実施の形
態で用いた電子ビーム露光装置の露光方法について詳細
に説明するが、電子ビーム露光装置では、パターン描画
する工程において、ショット分解、ビーム偏向、ビーム
オンオフブランキング等の処理において、高真空中での
電子ビームのチャージアップ、電子ビーム源の寿命によ
るビーム変動、外部電源からのノイズなどによって変動
するので、電子ビームを所定の形状で所定の位置に照射
することを保証することは実効的に不可能なことに起因
する。

【００８９】そこで、本実施の形態においては、フォト
マスクにパターン（集積回路パターンおよび補正パター
ン）を形成する際に、上記したデータの読み出し、ショ
ット分解およびパターン描画の一連の処理を矩形領域毎
に繰り返し行うようにする。すなわち、バッファメモリ
から矩形領域のパターンデータを高速に読み出し、ショ
ット分解して、パターンの描画を行う処理を上記した一
対の矩形領域毎に行うようにする。これにより、電子ビ
ーム露光装置のパターン描画において、パターンデータ
自体に異常がない限り、一対の矩形領域の各々において
同一位置に異常が発生することは実用上発生しないの
で、後述するように、一対の矩形領域の実際のパターン
を比較することで、異常の発生を検出することが可能と
なる。

【００９０】次いで、上述のような電子ビーム露光処理
の後、マスク基板に対して現像処理を施して電子ビーム
レジストパターンを形成し、これをエッチングマスクと
してエッチング処理を施して遮光膜をパターニングする
ことにより、マスク基板上にパターン（集積回路パター
ンおよび補正パターン）を形成してフォトマスクを製造
する。

【００９１】続いて、フォトマスクの外観検査を行う。
この際、本実施の形態においては、少なくとも上記した
一対の矩形領域に対しては双方の領域のパターン（集積
回路パターンおよび補正パターン）同士を比較する。す
なわち、フォトマスクにおける実際に形成されたパター
ン同士を比較することでパターンの外観を検査する。こ
れにより、集積回路パターンの１／３程度の寸法しかな
い微細な補正パターンが付加され、集積回路パターンに
位置座標歪み補正が付加された場合においても、集積回
路パターン外観の良否を確実かつ容易に検査することが
可能となる。

【００９２】続いて、比較により判明したパターンの差
異部の寸法、光検出強度による分類を行い、そのデータ
と共に、フォトマスクにおける差異の発生箇所の位置座
標データを記憶する。上記差異の発生箇所について、そ
の位置座標データに従ってフォトマスクの外観を観察し
上記差異の発生箇所の異常内容を、例えば遮光部の欠
け、残りパターン欠陥、付着異物欠陥などに分類して欠
陥の良否判定を行う。

【００９３】このような検査において、上記一対の矩形
領域以外の領域のフォトマスクにおけるパターンの少な
くとも一部の領域に対しては、上記した光近接効果補正
処理を行っておらず、その箇所には集積回路パターン寸
法の１／３程度以下の微細な補正パターンが含まれてい
ないので、その箇所におけるパターンの検査は、そのパ
ターンの上記のようにして得られた画像データと、フォ
トマスクにパターンを形成する際に用いた集積回路パタ
ーンの設計データとの比較検査によって、パターンの外
観検査を行うことが可能である。

【００９４】次いで、このような検査工程の後、検査結
果に基づいて修正する。修正に際しては、比較検査でパ
ターンが相違した箇所において、比較された双方のパタ
ーンの大きさや形状等が実質的に等しくなるように修正
あるいは付着異物除去を行う。

【００９５】続いて、このようにして得られたフォトマ
スクを縮小露光装置に設置した後、縮小投影露光装置に
より、フォトマスクのパターンを半導体ウエハに転写す
る。この際、補正パターンが配置された箇所では、半導
体ウエハに転写されるパターンの像の歪みを低減した状
態での露光を行うことが可能である。

【００９６】露光後、現像、エッチング等の一連のウエ
ハプロセス処理を経て、半導体ウエハに所定の集積回路
パターンを形成する。その後、半導体ウエハに実際に転
写された集積回路パターンを比較することでフォトマス
クのパターンの良否を判定することも可能である。すな
わち、半導体ウエハにおいてフォトマスクのメモリ回路
領域Ａ１１が転写されて形成された集積回路パターン
と、集積回路パターンの設計データとを比較することで
良否判定することもできるし、あるいはフォトマスクの
メモリ回路領域Ａ１１が転写されて形成された集積回路
パターンと、フォトマスクのメモリ回路領域Ｂ１１が転
写されて形成された集積回路パターンとを比較すること
で良否判定することもできる。これにより、集積回路パ
ターンを形成するためのフォトレジストプロセス中に発
生したランダム欠陥や付着異物を発見することが可能と
なる。すなわち、集積回路パターンの設計データとの比
較を行わなくても、信頼性の高いパターン検査が可能で
ある。

【００９７】次に、本実施の形態のフォトマスク１の製
造に用いた電子ビーム露光装置の一例を図１８によって
説明する。電子ビーム露光装置５は、データ保管部と、
描画制御部と、制御Ｉ／Ｏ部と、ＥＢ描画部とを有して
いる。

【００９８】ＥＢ描画部は、電子ビーム光学系と試料ス
テージ系とを有している。ＥＢ描画部内に試料であるフ
ォトマスク１が水平面内において移動自在なＸＹステー
ジなどからなるステージ５Ａに搭載されている。フォト
マスク１の主面には、上記したように、例えばＣｒ等の
ような遮光膜が全面に被着されさらにその上に感電子ビ
ームレジスト等が塗布されている。電子ビーム光学系
は、ステージ５Ａの上方に、電子ビーム源５Ｂと電子ビ
ームＥＢを制御して照射する複数の電子レンズ、制御電
極が設けられており、フォトマスク１に向けて電子ビー
ムＥＢが放射される構成になっている。電子ビーム源５
Ｂからステージ５Ａに到る電子ビームＥＢの経路には、
例えば後述する矩形の開口パターンが形成された第１ア
パーチャ５Ｃ１、電子ビームＥＢの放射の有無を制御す
るブランキング電極５Ｄ、電子ビームＥＢの収束、電子
ビームＥＢの光軸の回り方向における回転補正、電子ビ
ームＥＢの断面形状を縮小し、フォトマスク１に対する
焦点合わせ等を行う電子レンズ５Ｅ、第１偏向器５Ｆ
１、第２偏向器５Ｆ２、後述する複数の所望の開口パタ
ーンが形成された第２アパーチャ５Ｃ２、電子ビームＥ
Ｂのフォトマスク１における照射位置を制御する第３偏
向器５Ｆ３等からなる電子光学系が設けられている。

【００９９】試料ステージ系は、真空チャンバ内に、フ
ォトマスク１を搭載するステージ５Ａが水平面内におい
てＸＹ方向に自在に移動可能なように構成されている。
ステージ５Ａの位置は、レーザ干渉計５Ｇによって測定
されて電子ビーム系にフィードバックされるようになっ
ている。その際に、ステージ上の位置に対応して、位置
ベクトル補正値が付加される。この位置座標補正値は、
別の測定手段により、計測されたもので、フォトマスク
面内で、例えば６インチ基板の場合、１０ｍｍ間隔で、
１２×１２点の補正値が与えられる。各補正値間では、
その補正差は通常、０. ０５μｍ以下となるが、描画パ
ターンに段差が生じないように曲線近似される。

【０１００】また、ステージ上の位置に対応して、電子
ビームの照射時間を変更できるようにしてある。電子ビ
ームの照射時間は、適用する電子ビームレジストに対応
して変更する。電子ビームの照射時間を変更すること
で、フォトマスクに形成するパターンの寸法を０. ２μ
ｍ程度の範囲で制御よく変更することができる。

【０１０１】このパターン寸法補正値は、別の測定手段
により、計測されたもので、フォトマスク面内で、例え
ば６インチ基板の場合、１０ｍｍ間隔で、１２×１２点
の補正値が与えられる。各補正値間では、その補正差は
通常、０. ０３μｍ以下となり、描画パターンに段差が
生じないように曲線近似される。

【０１０２】フォトマスクの座標に対応した電子ビーム
の照射時間マップとしてあり、適用する電子ビームレジ
ストの基本照射量を指定することで、フォトマスクのパ
ターン寸法を０. ２μｍ程度の範囲でフォトマスクの座
標に対応して補正することができるようになっている。

【０１０３】一方、電子ビーム露光装置５の全体の動作
を制御する制御計算機５Ｈには、フォトマスク１に描画
すべきマスクパターン（集積回路パターンおよび補正パ
ターン）の描画データが格納される大記憶容量の描画デ
ータ記憶部５Ｉが設けられており、実際の描画動作に必
要な描画データがバッファッメモリ５Ｊに転送され、演
算部５Ｋによって電子ビーム光学系が制御される。この
演算部５Ｋは、バッファメモリ５Ｊからの描画データと
マーク位置信号、高さ検出（Ｚ検出と記す）信号データ
と、ステージ位置データなどから、電子ビームＥＢのオ
ンオフ制御するブランキング電極５Ｄ、第２アパーチャ
５Ｃ２の複数の図形開口の一部を選択する第１偏向、第
２アパーチャの矩形開口の一部に照射し、透過電子ビー
ムＥＢの断面寸法を可変する第２偏向、第２アパーチャ
を移動するための第２アパーチャ制御、電子ビームＥＢ
のフォトマスク１に対する照射領域と照射位置を定める
第３偏向等の直接制御データを作成する。

【０１０４】電子ビームＥＢのオンオフ制御は、演算部
５Ｋからビーム照射パラメータデータを取り出し、ブラ
ンキング信号発生部５Ｌおよびブランキング制御５ＬＣ
を介してブランキング電極５Ｄを制御することで行う。
また、第２アパーチャの複数の図形開口の一部の選択
は、演算部５Ｋから図形選択パラメータデータを取り出
し、第１偏向制御信号発生部５Ｍおよび第１偏向制御部
５ＭＣを介して第１偏向器５Ｆ１を制御することで行
う。同様に、電子ビームＥＢの断面寸法の可変は、ビー
ム寸法パラメータデータを取り出し、第２偏向制御信号
発生部５Ｎおよび第２偏向制御部５ＮＣを介して第２偏
向器５Ｆ２を制御し、第２アパーチャの矩形開口の一部
と切り欠きするように照射し、透過ビーム寸法を変えて
行う。第２アパーチャ５Ｃ２の移動は、演算部５Ｋから
第２アパーチャ５Ｃ２を移動制御パラメータデータを取
り出し、第２アパーチャの移動制御信号発生部５Ｐおよ
び移動制御部５ＰＣを介して行い、複数の図形開口と矩
形開口の一つが電子ビームＥＢの偏向領域内に入るよう
にする。第３偏向器５Ｆ３は、演算部５Ｋから電子ビー
ムＥＢのフォトマスク１に対する照射領域と照射位置と
のパラメータデータを取り出し、第３偏向信号発生部５
Ｑおよび第３偏向器制御部５ＱＣを介して電子ビームＥ
Ｂのフォトマスク１に対する照射位置を定める動作を行
う。この第３偏向器５Ｆ３は、大角偏向用の電磁偏向と
２段の小角高速偏向用の静電偏向とで構成される。すな
わち、電子ビームＥＢのフォトマスク１に対する照射位
置は、例えば５ｍｍ平方程度の大角土偏向用の電磁偏向
と５００μｍ程度と８０μｍ程度との２段高速偏向用の
静電偏向とによる偏向量を重畳させることによって制御
される。これにより、大角度、高速度の電子ビーム偏向
が実現できる。

【０１０５】ステージ５Ａは、ステージ制御部５Ｒを介
して、制御計算機５Ｈにより制御されている。ステージ
制御部５Ｒは、ステージ５Ａの変位量を精密に測定する
レーザ干渉計５Ｇからの計測値に基づいて、制御計算機
５Ｈから指令された位置にステージ５Ａを移動させる。

【０１０６】また、ステージ５Ａの上側の近傍には、電
子検出器５Ｓが配置されており、フォトマスク１上の所
望の部位に形成されている位置合わせマークに電子ビー
ムＥＢを照射した際に発生する二次電子などを、電子ビ
ームＥＢの操作と同期して検出することにより、当該位
置合わせマークの位置を検出して特定する動作を行う。
また、ステージ５Ａ上には、電子ビーム検出用検出器が
搭載され、電子ビームＥＢの電流値などの検出が行われ
る。当該位置合わせマークの位置データを基に、信号処
理部５Ｔを介してフォトマスク１の描画領域を座標変換
して所定の基準座標系における値に変換され、演算部５
Ｋの描画データの位置のパラメータとを加えて第３偏向
器５Ｆ３の制御に用いられる。また、電子検出器５Ｓの
近傍には、Ｚ検出器計が配置されている。すなわち、フ
ォトマスク１の表面に対して所定の傾斜角度で光ビーム
を照射し、フォトマスク１の面で反射された光ビームの
照射部位におけるフォトマスク１の高さを精密に測定す
るものである。なお、図示の都合上、光ビームの光源、
投影レンズや受光レンズなどの光学系の図示は省略して
いる。そして、Ｚ検出センサを介して検出されたフォト
マスク１における電子ビームＥＢの照射部位の高さ上方
は、信号処理部５Ｔを介して所定の基準座標系に変換さ
れて演算部５Ｋに伝送される。この高さ情報を参照する
ことで、電子レンズ５Ｅによる電子ビームＥＢのフォト
マスク１に対する焦点合わせ動作を制御する。

【０１０７】次に、この電子ビーム露光装置５の描画デ
ータの流れを説明する。マスク描画用パターンデータ
は、データ保管部の磁気ディスクなどの記憶装置５Ｉに
記憶される。制御計算機５Ｈからの指示により制御計算
機５Ｈを介してバッファメモリ５Ｊに目的のパターンの
描画データが転送されるとともに、フォトマスク１上の
当該パターンの描画位置が電子光学系の光軸下に位置決
めされる。

【０１０８】その後、上記した座標とその補正情報など
に基づいて、目的の照射部の電子光学系に対する位置決
めが行われるとともに、当該領域の高さ情報等に基づい
て電子レンズ５Ｅのフォトマスク１に対する焦点位置が
設定される。その後、演算部５Ｋは、バッファメモリ５
Ｊに格納されているマスク描画パターンデータに基づい
て、電子ビームＥＢの形状や偏向量などに関する制御信
号を算出し、バッファメモリ５Ｊからの描画データとマ
ーク位置信号、高さ検出信号データとステージ位置デー
タなどから、電子ビームＥＢのオンオフ制御するブラン
キング電極５Ｄ、第２アパーチャ５Ｃ２の複数の図形開
口の一部を選択する第１偏向器５Ｆ１、第２アパーチャ
５Ｃ２の矩形開口の一部に照射し、透過した電子ビーム
ＥＢの断面寸法を可変する第２偏向器５Ｆ２、第２アパ
ーチャ５Ｃ２を移動する第２アパーチャ制御、電子ビー
ムＥＢのフォトマスク１に対する照射領域と照射位置を
定める第３偏向などの直接制御信号データを作成する。

【０１０９】これにより、フォトマスク１上の一つの矩
形領域に対して、集積回路パターンを描画する。その
後、これと対になる他の矩形領域に対してバッファメモ
リ５Ｊに格納されているマスク描画用パターンデータに
基づいて、上記の処理を繰り返し、集積回路パターンを
描画する。このため、補正を加えたマスク露光パターン
とマスク検査データとの比較照合を容易にすることが可
能となる。

【０１１０】上記のパターン露光方法を実現するために
は、それに対応したマスク露光用パターンデータが電子
ビーム露光装置５のバッファメモリ５Ｊに確実に転送さ
れる必要がある。上記の電子ビーム露光装置５では、バ
ッファッメモリ５Ｊにデータを記憶するまでの処理に対
して、データサムチェック機能等を備え、データ転送エ
ラー、データ化等の異常を検出できるシステム構成にな
っている。

【０１１１】上記のパターン露光を実現するための描画
データは、上記の第１と第２のビーム偏向制御やビーム
ブランキング制御などによって電子ビームを高速度に制
御してオンオフ照射するため、バッファメモリ５Ｊから
データ読み出しされた後は、様々な制御データに変換さ
れる。その全てにおいてエラーチェックを行うことは非
常に困難となるが、バッファメモリ５Ｊからの読み出し
を繰り返して描画したパターンを比較照合する方法によ
って描画パターンが異常となった場合の検出ができ、描
画パターンの信頼度を大幅に向上させることが可能とな
る。

【０１１２】次に、本実施の形態の半導体集積回路装置
の製造方法を、例えばツイン・ウエル方式のＣＭＯＳＦ
ＥＴ（Complimentary Metal Oxide Semiconductor Fiel
d Effect Transistor ）の製造工程に適用した場合を図
１９〜図２６を用いて説明する。

【０１１３】図１９は、その製造工程中における半導体
ウエハ７を構成する半導体基板７ｓの要部断面図であ
る。半導体基板７ｓは、例えばｎ^- 形のシリコン単結晶
からなり、その上部には、例えばｎウエル８ｎおよびｐ
ウエル８ｐが形成されている。ｎウエル８ｎには、例え
ばｎ形不純物のリンまたは砒素が導入されている。ま
た、ｐウエル８ｐには、例えばｐ形不純物のホウ素が導
入されている。

【０１１４】続いて、図２０に示すように、このような
半導体基板７ｓの主面上に、例えば酸化シリコン膜から
なるフィールド絶縁膜９をＬＯＣＯＳ（Local Oxidizat
ionof Silicon）法等によって形成した後、そのフィー
ルド絶縁膜９に囲まれた素子形成領域に、例えば酸化シ
リコン膜からなるゲート絶縁膜１０ｉを熱酸化法等によ
って形成する。

【０１１５】その後、その半導体基板７ｓ上に、例えば
低抵抗ポリシリコンからなるゲート形成膜をＣＶＤ（Ch
emical Vapor Deposition ）法等によって堆積した後、
その膜をフォトリソグラフィ技術およびエッチング技術
によってパターニングすることにより、ゲート電極１０
ｇを形成する。

【０１１６】次いで、ｎチャネル形のＭＯＳＦＥＴ形成
領域に、例えばｎ形不純物のリンまたは砒素をイオン注
入法等によって導入する。この際、ゲート電極１０ｇを
マスクとして自己整合的にｎ形不純物を半導体基板７ｓ
に導入する。

【０１１７】続いて、ｐチャネル形のＭＯＳＦＥＴ形成
領域に、例えばｐ形不純物のホウ素をイオン注入法等に
よって導入する。この際、ゲート電極１０ｇをマスクと
して自己整合的にｐ形不純物を半導体基板７ｓに導入す
る。

【０１１８】その後、半導体基板７ｓに対して熱処理を
施すことにより、ｎチャネル形のＭＯＳＦＥＴのソース
領域およびドレイン領域を構成するｎ形の半導体領域１
０ｎｄを形成するとともに、ｐチャネル形のＭＯＳＦＥ
Ｔのソース領域およびドレイン領域を構成するｐ形の半
導体領域１０ｐｄを形成する。

【０１１９】次いで、図２１に示すように、半導体基板
７ｓ上に、例えば酸化シリコン膜からなる層間絶縁膜１
１ａをＣＶＤ法等によって堆積した後、その上面にポリ
シリコン膜をＣＶＤ法等によって堆積する。

【０１２０】続いて、そのポリシリコン膜をフォトリソ
グラフィ技術およびエッチング技術によってパターニン
グした後、そのパターニングされたポリシリコン膜の所
定領域に不純物を導入することにより、ポリシリコン膜
からなる第１層配線１２Ｌおよび抵抗１２Ｒを形成す
る。

【０１２１】その後、図２２に示すように、半導体基板
７ｓ上に、例えば酸化シリコン膜からなる層間絶縁膜１
１ｂをＳＯＧ（Spin On Glass ）法等によって堆積した
後、その層間絶縁膜１１ｂに半導体領域１０ｐｄ，１０
ｎｄおよび第１層配線１２Ｌの一部が露出するような接
続孔１３ａをフォトリソグラフィ技術およびエッチング
技術によって穿孔する。

【０１２２】次いで、半導体基板７ｓ上に、例えばタン
グステン等からなる金属膜をスパッタリング法等によっ
て堆積した後、その金属膜を化学的研磨エッチング技術
によって、接続孔以外の金属膜が除去されるまで、平坦
化エッチングする。これにより、図２３に示すように、
接続孔１３ａ内に金属膜１４ａを埋め込む。

【０１２３】続いて、図２４に示すように、例えばアル
ミニウムまたはアルミニウム合金等からなる金属膜をス
パッタリング法等によって堆積した後、その金属膜をフ
ォトリソグラフィ技術およびエッチング技術によってパ
ターニングすることにより、第２層配線１４Ｌを形成す
る。

【０１２４】その後、図２５に示すように、半導体基板
７ｓ上に、例えば酸化シリコン膜からなる層間絶縁膜１
１ｃをＣＶＤ法等によって堆積した後、その一部に第２
層配線１４Ｌの一部が露出するような接続孔１３ｂを穿
孔する。

【０１２５】次いで、例えばアルミニウムまたはアルミ
ニウム合金等からなる金属膜をスパッタリング法等によ
って堆積した後、その金属膜をフォトリソグラフィ技術
およびエッチング技術によってパターニングすることに
より、第３層配線１５Ｌを形成する。その後、図２６に
示すように、半導体基板７ｓ上に、例えば酸化シリコン
膜からなる表面保護膜１６をＣＶＤ法等によって堆積し
て第３層配線１５Ｌを被覆する。

【０１２６】このようなＣＭＯＳＦＥＴの製造プロセス
におけるフォトリソグラフィ工程、すなわち、露光工程
を抽出し、フロー化した露光プロセス・フロー図を図２
７に示す。

【０１２７】同図において、ｎウエル・フォト工程Ｐ１
は、半導体基板上に窒化シリコン等からなる絶縁膜を堆
積した後、その絶縁膜上にｎウエル形成領域以外の領域
が被覆されるようなフォトレジストパターンを形成する
工程である。

【０１２８】ｐウエル・フォト工程Ｐ２は、ｐウエル形
成領域以外の領域が被覆されるようなフォトレジストパ
ターンを形成する工程である。

【０１２９】フィールド・フォト工程Ｐ３は、半導体基
板上に窒化シリコン等からなる絶縁膜を堆積した後、そ
の絶縁膜上に素子形成領域のみが被覆されるようなフォ
トレジストパターンを形成する工程である。

【０１３０】ゲート・フォト工程Ｐ４は、半導体基板上
にポリシリコン等からなる導体膜を堆積した後、その導
体膜上にゲート電極形成領域が被覆されるようなフォト
レジストパターンを形成する工程である。

【０１３１】ｎチャネル・フォト工程Ｐ５は、ｎチャネ
ル側にゲート電極をマスクとしてｎ形不純物をイオン注
入するために、ｐチャネル側を被覆するようなフォトレ
ジストパターンを形成する工程である。

【０１３２】ｐチャネル・フォト工程Ｐ６は、逆に、ｐ
チャネル側にゲート電極をマスクとしてｐ形不純物をイ
オン注入するために、ｎチャネル側を被覆するようなフ
ォトレジストパターンを形成する工程である。

【０１３３】ポリＳｉ（シリコン）・フォト工程Ｐ７
は、配線または抵抗となるポリシリコン膜をパターニン
グするために、半導体基板上に堆積されたポリシリコン
膜上に配線および抵抗領域を被覆するようなフォトレジ
ストパターンを形成する工程である。

【０１３４】Ｒ・フォト工程Ｐ８は、抵抗上にフォトレ
ジストパターンを形成した状態で、その他の領域に不純
物を導入する際のマスクとなるフォトレジストパターン
をネガ・プロセスによってパターニングする工程であ
る。

【０１３５】コンタクト・フォト工程Ｐ９は、接続孔を
形成するためのフォトレジストパターンをポジ・プロセ
スで形成する工程である。

【０１３６】Ａｌ−１・フォト工程Ｐ１０は、第２層配
線をパターニングする工程である。

【０１３７】スルーホール・フォト工程Ｐ１１は、第２
層配線と第３層配線とを接続する接続孔を開口するため
のフォトレジストパターンを形成する工程である。

【０１３８】Ａｌ−２・フォト工程Ｐ１２は、第３層配
線をパターニングするための工程である。

【０１３９】ボンディングパッド・フォト工程Ｐ１３
は、表面保護膜にボンディングパッドに対応する１００
μｍ程度の開口を形成するための工程であり、表面保護
膜上にボンディングパッド形成領域以外を被覆するフォ
トレジストパターンを形成する工程である。

【０１４０】これらの露光プロセスのうち、ｎウエル・
フォト工程Ｐ１、ｐウエル・フォト工程Ｐ２、ｎチャネ
ル・フォト工程Ｐ５、ｐチャネル・フォト工程Ｐ６およ
びボンディングパッド・フォト工程Ｐ１３は、最小寸法
が比較的大きいので、一般に、位相シフトマスクを用い
る必要がないが、その他のフォト工程では、位相シフト
パターンを有するフォトマスクを露光に際して用いると
良い。

【０１４１】特に、ゲート・フォト工程Ｐ４では、化学
増幅系のネガ形フォトレジストを用いてゲート電極を形
成し、コンタクト・フォト工程Ｐ９では、化学増幅系の
ポジ形フォトレジストを用いて接続孔を形成する。これ
により、ゲート電極のゲート長および接続孔の開口径
を、光露光方式で用いる露光光の波長以下（例えばi 線
露光で0.３μｍ程度）に微細にすることができる。

【０１４２】このように、本実施の形態によれば、フォ
トマスク１に、集積回路パターンよりも微細な光近接補
正効果用の補正パターンを有し、かつ集積回路パターン
に位置座標を歪ませた場合でも、その補正パターンの形
成ができ、その良否を確実にかつ容易に検査することが
できる。従って、欠陥のない高い品質のフォトマスク１
を製造することが可能となる。また、そのフォトマスク
１を用いて露光処理することにより、その露光処理にお
いて光近接効果補正、位置座標補正を良好に行うことが
でき、像の解像度、焦点深度、重ね合わせ精度を向上さ
せることができるので、半導体ウエハに所望の形状およ
び寸法の集積回路パターンを良好に転写することができ
る。従って、半導体集積回路装置の歩留まり、信頼性お
よび性能を向上させることが可能となる。すなわち、フ
ォトマスクに形成されたパターンを縮小投影露光装置を
用いて半導体ウエハに露光する際に、前記縮小投影露光
装置の光学系又は照明形態に起因して生じる前記半導体
ウエハの転写パターンのパターンの位置ずれ量を予め求
め、前記位置ずれ量に応じて前記フォトマスクのパター
ンを描画する際にパターン描画装置のステージ座標をシ
フトさせて描画することにより、前記半導体ウエハで生
じるパターンの位置ずれを緩和することができる。

【０１４３】図２８（ａ）、（ｂ）は、基準マークパタ
ーンを０度、９０度、１８０度、２７０度回転して位置
座標を測定し、各測定パターンの差分を小さくすること
によるマスク描画位置の合わせ込みの測定例を示す図で
ある。マスク描画装置自体のフォトマスクを搭載するス
テージの位置座標精度を理想座標系に合わせ、フォトマ
スクに基準となるマークパターンを形成する。同様にし
て、マスク検査装置のフォトマスクを搭載するステージ
の位置座標精度を理想座標系に合わせることができる。
なお、マスク基板の保持により、マスク基板のたわみが
生じるので、マスク基板を回転して位置座標を校正する
際に注意が必要である。

【０１４４】図２９は、位相シフトマスクを用いた露光
技術の説明図である。光源から放射された露光光は、絞
り、コンデンサレンズ、位相シフトマスクおよび縮小投
影レンズを介して半導体ウエハ（その上のフォトレジス
ト膜）に照射される。露光装置の構成は、通常の露光装
置と同じである。異なるのは、位相シフトマスクに透明
膜（位相シフタ）が選択的に設けられ、その透明膜のあ
る領域と無い領域とで透過した光の位相に１８０度の差
が生じる構造となっていることである。ここでは、隣接
透過領域の一方に透明膜を配置することで、その隣接透
過領域の転写パターンの解像度を向上させる技術が示さ
れている。ただし、位相シフタの配置や材料は上記した
ものに限定されない。例えば隣接透過領域間で光の位相
に差を生じさせる以外に、所定の光透過領域内で光の位
相に差を生じさせる構造、位相シフタをマスク基板の厚
さ方向に掘られた溝で構成する構造あるいは位相シフタ
を半透明膜で構成する構造など種々変更可能である。

【０１４５】図３０は、変形照明（斜方照明を含む）を
用いた露光技術の説明図である。マスクに対して斜め方
向から露光光を照射することで、０次回折光と１次また
は−１次のいずれかの回折光の２光束が投影光学系（縮
小投影レンズ等）を通過し、この２光束の干渉により像
が形成される。本実施の形態で説明した補正技術を採用
することで図２９および図３０のいずれの技術を用いて
も転写パターンの寸法精度の向上と解像度の向上とを図
ることができる。

【０１４６】以上、本発明者によってなされた発明を実
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでもない。

【０１４７】例えば図１３では転写パターンが平面棒状
および平面十字状の場合について説明したが、これに限
定されるものではなく、例えば平面Ｌ字状のものを形成
しても良い。

【０１４８】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるＣＭＯ
Ｓ・ＦＥＴを有する半導体集積回路装置技術に適用した
場合について説明したが、それに限定されるものではな
く、例えばバイポーラトランジスタ等のような他の半導
体集積回路素子を有する半導体集積回路装置技術等に適
用できる。もちろん、ＤＲＡＭ（Dynamic Random Acces
s Memory）、ＳＲＡＭ（Static Random Access Memory
）またはフラッシュメモリ（ＥＥＰＲＯＭ（Electrica
lly Erasable Programmable ROM））等のような半導体
メモリ製品やマイクロプロセッサ等のような論理回路製
品にも適用できる。

【０１４９】

【発明の効果】本願によって開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。

【０１５０】（１）本発明によれば、フォトマスクに形
成した評価パターンを光縮小投影露光によって半導体ウ
エハに転写し、フォトマスクの位置座標に対応した半導
体ウエハの転写周期パターンの両端部の寸法差分布を求
め、これにより、所望の集積回路パターンの転写に際し
て、転写周期パターンの両端部のパターンを抽出し、そ
の寸法データをシフトさせることで、転写パターンの寸
法バラツキを低減させることが可能となる。

【０１５１】（２）本発明によれば、フォトマスクに形
成した評価パターンを光縮小投影露光によって半導体ウ
エハに転写し、フォトマスクの位置座標に対応した半導
体ウエハの転写パターンの寸法シフト分布を求め、これ
により、所望の集積回路パターンの転写に際して、マス
クパターン描画装置のステージ座標系に対応してレジス
ト露光量を補正することで、その寸法シフトを低減させ
ることが可能となる。また、マスク検査装置のステージ
座標系に対応してパターン寸法シフト量を補正すること
により、フォトマスクに形成した集積回路パターンを外
観検査することで、フォトマスクのパターン欠陥を摘出
し、修正して、半導体ウエハへの欠陥転写を無くすこと
が可能となる。

【０１５２】（３）本発明によれば、フォトマスクに形
成した評価パターンの光縮小投影露光によって半導体ウ
エハに転写し、フォトマスクの位置座標に対応した半導
体ウエハの転写パターンの位置シフトの２次元マップを
求め、上記２次元マップに対応してマスクパターン描画
装置、マスク検査装置のステージ座標系を所定量歪ま
せ、さらに、集積回路パターンに対応してその位置座標
を歪ませてフォトマスクに所望の集積回路パターンを形
成し、このフォトマスクを用いることで転写パターンの
位置精度を向上させることが可能となる。なお、マスク
検査装置のステージ座標系を所定量歪ませることによ
り、フォトマスクに形成した集積回路パターンの外観検
査ができる。これにより、パターン欠陥の修正と投影露
光光学系の位置座標の歪み補正から、補正されたパター
ンの良否を確実にかつ容易に検査することができる。従
って、欠陥がなく、転写パターン歪みの少ない重ね合せ
精度の高いフォトマスクを製造することが可能となる。

【０１５３】（４）本発明によれば、フォトマスクに形
成した評価パターンの光縮小投影露光によって半導体ウ
エハに転写し、フォトマスクの位置座標に対応した半導
体ウエハの転写周期パターンの両端部の寸法差分布と位
置シフトの２次元マップとを求め、これにより、所望の
集積回路パターンの転写に際して、転写周期パターンの
両端部のパターンを抽出し、その寸法データをシフトさ
せ、さらに、マスクパターン描画装置のステージ座標系
に対応してステージ座標系を所定量歪ませてマスクパタ
ーンを形成することで、その転写周期パターンの両端部
の寸法バラツキと位置シフトとを低減させることが可能
となる。また、マスク検査装置のステージ座標系に対応
してステージ座標系を所定量歪ませることにより、フォ
トマスクに形成した集積回路パターンを外観検査するこ
とで、フォトマスクのパターン欠陥を摘出し、修正し
て、半導体ウエハへの欠陥転写を無くすことが可能とな
る。

【０１５４】（５）本発明によれば、フォトマスクに形
成した評価パターンの光縮小投影露光によって半導体ウ
エハに転写し、フォトマスクの位置座標に対応した半導
体ウエハの転写パターンの寸法シフト分布と位置シフト
の２次元マップとを求め、これにより、所望の集積回路
パターンの転写に際して、マスクパターン描画装置のス
テージ座標系に対応してステージ座標系を所定量歪ま
せ、さらに、レジスト露光量を補正することで、その寸
法シフトと位置シフトとを低減させることが可能とな
る。また、マスク検査装置のステージ座標系に対応して
ステージ座標系を所定量歪ませ、パターン寸法シフト量
を補正することにより、フォトマスクに形成した集積回
路パターンを外観検査することで、フォトマスクのパタ
ーン欠陥を摘出し、修正して、半導体ウエハへの欠陥転
写を無くすことが可能となる。

【０１５５】（６）本発明によれば、前記（１）、
（２）、（３）、（４）または（５）の露光方法によ
り、フォトマスクの集積回路パターンの歪み補正と転写
パターンの位置歪み補正とを良好に行うことができ、像
の解像度、焦点深度、重ね合せ精度を向上させることが
できるので、半導体ウエハに所望の形状および寸法の集
積回路パターンを良好に転写することができる。従っ
て、半導体集積回路装置の歩留まり、信頼性および性能
を向上させることが可能となる。

【０１５６】（７）本発明によれば、縮小投影露光装置
において、５Ｘステッパと４Ｘスキャナとを組合わせて
集積回路パターンを形成する場合に重ね合わせ精度を向
上させることができる。また、投影レンズの転写位置精
度が不十分であっても、マスクパターンの位置座標を歪
ませることによって、半導体ウエハに集積回路パターン
を良好に転写することができる。従って、半導体集積回
路装置の歩留まり、信頼性および性能を向上させること
が可能となる。

【図面の簡単な説明】

【図１】本発明の一実施の形態である半導体集積回路装
置の製造方法を説明するためのフロー図である。

【図２】図１の半導体集積回路装置の製造方法で用いる
フォトマスクの全体平面図である。

【図３】図２のフォトマスクの形成に先立って、縮小投
影露光時のパターン歪みを測定するための評価用フォト
マスクの平面図である。

【図４】図３の評価用フォトマスクの評価パターンを縮
小投影露光により転写し、その評価転写パターンの位置
誤差をフォトマスクの位置座標として拡大表示した位置
座標誤差ベクトルの一例図である。

【図５】図４の位置座標誤差をフォトマスクに形成する
パターンを歪み補正するための補正ベクトルの説明図で
ある。

【図６】図５の位置座標誤差を補正するためのマップ補
正方法の説明図である。

【図７】図５の位置座標誤差を補正するための位置座標
の補正量である。

【図８】図３の評価用フォトマスクの評価パターンを拡
大表示した図である。

【図９】図３の評価用フォトマスクの評価パターンを縮
小投影露光により転写し、その転写されたラインアンド
スペースパターンの両端部の寸法差を拡大表示した一例
図である。

【図１０】図９のラインアンドスペースパターンの両端
部の寸法差を補正するためのフォトマスクのパターンの
説明図である。

【図１１】図１０のフォトマスクのパターンを用いて半
導体ウエハに転写されたラインアンドスペースパターン
の説明図である。

【図１２】図１０の両端部の寸法差補正用データ構造の
説明図である。

【図１３】図３の評価用フォトマスクの評価パターンを
縮小投影露光により転写し、その評価転写パターンの寸
法シフトを拡大表示した一例図である。

【図１４】図１の半導体集積回路装置の製造方法で用い
るマスク描画装置の説明図である。

【図１５】図１４のパターン位置座標補正描画の補足説
明図である。

【図１６】図１の半導体集積回路装置の製造方法で用い
るマスク検査装置の説明図である。

【図１７】図１６のマスクパターンの実寸法を補正して
パターン間を比較する説明図である。

【図１８】図１の半導体集積回路装置の製造方法で用い
る電子ビーム露光装置の説明図である。

【図１９】図１の半導体集積回路装置の製造工程中にお
ける具体的な半導体集積回路装置の要部断面図である。

【図２０】図１の半導体集積回路装置の製造工程中にお
ける具体的な半導体集積回路装置の要部断面図である。

【図２１】図１の半導体集積回路装置の製造工程中にお
ける具体的な半導体集積回路装置の要部断面図である。

【図２２】図１の半導体集積回路装置の製造工程中にお
ける具体的な半導体集積回路装置の要部断面図である。

【図２３】図１の半導体集積回路装置の製造工程中にお
ける具体的な半導体集積回路装置の要部断面図である。

【図２４】図１の半導体集積回路装置の製造工程中にお
ける具体的な半導体集積回路装置の要部断面図である。

【図２５】図１の半導体集積回路装置の製造工程中にお
ける具体的な半導体集積回路装置の要部断面図である。

【図２６】図１の半導体集積回路装置の製造工程中にお
ける具体的な半導体集積回路装置の要部断面図である。

【図２７】図１９〜図２６の半導体集積回路装置の製造
工程におけるフォトリソグラフィ工程を抜き出したフロ
ー図である。

【図２８】基準マークパターンを０度、９０度、１８０
度、２７０度回転して位置座標を測定し、各測定パター
ンの差分を小さくすることによるマスク描画位置の合わ
せ込みの測定例を示す図である。

【図２９】位相シフトマスク露光の説明図である。

【図３０】変形照明露光の説明図である。

【符号の説明】

１ フォトマスク ２ マスク基板 ３ 遮光帯 ５ 電子ビーム露光装置 ５Ａ ステージ ５Ｂ 電子ビーム源 ５Ｃ１ 第１アパーチャ ５Ｃ２ 第２アパーチャ ５Ｃ３ 第３アパーチャ ５Ｄ ブランキング電極 ５Ｅ 電子レンズ ５Ｆ１ 第１偏向器 ５Ｆ２ 第２偏向器 ５Ｆ３ 第３偏向器 ５Ｇ レーザ干渉計 ５Ｈ 制御計算機 ５Ｉ 描画データ記憶部 ５Ｊ バッファメモリ ５Ｋ 演算部 ５Ｌ ブランキング信号発生部 ５ＬC ブランキング制御 ５Ｍ 第１偏向制御信号発生部 ５ＭC 第１偏向制御部 ５Ｎ 第２偏向制御信号発生部 ５ＮC 第２偏向制御部 ５Ｐ 移動制御信号発生部 ５ＰC 移動制御部 ５Ｑ 第３偏向信号発生部 ５ＱC 第３偏向器制御部 ５Ｒ ステージ制御部 ５Ｓ 電子検出器 ５Ｔ 信号処理部 ７ 半導体ウエハ ７ｓ 半導体基板 ８ｎ ｎウエル ８ｐ ｐウエル ９ フィールド絶縁膜 １０ｇ ゲート電極 １０ｉ ゲート絶縁膜 １０ｐｄ 半導体領域 １０ｎｄ 半導体領域 １１ａ〜１１ｃ 層間絶縁膜 １２Ｌ 第１層配線 １２Ｒ 抵抗 １３ａ，１３ｂ 接続孔 １４ａ 金属膜 １４Ｌ 第２層配線 １５Ｌ 第３層配線 １６ 表面保護膜 Ａ，Ｂ チップ転写領域 Ａ００，Ｂ００ 周辺回路領域 Ａ１１，Ａ１２，Ａ２１，Ａ２２ メモリ回路領域 Ｂ１１，Ｂ１２，Ｂ２１，Ｂ２２ メモリ回路領域 ＥＢ 電子ビーム

フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/88 Ａ Ｆターム(参考） 2H095 BA02 BB01 BB02 5F033 HH08 HH09 JJ01 JJ08 JJ19 KK01 KK04 KK08 KK09 PP15 QQ01 QQ37 QQ48 RR04 RR09 SS11 5F046 AA18 AA25 BA04 BA08 CB05 CB17 CB23 DA02 DA13 DD06 EA02 EA03 EA09 EA10 EB02 EC05

Claims (10)

【特許請求の範囲】
1. 【請求項１】 フォトマスクに形成された集積回路パタ
   ーンを縮小投影露光装置を用いて半導体ウエハに転写す
   る工程を有する半導体集積回路装置の製造方法であっ
   て、前記フォトマスクに形成する集積回路パターンの寸
   法を、前記フォトマスクの形成平面位置座標に応じて異
   ならせることを特徴とする半導体集積回路装置の製造方
   法。
2. 【請求項２】 請求項１記載の半導体集積回路装置の製
   造方法において、（ａ）前記縮小投影露光装置を用い
   て、前記半導体ウエハをステップ移動しない範囲で露光
   波長程度の寸法を有する複数の評価パターンを所定の間
   隔で半導体ウエハに転写する工程と、（ｂ）前記評価パ
   ターンを用いて、前記フォトマスクの平面位置座標に対
   応した評価パターンの寸法補正量を求める工程と、
   （ｃ）前記フォトマスクをデータ上の規則的な平面間隔
   に分割し、これによって形成された分割領域に対して前
   記評価パターンの寸法補正量を反映することで前記フォ
   トマスクに形成する前記集積回路パターンの寸法を前記
   フォトマスクの平面位置座標に応じて異ならせる工程と
   を有することを特徴とする半導体集積回路装置の製造方
   法。
3. 【請求項３】 請求項１または２記載の半導体集積回路
   装置の製造方法において、前記フォトマスクの位置座標
   に対応したパターン寸法補正マップにより、前記フォト
   マスクのパターン検出データを補正した後、前記フォト
   マスクの他の領域のパターン検出データとの比較または
   マスク描画データとの比較により、差異となるパターン
   欠陥箇所を摘出し、次いで前記パターン欠陥箇所を修正
   した上で、前記フォトマスクに形成された前記集積回路
   パターンを前記縮小投影露光装置を用いて前記半導体ウ
   エハに転写することを特徴とする半導体集積回路装置の
   製造方法。
4. 【請求項４】 請求項１、２または３記載の半導体集積
   回路装置の製造方法において、前記フォトマスクの第１
   の領域の集積回路パターンと第２の領域の集積回路パタ
   ーンとでレジスト露光量を変えて、前記第１の領域と第
   ２の領域とでフォトマスク上の集積回路パターンの寸法
   を異ならせたフォトマスクを用いて前記半導体ウエハに
   集積回路パターンを転写することを特徴とする半導体集
   積回路装置の製造方法。
5. 【請求項５】 請求項１、２、３または４記載の半導体
   集積回路装置の製造方法において、周期パターンの両端
   部の回路パターンデータを抽出して、前記回路パターン
   データを補正することにより、前記フォトマスクに形成
   する周期パターンの両端部とそれ以外のパターンとでパ
   ターン寸法を異ならせることを特徴とする半導体集積回
   路装置の製造方法。
6. 【請求項６】 フォトマスクに形成された集積回路パタ
   ーンを縮小投影露光装置を用いて半導体ウエハに転写す
   る工程を有する半導体集積回路装置の製造方法であっ
   て、前記フォトマスクの位置座標に対応して前記フォト
   マスクに形成する前記集積回路パターンの寸法と位置座
   標とを歪ませることにより、前記半導体ウエハで生ずる
   集積回路転写パターンの寸法ずれと位置ずれとを緩和す
   ることを特徴とする半導体集積回路装置の製造方法。
7. 【請求項７】 請求項６記載の半導体集積回路装置の製
   造方法において、前記縮小投影露光装置を用いて、前記
   半導体ウエハを移動しない範囲で露光波長程度の寸法を
   有する第１の方向パターンとこれに交差する第２の方向
   パターンとを所定の間隔で半導体ウエハに転写して、前
   記フォトマスクの位置座標に対応した評価パターンの寸
   法シフト量と位置ずれ量とを求めた後、前記フォトマス
   クを規則的な間隔に分割し、次いで各分割領域に評価パ
   ターンの寸法シフト量と位置ずれ量とを反映させ、前記
   フォトマスクに形成する前記集積回路パターンの寸法と
   位置座標とを歪ませることにより、前記半導体ウエハで
   生ずる前記集積回路転写パターンの寸法ずれと位置ずれ
   とを緩和することを特徴とする半導体集積回路装置の製
   造方法。
8. 【請求項８】 請求項６または７記載の半導体集積回路
   装置の製造方法において、前記フォトマスクの位置座標
   に対応したパターン寸法補正マップにより、前記フォト
   マスクのパターン検出データを補正した後、前記フォト
   マスクの他の領域のパターン検出データとの比較または
   マスク描画データとの比較により、差異となるパターン
   欠陥箇所を摘出し、次いで前記パターン欠陥箇所を修正
   した上で、前記フォトマスクに形成された前記集積回路
   パターンを前記縮小投影露光装置を用いて前記半導体ウ
   エハに転写することを特徴とする半導体集積回路装置の
   製造方法。
9. 【請求項９】 請求項７または８記載の半導体集積回路
   装置の製造方法において、前記フォトマスクに前記集積
   回路パターンを描画する際、マスク基板を搭載するステ
   ージ座標系を歪ませた上で、前記フォトマスクの第１の
   領域の集積回路パターンと第２の領域の集積回路パター
   ンとでレジスト露光量を変えて、前記集積回路パターン
   の寸法を歪ませた前記フォトマスクを作製することによ
   り、前記半導体ウエハで生ずる前記集積回路転写パター
   ンの寸法ずれと位置ずれとを緩和することを特徴とする
   半導体集積回路装置の製造方法。
10. 【請求項１０】 請求項７または８記載の半導体集積回
    路装置の製造方法であって、前記フォトマスクに前記集
    積回路パターンを描画する際、マスク基板を搭載するス
    テージ座標系を歪ませ、さらに、周期パターンの両端部
    の集積回路パターンと周期パターンの両端部以外の集積
    回路パターンの一方を抽出して、回路パターンデータを
    補正し、前記フォトマスクに形成する前記集積回路パタ
    ーンの寸法を歪ませることにより、前記半導体ウエハで
    生ずる前記集積回路転写パターンの寸法ずれと位置ずれ
    とを緩和することを特徴とする半導体集積回路装置の製
    造方法。