KR100189287B1 - 중합정밀도 측정마크 및 그 마크의 결함수정방법 - Google Patents

중합정밀도 측정마크 및 그 마크의 결함수정방법 Download PDF

Info

Publication number
KR100189287B1
KR100189287B1 KR1019960023751A KR19960023751A KR100189287B1 KR 100189287 B1 KR100189287 B1 KR 100189287B1 KR 1019960023751 A KR1019960023751 A KR 1019960023751A KR 19960023751 A KR19960023751 A KR 19960023751A KR 100189287 B1 KR100189287 B1 KR 100189287B1
Authority
KR
South Korea
Prior art keywords
measurement mark
pattern
semiconductor element
polymerization
constituent member
Prior art date
Application number
KR1019960023751A
Other languages
English (en)
Other versions
KR970002465A (ko
Inventor
고이찌로 나리마쯔
시게노리 야마시따
노부유끼 요시오까
신야 소에다
아쯔시 하찌스까
고우지 다니구찌
유끼 미야모또
다까유끼 사이또
아유미 마나미데
Original Assignee
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 다니구찌 이찌로오, 기타오카 다카시
Publication of KR970002465A publication Critical patent/KR970002465A/ko
Priority to KR1019980049891A priority Critical patent/KR100197205B1/ko
Priority to KR1019980049890A priority patent/KR100218077B1/ko
Application granted granted Critical
Publication of KR100189287B1 publication Critical patent/KR100189287B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70591—Testing optical components
    • G03F7/706—Aberration measurement
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

노광기술에 관한 것으로써, 수차의 영향을 고려한 중합정밀도 측정 마크 그의 결함을 수정하는 방법 및 수차의 영향을 고려하여 포토마스크를 제공하고 어긋남의 영향을 고려하여 포토마스크를 사용한 노광의 방법을 제공하기 위해, 규정된 형상을 갖는 반도체소자를 구성하는 여러 층의 패턴이 반도체기판 상에 형성되는 영역을 형성하는 반도체 장치 영역을 형성하고, 반도체소자를 구성하는 각각의 층의 중합정밀도를 측정하는 중합정밀도 측정마크, 영역을 형성하는 반도체장치에 있어서 제1층에 형성된 부재를 형성하는 제1반도체소자, 영역을 형성하는 중합정밀도 측정마크영역에 부재를 형성하는 제1반도체소자와 동일한 제조공정으로 형성된 제1측정마크, 영역을 형성하는 반도체장치 내에 부재를 형성하는 제1층 위에 제2층으로 형성하는 제2반도체소자 및 부재를 형성하고 제2반도체소자와 동일한 공정으로 형성되어, 부재를 형성하는 제1반도체소자와 영역을 형성하는 중합정밀도 측정마크에 부재를 형성하는 제2반도체소자 사이의 중합정밀도를 측정하는 제2측정마크(200)를 포함하고, 제1측정마크은 광이 방사될때 부재를 형성하는 제1반도체소자와 동일한 수차의 영향을 받는 패턴을 갖고, 제2측정마크는 광이 방사될때 부재를 형성하는 상기 제2반도체소자와 동일한 수차의 영향을 받는 패턴을 마련한다.
이것에 의해, 정밀한 검출신호를 얻을 수 있다.

Description

중합정밀도 측정마크 및 그 마크의 결함수정방법
도 1은 본 발명의 제1 실시예에 따른 중합오차 측정마크의 원리를 도시한것으로서, (a)는 중합오차 측정마크의 평면도, (b)는 (a)중 X-X선에 따른 단면도, (c)는 (a)중 X-X선에 따른 단면에 대응하는 검출신호를 도시한 도면,
도 2∼도 8은 본 발명의 제2 실시예에 따른 중합정밀도 측정마크의 제1∼제7 평면도,
도 9∼도 16은 본 발명의 제3 실시예에 따른 중합정밀도 측정마크의 결함수정방법을 도시한 제1∼제8 공정도,
도 17∼도 19는 본 발명의 제4 실시예에 따른 포토마스크의 제조방법의 제1∼제3 공정도,
도 20은 본 발명의 제4 실시예에 따른 포토마스크의 다른 공정을 도시한 제조공정도,
도 21은 본 발명의 제4 실시예에 따른 포토마스크의 다른 응용예를 도시한 평면도,
도 22의 (a)는 제4 실시예에 있어서의 위상시프트마스크의 패턴 평면도, (b)는 웨이퍼전사후의 패턴 단면도, (c)는 웨이퍼전사후의 패턴 평면도, (d)는 검출신호를 도시한 도면,
도 23은 도 22의 (c)중 Y-Y'선에 따른 단면에 대응하는 광강도의 프로파일을 도시한 도면,
도 24의 (a)는 제4 실시예의 제1 예에 있어서의 위상시프트마스크의 마스크패턴 평면도, (b)는 웨이퍼전사후의 패턴 평면도, (c)는 검출신호를 도시한 도면,
도 25의 (a)는 제4 실시예의 제2 예에 있어서의 위상시프트마스크의 마스크패턴 평면도, (b)는 웨이퍼전사후의 패턴 평면도, (c)는 검출신호를 도시한 도면,
도 26의 (a)는 제4 실시예의 제3 예에 있어서의 위상시프트마스크의 마스크패턴 평면도, (b)는 웨이퍼전사후의 패턴 평면도, (c)는 검출신호를 도시한 도면,
도 27은 도 26의 (a)중 Z-Z'선에 따른 단면에 대응하는 광강도의 프로파일을 도시한 도면,
도 28 및 도 29는 제4 실시예의 제3 예에 있어서의 위상시프트마스크의 다른 형태를 도시한 제1 및 제2 패턴 평면도,
도 30의 (a)는 제4 실시예의 제4 예에 있어서의 위상시프트마스크의 마스크패턴 평면도, (b)는 웨이퍼전사후의 패턴 평면도, (c)는 검출신호를 도시한 도면,
도 31∼도 34는 제4 실시예의 제4 예에 있어서의 위상시프트마스크의 다른 형태를 도시한 제1∼제4 패턴 평면도,
도 35의 (a)는 제4 실시예의 제5 예에 있어서의 위상시프트마스크의 마스크크패턴 평면도, (b)는 웨이퍼전사후의 패턴 평면도, (c)는 검출신호를 도시한 도면,
제 36∼도 39는 제4 실시예의 제5 예에 있어서의 위상시프트마스크의 다른 형태를 도시한 제1∼제4 패턴 평면도,
도 40의 (a)는 제4 실시예의 제6 예에 있어서의 위상시프트마스크의 마스크패턴 평면도, (b)는 웨이퍼 전사후의 패턴 평면도, (c)는 검출신호를 도시한 도면,
도 41∼도 43은 제4 실시예의 제6 예에 있어서의 위상시프트마스크의 다른 형태를 도시한 제1∼제3 패턴평면도,
도 44의 (a)는 제4 실시예의 제7 예에 있어서의 위상시프트마스크의 마스크 패턴 평면도, (b)는 웨이퍼전사후의 패턴 평면도, (c)는 검출신호를 도시한 도면,
도 45∼도 48은 제4 실시예의 제7 예에 있어서의 위상시프트마스크의 다른 형태를 도시한 제1∼제4 패턴 평면도,
도 49의 (a)는 제4실시예의 제8 예에 있어서의 위상시프트마스크의 마스크패턴 평면도, (b)는 웨이퍼전사후의 패턴 평면도, (c)는 검출신호를 도시한 도면,
도 50∼도 53은 제4 실시예의 제8 예에 있어서의 위상시프트마스크의 다른 형태를 도시한 제1∼제4 패턴 평면도,
도 54는 종래의 MOS트랜지스터구조를 도시한 단면도,
도 55는 종래기술에 있어서의 워드선 및 비트선에 의해 둘러싸인 영역에 콘택트홀을 형성한 경우의 평면도,
도 56은 종래의 중합정밀도 측정마크의 구조를 도시한 단면도,
도 57은 종래의 중합정밀도 측정마크의 원리를 도시한 것으로서, (a)는 중합정밀도 측정마크의 평면도, (b)는 (a)중 A-A' 선에 따른 단면도, (c)는 (a)중 A-A' 선에 따른 단면에 대응하는 검출신호를 도시한 도면,
도 58은 도 57에 대응하는 네가티브패턴에 있어서의 중합정밀도 측정마크의 동작원리를 도시한 것으로서, (a)는 중합정밀도 측정마크의 평면도, (b)는 (a)중 A-A' 선에 따른 단면도, (c)는 (a)증 A-A' 선에 따른 단면에 대응하는 검출신호를 도시한 도면,
도 59∼도 61은 콤마수차의 문제점을 도시한 제1∼제3도,
도 62는 통상의 마스크에 있어서의 콤마수차와 어긋남량의 관계를 도시한 도면,
도 63은 위상시프트마스크에 있어서의 콤마수차와 어긋남량의 관계를 도시한 도면,
도 64는 종래의 포토마스크에서 발생하는 콤마수차의 문제점을 도시한 도면.
본 발명은 노출기술에 관한 것으로서, 특히 수차의 영향을 고려한 노출기술의 개량에 관한 것이다.
최근, 반도체장치는 여러층으로 형성되고, 이 반도체장치를 구성하는 소자는 점점 미세화되고 있다. 그 때문에, 반도체장치의 각 층에 형성되는 소자의 중합정밀도가 더욱 중요하게 되고 있다. 또, 소자가 미세화됨에 따라 광학계의 수차에 의한 노출의 영향도 무시할 수 없게 되었다.
상술한 중합정밀도는 이하의 오차항목으로 세분할 수 있다.
(i) 중합오차 : 종합적 의미에서의 중합오차
(ii) 얼라인먼트오차 : 얼라인먼트를 실행한 칩에 있어서의 X, Y,θ방향의 오차
(iii) 장치 안정성 및 상대오차 : 얼라이너 자체가 갖는 오차
(ⅳ) 마스크오차 : 마스크의 각 좌표점의 이상점으로부터의 패턴위치의 오차
(v) 마스크의 열팽창에 의한 오차 : 마스크의 얼라이너중에 있어서의 열팽창에 기인하는 중합오차
(vi) 그밖의 오차 : 마스크 또는 웨이퍼 고정시의 구부러짐에 의한 오차나 웨이퍼의 고온열처리시의 비선형 왜곡 등.
이상과 같이, 중합정밀도오차에는 많은 요인이 있지만, 여기에서는 (i) 중합오차에 대해 이하 설명한다.
먼저, 도면을 참조해서 이 중합오차를 측정하기 위한 중합오차 측정마크에 대해 MOS트랜지스터를 1예로 하여 설명한다.
도 54는 일반적인 MOS트랜지스터의 종단면도이고, 도 또는 그 MOS트랜지스터가 포함되는 반도체장치의 평면도이다.
이들 양 도면을 참조해서 MOS트랜지스터의 구조에 대해 간단히 설명한다. 먼저, 반도체기판(76)상에 게이트전극(78)을 개재해서 게이트전극을 구성하는 워드선(80A)가 형성되어 있다. 반도체기판(76)에는 소스/드레인영역(77)이 형성되어 있다.
게이트전극(80A)의 위쪽에는 층간산화막(80)을 개재해서 비트선(82A)가 형성되어 있다. 이 비트선(82A)는 소스/드레인영역(77)의 한쪽과 전기적으로 접속되어 있다. 워드선(80A)와 비트선(82A)는 도 55에 도시한 바와 같이 서로 직교하도록 배치되어 있다. 비트선(82A)상에는 층간산화막(83)이 형성되어 있다.
도 55를 참조해서 상술한 구조를 갖는 반도체장치에 있어서 서로 1㎛의 간격으로 배치된 워드선(80A)와 비트선(82A) 사이의 활성영역(85)에는 콘택트홀(접속구멍)(74)를 형성하는 경우에 대해 설명한다. 워드선(80A)의 선폭과 비트선(82A)의 선폭은 모두 0.4㎛이다.
반도체장치에 개구하는 큰택트홀(74)의 크기는 0.5㎛×0.5㎛이다. 따라서, 워드선(80A)와 비트선(82A) 및 콘택트홀(74)가 설계대로 정확하게 중합되어 형성된 경우, 워드선(80A)와 콘택트흘(74)의 X방향에 있어서의 거리X 및 비트선(82A)와 콘택트홀(74)의 Y방향에 있어서의 거리Y는 모두 0. 25㎛로 된다.
그러나, 콘택트흘(74)는 중합오차에 의해 위치가 어긋나서 개구되어 버리는 경우도 있다. 이 경우, 콘택트홀(74)의 일부는 워드선(80A) 또는 비트선(82A)상에 형성될 가능성이 있다.
여기서, 콘택트홀(74)는 이하와 같은 방식으로 형성된다. 먼저, 도 54에 도시한 바와 같이 층간산화막(83)상에 형성된 레지스트막(84A)를 포토리도그래피 기술에 의해 패터닝하고, 이 패터닝된 레지스트막(84A)를 사용해서 콘택트홀의 개구를 실행한다.
따라서, 이 레지스트막(84A)를 패터닝한 후 레지스트막(84A)에 형성된 콘택트홀의 패턴의 위치와 워드선(80A)나 비트선(82A)의 위치 어긋남을 측정한 후, 레지스트막의 콘택트홀패턴이 정밀도 좋게 형성되어 있지 않은 경우에는 레지스트막(84A)만을 다시 성막해 두면 좋다.
그러나, 콘택트홀(74)와 워드선(80A) 사이 또는 콘택트홀(74)와 비트선(82A) 사이의 간격은 0.25㎛로 작기 때문에, 이 영역에서의 중합오차를 측정하는 것은 곤란하다.
그래서, 종래부터 반도체장치가 형성되는 영역의 주변영역에 있어서 중합오차를 측정하기 위한 더미패턴으로서 중합오차 측정마크가 레지스트막, 워드선및 비트선의 성막과 동시에 형성되고, 중합오차 측정마크의 중합오차를 측정하는것에 의해 레지스트막의 콘택트홀 패턴과 워드선 및 비트선과의 중합오차를 측정하는 방법이 제안되고 있었다.
이하, 이 중합오차 측정마크에 대해서 도 56 및 도 57을 참조해서 설명한다. 먼저, 도 56을 참조해서 중합오차 측정마크의 배치에 대해 설명한다. 반도체장치의 주변영역에 있어서 게이트산화막(78)상에는 워드선(80A)와 동시에 제1 측정마크(80B)가 소정의 위치에 형성되어 있다.
이 제1 측정마크(80B)의 평면형상은 도 57의 (a)에 도시한 바와 같이 25㎛×25㎛의 정방형이다. 또, 비트선(82A)와 동시에 층간산화막(80)상의 소정의 위치에는 제2 측정마크(82B)가 형성되어 있다. 이 제2 측정마크(82B)의 평면형상은 도 57의 제1 측정마크(80B)와 마찬가지로 25㎛×25㎛의 정방형이다.
층간절연막(83)상의 제1 측정마크(80B)의 위쪽 및 제2 측정마크(82B)의 위쪽에는 레지스트막의 패터닝과 동시에 제3 측정마크(84B) 및 제4 측정마크(84C)가 형성되어 있다.
이 제3 측정마크(84B)와 제4 측정마크(84C)의 크기는 도 57의 (a)에 도시한 바와 같이 15㎛×15㎛로 되어 있다.
제1∼제4 측정마크(80B), (82B), (84B), (84C)의 평면형상을 정방형으로 하고 있는 것은 측정검사장치(예를 들면 KLA사제 : KLA5011 )측으로부터의 요구를 충족시키기 위한 것으로서, 사각형의 변의 위치를 인식할 수 있도록 구성되어있다. 마크의 한변의 크기는 제1 및 제2 측정마크에 대해서는 15∼30㎛, 제3 및 제4 측정마크에 대해서는 7.5∼15㎛가 요구되고 있다. 현재의 기술에 있어서는 더 작은 치수의 중합검사를 실행하는 것은 불가능하다.
다음에, 도 57을 참조해서 제1 측정마크(80B) 및 제3 측정마크(84B)를 사용한 워드선(80A)와 레지스트막의 콘택트홀패턴과의 중합오차의 측정에 대해서 설명한다.
도 57의 (a)는 제3 측정마크(84B)의 위쪽에서 본 평면도이다. 도 57의 (b)는 도 57의 (a)중 A-A' 선에 따른 단면에 대응하는 검출신호의 명암을 도시한 것이다.
도면에서 알 수 있는 바와 같이, 제1 측정마크(80B) 및 제3 측정마크(84B)의 측벽(10a), (10b), (11a), (11b)의 위치에서 검출신호가 어둡게 되어 있다. 여기서, 이 검출신호를 사용하여 워드선(80A)와 레지스트막의 콘택트홀패턴과의 중합오차를 측정한다.
예를 들면, 측벽(10a)와 (10b)에 대응하는 검출신호의 중심점C1및 측벽(11a)와 (11b)에 대응하는 검출신호의 중심점C2를 구한다. 이 중심점C1, C2의 위치가 서로 일치한 경우는 제1 측정마크(80B)와 제3 측정마크(84B)의 어긋남은 0으로 된다. 또, 중심점C1, C2의 위치가 서로 일치하지 않는 경우, 그들 사이의 차는 제1 측정마크(80B)와 제3 측정마크(84B)의 어긋남량에 해당한다. 따라서, 어긋남량은 레지스트막의 콘택트홀패턴과 워드선(80A)의 어긋남량에 1:1로 대응하여 그대로 중합오차로서 간주할 수 있다.
제2 측정마크(82B)와 제4 측정마크(84C)의 어긋남량도 마찬가지 방법에 의해 구할 수 있다.
도 57의 예에 있어서는 제1 측정마크(80B)와 제3 측정마크(84B)가 모두 포지티브패턴(positive pattern)이다. 그러나, 예를 들면 도 58의 (a)에 도시한 바와 같이 제1 측정마크(180B) 및 제3 측정마크(184B)가 모두 네가티브패턴(negative pattern)인 경우에도 도 57의 예와 마찬가지로 측벽(110a)와 측벽(110b)에 대응하는 검출신호의 중심점 및 측벽(111a)와 측벽(111b)에 대응하는 검출신호의 중심점을 구하는 것에 의해서 제1 측정마크(180B)와 제3 측정마크(184B)의 어긋남량을 측정할 수 있다. 이 경우에 있어서 이 어긋남량을 그대로 중합오차로서 간주할 수 있다.
그러나, 상술한 중합오차의 측정에 있어서는 수차에 의한 영향을 받아 콘택트홀패턴과 워드선 또는 비트선의 어긋남량이 측정마크의 어긋남량에 대해 정확히 1:1로 대응하지 않는다는 문제가 발생하고 있다.
이하, 수차에 대해서 간단히 설명한다. 광학계는 이하의 결상조건을 만족하는 것이 바람직하다.
즉,
(i) 물점에서 점대칭으로 방사되는 광선 다발(bundle)이 상점(像点)에서 점대칭의 화상을 형성해야 한다.
(ii) 평면(2차원) 물체의 화상은 평면이어야 한다.
(iii) 상면내의 어디서나 횡배율은 일정해야 한다.
이들 요구는 단색광에 대한 것이지만, 다색광(백색광)을 사용한 경우에도 만족되는 것이 바람직하다. 이 이상적인 결상조건으로부터의 어긋남을 수차라고 한다.
조건(i)이 만족되지 않을 때 발생하는 수차는 구면수차, 비점수차 또는 콤마수차라 한다.
조건(ii)를 만족하지 않을 때 발생하는 수차는 상면(像面)의 곡면에 의한 수차라고 한다.
조건(ⅲ)이 만족되지 않을 때 발생하는 수차는 만곡수차라고 한다.
여기서, 이번의 중합오차의 측정에 있어서 가장 중요한 영향을 미치는 콤마수차에 대해 도 59∼도 64를 참조해서 설명한다.
먼저, 도 59를 참조해서 포토마스크내의 개구부에서 발생하는 콤마수차에 대해 설명한다. 포토마스크에는 통상의 포토마스크 뿐만 아니라 위상시프트마스크 및 감쇠형 위상시프트마스크도 포함되는 것으로 한다.
도 59의 (a)는 포토마스크(210)의 단면구조를 도시한 것이다. 투명기판(211)상에는 광투과부(212B) 및 광차단부(212A)(홀직경이 0.4㎛)가 형성되어 있다. 광투과부(212B)를 투과한 광(220)의 레지스트막(4)상에서의 광강도는 도 59의 (b)에 있어서 실선(221)로 나타낸 바와 같이 된다. 그러나, 콤마수차의 영향에 의해 광강도는 1방향으로만 이상적인 곡선으로부터 크게 어긋나 버린다. 따라서, 그의 우측부분만이 점선(222)로 나타낸 바와 같은 광강도를 나타낸다.
그 결과, 도 59의 (c)에 도시한 바와 같이 레지스트막(4)에는 본래 치수Ll의 홀(구멍)이 개구되어야 하지만, 치수 L2(L2Ll)의 홀이 형성되어 버린다.
도 60을 참조해서 포토마스크(230)에 형성되는 광투과부(232B)가 도 59의 포토마스크(210)보다 큰 경우에 대해서 설명한다. 도 60의 (a)에는 포토마스크(230)의 단면구조가 도시되어 있다. 투명기판(231)상에는 광투과부(232B) 및 광차단부(232A)(흘직경 3.0㎛)가 형성된다. 광투과부(232B)를 투과한 광(220)의 레지스트막(4)상에서의 광강도는 도 60의 (b)에 있어서 실선(221)로 나타낸 바와 같이 된다.
그러나, 도 59를 참조해서 이미 설명한 바와 같이 광강도는 콤마수차의 영향에 의해 1방향으로만 이상적인 곡선으로부터 크게 어긋나 버린다. 따라서, 그의 우측부분상의 광강도만이 점선(222)로 도시한 바와 같이 된다.
그 결과, 도 60의 (c)에 도시한 바와 같이 레지스트막(4)에는 본래치수L3의 홀이 개구되어야 하지만, 치수L4의 홀이 형성되어 버린다. 포토마스크에 형성되는 광투과부의 개구면적이 클수록 콤마수차의 영향이 크다는 것도 알려져 있다.
도 59 및 도 60에 있어서는 네가티브패턴에 있어서의 콤마수차의 영향에 대해서 설명하였다. 그러나, 도 61에 있어서는 포지티브패턴에 있어서의 콤마수차의 영향에 대해서 설명한다.
도 61의 (a)는 포토마스크(240)의 단면구조를 도시한 것이다. 포토마스크(240)의 투명기판(241)상에는 소정의 포지티브패턴(242A)가 형성되어 있다.
포토마스크(240)을 투과한 광(220)의 레지스트막(4)상에서의 광강도는 도 61의 (b)에 있어서 실선(221)로 도시한 바와 같이 된다. 그러나, 콤마수차의 영향에 의해 광강도는 1방향으로만 어긋나므로, 그의 좌측 광강도만이 점선(222)로 도시한 바와 같이 된다.
그 결과, 도 61의 (c)에 도시한 바와 같이 레지스트막(4)는 본래치수L5의 패턴이 남아야 하지만, 치수L6의 패턴만이 남게 되는 결과로 된다. 따라서, 도59∼도 61에 도시한 바와 같이 포토마스크에 있어서 포지티브패턴과 네가티브패턴의 두 경우에 콤마수차의 영향이 발생하게 된다.
도 62 및 도 63에는 콤마수차에 의한 포토마스크의 패턴의 크기와 광강도의 어긋남량의 관계를 통상의 포토마스크인 경우와 위상시프트마스크인 경우에 대해서 도시한다.
이들 도면에서 알 수 있는 바와 같이, 통상의 포토마스크인 경우 또는 위상시프트마스크인 경우에 관계없이, 패턴의 개구면적이 클수록 콤마수차의 영향을 받기쉬워 어긋남량이 커지게 된다는 것을 알 수 있다.
따라서, 마스크를 사용하여 중합오차를 측정하는 경우에도 마스크상의 콤마수차의 영향이 반도체장치를 구성하는 패턴에 대한 영향과 다르므로, 측정된 중합오차는 반도체장치를 구성하는 패턴의 오차와 1:1로 대응하지 않게 되어 버린다.
콤마수차는 중합오차측정의 경우 뿐만 아니라 반도체장치를 형성하는 경우의 패턴노출에 있어서도 영향을 미친다. 예를 들면, 도 64의 (a)에 도시한 바와 같이 동일한 포토마스크(250)내에 있어서 개구면직이 다른 광투과부(252A) 및 (252B)가 투명기판(251)상에 형성되어 있는 경우에 대해서 고찰한다.
레지스트막(4)상에 있어서의 광강도는 도 64의 (b)에 도시한 바와 같이 본래 광투과부(252A)를 투과한 광의 광강도는 실선(221A)로 나타낸 바와 같이 되고, 광투과부(252B)를 투과한 광의 광강도는 실선(221B)로 나타낸 바와 같이 된다. 그러나, 콤마수차의 영향에 의해 광투과부(252A)를 투과한 광의 광강도의우측에 있어서는 점선(222A)로 나타낸 바와 같이 어긋나고, 광투과부(252B)를 투과한 광의 광강도도 실선(221B)의 우측에 있어서 점선(222B)로 나타낸 바와 같이 어긋나 버린다.
점선(222A)의 어긋남량L9및 점선(222B)의 어긋남량L12는 서로 동일하지 않고, 이들 양은 광투과부의 개구면적의 크기에 의존한다. 그 때문에, 패턴의 크기에 따라서 그의 어긋남량은 여러개 존재하게 된다. 그 결과, 레지스트막(4)에 개구되는 홀은 도 64의 (c)에 도시한 바와 같이 각각 본래치수를 갖지 않고 어긋남량에 따른 개구부를 형성하게 되어 버린다.
본 발명의 목적은 수차의 영향을 고려한 중합정밀도 측정마크를 제공하는 것이다.
본 발명의 다른 목적은 수차의 영향을 고려한 중합정밀도 측정마크의 결함수정방법을 제공하는 것이다.
상기 목적을 달성하는 본 발명의 중합정밀도 측정마크는 반도체기판상에 소정 형상의 반도체소자를 구성하는 패턴이 여러층 형성되는 반도체장치 형성영역, 상기 반도체소자를 구성하는 상기 각 층의 중합정밀도를 측정하기 위한 중합정밀도 측정마크 형성영역, 상기 반도체장치 형성영역에 있어서 제1층에 형성된 제1 반도체소자 구성부재, 상기 중합정밀도 측정마크 형성영역에 있어서 상기 제1반도체소자 구성부재와 동일한 공정에서 형성된 제1 측정마크, 상기 반도체장치 형성영역에 있어서 상기 제1층상의 제2층에 형성된 제2 반도체소자 구성부재 및 상기 중합정밀도 측정마크 형성영역에 있어서 상기 제1 반도체소자 구성부재와 제2 반도체소자 구성부재와의 중합정밀도를 측정하기 위해 상기 제2 반도체소자 구성부재와 동일한 공정에서 형성된 제2 측정마크를 포함하고 있다. 상기 제1측정마크는 상기 제1 반도체소자 구성부재에 광을 조사했을 때와 동일한 수차의 영향을 받는 패턴을 갖고, 상기 제2 측정마크는 상기 제2 반도체소자 구성부재에 광을 조사했을 때와 동일한 수차의 영향을 받는 패턴을 갖고 있다.
이것에 의해, 제1 측정마크 및 제2 측정마크에 의해 얻어지는 검출신호의 수차에 의한 영향은 제1 반도체소자 구성부재 및 제2 반도체소자 구성부재에 의해 얻어지는 검출신호의 수차에 의한 영향과 동일하게 된다.
따라서, 제1 및 제2 측정마크에 의해 얻어지는 검출신호에 따른 데이타는 제1 반도체소자 구성부재 및 제2 반도체소자 구성부재 사이의 관계를 1:1 대응으로 반영하고 있다.
그 결과, 중합정밀도 측정에 있어서 그 측정결과는 신뢰성이 높으므로, 고성능의 반도체장치를 얻을 수 있게 된다.
또, 상기 목적을 달성하는 본 발명의 중합정밀도 측정마크의 결함수정방법은 반도체기판상에 소정 형상의 반도체소자를 구성하는 패턴이 여러층 형성되는 반도체장치 형성영역, 반도체장치를 구성하는 각 층의 중합정밀도를 측정하기 위한 중합정밀도 측정마크 형성영역, 상기 반도체장치 형성영역에 있어서 제1층에 형성된 제1 반도체소자 구성부재, 상기 중합정밀도 측정마크 형성영역에 있어서 상기 제1 반도체소자 구성부재와 동일한 공정에서 형성되고 또한 상기 제1 반도체소자 구성부재에 광을 조사했을 때와 동일한 수차의 영향을 받는 패턴을 갖는 제1 측정마크, 상기 제1 반도체장치 형성영역에 있어서 상기 제1층상의 제2층에 형성된 제2 반도체소자 구성부재 및 상기 중합정밀도 측정마크 형성영역에 있어서 상기 제1 반도체소자 구성부재와 상기 제2 반도체소자 구성부재와의 중합정밀도를 측정하기 위해 상기 제2 반도체소자 구성부재와 동일한 공정에서 형성되고 또한 상기 제2 반도체소자 구성부재에 광을 조사했을 때와 동일한 수차의 영향을 받는 패턴을 갖는 제2 측정마크를 포함하고, 상기 제1 측정마크는 상기 제1 반도체소자 구성부재의 패턴크기와 대략 동일정도의 크기를 갖는 제1 보조측정마크를 가상사각형의 적어도 4변을 따라 여러개 조합한 패턴을 갖고, 상기 제2 측정마크 상기 제2 반도체소자 구성부재의 패턴크기와 대략 동일정도의 크기를 갖는 제2 보조측정마크를 가상사각형의 적어도 4변을 따라 여러개 조합한 패턴을 갖고, 제1 측정마크의 상기 제1 보조측정마크의 일부 및 제2 측정마크의 제2 보조측정 마크의 일부에 결함을 갖는 경우의 중합정밀도 측정마크의 결함수정방법으로서, 상기 결함을 갖는 제1 보조측정마크 및 상기 결함을 갖는 제2 보조측정마크를 수정함과 동시에, 상기 가상사각형의 대각선의 교점에 대해 점대칭으로 되는 위치에 있는 제1 보조측정마크 및 제2 보조측정마크에 대해서도 수정을 실행하는 공정을 포함하고 있다.
이것에 의해, 제1 측정마크 및 제2 측정마크의 대칭성이 유지되므로, 중합검사장치에 의해 제1 및 제2 측정마크가 확실하게 인식되게 된다.
그 결과, 제1 및 제2 측정마크의 오인(誤認)에 의한 중합정밀도의 측정불량을 회피할 수 있다.
본 발명의 상기 및 그밖의 목적과 새로운 특징 및 효과 등은 첨부 도면을 이용한 설명에서 더욱 명확하게 될 것이다.
실시예1
이하, 본 발명의 제1 실시예에 대해서 도 1을 참조해서 설명한다. 본 실시예에 있어서는 중합오차 측정마크에 대해서 설명한다.
이 중합오차 측정마크는 도 55를 참조해서 설명한 반도체장치에 있어서의 워드선과 콘택트홀 사이 및 비트선과 콘택트홀 사이의 중합오차를 측정하기 위한 것이라고 가정한다.
먼저, 도 1의 (a) 및 (b)를 참조해서 중합오차 측정마크의 구조에 대해서 설명한다. 제1 측정마크(100)은 반도체기판(1)의 위쪽에 게이트산화막(2)를 개재해서 형성되어 있다. 이 제1 측정마크(100)은 25㎛×25㎛의 정방형의 변을 따라 폭이 0.4㎛인 보조측정패턴(100A)를 포함한다. 이 제1 측정마크는 포지티브패턴으로 되어 있다.
제2 측정마크(200)은 제1 측정마크(100)의 위쪽에 층간산화막(3)을 개재해서 형성되어 있다. 이 제2 측정마크(200)은 15㎛×15㎛의 정방형의 변을 따라 각각이 0.5㎛×0.5㎛의 크기를 갖는 네가티브패턴(200a)를 여러개 배치한 것에 의해서 마련된다.
제1 측정마크(100)의 보조측정패턴(100A)의 폭을 0.4㎛로 설정한 것은 워드선 또는 비트선의 선폭에 대응시킨 것이다. 이것에 의해, 워드선 및 비트선에 있어서의 콤마수차에 의한 영향과 이 제1 측정마크(100)에 있어서의 콤마수차의 영향은 동일하게 된다. 패턴을 25㎛×25㎛의 정방형 형상으로 한 것은 종래기술에서 설명한 바와 같이 중합검사장치측의 요구에 의한 것이다.
보조측정패턴(100A)를 라인패턴의 포지티브패턴으로 한 것은 반도체장치에 형성되는 워드선과 비트선이 라인형상이고 또한 포지티브패턴을 구성하고 있기 때문이다.
제2 측정마크(200)을 구성하는 보조측정패턴(200A)를 0.5㎛×0.5㎛의 홀패턴으로 한 것은 반도체장치에 형성되는 콘택트홀의 크기가 0.5㎛×0.5㎛이고 또한 홀패턴형상을 갖기 때문이다. 보조측정패턴(200A)를 15㎛×15㎛의 사각형상으로 배치한 것은 중합검사장치측의 요구에 의한 것이다.
상술한 바와 같이 구성된 제1 측정마크(100) 및 제2 측정마크(200)을 사용하는 것에 의해서, 관측되는 검출신호는 도 1의 (c)에 도시한 바와 같이 되고, 이 검출신호에는 반도체장치내에 형성되는 워드선, 비트선 및 콘택트홀과 동일한 콤마수차를 갖게 된다.
따라서, 검출신호(100a)와 (100a' )의 중심점A1과 검출신호(200a)와 (200a')의 중심점A2의 어긋남량은 워드선과 콘택트흘 사이 및 비트선과 콘택트흘 사이의 어긋남량에 1:1로 대응하게 된다.
이상, 본 실시예에 따르면 제1 측정마크(100) 및 제2 측정마크(200)에 의해 얻어지는 검출신호에 따른 데이타는 반도체장치를 구성하는 비트선과 콘택트홀 사이 및 워드선과 콘택트홀 사이의 위치어긋남의 관계를 정확히 반영한다.
그 결과, 중합오차의 측정에 있어서 신뢰성이 높은 측정결과를 얻을 수 있으므로, 고성능의 반도체장치를 제공할 수 있게 된다.
본 실시예에 있어서는 중합오차의 측정에 대해서 설명했지만, 그 마크를 얼라인먼트마크로서 사용할 수 있는 것에 의해서도 동일한 작용효과를 얻을 수 있다.
또, 보조측정패턴(100A) 및 (200A)의 크기를 워드선, 비트선 및 콘택트홀의 치수(사이즈)와 동일하게 했지만, 중합오차를 측정할 대상의 치수의 1/2∼2배의 범위이면 거의 동일한 콤마수차의 영향으로 되므로 그 범위내에 있어서 보조측정마크의 크기(사이즈)를 설정할 수 있다.
실시예2
이하, 본 발명의 제2 실시예에 대해서 도 2∼도 8을 참조해서 설명한다.
이 제2 실시예에 있어서는 제1 실시예에 있어서의 제1 및 제2 측정마크의 패턴형상을 나열한다. 도 2∼도 5는 라인패턴으로 구성되는 제1 또는 제2 측정마크의 형상을 도시한 것이고, 도 6∼도 8은 홀패턴으로 구성되는 제1 및 제2 측정마크의 형상을 도시한 것이다.
도 2∼도 8에 도시한 측정마크의 형상은 포지티브패턴 또는 네가티브패턴이어도 상관없다.
먼저, 도 2에 있어서 측정마크(300)을 도시한다. 이 측정마크(300)은 가상사각형의 4변에 배치된 보조측정패턴(300A)를 포함하고, 가상사각형의 코너부에는 이 보조측정패턴은 마련되어 있지 않다.
도 3은 측정마크(400)을 도시한 것이다. 이 측정마크(400)은 가상사각형의 4변에 배치된 보조측정패턴(400A)를 포함하고, 이 가상사각형의 코너부에 있어서도 보조측정패턴(400A)가 존재한다.
도 4는 측정마크(500)을 도시한 것이다. 이 측정마크(500)은 가상사각형의 대향하는 1쌍의 변을 따라 배치된 보조측정마크(500A)를 포함하고, 가상사각형의 내부를 매립하도록 상기한 대향하는 1쌍의 변에 대해서 직교하는 변과 평행하게 보조측정마크(500A)를 배치하고 있다.
도 5는 측정마크(600)을 도시한 것이다. 이 측정마크(600)은 가상사각형의 내부를 매립하도록 상기 대향하는 1쌍의 변에 대해 직교하는 변과 평행하게 배치된 여러개의 보조측정마크(600A)를 포함한다.
측정마크(500) 및 (600)은 도 4 및 도 5에 도시한 상태에서 90˚로 회전시킨 상태로 사용할 수도 있고, 동일한 작용효과를 얻을 수 있다.
측정마크(300)∼(600)에 있어서의 라인패턴의 선폭W는 중합오차를 측정하고자 하는 반도체소자 구성부재의 선폭에 대해 1/2∼2배의 범위내로 하는 것이 바람직하다.
도 6은 측정마크(700)을 도시한 것이다. 측정마크(700)은 가상사각형의 4변을 따라 홀패턴으로 이루어지는 보조측정패턴(700A)를 여러개 포함한다.
도 7은 측정마크(800)을 도시한 것이다. 이 측정마크(800)은 가상사각형의 4변 및 대각선을 따라 홀패턴으로 이루어지는 보조측정패턴(800A)를 여러개 포함한다.
도 8은 측정마크(900)을 도시한 것이다. 측정마크(900)은 측정마크(700)의 변형예이다. 보조측정마크(900A)는 가상사각형의 4변을 따라 배치된다.
그러나, 가상사각형의 코너부분에 있어서는 대향하는 1쌍의 코너부분에만 보조측정패턴(900A)가 배치된다.
도 2∼도 8에 도시한 각종 패턴의 측정마크를 사용하는 것에 의해서도 중합오차 측정에 있어서 제1 실시예와 동일한 작용효과를 얻을 수 있다.
실시예3
다음에, 본 발명의 제3 실시예에 대해서 도 9∼도 16을 참조해서 설명한다. 이 제3 실시예에 있어서는 중합오차 측정마크의 결함수정방법에 대해서 설명한다.
먼저, 도 9 및 도 10을 참조해서 라인패턴이고 또한 네가티브패턴으로 이루어지는 중합오차 측정마크(301)에 있어서의 결함수정방법에 대해서 설명한다.
도 9에 도시한 바와 같이 측정마크(301)의 보조측정마크(301A)의 일부에 결함(301F)가 발생하고 있다. 네가티브패턴의 결함은 도 10에 도시한 바와 같이, FIB(Focused Ion Beam) 등으로 카본(301R)을 층전하는 것에 의해서 결함(301F)의 수정을 실행한다. 이것과 동시에, 가상사각형의 대각선의 교점을 점대칭으로 하여 반대측의 보조측정패턴(301A)에 대해서도 수정을 실행한다.
이와 같이 수정하는 것에 의해서, 측정마크의 대칭성이 유지되므로, 측정마크가 중합검사장치에 의해 확실히 인식되게 된다. 그 결과, 측정마크의 오인에 의한 중합오차의 측정불량을 회피할 수 있다.
다음에, 도 11 및 도 12를 참조해서 라인패턴이고 또한 포지티브패턴으로 이루어지는 중합오차 측정마크(302)의 결함수정방법에 대해서 설명한다.
도 11에 도시한 바와 같이 측정마크(302)의 보조측정마크(302A)의 일부에 결함(302F)가 발생하고 있다. 포지티브패턴에 있어서의 결함은 도 12에 도시한 바와 같이 결함(302F)를 레이저 등에 의해 제거하여 (302R)로 되도록 함과 동시에, 가상사각형의 대각선의 교점을 점대칭으로 하여 반대측의 보조측정마크(302A)에 대해서도 마찬가지로 수정을 실행한다. 이것에 의해서, 상술한 바와 같이 측정마크의 대칭성을 유지할 수 있게 된다.
다음에, 도 13 및 도 14를 참조해서 홀패턴이고 또한 네가티브패턴으로 이루어지는 중합오차 측정마크(801)의 결함수정방법에 대해서 설명한다.
도 13에 도시한 바와 같이 측정마크(801)의 보조측정마크(801A)의 일부에 결함(801F)가 발생하고 있다. 네가티브패턴에 있어서의 결함은 도 14에 도시한 바와 같이 FIB에 의해 카본(801R)을 매립함과 동시에, 가상사각형의 대각선의 교점을 점대칭으로 하여 반대측의 보조측정마크(801A)에 대해서도 마찬가지로 수정을 실행한다. 이것에 의해, 상술한 바와 같이 측정마크의 대칭성이 유지된다.
도 15 및 도 16을 참조해서 홀패턴이고 또한 네가티브패턴으로 이루어지는 중합오차 측정마크(802)의 결함수정방법에 대해서 설명한다.
도 15에 도시한 바와 같이 측정마크(802)의 보조측정마크(802A)의 일부에 결함(802F)가 발생하고 있다. 포지티브패턴에 있어서의 결함은 도 16의 (802R)로 나타낸 바와 같이 결함(802F)를 레이저에 의해 제거하여 수정을 실행한다.
이것과 동시에, 가상사각형의 대각선의 교점을 점대칭으로 하여 반대측의 보조측정마크(802A)에 대해서도 마찬가지로 수정을 실행한다. 이것에 의해, 상술한 바와 같이 측정마크의 대칭성이 유지된다.
상술한 제1∼제3 실시예에 있어서는 중합오차 측정마크에 관해 설명했지만, 본 발명은 얼라인먼트 마크에 적용할 수도 있으며 동일한 작용효과를 얻을 수가 있다.
실시예4
다음에, 본 발명의 제4 실시예에 대해서 도 17∼도 19를 참조해서 설명한다. 이 제4 실시예에 있어서는 예를 들면 제1 실시예에서 설명한 제2 중합오차측정마크(200)을 형성하기 위한 포토마스크의 제조방법에 대해 설명한다.
이 포토마스크는 통상의 포토마스크에 한정되는 것은 아니고, 위상시프트마스크 및 감쇠형 위상시프트마스크도 포함하는 것으로 한다.
또, 본 실시예에 있어서는 그의 1예로서 감쇠형 위상시프트마스크인 경우의 제조방법에 대해 설명한다.
먼저, 도 17을 참조해서 예를 들면 석영으로 이루어지는 투명기판(51)상에는 노출광의 투과율과 위상각을 제어하기 위한 시프터막을 형성한다. 이 시프터막은 MoSiO, CrO 또는 CrON으로 형성된다. 이 시프터막(52)상에는 전자선레지스트막(53)을 형성한다.
다음에, 도 18을 참조해서 전자선 레지스트막(53)에 전자선을 조사하고, 제2 중합오차 측정마크에 대응하는 패턴을 노출시켜 현상을 실행한다.
다음에, 도 19를 참조해서 레지스트막(53)을 마스크로서 사용하여 CF4+O2가스를 사용한 반응성 이온에칭에 의해 시프터막(52)의 에칭을 실행하고, 보조측정패턴에 대응하는 광투과부(852)를 형성한다. 그 후, 레지스트막(53)을 제거하는 것에 의해서 포토마스크(50)이 완성된다.
도 17∼도 19에 도시한 제조프로세스에 있어서는 시프터막(52)를 레지스트막(53)을 이용하여 가공한 경우에 대해서 설명하였다. 그러나, 예를 들면 도 20에 도시한 바와 같이 시프터막(52)와 레지스트막(53) 사이에 도전막으로서의 Mo나 Cr막, 시프터막(52)상에 형성되는 광차단막으로서 사용하는 Cr막 등의 박막(54)를 마련하도록 해서 형성해도 좋다.
이상, 중합정밀도 측정마크를 형성하기 위한 포토마스크 제조방법에 대해서 설명했지만, 본 발명은 이것에 한정되는 것은 아니고 도 21에 도시한 바와 같이 통상의 반도체장치내에 있어서도 콤마수차를 고려한 포토마스크를 제조할 수 가 있다.
예를 들면, 도 21에 도시한 포토마스크의 평면도에 있어서 포토마스크는 제1 패턴(60A)를 갖는 제1 영역(60) 및 제1 패턴(60A)가 여러개 조합된 제2 패턴을 갖는 제2 영역(61)을 포함한다.
이 포토마스크에 의하면, 제2 영역(61)에 있어서의 제2 패턴은 제1 패턴(60A)의 네가티브패턴에 의해 구성되어 있으므로, 콤마수차에 의한 영향은 제1영역(60)과 제2 영역(61)에 있어서 동일하다.
그 결과, 수차를 고려한 패턴형상을 갖는 포토마스크인 경우에 있어서도 제1 및 제2 영역에 있어서 마찬가지로 수정을 가할 수 있게 되므로, 고성능의 포토마스크를 제공할 수 있게 된다.
본 발명에 따른 위상시프트마스크에는 이하와 같은 문제점이 발생하는 경우가 있다.
도 22를 참조해서 예를 들면 도 1에 도시한 제2 측정마크(200)을 갖는 본 실시예에 따른 감쇠형 위상시프트마스크를 사용해서 레지스트막(4)의 노출을 실행하는 경우를 고려하면, 위상시프트막(501)에 마련되는 마스크패턴은 도 22의 (a)에 도시한 바와 같이 된다.
따라서, 웨이퍼전사후의 패턴 단면도는 도 22의 (b)에 도시한 바와 같이 된다.
여기서, 레지스트막(4)의 보조패턴(200A) 근방에는 레지스트막(4)의 막두께 감소부분(506)이 형성되고, 웨이퍼전사후의 패턴평면도는 도 22의 (c)에 도시한 바와 같이 되며, 막두께감소부분(506)이 여러개 레지스트막(4)에 형성된다.
그 결과, 레지스트막(4)에서 얻어지는 검출신호는 도 22의 (d)에 도시한 바와 같이 막두께감소부분(506)에 의해서 관측되는 검출신호(506a' ) 때문에 제2 측정마크에 의해 얻어지는 검출신호의 중심위치가 어긋나 버려 정확한 관측을 할수 없다는 문제가 발생한다.
도 22의 (c)중 Y-Y' 선을 따른 노출광의 광프로파일을 관측한 경우, 도 23에 도시한 바와 같이 위상시프트마스크(501)의 광투과부(501a)를 투과한 광은 큰 광강도(505A)를 나타내지만, 그 주위에 패턴피치, 패턴단차, 노출장치의 렌즈수차 및 노출에너지의 변동(fluctuation)에 의존하고 위상시프트마스크 특유의 광의 회절효과에 의한 광강도의 피크(정점)로 이루어지는 사이드로브(505B)가 형성되어 있다.
또, 광투과부(501a)의 패턴피치에 의하면, 이 사이드로브(505B)가 중첩(오버랩)되어 훨씬 높은 광강도를 갖는 사이드로브(505C)가 형성되는 경우가 있다.
이들 사이드로브(505B)와 (505C)의 광강도에 따라서 레지스트막의 막두께감소가 발생하게 된다.
도 24∼도 53에 도시한 바와 같은 대책을 실시하는 것에 의해서, 이와 같은 레지스트막의 막두께감소부분의 발생을 미연에 방지할 수 있게 된다.
제1 예에 대해서 도 24를 참조하여 설명한다.
이 제1 예에 있어서의 위상시프트마스크(501)의 마스크패턴의 평면도는 도 24의 (a)에 도시한 바와 같이, 광투과부(501a)의 간격(D)를 광투과부(501a)에서 발생하는 사이드로부가 서로 간섭하지 않도록 제어(조정)한 것이다.
예를 들면, 광투과부(501a)의 크기가 0.5㎛이고 노출광원의 파장이 i선(365nm)인 경우, 광투과밖 (501a)의 간격(D)는 0.8㎛이상 정도 필요하다.
따라서, 도 24의 (a)에 도시한 바와 같은 위상시프트마스크(501)을 사용한 경우, 레지스트막(4)상에 형성되는 패턴의 평면도는 도 24의 (b)에 도시한 바와 같이 위상시프트마스크(501)의 패턴에 따른 것으로 되고, 그 결과 도 24의 (c)에 도시한 바와 같이 정확한 검출신호를 얻을 수 있게 된다.
다음에, 제2 예에 대해서 도 25를 참조하여 설명한다.
이 제2 예에 있어서의 위상시프트마스크(501)은 도 25의 (a)를 참조해서 광투과부(501a)에 의해 형성되는 사이드로브가 서로 간섭하는 위치가 광투과부(501a)에 의해 규정되는 동일 직선상에서 발생하도록 광투과부(501a)의 간격(D)를 제어하도록 한 것이다.
이 경우, 도 25의 (b)에 도시한 바와 같이, 웨이퍼전사후의 패턴의 평면도에는 레지스트막(4)의 막두께감소부분(506)이 존재하지만, 패턴(200A)와 동일 직선상에 있으므로 도 25의 (c)에 도시한 바와 같이 검출신호(200a)와 (200a' )에는 아무런 영향도 미치지 않는다. 그 결과, 정확한 검출신호를 얻을 수 있게 된다.
다음에, 제3 예에 대해서 도 26을 참조하여 설명한다.
이 제3 실시예에 있어서의 위상시프트마스크(501)에 있어서는 도 26의 (a)의 위상시프트마스크(501)의 마스크패턴 평면도에 도시한 바와 같이 광투과부(501a)에 의해 생기는 사이드로브의 발생을 억제하기 위해서, 사이드로브가 발생할 위치에 노출광원의 해상한게 이하의 크기의 보조패턴(501b)를 마련하도록 한 것이다.
또한, 이 제3 예에 있어서의 위상시프트마스크(501)에 있어서 광투과부(501a)의 간격(D)는 예를 들면 광투과부(501a)의 크기가 0.5㎛정도인 경우에는 노출장치의 광원의 파장과 광학계의 파라미터에 의존하지만, 노출장치의 광원의 파장이 i선(365nm)인 경우이면 0.6∼0.8㎛정도의 범위가 바람직하다. 보조패턴(501b)의 크기(S)는 광학계의 파라미터 및 위상시프트마스크의 투과율에 의존하지만, 0.25㎛이하 정도가 바람직하다.
이와 같이, 보조패턴(501b)를 마련한 경우, 도 26의 (a)중 Z-Z' 선에 따른 광의 프로파일에는 도 27의 (a) 및 (b)에 도시한 바와 같이 광투과부(501a)를 투과한 노출광에 의해서 사이드로브(505B)가 발생하지만, 보조패턴(501b)를 투과한 노출광에 의해 사이드로브(505A)와는 위상이 반전된 광강도(505D)를 얻을 수 있다.
그 결과, 최종적으로 얻어지는 광강도는 도 27의 (c)에 도시한 바와 같이 보조패턴(501b)를 마련한 영역에 있어서는 사이드로브의 발생을 억제할 수 있게 된다.
따라서, 도 26의 (a)에 도시한 바와 같은 위상시프트마스크(501)을 사용한 경우, 웨이퍼전사후의 패턴 평면도는 도 26의 (b)에 도시한 바와 같이 레지스트막(4)에는 막두께감소부분이 발생하지 않고, 도 26의 (c)에 도시한 바와 같이 정확한 검출신호를 얻을 수 있게 된다.
상술한 제3 예에서 설명한 사고(idea)에 따라서, 보조패턴(501b)의 형상은 도 28 또는 도 29에 도시한 바와 같은 형상이더라도 동일한 작용효과를 얻을 수 있다.
다음에, 제4 예에 대해서 도 30을 참조해서 설명한다. 제4 예에 있어서의 위상시프트마스크(501)에 있어서는 도 30의 (a)의 마스크패턴의 평면도에 도시한 바와 같이 광투과부(501a)의 외측에만 사이드로브의 발생을 억제하기 위해 노출광원의 해상한계 이하의 크기의 보조패턴(502b)가 여러개 마련되어 있다.
이러한 패턴구조를 갖는 위상시프트마스크(501)을 사용한 경우, 웨이퍼전사후의 패턴 평면도는 도 30의 (b)에 도시한 바와 같이 된다. 패턴(200A)의 내측에는 레지스트막(4)의 막두께감소부분(506)이 발생하지만, 패턴(200A)의 외측에는 막두께감소부분(506)은 발생하지 않는다. 이것에 의해, 도 30의 (c)에 도시한 바와 같이 정확한 검출신호를 얻을 수 있다.
본 예에 의한 위상시프트마스크(501)에 있어서 광투과부(501a)의 크기가 0.5㎛정도인 경우, 광투과부(501a)와 보조패턴(502b) 사이의 거리(X)는 0.2∼0.5㎛이하 정도의 범위인 것이 바람직하고, 보조패턴(502b)의 크기(S)는 위상시프트마스크의 투과율에 의존하지만 0.25㎛이하 정도인 것이 바람직하다.
상술한 제4 예에서 설명한 사고에 따라서, 보조패턴(502b)의 형상은 도 31∼도 34에 도시한 바와 같은 형상이더라도 동일한 작용효과를 얻을 수 있다.
다음에, 제5 예에 대해서 도 35를 참조하여 설명한다. 제5 예에 있어서의 위상시프트마스크(501)에 있어서는 도 35의 (a)의 마스크패턴의 평면도에 도시한 바와 같이 광투과부(501a)의 외측과 내측의 양측에 사이드로브의 발생을 억제하기 위해 노출광원의 해상한계 이하의 크기의 보조패턴(502b) 및 (503b)가 여러개 마련되어 있다.
이러한 패턴구조를 갖는 위상시프트마스크(501)을 사용한 경우, 도 35의 (b)에 도시한 바와 같이 패턴(200A)와 동일 변상에는 레지스트막(4)의 막두께감소부분(506)이 발생하지만, 패턴(200A)의 의측에는 막두께감소부분은 발생하지 않는다.
따라서, 도 35의 (c)에 도시한 바와 같이 정확한 검출신호를 얻을 수 있다.
본 예에 있어서의 의상시프트마스크(501)에 있어서 광투과부(501a)의 크기가 0.5㎛정도이고 노출광원의 파장이 i선(365nm)인 경우, 광투과부(501a)와 보조패턴(502b) 사이의 거리(X) 및 광투과부(501a)와 보조패턴(503b) 사이의 거리(X)는 0.2∼0.5㎛정도인 것이 바람직하고, 보조패턴(502b)와 (503b)의 크기(S)는 0.25㎛이하 정도인 것이 바람직하다.
상술한 제5 예에서 설명한 사고에 따라서, 보조패턴(502b) 및 (503b)의 형상은 도 36∼도 39에 도시한 바와 같은 형상이더라도 동일한 작용효과를 얻을 수 있다.
다음에, 제6 예에 대해서 도 40을 참조하여 설명한다. 제6 예에 있어서의 위상시프트마스크(501)에 있어서는 도 40의 (a)의 마스크패턴의 평면도에 도시한 바와 같이 광투과부(501a)의 외측, 내측 및 광투과부(501a)의 사이에 사이드로브의 발생을 억제하기 위해서 노출광원의 해상한계 이하의 크기의 보조패턴(501b), (502b), (503b)가 여러개 마련되어 있다.
이러한 패턴구조를 갖는 위상시프트마스크(501)을 사용한 경우의 웨이퍼전사후의 패턴 평면도는 도 40의 (b)에 도시한 바와 같이 레지스트막(4)에는 막두께감소부분이 발생하지 않는다. 따라서, 도 40의 (c)에 도시한 바와 같이 정확한 검출신호를 얻을 수 있게 된다.
본 예에 의한 위상시프트마스크(501)에 있어서 광투과부(501a)의 크기가 0.5㎛이고 노출광의 광원이 i선(365nm)인 경우, 광투과부(501a)의 간격(D)는 0.6∼0.8㎛정도인 것이 바람직하고, 광투과부(501a)와 각각의 보조패턴(502b), (503b) 사이의 거리(X)는 0.2∼0.3㎛정도인 것이 바람직하고, 보조패턴(501b), (502b), (503b)의 크기(S)는 0.25㎛이하 정도인 것이 바람직하다.
상술한 제6 예에서 설명한 사고에 따라서, 보조패턴(501b), (502b), (503b)의 형상은 도 41∼도 43에 도시한 바와 같은 형상이더라도 동일한 작용효과를 얻을 수 있다.
다음에, 도 44를 참조하여 제7 예에 대해서 설명한다.
제7 예에 있어서의 위상시프트마스크(501)은 도 30에 도시한 제4 예에서 설명한 위상시프트마스크(501)에 대응하고, 이 제7 예에 있어서는 광투과부(501a)가 연속한 개구부로 이루어지는 광투과부(501b)를 갖는 경우에 대해서 설명한다.
이 제7 예에 있어서의 위상시프트마스크(501)에 있어서도 도 44의 (a)의 마스크패턴의 평면도에 도시한 바와 같이, 사이드로브의 발생을 억제하여 광투과부(501a)의 외측에만 사이드로브가 발생하도록 하기 위해 노출광원의 해상한계 이하의 크기의 보조패턴(502b)가 여러개 마련되어 있다.
이러한 패턴구조를 갖는 위상시프트마스크(501)을 사용한 경우, 웨이퍼전사후의 패턴 평면도는 도 44의 (b)에 도시한 바와 같다. 즉, 패턴(200B)의 내측에 레지스트막(4)의 막두께감소부분(506)이 발생하지만, 패턴(200B)의 외측에는 막두께감소부분(506)이 발생하지 않는다.
따라서, 도 44의 (c)에 도시한 바와 같이 정확한 검출신호를 얻을 수가 있다.
광투과부(501b)의 크기, 광투과부(501b)와 보조패턴(502b) 사이의 거리(X)및 보조패턴(502b)의 크기(S)에 대해서는 상술한 제4 예와 동일한 값이다.
상술한 제7 예에서 설명한 사고에 따라서, 보조패턴(502b)의 형상은 예를들면 도 45∼도 48에 도시한 바와 같은 형상이더라도 동일한 작용효과를 얻을 수 있다.
이하, 제8 예에 대해서 도 49를 참조하여 설명한다.
제8 예에 있어서의 위상시프트마스크(501)은 도 35에 도시한 제5 예에 있어서의 위상시프트마스크에 대응하고, 이 제8 예에 있어서는 광투과부(501a)가 연속한 개구부를 포함하는 광투과부(501b)를 갖는 경우에 대해서 설명한다.
도 49의 (a)의 마스크패턴의 평면도에 도시한 바와 같이, 광투과부(501b)의 외측과 내측에 사이드로브의 발생을 억제하기 위해서 노출광원의 해상한계 이하의 크기의 보조패턴(502b) 및 (503b)가 여러개 마련되어 있다.
이러한 패턴구조를 갖는 위상시프트마스크(501)을 사용한 경우, 웨이퍼전사후의 패턴 평면도는 도 49의 (b)에 도시한 바와 같이 막두께감소부분이 발생하는 일은 없다.
따라서, 도 49의 (c)에 도시한 바와 같이 정확한 검출신호를 얻을 수 있다.
본 예에 있어서의 광투과부(501b)와 각각의 보조패턴(502b), (503b) 사이의 거리(X), 보조패턴(502b), (503b)의 크기(S)는 제5 예에 있어서의 위상시프트마스크와 동일한 조건이다.
상술한 제8 예에서 설명한 사고에 따라, 보조패턴(502b), (503b)의 형상은 예를 들면 도 50∼도 53에 도시한 바와 같은 형상이더라도 동일한 작용효과를 얻을 수 있다.
이상, 본 발명자에 의해서 이루어진 발명을 실시에에 따라 구체적으로 설명하였지만 본 발명은 이것에 한정되는 것이 아니고, 그 요지를 이탈하지 않는 범위내에서 여러가지로 변경가능한 것은 물론이다.
본 발명에 따른 중합정밀도 측정마크에 의하면, 제1 측정마크 및 제2 측정마크에 의해서 얻어지는 검출신호의 수차에 의한 영향과 제1 반도체소자 구성부재 및 제2 반도체소자 구성부재에 의해서 얻어지는 검출신호의 수차에 의한 영향은 동일하게 된다.
따라서, 제1 측정마크와 제2 측정마크에 의해서 얻어지는 검출신호에 따른 데이타는 제1 반도체소자 구성부재 및 제2 반도체소자 구성부재의 관계를 1:1로 반영하고 있다.
그 결과, 중합정밀도의 측정에 있어서 신뢰성이 높은 측정결과를 얻을 수 있고, 이것에 의해 고성능의 반도체장치를 제공할 수 있게 된다.
또, 본 발명에 따른 중합정밀도 측정마크의 결함수정방법에 의하면, 제1측정마크 및 제2 측정마크의 대칭성이 유지되므로, 제1 측정마크 및 제2 측정마크가 중합검사장치에 의해 확실하게 인식되게 된다. 그 결과, 제1 측정마크 및 제2 측정마크의 오인에 따른 중합정밀도의 인식불량을 회피할 수가 있다.

Claims (16)

  1. (정정) 반도체기판(1)상에 소정 형상의 반도체소자를 구성하는 패턴이 여러층 형성되는 반도체장치 형성영역, 상기 반도체소자를 구성하는 상기 각 층의 중합정밀도를 측정하기 위한 중합정밀도 측정마크 형성영역, 상기 반도체장치 형성영역에 있어서 제1층에 형성된 제1 반도체소자 구성부재, 상기 중합정밀도 측정마크 형성영역에 있어서 상기 제1 반도체소자 구성부재와 동일한 제조공정에서 형성된 제1 측정마크(100), 상기 반도체장치 형성영역에 있어서 상기 제1층상의 제2층에 형성된 제2 반도체소자 구성부재 및 상기 중합정밀도 측정마크 형성영역에 있어서 상기 제1 반도체소자 구성 부재와 상기 제2 반도체소자 구성부재와의 중합정밀도를 측정하기 위해 상기 제2 반도체소자 구성부재와 동일한 제조공정에서 형성된 제2 측정마크(200)을 포함하고, 상기 제1 측정마크(100)은 상기 제1 반도체소자 구성부재에 광을 조사했을때와 동일한 수차의 영향을 받는 패턴을 갖고, 상기 제2 측정마크는 상기 제2 반도체소자 구성부재에 광을 조사했을 때와 동일한 수차의 영향을 받는 패턴을 갖는 중합정밀도 측정마크.
  2. (정정) 제1항에 있어서, 상기 제1 측정마크(100)은 제1 중합오차 측정마크이고, 상기 제2 측정마크(200)은 제2 중합오차 측정마크이며, 상기 제1 및 제2 중합오차 측정마크에 의해서 상기 제1 반도체소자 구성부재와 상기 제2 반도체소자 구성부재와의 중합오차를 측정하는 중합정밀도 측정마크.
  3. (정정) 제1항에 있어서, 상기 제1 측정마크(100)은 제1 얼라인먼트마크이고, 상기 제2 측정마크(200)은 제2 얼라인먼트마크이며, 상기 제1 및 제2 얼라인먼트마크에 의해서 상기 제1 반도체소자 구성부재와 상기 제2 반도체소자 구성부재와의 얼라인먼트오차를 측정하는 중합정밀도 측정마크.
  4. (정정) 제1항에 있어서, 상기 제1 측정마크(100)은 제1 보조측정마크(100A)를 여러개 조합한 제1 패턴을 갖고, 상기 제1 보조측정마크의 각각은 상기 제1 반도체소자 구성부재의 패턴크기와 거의 동일한 크기를 가지며, 상기 제2 측정마크(200)은 제2 보조측정마크(200A)를 여러개 조합한 제2패턴을 갖고, 상기 제2 보조측정마크의 각각은 상기 제2 반도체소자 구성부재의 패턴크기와 거의 동일한 크기를 갖는 중합정밀도 측정마크.
  5. (정정) 제4항에 있어서, 상기 제1 보조측정마크(100A)는 상기 제1 반도체소자 구성부재의 패턴크기의 1/2∼2배의 범위내의 크기를 갖고, 상기 제2 보조측정마크(200A)는 상기 제2 반도체소자 구성부재의 패턴크기의 1/2∼2배의 범위내의 크기를 갖는 중합정밀도 측정마크.
  6. (정정) 제4항에 있어서, 상기 제1 보조측정마크(100A) 및 상기 제2 보조측정마크(200A)는 홀패턴을 포함하는 중합정밀도 측정마크.
  7. (정정) 제6항에 있어서, 상기 제1 패턴 및 상기 제2 패턴은 가상사각형의 4변을 따라 배치된 상기 홀패턴을 여러개 포함하는 중합정밀도 측정마크.
  8. (정정) 제6항에 있어서, 상기 제1 및 제2 패턴은 가상사각형의 4변 및 대각선을 따라 배치된 상기 홀패턴을 여러개 포함하는 중합정밀도 측정마크.
  9. (정정) 제6항에 있어서, 상기 홀패턴은 포지티브패턴 또는 네가티브패턴인 중합정밀도 측정마크.
  10. 제4항에 있어서, 상기 제1 보조측정마크 및 상기 제2 보조측정마크는 라인패턴인 중합정밀도 측정마크.
  11. (정정) 제9항에 있어서, 상기 제2 패턴은 가상사각형을 매립하도록 상기 가상사각형의 소정의 변과 평행하게 여러개 배치되어 있는 중합정밀도 측정마크.
  12. (정정) 제10항에 있어서, 상기 제2 패턴은 가상사각형의 대향하는 1쌍의 변을 따라 배치되고, 또 이 가상사각형을 매립하도록 상기 대향하는 1쌍의 변에 대해 직교하는 변과 평행하게 여러개 배치되어 있는 중합정밀도 측정마크.
  13. (정정) 제10항에 있어서, 상기 라인패턴은 네가티브패턴 또는 포지티브패턴인 중합정밀도 측정마크.
  14. (정정) 반도체기판상에 소정 형상의 반도체소자를 구성하는 패턴이 여러층 형성되는 반도체장치 형성영역, 상기 반도체장치를 구성하는 상기 각 층 사이의 중합정밀도를 측정하기 위한 중합정밀도 측정마크 형성영역, 상기 반도체장치 형성영역에 있어서 제1층에 형성된 제1 반도체소자 구성부재, 상기 중합정밀도 측정마크 형성영역에 있어서 상기 제1 반도체소자 구성부재와 동일한 제조공정에서 형성되고 또한 상기 제1 반도체소자 구성부재에 광을 조사했을 때와 동일한 수차의 영향을 받는 패턴을 갖는 제1 측정마크, 상기 제1 반도체장치 형성영역에 있어서 상기 제1층상의 제2층에 형성된 제2 반도체소자 구성부재 및 상기 중합정밀도 측정마크 형성영역에 있어서 상기 제1 반도체소자 구성부재와 상기 제2 반도체소자 구성부재와의 중합정밀도를 측정하기 위해 상기 제2 반도체소자 구성부재와 동일한 제조공정에서 형성되고 또한 상기 제2 반도체소자 구성부재에 광을 조사했을 때와 동일한 수차의 영향을 받는 패턴을 갖는 제2 측정마크를 포함하고, 상기 제1 측정마크는 상기 제1 반도체소자 구성부재의 패턴크기와 동일한 크기를 갖는 제1 보조측정마크를 가상사각형의 적어도 4변을 따라 여러개 조합한 패턴을 갖고, 상기 제2 측정마크는 상기 제2 반도체소자 구성부재의 패턴크기와 동일한 크기를 갖는 제2 보조측정마크를 가상사각형의 적어도 4변을 따라 여러개 조합한 패턴을 갖고, 상기 제1 측정마크의 상기 제1 보조측정마크의 일부 및 상기 제2 측정마크의 상기 제2 보조측정마크의 일부에 결함을 갖는 경우의 중합정밀도 측정마크의 결함수정방법으로서, 상기 결함을 갖는 제1 및 제2 보조측정마크를 수정함과 동시에, 상기 가상 사각형의 대각선의 교점에 대해 점대칭으로 되는 위치에 있는 제1 및 제2 보조측정마크에 대해서도 동일한 처리를 실행하는 공정을 포함하는 중합정밀도 측정마크의 결함수정방법.
  15. (정정) 제14항에 있어서, 상기 제1 및 제2 보조측정마크는 네가티브패턴을 포함하고, 상기 결함은 소정의 수정부재를 상기 결함부분에 매립하는 것에 의해 수정되는 중합정밀도 측정마크의 결함수정방법.
  16. (정정) 제14항에 있어서, 상기 제1 및 제2 보조측정마크는 포지티브패턴이고, 상기 결함은 상기 결함을 제거하는 것에 의해 수정되는 중합정밀도 측정 마크의 결함수정방법.
KR1019960023751A 1995-06-27 1996-06-26 중합정밀도 측정마크 및 그 마크의 결함수정방법 KR100189287B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019980049891A KR100197205B1 (en) 1995-06-27 1998-11-20 Registration accuracy measurement mark
KR1019980049890A KR100218077B1 (en) 1995-06-27 1998-11-20 Photomask having registration accuracy measurement mark and method of manufacturing the photomask

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP16074195 1995-06-27
JP95-160741 1995-06-27
JP11474696A JP3859764B2 (ja) 1995-06-27 1996-05-09 重ね合わせ精度測定マーク、そのマークの欠陥修正方法、および、そのマークを有するフォトマスク
JP96-114746 1996-05-09

Publications (2)

Publication Number Publication Date
KR970002465A KR970002465A (ko) 1997-01-24
KR100189287B1 true KR100189287B1 (ko) 1999-06-01

Family

ID=26453419

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960023751A KR100189287B1 (ko) 1995-06-27 1996-06-26 중합정밀도 측정마크 및 그 마크의 결함수정방법

Country Status (4)

Country Link
US (3) US5892291A (ko)
JP (1) JP3859764B2 (ko)
KR (1) KR100189287B1 (ko)
DE (1) DE19625669C2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009006175A2 (en) * 2007-06-30 2009-01-08 Sandisk 3D Llc Test structure, test structure formation and mask reuse in semiconductor processing

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0144489B1 (ko) * 1995-10-04 1998-07-01 김주용 반도체소자의 공정결함 검사방법
JP3211767B2 (ja) * 1998-03-27 2001-09-25 日本電気株式会社 半導体装置の製造方法
JP3201362B2 (ja) 1998-10-27 2001-08-20 日本電気株式会社 半導体製造方法及び半導体装置
US6612159B1 (en) * 1999-08-26 2003-09-02 Schlumberger Technologies, Inc. Overlay registration error measurement made simultaneously for more than two semiconductor wafer layers
JP2001092109A (ja) 1999-09-24 2001-04-06 Mitsubishi Electric Corp フォトマスクおよび半導体装置およびフォトマスクを用いた露光方法
JP2001168002A (ja) 1999-12-06 2001-06-22 Mitsubishi Electric Corp 半導体装置およびその製造に用いるフォトマスクならびにその重ね合わせ精度向上方法
US7317531B2 (en) 2002-12-05 2008-01-08 Kla-Tencor Technologies Corporation Apparatus and methods for detecting overlay errors using scatterometry
US7541201B2 (en) 2000-08-30 2009-06-02 Kla-Tencor Technologies Corporation Apparatus and methods for determining overlay of structures having rotational or mirror symmetry
KR100399597B1 (ko) * 2001-03-08 2003-09-26 삼성전자주식회사 오버레이 키 및 그의 제조방법과 이를 이용한 오버레이측정방법
DE10115281A1 (de) 2001-03-28 2002-10-24 Infineon Technologies Ag Verfahren zur Overlayeinstellung zweier Maskenebenen bei einem photolithographischen Prozess zur Herstellung einer integrierten Schaltung
JP4999234B2 (ja) 2001-04-02 2012-08-15 ルネサスエレクトロニクス株式会社 フォトマスク及びそれを用いた半導体装置の製造方法
US20030002043A1 (en) 2001-04-10 2003-01-02 Kla-Tencor Corporation Periodic patterns and technique to control misalignment
DE10131187C2 (de) * 2001-06-28 2003-06-18 Infineon Technologies Ag Belichtungsmaske mit reparierter Blindstruktur
JP2003158161A (ja) * 2001-11-20 2003-05-30 Seiko Epson Corp 半導体装置およびその製造方法
JP4011353B2 (ja) * 2002-01-31 2007-11-21 沖電気工業株式会社 合わせ測定用のレジストパターン
JP3953355B2 (ja) 2002-04-12 2007-08-08 Ｎｅｃエレクトロニクス株式会社 画像処理アライメント方法及び半導体装置の製造方法
KR100472411B1 (ko) * 2002-08-09 2005-03-10 삼성전자주식회사 반도체 장치의 제조방법 및 오버레이 검사마크를 가진반도체 장치
US7440105B2 (en) * 2002-12-05 2008-10-21 Kla-Tencor Technologies Corporation Continuously varying offset mark and methods of determining overlay
SG108975A1 (en) * 2003-07-11 2005-02-28 Asml Netherlands Bv Marker structure for alignment or overlay to correct pattern induced displacement, mask pattern for defining such a marker structure and lithographic projection apparatus using such a mask pattern
EP1498779A3 (en) * 2003-07-11 2005-03-23 ASML Netherlands B.V. Marker structure for alignment or overlay
US8043797B2 (en) 2004-10-12 2011-10-25 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
JP2007019307A (ja) * 2005-07-08 2007-01-25 Sharp Corp 半導体ウエーハのおける位置精度検証用マークの形成方法、及びアライメント用マークの形成方法
JP2007049074A (ja) 2005-08-12 2007-02-22 Oki Electric Ind Co Ltd 合わせ誤差計測マークおよびこれを用いた半導体装置の製造方法
JP2007324371A (ja) * 2006-06-01 2007-12-13 Ebara Corp オーバーレイ検査用オーバーレイマーク及びレンズ収差調査用マーク
JP4551913B2 (ja) 2007-06-01 2010-09-29 株式会社東芝 半導体装置の製造方法
US7998640B2 (en) * 2007-06-30 2011-08-16 Sandisk Corporation Mask reuse in semiconductor processing
US7932157B2 (en) * 2007-06-30 2011-04-26 Sandisk Corporation Test structure formation in semiconductor processing
US7830028B2 (en) * 2007-06-30 2010-11-09 Sandisk Corporation Semiconductor test structures
US7939224B2 (en) * 2007-09-14 2011-05-10 Qimonda Ag Mask with registration marks and method of fabricating integrated circuits
JP4536804B2 (ja) * 2008-06-27 2010-09-01 Ｈｏｙａ株式会社 フォトマスクの製造方法
WO2016060545A1 (en) * 2014-10-14 2016-04-21 Mimos Berhad Overlay feature design and method for application in wafer fabrication
KR102529563B1 (ko) 2015-08-26 2023-05-04 삼성전자주식회사 마스크 오차 측정 장치 및 마스크 오차 측정 방법
US10451412B2 (en) 2016-04-22 2019-10-22 Kla-Tencor Corporation Apparatus and methods for detecting overlay errors using scatterometry

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0726803B2 (ja) * 1984-11-26 1995-03-29 株式会社ニコン 位置検出方法及び装置
JPS63260045A (ja) * 1987-04-17 1988-10-27 Hitachi Ltd バ−ニアパタ−ン
US5237393A (en) * 1990-05-28 1993-08-17 Nec Corporation Reticle for a reduced projection exposure apparatus
JP3042639B2 (ja) * 1991-07-12 2000-05-15 日本電気株式会社 半導体装置製造用フォトレティクル
JP3118899B2 (ja) * 1991-10-01 2000-12-18 日本電気株式会社 アライメントチェックパターン
JPH0831575B2 (ja) * 1993-02-12 1996-03-27 日本電気株式会社 半導体記憶装置
JP3229118B2 (ja) * 1993-04-26 2001-11-12 三菱電機株式会社 積層型半導体装置のパターン形成方法
JPH0764273A (ja) * 1993-08-27 1995-03-10 Sony Corp 位相シフトマスク
JP2555964B2 (ja) * 1993-12-10 1996-11-20 日本電気株式会社 アライメント精度調査パターン
JP3693370B2 (ja) * 1994-10-18 2005-09-07 株式会社ルネサステクノロジ 重合わせ精度測定マーク
KR100215850B1 (ko) * 1996-04-12 1999-08-16 구본준 하프톤 위상 반전 마스크 및_그제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009006175A2 (en) * 2007-06-30 2009-01-08 Sandisk 3D Llc Test structure, test structure formation and mask reuse in semiconductor processing
WO2009006175A3 (en) * 2007-06-30 2009-03-12 Sandisk 3D Llc Test structure, test structure formation and mask reuse in semiconductor processing

Also Published As

Publication number Publication date
US6323560B1 (en) 2001-11-27
DE19625669A1 (de) 1997-01-02
US6068952A (en) 2000-05-30
KR970002465A (ko) 1997-01-24
US5892291A (en) 1999-04-06
DE19625669C2 (de) 2003-10-30
JP3859764B2 (ja) 2006-12-20
JPH0974063A (ja) 1997-03-18

Similar Documents

Publication Publication Date Title
KR100189287B1 (ko) 중합정밀도 측정마크 및 그 마크의 결함수정방법
KR100255399B1 (ko) 겹침정밀도 측정기의 측정조건의 최적화방법 및 얼라인먼트마크 형상 또는 노광장치에 있어서의 얼라인먼트마크 측정방식의 최적화방법
US6610448B2 (en) Alignment method, overlay deviation inspection method and photomask
EP0466335B1 (en) Process of manufacturing semiconductor devices
US5902703A (en) Method for measuring dimensional anomalies in photolithographed integrated circuits using overlay metrology, and masks therefor
US6011611A (en) Method of measuring aberration of projection optics
US7655369B2 (en) Reticle set, method for designing a reticle set, exposure monitoring method, inspection method for reticle set and manufacturing method for a semiconductor device
US6842237B2 (en) Phase shifted test pattern for monitoring focus and aberrations in optical projection systems
US7425396B2 (en) Method for reducing an overlay error and measurement mark for carrying out the same
US6548312B1 (en) Manufacturing method of semiconductor integrated circuit devices and mask manufacturing methods
US5786112A (en) Photomask manufacturing process and semiconductor integrated circuit device manufacturing process using the photomask
JPH1069066A (ja) マスクおよびその検査方法ならびに露光方法
KR20010029909A (ko) 레티클 및 반도체장치의 제조방법
US5439767A (en) Phase shift mask and its inspection method
KR20030031404A (ko) 포커스 모니터용 포토마스크, 포커스 모니터 방법, 포커스모니터용 장치 및 장치의 제조 방법
US6743554B2 (en) Photomask for aberration measurement, aberration measurement method unit for aberration measurement and manufacturing method for device
KR100392744B1 (ko) 반도체 장치, 그 제조에 이용하는 포토마스크, 및 그 중첩정밀도 향상 방법
WO2023035658A1 (zh) 半导体结构及其制作方法、存储器
KR100529445B1 (ko) 마스크의 제조방법
JP2001085317A (ja) 半導体集積回路装置の製造方法
US6913858B2 (en) Photomask for measuring lens aberration, method of manufacturing the same, and method of measuring lens aberration
US7014965B2 (en) Photolithography method for reducing effects of lens aberration
JP3885091B2 (ja) フォトマスクの製造方法、露光方法および半導体装置の製造方法
JPH07142543A (ja) 重ね合わせ精度測定用バーニア構造及び重ね合わせ精度測定方法
US20230017392A1 (en) Measurement mark, measurement layout, and measurement method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20131218

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 18

EXPY Expiration of term