JP3042639B2 - 半導体装置製造用フォトレティクル - Google Patents

半導体装置製造用フォトレティクル

Info

Publication number
JP3042639B2
JP3042639B2 JP19838591A JP19838591A JP3042639B2 JP 3042639 B2 JP3042639 B2 JP 3042639B2 JP 19838591 A JP19838591 A JP 19838591A JP 19838591 A JP19838591 A JP 19838591A JP 3042639 B2 JP3042639 B2 JP 3042639B2
Authority
JP
Japan
Prior art keywords
reticle
pattern
rotation
scribe line
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP19838591A
Other languages
English (en)
Other versions
JPH0519448A (ja
Inventor
龍司 山村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP19838591A priority Critical patent/JP3042639B2/ja
Priority to US07/911,475 priority patent/US5250983A/en
Publication of JPH0519448A publication Critical patent/JPH0519448A/ja
Application granted granted Critical
Publication of JP3042639B2 publication Critical patent/JP3042639B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/304—Controlling tubes by information coming from the objects or from the beam, e.g. correction signals
    • H01J37/3045—Object or beam position registration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/3175—Lithography
    • H01J2237/31761—Patterning strategy
    • H01J2237/31767—Step and repeat

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置製造用フォト
レティクルに関し、特に同一レティクル上に複数のチッ
プパターンが形成されている多面付けレティクルに関す
る。
【０００２】
【従来の技術】半導体装置の微細化、高集積化が進むに
つれ、半導体ウェハ上への露光時のローテーションや
Ｘ、Ｙ方向への目ずれに対する要求が厳しくなってきて
いる。このローテーションや目ずれ量をモニターするた
めに、レティクルにはスクライブ線内にノギスやローテ
ーションマークを配置している。
【０００３】一方、半導体装置の微細化によりチップサ
イズが小さくなり、同一レティクル上に複数のチップパ
ターンが形成された多面付けレティクルを使用すること
が可能となった。その場合、その多面付けレティクルの
スクライブ線内にノギスとローテーションマークを配置
してローテーションや目ずれ量をモニターする。図７は
１チップの従来のレイアウト図であって、同図におい
て、１はリピートマージン（露光リピート時の重なり
部）、２はスクライブ領域、３はスクライブ線センタ、
７、８は、それぞれローテーションマークα、βにおい
て用いられるノギスマークである。これらローテーショ
ンマークα、βはチップパターンの上下左右に存在する
スクライブ領域内に配置される（図では、上下のローテ
ーションマークは省略されている）。
【０００４】２面付けレティクルを例に挙げて説明する
と、図７に示すレイアウトデータに基づいて２面付けレ
ティクルを作成し、このレティクルを用いてステッパに
よりウェハ上を露光する。その露光結果を図８に示す。
図示した例はステッパ上でローテーションの生じた場合
であるが、この場合、同一レティクル上のパターンであ
るＡ−Ｂ間のＰではローテーションは発生せず、異なる
露光がリピートマージン部で重なるＢ′−Ａ、Ｂ−Ａ″
間のＱ1 、Ｑ2 でローテーションマークα、βの重なり
によってローテーションが検出できる。
【０００５】
【発明が解決しようとする課題】上述した従来例の半導
体装置用のフォトレティクルを用いてステッパ上でウェ
ハを露光した際に、ステッパ上でのレティクルのローテ
ーションや前工程に対する目ずれが生じた場合、ローテ
ーションは図８中のＱ1 、Ｑ2 の箇所でないと判別不可
能であるが、一方、前工程に対する目ずれは、ローテー
ションの影響の少ないＰの位置で判断するのが好まし
い。ところが、従来のローテーションマークではＰの箇
所も、Ｑ1 、Ｑ2 の箇所もマークが重なり合っているの
で、わずかなローテーションが生じている場合ウェハ上
でＰとＱ1 、Ｑ2 との箇所を判別することは困難であ
り、前記目ずれやローテーションを高精度に検出するこ
とは不可能なことであった。
【０００６】これに対し、多面付けレティクル全体を１
つのデータとし、Ｐの箇所に独特のマークを挿入すれば
上記不都合は解消する。しかし、この場合、チップ内の
データ本体も多重化しなければならなくなり、データ量
が増大するので、実用的ではない。
【０００７】
【課題を解決するための手段】本発明の半導体装置製造
用フォトレティクルは、同一データを複数回パターニン
グして、同一レティクル上に複数個のチップパターンを
形成してなる多面付けレティクルであって、ローテーシ
ョン検出用のレティクル端部の目合わせパターンはスク
ライブ線センタに接しておりかつレティクル内部の目合
わせパターンはスクライブ線センタに達していないこと
を特徴としている。
【０００８】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は本発明の一実施例のレイアウトデー
タを示す図である。同図において、１はリピートマージ
ン、２はスクライブ領域、３はスクライブ線センタ、４
はローテーションマークＩにおけるノギスマーク、５は
ローテーションマークIIにおけるノギスマーク、６は前
工程におけるノギスマーク（仮想的に記したもの）であ
り、ローテーションマークＩ、IIは、図１に示すよう
に、チップのパターン本体の上下、左右に配置される。
本実施例で特徴的な点は、ノギスマーク４、５がスクラ
イブ線センタ３からはみ出していない点である。
【０００９】図１のレイアウトデータを用いて図２に示
す２面付けレティクルを作成する。まず、図２のＡの部
分をＥＢ露光する。このとき、図１のハッチング部分
（ノギスマーク部分）は露光されないため、それ以外の
部分が露光され、黒化される。図３、図４はこの段階で
のレティクルのスクライブ線センタ近傍の拡大図であっ
て、図２のＱ1 の部分が図３に、同Ｐの部分が図４に示
されている。
【００１０】続いて、図２のＢの部分の露光を行うので
あるが、このとき、２つのレイアウトパターンのスクラ
イブ線センタ同士が重なり合うようにＥＢ露光を行う。
図２のＰの部分では、先の露光でスクライブ線センタ３
の右側のリピートマージン部は既に黒化されており、ま
た、今回の露光でスクライブ線センタ３の左側部分の一
部が黒化するため、Ｐの部分でのパターンは図５に示す
ものとなる。一方、Ｑ2 の部分のパターンは図４の通り
である。
【００１１】作成されたレティクルを用いステッパにて
ウェハへの露光を行う。ウェハ上でのパターンはレティ
クル内部では図５に示したものとなるが異なる露光で作
成される、レティクル端部同士が突き合わされる部分で
は、図６に示す、スクライブ線センタでオンラインのパ
ターンとなる。
【００１２】ウェハで図５のパターンと図６のパターン
とは簡単に識別することができるので、図５のパターン
部分で前工程との目合わせずれを、また図６のパターン
部分でステッパ上でのローテーションを検出することに
より、正確なモニタリングが容易に行えるようになる。
【００１３】
【発明の効果】以上説明したように、本発明は、レティ
クル上に同一データを複数回パターニングして同一レテ
ィクル上で複数個のチップパターンを作成した多面付け
レティクルにおいて、レティクル内部の目合わせパター
ンはスクライブ線センタに達しておらずかつレティクル
端部の目合わせパターンはスクライブ線センタに到達す
るようにしたものであるので、本発明によれば、ウェハ
上でレティクル内部のパターンとレティクル端部のパタ
ーンとの識別が容易となる。従って、本発明によればス
テッパ上でのローテーションや前工程との目合わせずれ
を誤りなく検出することができ、微細化された半導体装
置を信頼性高く製造することができる。また、本発明の
レティクルは、必要最小限のレイアウトデータにより作
成することができるので、データ作成のコストは従来例
の場合と同程度に抑えることができる。
【図面の簡単な説明】
【図１】本発明の一実施例を作成するためのレイアウト
パターン図。
【図２】本発明の一実施例を示す概略平面図。
【図３】図２のＱ1 の部分のレイアウト図。
【図４】図２のＱ2 の部分のレイアウト図。
【図５】図２のＰの部分のレイアウト図。
【図６】図２のレティクルによって露光した際のウェハ
上のパターンを示す図。
【図７】レティクルを作成するための従来のレイアウト
パターンを示す図
【図８】図７のレティクルを用いて露光したときのウェ
ハ上の状態を示す図。
【符号の説明】
１…リピートマージン ２…スクライブ領域 ３…スクライブ線センタ ４、５…ノギスマーク ６…前工程のノギスマーク ７、８…ノギスマーク
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G03F 1/08 - 1/16

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 スクライブ領域に囲まれたチップパター
    ンを複数個有し、スクライブ領域に目合わせパターンが
    形成されている多面付けレティクルにおいて、レティク
    ル端部の目合わせパターンはローテーション検出用であ
    ってスクライブ線センタに接しておりかつレティクル内
    部の目合わせパターンはスクライブ線センタに達してい
    ないことを特徴とする半導体装置製造用フォトレティク
    ル。
  2. 【請求項２】 チップパターンおよび目合わせパターン
    は、同一パターンデータの繰り返しに基づいて形成され
    ている請求項１記載の半導体装置製造用フォトレティク
    ル。
JP19838591A 1991-07-12 1991-07-12 半導体装置製造用フォトレティクル Expired - Fee Related JP3042639B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP19838591A JP3042639B2 (ja) 1991-07-12 1991-07-12 半導体装置製造用フォトレティクル
US07/911,475 US5250983A (en) 1991-07-12 1992-07-10 Photo reticle for fabricating a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19838591A JP3042639B2 (ja) 1991-07-12 1991-07-12 半導体装置製造用フォトレティクル

Publications (2)

Publication Number Publication Date
JPH0519448A JPH0519448A (ja) 1993-01-29
JP3042639B2 true JP3042639B2 (ja) 2000-05-15

Family

ID=16390248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19838591A Expired - Fee Related JP3042639B2 (ja) 1991-07-12 1991-07-12 半導体装置製造用フォトレティクル

Country Status (2)

Country Link
US (1) US5250983A (ja)
JP (1) JP3042639B2 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960004073B1 (ko) * 1992-05-20 1996-03-26 현대전자산업주식회사 가림막 및 마스크 배열의 에러 방지를 위한 포토마스크
US5329334A (en) * 1993-03-02 1994-07-12 Lsi Logic Corporation Integrated circuit test reticle and alignment mark optimization method
US5446521A (en) * 1993-06-30 1995-08-29 Intel Corporation Phase-shifted opaquing ring
KR0168772B1 (ko) * 1994-03-10 1999-02-01 김주용 포토마스크 및 그를 이용한 반도체 장치 제조 방법
US5580829A (en) * 1994-09-30 1996-12-03 Motorola, Inc. Method for minimizing unwanted metallization in periphery die on a multi-site wafer
US5627624A (en) * 1994-10-31 1997-05-06 Lsi Logic Corporation Integrated circuit test reticle and alignment mark optimization method
EP1091256A1 (en) * 1994-11-29 2001-04-11 Canon Kabushiki Kaisha Alignment method and semiconductor exposure method
US5595843A (en) * 1995-03-30 1997-01-21 Intel Corporation Layout methodology, mask set, and patterning method for phase-shifting lithography
JP3859764B2 (ja) * 1995-06-27 2006-12-20 株式会社ルネサステクノロジ 重ね合わせ精度測定マーク、そのマークの欠陥修正方法、および、そのマークを有するフォトマスク
JPH0950951A (ja) * 1995-08-04 1997-02-18 Nikon Corp リソグラフィ方法およびリソグラフィ装置
KR0172801B1 (ko) * 1996-06-24 1999-03-20 김주용 공정 마진 테스트용 포토 마스크와 테스트 방법
US6003223A (en) * 1998-11-19 1999-12-21 Headway Technologies, Inc. Common alignment target image field stitching method for step and repeat alignment in photoresist
US6269322B1 (en) * 1999-03-11 2001-07-31 Advanced Micro Devices, Inc. System and method for wafer alignment which mitigates effects of reticle rotation and magnification on overlay
TW497165B (en) * 1999-06-30 2002-08-01 Hitachi Ltd Method for manufacturing semiconductor integrated circuit device, optical mask used therefor, method for manufacturing the same, and mask blanks used therefor
US6632575B1 (en) 2000-08-31 2003-10-14 Micron Technology, Inc. Precision fiducial
US6552790B1 (en) * 2001-02-20 2003-04-22 Advanced Micro Devices, Inc. System and method for facilitating wafer alignment by mitigating effects of reticle rotation on overlay
US7067931B1 (en) 2000-12-14 2006-06-27 Koninklijke Philips Electronics N.V. Self-compensating mark design for stepper alignment
US6815128B2 (en) * 2002-04-01 2004-11-09 Micrel, Inc. Box-in-box field-to-field alignment structure
US7879514B2 (en) * 2006-08-04 2011-02-01 Asml Netherlands B.V. Lithographic method and patterning device
KR101422298B1 (ko) * 2006-09-08 2014-08-13 가부시키가이샤 니콘 마스크, 노광 장치, 노광 방법 및 그 노광 장치 또는 노광 방법을 이용한 디바이스 제조 방법
US7879537B1 (en) 2007-08-27 2011-02-01 Cadence Design Systems, Inc. Reticle and technique for multiple and single patterning
DE102007049100B4 (de) * 2007-10-11 2009-07-16 Vistec Semiconductor Systems Gmbh Verfahren zur Bestimmung der Centrality von Masken
JP2010122396A (ja) 2008-11-18 2010-06-03 Sony Corp フォトマスク
CN101750899B (zh) * 2008-12-04 2011-06-22 上海华虹Nec电子有限公司 光刻版图及其测量光刻形变的方法
CN101745993B (zh) * 2008-12-10 2012-04-18 上海华虹Nec电子有限公司 形成风车形划片槽结构的方法
CN102109755B (zh) * 2009-12-29 2012-09-26 北大方正集团有限公司 一种光刻技术中实现对准偏差测量的装置和方法
CN102566286B (zh) * 2010-12-16 2014-01-22 上海微电子装备有限公司 提高旋转台精度的方法
KR102419494B1 (ko) * 2014-09-29 2022-07-12 삼성디스플레이 주식회사 마스크리스 노광 장치, 마스크리스 노광 방법 및 이에 의해 제조되는 표시 기판
IT201600131252A1 (it) * 2016-12-27 2018-06-27 Dws Srl Metodo di calibrazione e dispositivo di calibrazione ottenibile mediante tale metodo
CN107844025A (zh) * 2017-12-11 2018-03-27 京东方科技集团股份有限公司 掩膜版、曝光装置及曝光方法
US11296001B2 (en) * 2018-10-19 2022-04-05 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
KR20220044016A (ko) 2020-09-29 2022-04-06 삼성전자주식회사 극자외선(euv) 포토마스크 및 이를 이용한 반도체 장치 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4597664A (en) * 1980-02-29 1986-07-01 Optimetrix Corporation Step-and-repeat projection alignment and exposure system with auxiliary optical unit
US4577958A (en) * 1982-06-18 1986-03-25 Eaton Optimetrix, Inc. Bore-sighted step-and-repeat projection alignment and exposure system
US4937618A (en) * 1984-10-18 1990-06-26 Canon Kabushiki Kaisha Alignment and exposure apparatus and method for manufacture of integrated circuits
US4780615A (en) * 1985-02-01 1988-10-25 Canon Kabushiki Kaisha Alignment system for use in pattern transfer apparatus
JPS62262426A (ja) * 1986-05-09 1987-11-14 Canon Inc 露光装置
US4980718A (en) * 1986-06-24 1990-12-25 Salter Stephen H Registration method in photolithography and equipment for carrying out this method
JPH0789534B2 (ja) * 1986-07-04 1995-09-27 キヤノン株式会社 露光方法
JP2622573B2 (ja) * 1988-01-27 1997-06-18 キヤノン株式会社 マーク検知装置及び方法
US4952815A (en) * 1988-04-14 1990-08-28 Nikon Corporation Focusing device for projection exposure apparatus
US4849313A (en) * 1988-04-28 1989-07-18 Vlsi Technology, Inc. Method for making a reticle mask

Also Published As

Publication number Publication date
JPH0519448A (ja) 1993-01-29
US5250983A (en) 1993-10-05

Similar Documents

Publication Publication Date Title
JP3042639B2 (ja) 半導体装置製造用フォトレティクル
EP0370834B1 (en) Method of manufacturing a semiconductor device
JP3048517B2 (ja) 半導体装置製造用のレチクル
JP3402750B2 (ja) 位置合わせ方法及びそれを用いた素子の製造方法
JP3630269B2 (ja) 重ね合わせマ−クおよびこの重ね合わせマークを使用した半導体装置の製造方法
JP5792431B2 (ja) 半導体装置の製造方法
US20010021548A1 (en) Alignment mark set and method of measuring alignment accuracy
JP2001093820A (ja) マーク、アライメントマーク、合わせずれ測定用マーク、フォトマスク、及び、半導体ウェーハ
JP2748029B2 (ja) 位置合わせマーク作成方法
JP2824318B2 (ja) 重ね合わせ精度及び寸法精度の評価方法
JPH06324475A (ja) レチクル
JP2975872B2 (ja) 合わせマークの位置ずれ検査方法
JPS5922370B2 (ja) 集積回路用マスクの位置合わせ方法
JPH10213896A (ja) レチクル
JPH09127680A (ja) 露光用マスク
JPS6232783B2 (ja)
JP3828063B2 (ja) 半導体装置の製造方法
KR0149221B1 (ko) 반도체 제조용 포토 마스크
US6984531B2 (en) Electrical field alignment vernier
JP2893693B2 (ja) 位置合せずれ測定方法
JPS622764Y2 (ja)
JPH0387013A (ja) 半導体装置の製造方法
JP2617613B2 (ja) 縮小投影露光装置用レチクル
JP4023983B2 (ja) パターン寸法検査方法及び画像認識補助パターン
JPS59188648A (ja) マスク合せキ−

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080310

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090310

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100310

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees