JPS63260045A - バ−ニアパタ−ン - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、バーニアパターンに関し、特に、半導体装置
の製造において、フォトリソグラフィを繰り返し施すこ
とにより半導体ウェハ上に所定の図形をなして積層され
る複数の薄膜の相互間の位置合わせまたは位置合わせ精
度の評価に適用して有効な技術に関する。

〔従来の技術〕

半導体装置の製造におけるフォ）　ＩＪソゲラフイエ程
での位置合わせおよび位置合わせ精度の評価技術につい
ては、株式会社工業調査会、昭和６０年１１月２０日発
行、「電子材料Ｊ　１９８５年１１月号別冊、Ｐ９５〜
Ｐ１０２に記載されている。

ところで、フォトリソグラフィを繰り返すことにより、
所定の回路パターンなどが形成された複数の薄膜を半導
体ウェハの表面上に積層して複数の半導体集積回路素子
を一括して形成する過程では、積層される複数の薄膜の
相互間の位置合わせ精度を所定の値に維持することが、
複数の集積回路素子の特性の安定化右よび歩留向上など
の観点から重要となる。

このため、たとえば相前後して積層される複数の薄膜の
各々の対応する部位に、各辺の寸法差が当該薄膜間にお
ける位置ずれの許容値に設定された大小の四角形のパタ
ーンをそれぞれ形成しておき、大きな四角形のパターン
に対する小さな四角形のパターンの逸脱の有無を判別す
ることにより、積層される複数の薄膜の相互間における
位置合わせ精度を評価することが考えられる。

〔発明が解決しようとする問題点〕

ところが、この方法では、形成される半導体素子の微細
化および高集積化に伴って、各層間の位置ずれの許容値
が小さくなると大小の四角形のパターンの寸法差が小さ
くなるため位置ずれの評価が困難になるという問題を生
じる。

さらに、この問題を回避するため、たとえば互いに直交
する２方向に個別に直線的にライン・アンド・スペース
のバーニアパターンを配設スることが考えられるが、直
交する各々の方向における位置合わせ精度の評価を個別
に行わねばならないため、作業が煩雑になり、所要時間
が長くなるという欠点がある。

本発明の目的は、複数方向における位置合わせまたは位
置合わせ精度の評価を迅速に行うことが可能なバーニア
パターンを提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。

〔問題点を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。

すなわち、所定の間隔で二次元的に配設された複数の単
位図形からなる第１のパターンと、この第１のパターン
と異なる間隔で二次元的に配設された複数の単位図形か
らなる第２のパターンとを備え、第１のパターンと第２
のパターンとを重ね合わせて比較対照することにより、
第１のパターンの第２のパターンに対する相対的な位置
合わせまたは位置合わせ精度の評価が行われるようにし
たものである。

〔作用〕

上記した手段によれば、二次元的に配設された複数の単
位図形の複数の配設方向における位置合わせまたは位置
合わせ精度の評価を同時に行うことができるので、たと
えば各方向にふける位置合わせまたは位置合わせ精度の
評価を個別に行う場合などに比較して、複数方向の位置
合わせまたは位置合わせ精度の評価を迅速に行うことが
できる。

〔実施例〕

第１図は本発明の一実施例であるバーニアパターンの平
面図である。

本実施例のバーニアパターンは、互いに直交するｘ右よ
びＹ方向に所定の配設間隔Ｐ、で格子状に配列された複
数の四角形１　（単位図形）からなる第１のパターンｖ
Ｉ　　と、この第１のパターンＶ１　の配設間隔Ｐ、と
は異なる間隔Ｐ、をなしてＸおよびＹ方向に格子状に配
列される複数の四角形２　（単位図形）からなる第２の
パターンＶ、とで構成されている。

この第１のパターンＶｌ　および第２のパターンＶ、は
、たとえば、フォトリソグラフィを繰り返すことにより
、所定の回路パターンなどをなす複数の薄膜を図示しな
い半導体ウェハの表面に積層して半導体集積回路素子を
製作する工程において、前後して積層される複数の薄膜
の各々の対応する部位に、所定の回路パターンなど同時
にフォ）　ＩＪソグラフィによって形成されるものであ
る。

この場合、第１のパターンｖ１　を構成する複数の四角
形１０大きさと、第２のパターンｖ２　を構成する複数
の四角形２の大きさとがほぼ等しくされているとともに
、四角形１および四角形２の辺の寸法と複数の四角形１
および２の相互間の間隙の大きさとがほぼ等しくなるよ
うに設定されており、さらに、第１のパターンＶ、の配
設間隔Ｐ１と第２のパターンＶ、の配設間隔Ｐ、との差
は、所定の値ｄに設定されている。

すなわち、第１図に示されるように、第１のパターンＶ
１　の中央部基ごおける複数の四角形１に取り囲まれる
間隙に、第２のパターンｖ２　の中央の四角形２ａが一
致される状態では、この中央の四角形２ａが属する列か
らＸおよびＹ方向にそれぞれｍ列およびｎ列だけ離れた
第２のパターンｖ２の四角形２の、第１のパターンＶ１
　の四角形１に対する位置ずれ量は、それぞれｍ−ｄお
よびｎ・ｄとなるように構成されている。

これにより、第１のパターンｖ１　　に対して第２のパ
ターンＶ２　が第１図に示される状態から相対的にずれ
て重なり合っている場合、第１のパターンｖＩ　の４つ
の四角形１によって取り囲まれる空間に合致している第
２のパターンｖ２　の四角形２を見出し、この見出され
た四角形２の中央の四角形２ａに対する相対的な位置関
係と、ＸおよびＹ方向の列数ｍおよびｎを計数すること
により、第１のパターンＶ１　　に対する第２のパター
ンＶ２　のＸおよびＹ方向に右ける相対的な位置ずれの
方向およびずれ量ｍ−ｄおよびｎ−ｄが直ちに把握され
るものである。

以下、本実施例の作用について説明する。

まず、図示しない半導体ウェハの表面にフォトリソグラ
フィによって所定の図形に被着された下側の薄膜に第１
のパターンｖ１　を形成し、その上に重なる薄膜に第２
のパターンｖ２を形成することにより、下側の薄膜に形
成された所定の図形に対する上側の薄膜の図形の位置合
わせ精度を評価する場合を考える。

いま、第１のパターンＶ、および第２のパターンｖ２が
第１ｒｇＪに示される状態に重なりあった時に位置ずれ
かないものとし、実際の観察結果が第２図に示される状
態になったとする。

この時、第２図において、第１のパターンｖｌの複数の
四角形１に対する重なりの最も少ない第２のパターンＶ
２の一つの四角形２を探索することにより、第２のパタ
ーンＶ２　の中央の四角形２ａからＸおよびＹ方向（図
の右上方向）にそれぞれ１列および２列だけ離れた位置
において、第１のパターンＶ、の複数の四角形１に囲ま
れて存在する四角形２ｂが容易に見出され、これにより
、第１のパターンＶ１　に対して第２のパターンＶ。

は、すなわち下側の薄膜に対して上側の薄膜は、Ｘおよ
びＹの負の方向（図の左下方向）にずれており、その量
は、ＸおよびＹ方向についてそれぞれ１ｄおよび２ｄで
あることが直ちに把握される。

この結果、たとえば、ＸおよびＹ方向にそれぞれ個別に
直線的にバーニアパターンを配設する場合などに比較し
て、積層される上下の薄膜の間の位置合わせ精度の評価
を迅速に行うことができる。

このように本実施例によれば以下の効果を得ることがで
きる。

（１）、互いに直交するＸおよびＹ方向に所定の配設間
隔Ｐ＋　で格子状に配列された複数の四角形１からなる
第１のパターンＶ、と、この第１のパターンｖ１　の配
設間隔Ｐ１　　とは異なる間隔Ｐ２　をなしてＸおよび
Ｙ方向に格子状に配列される複数の四角形２からなる第
２のパターンＶ２　とで構成され、第１のパターンＶ１
の４つの四角形１によって取り囲まれる空間に合致して
いる第２のパターンＶ２の四角形２を見出し、この見出
された四角形２の中央の四角形２ａに対するＸおよびＹ
方向のり１ｊ数ｍおよびｎを計数することにより、第１
のパターンｖ１　に対する第２のパターンｖ２　のＸお
よびＹ方向における相対的な位置ずれの方向および量が
それぞれｍ−ｄおよびｎ−ｄとして直ちに把握されるよ
うに構成されているため、たとえば、ＸおよびＹ方向に
それぞれ個別に直線的にバーニアパターンを配設する場
合などに比較して、第１のパターンｖ１　　に対する第
２のパターンｖ２の複数方向における相対的な位置合わ
せ精度の評価を迅速に行うことができる。

（２）、前記（１）の結果、半導体ウェハの表面にフォ
トリソグラフィを繰り返すことによって積層される上下
の薄膜の各々の対応する部位に、所定の集積回路パター
ンなどとともに第１のパターンｖ１　および第２のパタ
ーンＶ、をそれぞれ形成しておくことにより、当該薄膜
間における複数方向の位置合わせ精度の評価を迅速に行
うことができる。

（３）、前記（１）の結果、所定のフォ）　ＩＪソグラ
フィによって所定の回路パターンなどが形成された複数
の薄膜を半導体ウェハの表面上に積層して複数の半導体
集積回路素子を＝括して形成する過程において、積層さ
れる複数の薄膜の相互間の位置合わせ精度の評価および
管理などを迅速に行うことができ、形成される複数の集
積回路素子の特性の安定化および歩留向上などを実現す
ることができる。

（４）、前記（１）〜（３）の結果、半導体装置の製造
における生産性が向上される。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。

たとえば、第１および第２のパターンを構成する単位図
形としては四角形に限らず、他のいかなる形状のもので
あってもよい。

また、相対的に移動する２つの物体の各々に形成された
第１のパターンｖ１および第２のパターンＶ２　を所定
の光学系などによって所定の基準面に投影することによ
り、当該物体の位置合わせや位置合わせ精度の評価を行
うような用途に用いてもよい。

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体装置の製造に
おけるフォトリソグラフィでの位置合わせまたは位置合
わせ精度の評価に適用した場合について説明したが、こ
れに限定されるものではなく、一般の位置合わせまたは
位置合わせ精度の評価技術に広く適用できる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。

すなわち、所定の間隔で二次元的に配設された複数の単
位図形からなる第１のパターンと、この第１のパターン
と異なる間隔で二次元的に配設された複数の単位図形か
らなる第２のパターンとを備え、前記第１のパターンと
前記第２のパターンとを重ね合わせて比較対照すること
により、前記第１のパターンの前記第２のパターンに対
する相対的な位置合わせまたは位置合わせ精度の評価が
行われるため、二次元的に配設された複数の単位図形の
複数の配設方向における位置合わせまたは位置合わせ精
度の評価を同時に行うことができ、たとえば各方向にお
ける位置合わせまたは位置合わせ精度の評価を個別に行
う場合などに比較して、複数方向の位置合わせまたは位
置合わせ精度の評価を迅速に行うことができる。

【図面の簡単な説明】

第１図は本発明の一実施例であるバーニアパターンの平
面図、 第２図はその作用を説明する説明図である。 １・・・四角形（単位図形）、２・・・四角形（単位図
形）、２ａ・・・第２のパターンの中央の四角形、２ｂ
・・・位置ずれを見出す基準となる第２のパターンの四
角形、ＰＩ　　・・・第１のパターンを構成する複数の
四角形の配列ピッチ、Ｐ２　・・・第２のパターンを構
成する複数の四角形の配列ピッチ、ｄ・・・第１のパタ
ーンと第２のパターンの各々における四角形の配列ピッ
チの差、ｖｌ　　・・・第１のパターン、Ｖ２　　・・
・第２のパターン。

Claims (1)

1. 【特許請求の範囲】 １、所定の間隔で二次元的に配設された複数の単位図形
   からなる第１のパターンと、この第１のパターンと異な
   る間隔で二次元的に配設された複数の単位図形からなる
   第２のパターンとを備え、前記第１のパターンと前記第
   ２のパターンとを重ね合わせて比較対照することにより
   、前記第１のパターンの前記第２のパターンに対する相
   対的な位置合わせまたは位置合わせ精度の評価が行われ
   ることを特徴とするバーニアパターン。 ２、前記第１および第２のパターンが、それぞれ複数の
   四角形を格子状に配設して構成されることを特徴とする
   特許請求の範囲第１項記載のバーニアパターン。 ３、前記第１および第２のパターンが、フォトリソグラ
   フィにより、所定の図形をなして積層される複数の薄膜
   の各々の対応する部位にそれぞれ形成され、下側の薄膜
   の図形に対する上側の薄膜の図形の相対的な位置合わせ
   または位置合わせ精度の評価が行われることを特徴とす
   る特許請求の範囲第１項記載のバーニアパターン。