JP3953355B2 - 画像処理アライメント方法及び半導体装置の製造方法 - Google Patents
画像処理アライメント方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3953355B2 JP3953355B2 JP2002110091A JP2002110091A JP3953355B2 JP 3953355 B2 JP3953355 B2 JP 3953355B2 JP 2002110091 A JP2002110091 A JP 2002110091A JP 2002110091 A JP2002110091 A JP 2002110091A JP 3953355 B2 JP3953355 B2 JP 3953355B2
- Authority
- JP
- Japan
- Prior art keywords
- alignment
- image processing
- alignment mark
- patterns
- signal waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7092—Signal processing
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
- H01L2223/5446—Located in scribe lines
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Signal Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、画像処理アライメント用アライメントマーク及び該アライメントマークを用いた画像処理アライメント方法並びに半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来は、図１２に示すように、Ｘ、Ｙ方向のファインアライメントを行うためのウェハアライメントマークをそれぞれスクライブ領域に配置していた。この画像処理用ウェハアライメントマークとしては、幅６μｍ、長さ３０μｍ程度のＢＯＸ型あるいはフレーム型のラインを間隔６μｍ程度で７〜９本程度並べたＬ／Ｓマークが一般的である。
【０００３】
【発明が解決しようとする課題】
上記画像処理ウェハアライメントマークが設計値通りの寸法で形成されていればアライメントの精度を確保することができるが、通常、様々な半導体製造プロセスを経たウェハアライメントマークの形状や寸法がデバイス設計者の想定通りであることはむしろまれであって、変形・非対称性・プロセスばらつき等によってアライメント計測エラー・不具合がしばしば発生するという問題がある。
【０００４】
このようなアライメント計測エラー・不具合を防止するには、マーク幅等の水準を振った複数のアライメントマークを設けることが望ましいが、リソグラフィ工程は通常２０工程以上もあるため、従来のウェハアライメントマーク及びアライメント方法では、スクライブ領域の面積の制限から何工程にもわたって複数のウェハアライメントマークを設けることは非常に困難であった。
【０００５】
本発明は、上記問題点に鑑みてなされたものであって、その主たる目的は、ウェハアライメントマークの占有面積を増加させることなく、プロセス起因のアライメント精度劣化を改善し、重ね合せ精度を格段に向上でき、さらにスループットを向上させることのできる画像処理アライメント用ウェハアライメントマーク及び画像処理アライメント方法並びに半導体装置の製造方法を提供することにある。
【０００６】
【問題を解決するための手段】
上記目的を達成するため、本発明のアライメント方法は、１ショットの撮像画面内に全てが入るように配列され、フレーム幅又は外形寸法の少なくとも一方が、２種類以上となるように構成された複数の矩形パターンからなるウェハアライメントマークを用いてアライメントを行う画像処理アライメント方法において、前記ウェハアライメントマークをアライメント顕微鏡を通してＣＣＤカメラで撮像することにより、前記ウェハアライメントマークを構成する矩形パターン毎に信号波形を計測し、前記信号波形の強度の最大値と最小値の差と予め定めた規格値とを比較して、前記信号波形の強度の最大値と最小値の差が前記規格値以上となる計測結果を正常と判断し、前記信号波形の強度の最大値と最小値の差が前記規格値よりも小さい計測結果を異常と判断し、異常と判断された前記矩形パターンの計測結果を除外してアライメントの位置ずれ量を算出するものである。
【００１０】
本発明においては、各々の前記ウェハアライメントマークについて、正常な信号波形の得られた矩形パターン数と最小必要パターン数とを比較して、前記正常な信号波形の得られた矩形パターン数が前記最小必要パターン数よりも少ない前記ウェハアライメントマークの計測を全て異常と判断し、異常と判断された前記ウェハアライメントマークの計測結果を除去して、アライメントの位置ずれ量を算出する構成とすることができる。
【００１１】
また、本発明においては、各々の矩形パターンの位置ずれ量の平均値を、前記アライメントマークもしくは前記ショットの位置ずれ量とする構成とすることもできる。
【００１２】
また、本発明の半導体装置の製造方法は、上記記載の画像処理アライメント方法を少なくとも１回、フォトリソグラフィ工程に用いるものである。
【００１３】
このように、本発明は、フレームの幅や大きさを変化させた複数の矩形パターンが配列された画像処理アライメント用ウェハアライメントマークを用い、各々の矩形パターンの信号波形を計測して規格値と比較し、又、信号波形の正常な矩形パターンの数と予め定めた値とを比較して異常な計測結果を除外してアライメントの位置ずれ量を算出することにより、ウェハアライメントマークの占有面積を増加させることなく、プロセスに起因するアライメント精度の劣化を抑制し、重ね合せ精度を格段に向上させることができる。また、このような画像処理アライメント方法を半導体プロセスに組み込むことによって、半導体装置のスループットを向上させることができる。
【００１４】
【発明の実施の形態】
本発明に係る画像処理アライメント用ウェハアライメントマークは、その好ましい一実施の形態において、複数の矩形パターン（フレーム型矩形パターン又はＢＯＸ型矩形パターン）を撮像画面内に入るように配列し、各々の矩形パターンのフレーム幅や大きさを変化させて構成するものであり、フレーム幅又は大きさを変化させた矩形パターンを用いることにより、様々な半導体製造プロセスを経た後、いずれかの矩形パターンで不具合が生じた場合であっても、他の矩形パターンを用いてアライメントの位置ずれ量を算出することができ、これにより、重ね合せ精度を格段に向上させ、半導体装置のスループットを向上させることができる。
【００１５】
【実施例】
上記した本発明の実施の形態についてさらに詳細に説明すべく、本発明の実施例について図面を参照して説明する。
【００１６】
［実施例１］
まず、本発明の第１の実施例に係る画像処理アライメント用ウェハアライメントマーク及び画像処理アライメント方法並びに半導体装置の製造方法について、図１乃至図３及び図７乃至図１１を参照して説明する。図１は、本発明の第１の実施例に係る画像処理アライメント用ウェハアライメントマークの構造を示す平面図であり、図２及び図３は、そのバリエーションを示す平面図である。また、図７は、露光装置に入力するパラメータを示す図であり、図８は矩形パターンの信号波形の一例、図９及び図１０は、本発明の効果を示す図である。又、図１１は、本実施例の画像処理アライメント方法の手順を示すフローチャート図である。
【００１７】
上述したように、様々な半導体製造プロセスを経たウェハアライメントマークの形状や寸法がデバイス設計者の想定通りであることはむしろまれであって、変形・非対称性・プロセスばらつき等によってアライメント計測エラー・不具合がしばしば発生する。
【００１８】
そこで、本実施例では、ウェハアライメントマークの重ね合せ精度を大きく向上させるために、画像処理アライメント用ウェハアライメントマーク１を図１（ａ）に示すように２個以上の矩形パターン１ａが撮像画面内に全て入るように並べて構成し、かつ、各々の矩形パターン１ａのフレーム幅あるいは大きさを少なくとも２種類以上設け、これにより、アライメント計測エラー・不具合を低減している。
【００１９】
具体的に説明すると、図１（ｃ）はウェハ３上のショットマップを示しており、各々のショット２のスクライブ領域には、図１（ｂ）に示すように本発明の画像処理アライメント用ウェハアライメントマーク１が形成されている。このウェハアライメントマーク１は、図１（ａ）に示すようにフレームの幅を変化させた複数個の矩形パターン１ａで構成され、全体としては従来の画像処理用Ｌ／Ｓウェハアライメントマーク１組と同程度の大きさである。
【００２０】
この矩形パターン１ａを形成するフレームの幅は、通常０．２μｍ〜２μｍ程度である。図では、例えば０．２、０．４、０．６、０．８、１．０、１．２μｍ幅と変化させた構成を記載している。また、矩形パターン１ａの大きさは、通常１μｍ〜３０μｍ程度であり、小さいほどウェハアライメントマーク１の占有面積を縮小することができるが、小さくしすぎるとアライメント用光学系の解像度の観点から計測精度が劣化するので適当な値を選択する。図では、５μｍ□の正方形を２列に計６個並べた構成としている。
【００２１】
なお、矩形パターン１ａは正方形である必要は無く、Ｘ、Ｙ方向ともおよそ１μｍ〜３０μｍ程度の幅であれば長方形であってもよい。基本的にはスループット向上のためＸ、Ｙ同時計測をするが、スクライブ領域に余裕がある場合には、図２に示すように矩形パターン１ａを一列に配置して、一般的に行われているＸ、Ｙ別計測を行うこともできる。
【００２２】
また、矩形パターン１ａのフレーム幅は、図１及び図２のように太→細（あるいは細→太）の方向に順次変化させる必要は無く、２種類以上のフレーム幅を有する構成である限り、図３に示すように太→細→太となっていてもよいし、もっとランダムに変化させてもよい。
【００２３】
アライメント露光に際して、露光装置には図７に示すようなパラメータを入力する。代表的なパラメータとしては、１組のウェハアライメントマーク１を構成する矩形パターン１ａの個数、位置ずれ量の算出に最小限必要な矩形パターン１ａの個数、各矩形パターン１ａのＸ、Ｙ座標とパターンサイズ等である。通常これらは、ショットマップ、露光量、フォーカスオフセット等を設定するジョブファイル内にともに記述される。
【００２４】
次に、図１１のフローチャート図を参照して、本実施例の画像処理アライメント方法の流れについて説明する。まず、ウェハ３は露光装置のウェハステージにロードされ、ローディングばらつきがラフアライメントで補正された後、ファインアライメントが行われる。
【００２５】
そして、ステップＳ１０１で、図１（ａ）に代表されるウェハアライメントマーク１がアライメント顕微鏡を通してＣＣＤカメラに撮像される。次に、ステップＳ１０２でマーク番号Ｎを１に設定し、１番目の矩形パターン１ａの信号処理を行う（ステップＳ１０３）。具体的には、図８（ａ）に示すように矩形パターン１ａをＸ方向に走査すると、図８（ｂ）に示すような信号波形が出力される。
【００２６】
そして、ステップＳ１０４で信号強度と規格値を比較し、信号の最大値と最小値の差（図８の矢印）が規格値よりも大きければその計測を正常と判断し、信号の最小値やスライスレベルの中点などから位置ずれ量を算出し、記憶・演算部に記憶させる（ステップＳ１０５）。また、信号の最大値と最小値の差が規格値よりも小さければその計測を異常と判断し、データ処理には使用しない（ステップＳ１０６）。Ｙ方向についても同様のことを行う。この正常・異常の判断は、Ｘ、Ｙ方向独立で行ってもよいし、Ｘ、Ｙ方向とも正常の場合のみ正常と判断する構成としてもよい。
【００２７】
そして、ステップＳ１０７で最後のマークか否かを判断し、最後のマークでない場合には、ステップＳ１０８でマーク番号Ｎを加算し、同様の処理を最後のパターンまで繰り返す。その後、ステップＳ１０９で、正常と判断したパターン数と最小必要パターン数とを比較し、正常と判断したパターン数が規格に達していれば、ステップＳ１１０で計測結果全ての平均を算出し、それを該ショットの位置ずれ量として記憶・演算部に記憶させ、ジョブファイル内で設定された次のアライメントショットへと進む。ここで、平均値を採用する理由としては、どの計測結果もノイズ等によるランダムなばらつきを含んでおり、平均化することによってランダムなばらつきをキャンセルできて計測精度を向上させられるためである。
【００２８】
また、ステップＳ１０９で正常と判断したパターン数が最小必要パターン数よりも少なければ、該ショットの計測は全て異常と判断し、データ処理には使用せず、次のアライメントショットへと進む（ステップＳ１１１）。
【００２９】
なお、図１１の処理は全て電気信号処理であって、ステージ駆動等を伴っていないので、実際上、撮像から終了 (＝次ショットへの移動開始直前)までは瞬間的に行われると言ってよい。
【００３０】
そして、すべてのアライメントショットの計測が終了したら、各アライメントショットの位置ずれ量を最小二乗法等により統計処理して、オフセット（並進誤差）、スケーリング（伸縮誤差）、ローテーション（回転誤差）等を算出し、その結果に基づいてショットマップを補正して露光を行う。
【００３１】
このように、本実施例の画像処理アライメント用ウェハアライメントマークの構造及び画像処理アライメント方法によれば、ウェハアライメントマーク１をフレーム幅又は大きさが異なる複数の矩形パターン１ａによって構成しているため、様々な半導体製造プロセスによって一部の矩形パターン１ａの形状が崩れた場合であっても、フレーム幅又は大きさの異なる他の矩形パターン１ａを用いて信号波形を計測することができる。そして、計測可能な矩形パターン１ａの数と予め定めた最小必要パターン数と比較し、異常と判断されたパターンやショットの計測結果を除外してアライメントの位置ずれ量を算出することにより、確実にアライメントを行うことができる。
【００３２】
例えば、図９のようなマーク形状であれば、いずれのパターンからも比較的良好な信号波形が得られると考えられ、フレーム幅がどうであっても特に問題は無い。しかし、図１０のようなマーク形状であれば、細すぎるフレームはマーク内が詰まってしまい、信号はほとんど得られない可能性がある。このような場合、従来のようにパターンが１種類しかなければアライメントエラーが続出することになるが、本発明では、１つのウェハアライメントマーク１の中にフレーム幅を変化させた矩形パターン１ａを複数設けることによって、アライメント不具合が発生する確率を格段に減少させることができる。
【００３３】
［実施例２］
次に、本発明の第２の実施例に係る画像処理アライメント用ウェハアライメントマーク及び画像処理アライメント方法並びに半導体装置の製造方法について、図４乃至図６を参照して説明する。図４は、第２の実施例に係るアライメントマークの構成を示す平面図であり、図５及び図６は、そのバリエーションを示す平面図である。
【００３４】
前記した第１の実施例では、アライメントマーク１を構成するフレーム型矩形パターン１ａのフレーム幅を変化させているが、図４、５、６に示すように、アライメントマーク１をＢＯＸ型矩形パターン１ｂで構成し、ＢＯＸ型矩形パターン１ｂの大きさを変化させることもできる。この場合も、効果・依存性が若干小さくなるものの、第１の実施例とほぼ同様の効果が得られる。これは、ＢＯＸ型矩形パターン１ｂの大きさが変化すれば、そのエッジの形状やマーク内部に堆積する膜厚が変化することにより、信号波形もやはり変化するためである。
【００３５】
【発明の効果】
以上説明したように、本発明の画像処理アライメント用ウェハアライメントマーク及び画像処理アライメント方法並びに半導体装置の製造方法によれば、アライメントマークの占有面積を増加させることなく、プロセス起因のアライメント精度劣化を改善し、重ね合せ精度を格段に向上でき、またショット内のアライメントマーク面積を低減でき、さらにスループットを向上させることができる。
【００３６】
その理由は、本発明の画像処理アライメント用ウェハアライメントマークは、フレームの幅又は大きさが異なる複数の矩形パターンによって構成されているため、様々な半導体製造プロセスによって一部の矩形パターンに不具合が生じた場合であっても、幅又は大きさの異なる他の矩形パターンを用いて信号波形を計測することができ、計測可能なパターンの数と予め定めた最小必要パターン数と比較して異常と判断された計測結果を除外してアライメントの位置ずれ量を算出することにより、確実にアライメントを行うことができるからである。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係るウェハアライメントマーク（フレーム型矩形パターン）の構成を示す平面図である。
【図２】本発明の第１の実施例に係るウェハアライメントマーク（フレーム型矩形パターン）の他の構成を示す平面図である。
【図３】本発明の第１の実施例に係るウェハアライメントマーク（フレーム型矩形パターン）の他の構成を示す平面図である。
【図４】本発明の第２の実施例に係るウェハアライメントマーク（ＢＯＸ型矩形パターン）の構成を示す平面図である。
【図５】本発明の第２の実施例に係るウェハアライメントマーク（ＢＯＸ型矩形パターン）の他の構成を示す平面図である。
【図６】本発明の第２の実施例に係るウェハアライメントマーク（ＢＯＸ型矩形パターン）の他の構成を示す平面図である。
【図７】露光装置に入力されるパラメータを示す図である。
【図８】本発明の第１の実施例に係るウェハアライメントマークの信号波形を模式的に示す図である。
【図９】本発明の効果を示す図であり、検出が良好に行われる場合の図である。
【図１０】本発明の効果を示す図であり、アライメント計測エラー・不具合が発生する場合の図である。
【図１１】本発明の第１の実施例に係る画像処理アライメント方法の手順を示すフローチャート図図である。
【図１２】従来のウェハアライメントマークの構成を示す平面図である。
【符号の説明】
１ アライメントマーク
１ａ フレーム型矩形パターン
１ｂ ＢＯＸ型矩形パターン
２ ショット
３ ウェハ
【発明の属する技術分野】
本発明は、画像処理アライメント用アライメントマーク及び該アライメントマークを用いた画像処理アライメント方法並びに半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来は、図１２に示すように、Ｘ、Ｙ方向のファインアライメントを行うためのウェハアライメントマークをそれぞれスクライブ領域に配置していた。この画像処理用ウェハアライメントマークとしては、幅６μｍ、長さ３０μｍ程度のＢＯＸ型あるいはフレーム型のラインを間隔６μｍ程度で７〜９本程度並べたＬ／Ｓマークが一般的である。
【０００３】
【発明が解決しようとする課題】
上記画像処理ウェハアライメントマークが設計値通りの寸法で形成されていればアライメントの精度を確保することができるが、通常、様々な半導体製造プロセスを経たウェハアライメントマークの形状や寸法がデバイス設計者の想定通りであることはむしろまれであって、変形・非対称性・プロセスばらつき等によってアライメント計測エラー・不具合がしばしば発生するという問題がある。
【０００４】
このようなアライメント計測エラー・不具合を防止するには、マーク幅等の水準を振った複数のアライメントマークを設けることが望ましいが、リソグラフィ工程は通常２０工程以上もあるため、従来のウェハアライメントマーク及びアライメント方法では、スクライブ領域の面積の制限から何工程にもわたって複数のウェハアライメントマークを設けることは非常に困難であった。
【０００５】
本発明は、上記問題点に鑑みてなされたものであって、その主たる目的は、ウェハアライメントマークの占有面積を増加させることなく、プロセス起因のアライメント精度劣化を改善し、重ね合せ精度を格段に向上でき、さらにスループットを向上させることのできる画像処理アライメント用ウェハアライメントマーク及び画像処理アライメント方法並びに半導体装置の製造方法を提供することにある。
【０００６】
【問題を解決するための手段】
上記目的を達成するため、本発明のアライメント方法は、１ショットの撮像画面内に全てが入るように配列され、フレーム幅又は外形寸法の少なくとも一方が、２種類以上となるように構成された複数の矩形パターンからなるウェハアライメントマークを用いてアライメントを行う画像処理アライメント方法において、前記ウェハアライメントマークをアライメント顕微鏡を通してＣＣＤカメラで撮像することにより、前記ウェハアライメントマークを構成する矩形パターン毎に信号波形を計測し、前記信号波形の強度の最大値と最小値の差と予め定めた規格値とを比較して、前記信号波形の強度の最大値と最小値の差が前記規格値以上となる計測結果を正常と判断し、前記信号波形の強度の最大値と最小値の差が前記規格値よりも小さい計測結果を異常と判断し、異常と判断された前記矩形パターンの計測結果を除外してアライメントの位置ずれ量を算出するものである。
【００１０】
本発明においては、各々の前記ウェハアライメントマークについて、正常な信号波形の得られた矩形パターン数と最小必要パターン数とを比較して、前記正常な信号波形の得られた矩形パターン数が前記最小必要パターン数よりも少ない前記ウェハアライメントマークの計測を全て異常と判断し、異常と判断された前記ウェハアライメントマークの計測結果を除去して、アライメントの位置ずれ量を算出する構成とすることができる。
【００１１】
また、本発明においては、各々の矩形パターンの位置ずれ量の平均値を、前記アライメントマークもしくは前記ショットの位置ずれ量とする構成とすることもできる。
【００１２】
また、本発明の半導体装置の製造方法は、上記記載の画像処理アライメント方法を少なくとも１回、フォトリソグラフィ工程に用いるものである。
【００１３】
このように、本発明は、フレームの幅や大きさを変化させた複数の矩形パターンが配列された画像処理アライメント用ウェハアライメントマークを用い、各々の矩形パターンの信号波形を計測して規格値と比較し、又、信号波形の正常な矩形パターンの数と予め定めた値とを比較して異常な計測結果を除外してアライメントの位置ずれ量を算出することにより、ウェハアライメントマークの占有面積を増加させることなく、プロセスに起因するアライメント精度の劣化を抑制し、重ね合せ精度を格段に向上させることができる。また、このような画像処理アライメント方法を半導体プロセスに組み込むことによって、半導体装置のスループットを向上させることができる。
【００１４】
【発明の実施の形態】
本発明に係る画像処理アライメント用ウェハアライメントマークは、その好ましい一実施の形態において、複数の矩形パターン（フレーム型矩形パターン又はＢＯＸ型矩形パターン）を撮像画面内に入るように配列し、各々の矩形パターンのフレーム幅や大きさを変化させて構成するものであり、フレーム幅又は大きさを変化させた矩形パターンを用いることにより、様々な半導体製造プロセスを経た後、いずれかの矩形パターンで不具合が生じた場合であっても、他の矩形パターンを用いてアライメントの位置ずれ量を算出することができ、これにより、重ね合せ精度を格段に向上させ、半導体装置のスループットを向上させることができる。
【００１５】
【実施例】
上記した本発明の実施の形態についてさらに詳細に説明すべく、本発明の実施例について図面を参照して説明する。
【００１６】
［実施例１］
まず、本発明の第１の実施例に係る画像処理アライメント用ウェハアライメントマーク及び画像処理アライメント方法並びに半導体装置の製造方法について、図１乃至図３及び図７乃至図１１を参照して説明する。図１は、本発明の第１の実施例に係る画像処理アライメント用ウェハアライメントマークの構造を示す平面図であり、図２及び図３は、そのバリエーションを示す平面図である。また、図７は、露光装置に入力するパラメータを示す図であり、図８は矩形パターンの信号波形の一例、図９及び図１０は、本発明の効果を示す図である。又、図１１は、本実施例の画像処理アライメント方法の手順を示すフローチャート図である。
【００１７】
上述したように、様々な半導体製造プロセスを経たウェハアライメントマークの形状や寸法がデバイス設計者の想定通りであることはむしろまれであって、変形・非対称性・プロセスばらつき等によってアライメント計測エラー・不具合がしばしば発生する。
【００１８】
そこで、本実施例では、ウェハアライメントマークの重ね合せ精度を大きく向上させるために、画像処理アライメント用ウェハアライメントマーク１を図１（ａ）に示すように２個以上の矩形パターン１ａが撮像画面内に全て入るように並べて構成し、かつ、各々の矩形パターン１ａのフレーム幅あるいは大きさを少なくとも２種類以上設け、これにより、アライメント計測エラー・不具合を低減している。
【００１９】
具体的に説明すると、図１（ｃ）はウェハ３上のショットマップを示しており、各々のショット２のスクライブ領域には、図１（ｂ）に示すように本発明の画像処理アライメント用ウェハアライメントマーク１が形成されている。このウェハアライメントマーク１は、図１（ａ）に示すようにフレームの幅を変化させた複数個の矩形パターン１ａで構成され、全体としては従来の画像処理用Ｌ／Ｓウェハアライメントマーク１組と同程度の大きさである。
【００２０】
この矩形パターン１ａを形成するフレームの幅は、通常０．２μｍ〜２μｍ程度である。図では、例えば０．２、０．４、０．６、０．８、１．０、１．２μｍ幅と変化させた構成を記載している。また、矩形パターン１ａの大きさは、通常１μｍ〜３０μｍ程度であり、小さいほどウェハアライメントマーク１の占有面積を縮小することができるが、小さくしすぎるとアライメント用光学系の解像度の観点から計測精度が劣化するので適当な値を選択する。図では、５μｍ□の正方形を２列に計６個並べた構成としている。
【００２１】
なお、矩形パターン１ａは正方形である必要は無く、Ｘ、Ｙ方向ともおよそ１μｍ〜３０μｍ程度の幅であれば長方形であってもよい。基本的にはスループット向上のためＸ、Ｙ同時計測をするが、スクライブ領域に余裕がある場合には、図２に示すように矩形パターン１ａを一列に配置して、一般的に行われているＸ、Ｙ別計測を行うこともできる。
【００２２】
また、矩形パターン１ａのフレーム幅は、図１及び図２のように太→細（あるいは細→太）の方向に順次変化させる必要は無く、２種類以上のフレーム幅を有する構成である限り、図３に示すように太→細→太となっていてもよいし、もっとランダムに変化させてもよい。
【００２３】
アライメント露光に際して、露光装置には図７に示すようなパラメータを入力する。代表的なパラメータとしては、１組のウェハアライメントマーク１を構成する矩形パターン１ａの個数、位置ずれ量の算出に最小限必要な矩形パターン１ａの個数、各矩形パターン１ａのＸ、Ｙ座標とパターンサイズ等である。通常これらは、ショットマップ、露光量、フォーカスオフセット等を設定するジョブファイル内にともに記述される。
【００２４】
次に、図１１のフローチャート図を参照して、本実施例の画像処理アライメント方法の流れについて説明する。まず、ウェハ３は露光装置のウェハステージにロードされ、ローディングばらつきがラフアライメントで補正された後、ファインアライメントが行われる。
【００２５】
そして、ステップＳ１０１で、図１（ａ）に代表されるウェハアライメントマーク１がアライメント顕微鏡を通してＣＣＤカメラに撮像される。次に、ステップＳ１０２でマーク番号Ｎを１に設定し、１番目の矩形パターン１ａの信号処理を行う（ステップＳ１０３）。具体的には、図８（ａ）に示すように矩形パターン１ａをＸ方向に走査すると、図８（ｂ）に示すような信号波形が出力される。
【００２６】
そして、ステップＳ１０４で信号強度と規格値を比較し、信号の最大値と最小値の差（図８の矢印）が規格値よりも大きければその計測を正常と判断し、信号の最小値やスライスレベルの中点などから位置ずれ量を算出し、記憶・演算部に記憶させる（ステップＳ１０５）。また、信号の最大値と最小値の差が規格値よりも小さければその計測を異常と判断し、データ処理には使用しない（ステップＳ１０６）。Ｙ方向についても同様のことを行う。この正常・異常の判断は、Ｘ、Ｙ方向独立で行ってもよいし、Ｘ、Ｙ方向とも正常の場合のみ正常と判断する構成としてもよい。
【００２７】
そして、ステップＳ１０７で最後のマークか否かを判断し、最後のマークでない場合には、ステップＳ１０８でマーク番号Ｎを加算し、同様の処理を最後のパターンまで繰り返す。その後、ステップＳ１０９で、正常と判断したパターン数と最小必要パターン数とを比較し、正常と判断したパターン数が規格に達していれば、ステップＳ１１０で計測結果全ての平均を算出し、それを該ショットの位置ずれ量として記憶・演算部に記憶させ、ジョブファイル内で設定された次のアライメントショットへと進む。ここで、平均値を採用する理由としては、どの計測結果もノイズ等によるランダムなばらつきを含んでおり、平均化することによってランダムなばらつきをキャンセルできて計測精度を向上させられるためである。
【００２８】
また、ステップＳ１０９で正常と判断したパターン数が最小必要パターン数よりも少なければ、該ショットの計測は全て異常と判断し、データ処理には使用せず、次のアライメントショットへと進む（ステップＳ１１１）。
【００２９】
なお、図１１の処理は全て電気信号処理であって、ステージ駆動等を伴っていないので、実際上、撮像から終了 (＝次ショットへの移動開始直前)までは瞬間的に行われると言ってよい。
【００３０】
そして、すべてのアライメントショットの計測が終了したら、各アライメントショットの位置ずれ量を最小二乗法等により統計処理して、オフセット（並進誤差）、スケーリング（伸縮誤差）、ローテーション（回転誤差）等を算出し、その結果に基づいてショットマップを補正して露光を行う。
【００３１】
このように、本実施例の画像処理アライメント用ウェハアライメントマークの構造及び画像処理アライメント方法によれば、ウェハアライメントマーク１をフレーム幅又は大きさが異なる複数の矩形パターン１ａによって構成しているため、様々な半導体製造プロセスによって一部の矩形パターン１ａの形状が崩れた場合であっても、フレーム幅又は大きさの異なる他の矩形パターン１ａを用いて信号波形を計測することができる。そして、計測可能な矩形パターン１ａの数と予め定めた最小必要パターン数と比較し、異常と判断されたパターンやショットの計測結果を除外してアライメントの位置ずれ量を算出することにより、確実にアライメントを行うことができる。
【００３２】
例えば、図９のようなマーク形状であれば、いずれのパターンからも比較的良好な信号波形が得られると考えられ、フレーム幅がどうであっても特に問題は無い。しかし、図１０のようなマーク形状であれば、細すぎるフレームはマーク内が詰まってしまい、信号はほとんど得られない可能性がある。このような場合、従来のようにパターンが１種類しかなければアライメントエラーが続出することになるが、本発明では、１つのウェハアライメントマーク１の中にフレーム幅を変化させた矩形パターン１ａを複数設けることによって、アライメント不具合が発生する確率を格段に減少させることができる。
【００３３】
［実施例２］
次に、本発明の第２の実施例に係る画像処理アライメント用ウェハアライメントマーク及び画像処理アライメント方法並びに半導体装置の製造方法について、図４乃至図６を参照して説明する。図４は、第２の実施例に係るアライメントマークの構成を示す平面図であり、図５及び図６は、そのバリエーションを示す平面図である。
【００３４】
前記した第１の実施例では、アライメントマーク１を構成するフレーム型矩形パターン１ａのフレーム幅を変化させているが、図４、５、６に示すように、アライメントマーク１をＢＯＸ型矩形パターン１ｂで構成し、ＢＯＸ型矩形パターン１ｂの大きさを変化させることもできる。この場合も、効果・依存性が若干小さくなるものの、第１の実施例とほぼ同様の効果が得られる。これは、ＢＯＸ型矩形パターン１ｂの大きさが変化すれば、そのエッジの形状やマーク内部に堆積する膜厚が変化することにより、信号波形もやはり変化するためである。
【００３５】
【発明の効果】
以上説明したように、本発明の画像処理アライメント用ウェハアライメントマーク及び画像処理アライメント方法並びに半導体装置の製造方法によれば、アライメントマークの占有面積を増加させることなく、プロセス起因のアライメント精度劣化を改善し、重ね合せ精度を格段に向上でき、またショット内のアライメントマーク面積を低減でき、さらにスループットを向上させることができる。
【００３６】
その理由は、本発明の画像処理アライメント用ウェハアライメントマークは、フレームの幅又は大きさが異なる複数の矩形パターンによって構成されているため、様々な半導体製造プロセスによって一部の矩形パターンに不具合が生じた場合であっても、幅又は大きさの異なる他の矩形パターンを用いて信号波形を計測することができ、計測可能なパターンの数と予め定めた最小必要パターン数と比較して異常と判断された計測結果を除外してアライメントの位置ずれ量を算出することにより、確実にアライメントを行うことができるからである。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係るウェハアライメントマーク（フレーム型矩形パターン）の構成を示す平面図である。
【図２】本発明の第１の実施例に係るウェハアライメントマーク（フレーム型矩形パターン）の他の構成を示す平面図である。
【図３】本発明の第１の実施例に係るウェハアライメントマーク（フレーム型矩形パターン）の他の構成を示す平面図である。
【図４】本発明の第２の実施例に係るウェハアライメントマーク（ＢＯＸ型矩形パターン）の構成を示す平面図である。
【図５】本発明の第２の実施例に係るウェハアライメントマーク（ＢＯＸ型矩形パターン）の他の構成を示す平面図である。
【図６】本発明の第２の実施例に係るウェハアライメントマーク（ＢＯＸ型矩形パターン）の他の構成を示す平面図である。
【図７】露光装置に入力されるパラメータを示す図である。
【図８】本発明の第１の実施例に係るウェハアライメントマークの信号波形を模式的に示す図である。
【図９】本発明の効果を示す図であり、検出が良好に行われる場合の図である。
【図１０】本発明の効果を示す図であり、アライメント計測エラー・不具合が発生する場合の図である。
【図１１】本発明の第１の実施例に係る画像処理アライメント方法の手順を示すフローチャート図図である。
【図１２】従来のウェハアライメントマークの構成を示す平面図である。
【符号の説明】
１ アライメントマーク
１ａ フレーム型矩形パターン
１ｂ ＢＯＸ型矩形パターン
２ ショット
３ ウェハ
Claims (4)
- １ショットの撮像画面内に全てが入るように配列され、フレーム幅又は外形寸法の少なくとも一方が、２種類以上となるように構成された複数の矩形パターンからなるウェハアライメントマークを用いてアライメントを行う画像処理アライメント方法において、
前記ウェハアライメントマークをアライメント顕微鏡を通してＣＣＤカメラで撮像することにより、前記ウェハアライメントマークを構成する矩形パターン毎に信号波形を計測し、
前記信号波形の強度の最大値と最小値の差と予め定めた規格値とを比較して、前記信号波形の強度の最大値と最小値の差が前記規格値以上となる計測結果を正常と判断し、前記信号波形の強度の最大値と最小値の差が前記規格値よりも小さい計測結果を異常と判断し、
異常と判断された前記矩形パターンの計測結果を除外してアライメントの位置ずれ量を算出することを特徴とする画像処理アライメント方法。 - 各々の前記ウェハアライメントマークについて、正常な信号波形の得られた矩形パターン数と最小必要パターン数とを比較して、
前記正常な信号波形の得られた矩形パターン数が前記最小必要パターン数よりも少ない前記ウェハアライメントマークの計測を全て異常と判断し、
異常と判断された前記ウェハアライメントマークの計測結果を除去して、アライメントの位置ずれ量を算出することを特徴とする請求項１記載の画像処理アライメント方法。 - 各々の矩形パターンの位置ずれ量の平均値を、前記アライメントマークもしくは前記ショットの位置ずれ量とすることを特徴とする請求項１又は２記載の画像処理アライメント方法。
- 請求項１乃至３のいずれか一に記載の画像処理アライメント方法を少なくとも１回、フォトリソグラフィ工程に用いることを特徴とする半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002110091A JP3953355B2 (ja) | 2002-04-12 | 2002-04-12 | 画像処理アライメント方法及び半導体装置の製造方法 |
| US10/408,349 US6841890B2 (en) | 2002-04-12 | 2003-04-08 | Wafer alignment mark for image processing including rectangular patterns, image processing alignment method and method of manufacturing semiconductor device |
| US10/986,661 US7271906B2 (en) | 2002-04-12 | 2004-11-12 | Image processing alignment method and method of manufacturing semiconductor device |
| US11/785,181 US7894660B2 (en) | 2002-04-12 | 2007-04-16 | Image processing alignment method and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002110091A JP3953355B2 (ja) | 2002-04-12 | 2002-04-12 | 画像処理アライメント方法及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003303763A JP2003303763A (ja) | 2003-10-24 |
| JP3953355B2 true JP3953355B2 (ja) | 2007-08-08 |
Family
ID=29207569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002110091A Expired - Fee Related JP3953355B2 (ja) | 2002-04-12 | 2002-04-12 | 画像処理アライメント方法及び半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US6841890B2 (ja) |
| JP (1) | JP3953355B2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7112890B2 (en) | 2003-10-30 | 2006-09-26 | Asml Holding N.V. | Tunable alignment geometry |
| DE102006034906A1 (de) | 2006-07-28 | 2008-01-31 | Carl Zeiss Microimaging Gmbh | Laser-Scanning-Mikroskop und Verfahren zu seinem Betrieb |
| JP2009288276A (ja) * | 2008-05-27 | 2009-12-10 | Seiko Epson Corp | 実装構造体、電気光学装置および電子機器 |
| CN102221792A (zh) * | 2010-04-13 | 2011-10-19 | 中芯国际集成电路制造(上海)有限公司 | 在半导体光刻工艺中进行的对准方法 |
| JP5726472B2 (ja) * | 2010-09-24 | 2015-06-03 | 株式会社東芝 | アライメント方法及び検出装置 |
| JP5832345B2 (ja) * | 2012-03-22 | 2015-12-16 | 株式会社ニューフレアテクノロジー | 検査装置および検査方法 |
| US8674524B1 (en) * | 2012-10-12 | 2014-03-18 | Infineon Technologies Ag | Alignment marks and a semiconductor workpiece |
| EP2976679B1 (en) * | 2013-03-20 | 2020-02-19 | ASML Netherlands B.V. | Method and apparatus for measuring asymmetry of a microstructure, position measuring method, position measuring apparatus, lithographic apparatus and device manufacturing method |
| JP2014187195A (ja) * | 2013-03-22 | 2014-10-02 | Toshiba Corp | パターンの重ね合わせずれ計測方法 |
| CN103337454A (zh) * | 2013-05-30 | 2013-10-02 | 深圳市锐骏半导体有限公司 | 一种沟槽mos划片槽的设计方法 |
| JP6386732B2 (ja) * | 2014-01-20 | 2018-09-05 | キヤノン株式会社 | 検出装置、検出方法、及びリソグラフィ装置 |
| US9355964B2 (en) * | 2014-03-10 | 2016-05-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming alignment marks and structure of same |
| US9754895B1 (en) | 2016-03-07 | 2017-09-05 | Micron Technology, Inc. | Methods of forming semiconductor devices including determining misregistration between semiconductor levels and related apparatuses |
| CN109935572B (zh) * | 2017-12-18 | 2020-08-21 | 瀚宇彩晶股份有限公司 | 电子装置 |
| CN110071093B (zh) * | 2018-01-23 | 2020-11-27 | 瀚宇彩晶股份有限公司 | 显示面板 |
| US11296001B2 (en) * | 2018-10-19 | 2022-04-05 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package and method of manufacturing the same |
| US11694967B2 (en) * | 2019-03-14 | 2023-07-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure and method of fabricating the same |
| US11887935B2 (en) * | 2021-06-11 | 2024-01-30 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
| CN116504757B (zh) * | 2023-06-30 | 2023-09-19 | 合肥晶合集成电路股份有限公司 | 光刻对准标记结构和半导体结构 |
Family Cites Families (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5726434A (en) | 1980-07-23 | 1982-02-12 | Hitachi Ltd | Wafer target pattern for alignment |
| FR2538923A1 (fr) * | 1982-12-30 | 1984-07-06 | Thomson Csf | Procede et dispositif d'alignement optique de motifs dans deux plans rapproches dans un appareil d'exposition comprenant une source de rayonnement divergent |
| JPS62205623A (ja) | 1986-03-06 | 1987-09-10 | Canon Inc | 位置合せアライメントパタ−ン |
| JPH0650714B2 (ja) * | 1986-07-17 | 1994-06-29 | キヤノン株式会社 | 露光方法 |
| DE3735154C2 (de) * | 1986-10-17 | 1994-10-20 | Canon Kk | Verfahren zum Erfassen der Lage einer auf einem Objekt vorgesehenen Marke |
| US5418613A (en) * | 1990-11-20 | 1995-05-23 | Canon Kabushiki Kaisha | Method and apparatus for detecting the position of a substrate having first and second patterns of different sizes |
| JP2830462B2 (ja) | 1990-11-20 | 1998-12-02 | キヤノン株式会社 | 位置合わせ装置、露光装置、及びそれらを用いた半導体素子の製造方法 |
| JPH04303914A (ja) | 1991-03-29 | 1992-10-27 | Canon Inc | 位置合わせ装置、露光装置、及びそれらを用いた半導体素子の製造方法 |
| US5402224A (en) * | 1992-09-25 | 1995-03-28 | Nikon Corporation | Distortion inspecting method for projection optical system |
| US5808910A (en) * | 1993-04-06 | 1998-09-15 | Nikon Corporation | Alignment method |
| JP3491346B2 (ja) * | 1994-08-22 | 2004-01-26 | 株式会社ニコン | 位置合わせ方法及びそれを用いた露光方法、並びに位置合わせ装置及びそれを用いた露光装置 |
| US5674651A (en) * | 1994-09-27 | 1997-10-07 | Nikon Corporation | Alignment method for use in an exposure system |
| JPH08274018A (ja) | 1995-03-30 | 1996-10-18 | Canon Inc | 位置検出装置及びそれを用いた半導体デバイスの製造方法 |
| JP3313543B2 (ja) | 1995-06-15 | 2002-08-12 | 株式会社東芝 | 露光装置用位置合せ装置及び位置合わせ方法 |
| JP3859764B2 (ja) | 1995-06-27 | 2006-12-20 | 株式会社ルネサステクノロジ | 重ね合わせ精度測定マーク、そのマークの欠陥修正方法、および、そのマークを有するフォトマスク |
| JPH09232202A (ja) | 1996-02-20 | 1997-09-05 | Mitsubishi Electric Corp | 投影露光装置におけるアライメント方法 |
| US5805290A (en) * | 1996-05-02 | 1998-09-08 | International Business Machines Corporation | Method of optical metrology of unresolved pattern arrays |
| JPH1012544A (ja) * | 1996-06-26 | 1998-01-16 | Nikon Corp | 位置計測方法及び露光方法 |
| JPH10319574A (ja) | 1997-05-22 | 1998-12-04 | Sony Corp | レチクル |
| JPH1154407A (ja) * | 1997-08-05 | 1999-02-26 | Nikon Corp | 位置合わせ方法 |
| JP3274396B2 (ja) * | 1997-11-07 | 2002-04-15 | 株式会社東芝 | パターン測定方法 |
| JP4109736B2 (ja) * | 1997-11-14 | 2008-07-02 | キヤノン株式会社 | 位置ずれ検出方法 |
| TW449672B (en) * | 1997-12-25 | 2001-08-11 | Nippon Kogaku Kk | Process and apparatus for manufacturing photomask and method of manufacturing the same |
| JP2000021767A (ja) | 1998-07-03 | 2000-01-21 | Canon Inc | 位置観察方法及び位置観察装置 |
| AU6000499A (en) * | 1998-09-30 | 2000-04-17 | Nikon Corporation | Alignment method and method for producing device using the alignment method |
| JP2000156336A (ja) | 1998-11-20 | 2000-06-06 | Nikon Corp | アライメント方法及び露光装置 |
| JP2000315642A (ja) * | 1999-04-30 | 2000-11-14 | Nec Corp | 収差による位置ずれ及びディストーションの計測方法と装置並びにレチクル |
| JP3356114B2 (ja) | 1999-05-14 | 2002-12-09 | 日本電気株式会社 | アライメント方法 |
| US7109483B2 (en) * | 2000-11-17 | 2006-09-19 | Ebara Corporation | Method for inspecting substrate, substrate inspecting system and electron beam apparatus |
| TWI221000B (en) * | 2001-02-13 | 2004-09-11 | Nikon Corp | Manufacturing method of exposure apparatus, adjustment method of exposure apparatus, and exposure method |
| JP2003151884A (ja) * | 2001-11-14 | 2003-05-23 | Nikon Corp | 合焦方法、位置計測方法および露光方法並びにデバイス製造方法 |
| KR100673487B1 (ko) * | 2002-04-17 | 2007-01-24 | 캐논 가부시끼가이샤 | 레티클 및 광학특성 계측방법 |
-
2002
- 2002-04-12 JP JP2002110091A patent/JP3953355B2/ja not_active Expired - Fee Related
-
2003
- 2003-04-08 US US10/408,349 patent/US6841890B2/en not_active Expired - Fee Related
-
2004
- 2004-11-12 US US10/986,661 patent/US7271906B2/en not_active Expired - Fee Related
-
2007
- 2007-04-16 US US11/785,181 patent/US7894660B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6841890B2 (en) | 2005-01-11 |
| JP2003303763A (ja) | 2003-10-24 |
| US7894660B2 (en) | 2011-02-22 |
| US20070195326A1 (en) | 2007-08-23 |
| US7271906B2 (en) | 2007-09-18 |
| US20050082693A1 (en) | 2005-04-21 |
| US20030199131A1 (en) | 2003-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3953355B2 (ja) | 画像処理アライメント方法及び半導体装置の製造方法 | |
| US9316925B2 (en) | Methods for monitoring source symmetry of photolithography systems | |
| KR101298444B1 (ko) | 패턴의 라인폭 및/또는 위치 에러에 대한 검사 시스템 및 방법 | |
| JPH0444307A (ja) | 半導体装置の製造方法 | |
| WO2019139772A1 (en) | Self-referencing and self-calibrating interference pattern overlay measurement | |
| JP6310263B2 (ja) | 検査装置 | |
| US20080241486A1 (en) | Liquid Crystal Display Device with Evaluation Patterns Disposed Thereon, and Method for Manufacturing the Same | |
| JP3824542B2 (ja) | 線幅検査方法とその装置 | |
| JP3958328B2 (ja) | 試料検査装置、試料検査方法及びプログラム | |
| US20060023198A1 (en) | Method for correcting structure-size-dependent positioning errors in photolithography | |
| JP2005030776A (ja) | 重ね合わせ測定装置および方法 | |
| JP2004317427A (ja) | パターン検査方法及びその装置、マスクの製造方法 | |
| US6208748B1 (en) | Monitoring focus of a lens imaging system based on astigmatism | |
| JP7525251B2 (ja) | Ｔｄｉ（時間遅延積分）センサの感度変動の判定方法、パターン検査方法、及びパターン検査装置 | |
| KR101010817B1 (ko) | 반도체 웨이퍼용 마스크 | |
| US20100104962A1 (en) | Patterning method, exposure system, computer readable storage medium, and method of manufacturing device | |
| KR20060030930A (ko) | 오버레이 측정방법 및 그에 사용되는 오버레이 마크 | |
| US20060212245A1 (en) | Real-time mathematical model for wafer spin defect detection and for misalignment analyses | |
| JP3109631B2 (ja) | ホトリソグラフィーのパターン検証方法 | |
| JP2016035539A (ja) | 位置測定方法、位置ずれマップの作成方法および検査システム | |
| JP2008083652A (ja) | フォトマスクの線幅検査方法 | |
| JP4554635B2 (ja) | パターン検査装置、パターン検査方法及びプログラム | |
| KR100769148B1 (ko) | 패턴크기 모니터링을 동시에 수행하기 위한 오버레이 마크 및 그 이용방법 | |
| JP2610372B2 (ja) | 合せずれ測定方法 | |
| JP2004259909A (ja) | 重ね合わせ検査方法および重ね合わせ検査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050308 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061128 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070328 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070424 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |