JP2003303763A - 画像処理アライメント用ウェハアライメントマーク及び画像処理アライメント方法並びに半導体装置の製造方法 - Google Patents

画像処理アライメント用ウェハアライメントマーク及び画像処理アライメント方法並びに半導体装置の製造方法

Info

Publication number
JP2003303763A
JP2003303763A JP2002110091A JP2002110091A JP2003303763A JP 2003303763 A JP2003303763 A JP 2003303763A JP 2002110091 A JP2002110091 A JP 2002110091A JP 2002110091 A JP2002110091 A JP 2002110091A JP 2003303763 A JP2003303763 A JP 2003303763A
Authority
JP
Japan
Prior art keywords
alignment
alignment mark
image processing
wafer
mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002110091A
Other languages
English (en)
Other versions
JP3953355B2 (ja
Inventor
Tadashi Fujimoto
匡志 藤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2002110091A priority Critical patent/JP3953355B2/ja
Priority to US10/408,349 priority patent/US6841890B2/en
Publication of JP2003303763A publication Critical patent/JP2003303763A/ja
Priority to US10/986,661 priority patent/US7271906B2/en
Priority to US11/785,181 priority patent/US7894660B2/en
Application granted granted Critical
Publication of JP3953355B2 publication Critical patent/JP3953355B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7092—Signal processing
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Signal Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】アライメントマークの占有面積を増加させるこ
となく、プロセス起因のアライメント精度劣化を改善
し、重ね合せ精度を格段に向上でき、さらにスループッ
トを向上させることのできる画像処理アライメント用ウ
ェハアライメントマーク及び画像処理アライメント方法
並びに半導体装置の製造方法の提供。 【解決手段】複数の矩形パターン１ａを撮像画面内に入
るように配列し、各々の矩形パターン１ａのフレーム幅
や大きさを変化させてアライメントマーク１を形成す
る。そして、各々の矩形パターン１ａの信号波形を計測
し、正常な波形が得られる矩形パターンの数と予め定め
た最小必要マーク数とを比較し、異常な計測結果を除外
することにより、アライメントの位置ずれ量を算出す
る。これにより、いずれかの矩形パターンで不具合が生
じた場合であっても確実にアライメントを行うことがで
きる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、画像処理アライメ
ント用アライメントマーク及び該アライメントマークを
用いた画像処理アライメント方法並びに半導体装置の製
造方法に関する。
【０００２】
【従来の技術】従来は、図１２に示すように、Ｘ、Ｙ方
向のファインアライメントを行うためのウェハアライメ
ントマークをそれぞれスクライブ領域に配置していた。
この画像処理用ウェハアライメントマークとしては、幅
６μｍ、長さ３０μｍ程度のＢＯＸ型あるいはフレーム
型のラインを間隔６μｍ程度で７〜９本程度並べたＬ／
Ｓマークが一般的である。
【０００３】
【発明が解決しようとする課題】上記画像処理ウェハア
ライメントマークが設計値通りの寸法で形成されていれ
ばアライメントの精度を確保することができるが、通
常、様々な半導体製造プロセスを経たウェハアライメン
トマークの形状や寸法がデバイス設計者の想定通りであ
ることはむしろまれであって、変形・非対称性・プロセ
スばらつき等によってアライメント計測エラー・不具合
がしばしば発生するという問題がある。
【０００４】このようなアライメント計測エラー・不具
合を防止するには、マーク幅等の水準を振った複数のア
ライメントマークを設けることが望ましいが、リソグラ
フィ工程は通常２０工程以上もあるため、従来のウェハ
アライメントマーク及びアライメント方法では、スクラ
イブ領域の面積の制限から何工程にもわたって複数のウ
ェハアライメントマークを設けることは非常に困難であ
った。
【０００５】本発明は、上記問題点に鑑みてなされたも
のであって、その主たる目的は、ウェハアライメントマ
ークの占有面積を増加させることなく、プロセス起因の
アライメント精度劣化を改善し、重ね合せ精度を格段に
向上でき、さらにスループットを向上させることのでき
る画像処理アライメント用ウェハアライメントマーク及
び画像処理アライメント方法並びに半導体装置の製造方
法を提供することにある。
【０００６】
【問題を解決するための手段】上記目的を達成するた
め、本発明のアライメントマークは、画像処理アライメ
ント用ウェハアライメントマークであって、各々の前記
ウェハアライメントマークは、１ショットの撮像画面内
に全てが入るように配列された複数の矩形パターンから
なるものである。
【０００７】本発明においては、前記矩形パターンは、
フレーム幅又は外形寸法の少なくとも一方が、２種類以
上となるように構成されていることが好ましい。
【０００８】また、本発明のアライメント方法は、１シ
ョットの撮像画面内に全てが入るように配列され、フレ
ーム幅又は外形寸法の少なくとも一方が、２種類以上と
なるように構成された複数の矩形パターンからなるウェ
ハアライメントマークを用いてアライメントを行うもの
である。
【０００９】本発明においては、前記ウェハアライメン
トマークを構成する矩形パターン毎に信号波形を計測
し、前記信号波形と予め定めた規格値とを比較して該矩
形パターンの正常・異常を判断し、異常と判断された前
記矩形パターンの計測結果を除外してアライメントの位
置ずれ量を算出する構成とすることができる。
【００１０】また、本発明においては、各々の前記ウェ
ハアライメントマークについて、正常な信号波形の得ら
れた矩形パターン数と予め設定した値とを比較して、該
ウェハアライメントマークの計測の正常・異常を判断
し、異常と判断された前記ウェハアライメントマークの
計測結果を除去してアライメントの位置ずれ量を算出す
る構成とすることもできる。
【００１１】また、本発明においては、各々の矩形パタ
ーンの位置ずれ量の平均値を、前記アライメントマーク
もしくは前記ショットの位置ずれ量とする構成とするこ
ともできる。
【００１２】また、本発明の半導体装置の製造方法は、
上記記載の画像処理アライメント方法を少なくとも１
回、フォトリソグラフィ工程に用いるものである。
【００１３】このように、本発明は、フレームの幅や大
きさを変化させた複数の矩形パターンが配列された画像
処理アライメント用ウェハアライメントマークを用い、
各々の矩形パターンの信号波形を計測して規格値と比較
し、又、信号波形の正常な矩形パターンの数と予め定め
た値とを比較して異常な計測結果を除外してアライメン
トの位置ずれ量を算出することにより、ウェハアライメ
ントマークの占有面積を増加させることなく、プロセス
に起因するアライメント精度の劣化を抑制し、重ね合せ
精度を格段に向上させることができる。また、このよう
な画像処理アライメント方法を半導体プロセスに組み込
むことによって、半導体装置のスループットを向上させ
ることができる。
【００１４】
【発明の実施の形態】本発明に係る画像処理アライメン
ト用ウェハアライメントマークは、その好ましい一実施
の形態において、複数の矩形パターン（フレーム型矩形
パターン又はＢＯＸ型矩形パターン）を撮像画面内に入
るように配列し、各々の矩形パターンのフレーム幅や大
きさを変化させて構成するものであり、フレーム幅又は
大きさを変化させた矩形パターンを用いることにより、
様々な半導体製造プロセスを経た後、いずれかの矩形パ
ターンで不具合が生じた場合であっても、他の矩形パタ
ーンを用いてアライメントの位置ずれ量を算出すること
ができ、これにより、重ね合せ精度を格段に向上させ、
半導体装置のスループットを向上させることができる。
【００１５】
【実施例】上記した本発明の実施の形態についてさらに
詳細に説明すべく、本発明の実施例について図面を参照
して説明する。
【００１６】［実施例１］まず、本発明の第１の実施例
に係る画像処理アライメント用ウェハアライメントマー
ク及び画像処理アライメント方法並びに半導体装置の製
造方法について、図１乃至図３及び図７乃至図１１を参
照して説明する。図１は、本発明の第１の実施例に係る
画像処理アライメント用ウェハアライメントマークの構
造を示す平面図であり、図２及び図３は、そのバリエー
ションを示す平面図である。また、図７は、露光装置に
入力するパラメータを示す図であり、図８は矩形パター
ンの信号波形の一例、図９及び図１０は、本発明の効果
を示す図である。又、図１１は、本実施例の画像処理ア
ライメント方法の手順を示すフローチャート図である。
【００１７】上述したように、様々な半導体製造プロセ
スを経たウェハアライメントマークの形状や寸法がデバ
イス設計者の想定通りであることはむしろまれであっ
て、変形・非対称性・プロセスばらつき等によってアラ
イメント計測エラー・不具合がしばしば発生する。
【００１８】そこで、本実施例では、ウェハアライメン
トマークの重ね合せ精度を大きく向上させるために、画
像処理アライメント用ウェハアライメントマーク１を図
１（ａ）に示すように２個以上の矩形パターン１ａが撮
像画面内に全て入るように並べて構成し、かつ、各々の
矩形パターン１ａのフレーム幅あるいは大きさを少なく
とも２種類以上設け、これにより、アライメント計測エ
ラー・不具合を低減している。
【００１９】具体的に説明すると、図１（ｃ）はウェハ
３上のショットマップを示しており、各々のショット２
のスクライブ領域には、図１（ｂ）に示すように本発明
の画像処理アライメント用ウェハアライメントマーク１
が形成されている。このウェハアライメントマーク１
は、図１（ａ）に示すようにフレームの幅を変化させた
複数個の矩形パターン１ａで構成され、全体としては従
来の画像処理用Ｌ／Ｓウェハアライメントマーク１組と
同程度の大きさである。
【００２０】この矩形パターン１ａを形成するフレーム
の幅は、通常０．２μｍ〜２μｍ程度である。図では、
例えば０．２、０．４、０．６、０．８、１．０、１．
２μｍ幅と変化させた構成を記載している。また、矩形
パターン１ａの大きさは、通常１μｍ〜３０μｍ程度で
あり、小さいほどウェハアライメントマーク１の占有面
積を縮小することができるが、小さくしすぎるとアライ
メント用光学系の解像度の観点から計測精度が劣化する
ので適当な値を選択する。図では、５μｍ□の正方形を
２列に計６個並べた構成としている。
【００２１】なお、矩形パターン１ａは正方形である必
要は無く、Ｘ、Ｙ方向ともおよそ１μｍ〜３０μｍ程度
の幅であれば長方形であってもよい。基本的にはスルー
プット向上のためＸ、Ｙ同時計測をするが、スクライブ
領域に余裕がある場合には、図２に示すように矩形パタ
ーン１ａを一列に配置して、一般的に行われているＸ、
Ｙ別計測を行うこともできる。
【００２２】また、矩形パターン１ａのフレーム幅は、
図１及び図２のように太→細（あるいは細→太）の方向
に順次変化させる必要は無く、２種類以上のフレーム幅
を有する構成である限り、図３に示すように太→細→太
となっていてもよいし、もっとランダムに変化させても
よい。
【００２３】アライメント露光に際して、露光装置には
図７に示すようなパラメータを入力する。代表的なパラ
メータとしては、１組のウェハアライメントマーク１を
構成する矩形パターン１ａの個数、位置ずれ量の算出に
最小限必要な矩形パターン１ａの個数、各矩形パターン
１ａのＸ、Ｙ座標とパターンサイズ等である。通常これ
らは、ショットマップ、露光量、フォーカスオフセット
等を設定するジョブファイル内にともに記述される。
【００２４】次に、図１１のフローチャート図を参照し
て、本実施例の画像処理アライメント方法の流れについ
て説明する。まず、ウェハ３は露光装置のウェハステー
ジにロードされ、ローディングばらつきがラフアライメ
ントで補正された後、ファインアライメントが行われ
る。
【００２５】そして、ステップＳ１０１で、図１（ａ）
に代表されるウェハアライメントマーク１がアライメン
ト顕微鏡を通してＣＣＤカメラに撮像される。次に、ス
テップＳ１０２でマーク番号Ｎを１に設定し、１番目の
矩形パターン１ａの信号処理を行う（ステップＳ１０
３）。具体的には、図８（ａ）に示すように矩形パター
ン１ａをＸ方向に走査すると、図８（ｂ）に示すような
信号波形が出力される。
【００２６】そして、ステップＳ１０４で信号強度と規
格値を比較し、信号の最大値と最小値の差（図８の矢
印）が規格値よりも大きければその計測を正常と判断
し、信号の最小値やスライスレベルの中点などから位置
ずれ量を算出し、記憶・演算部に記憶させる（ステップ
Ｓ１０５）。また、信号の最大値と最小値の差が規格値
よりも小さければその計測を異常と判断し、データ処理
には使用しない（ステップＳ１０６）。Ｙ方向について
も同様のことを行う。この正常・異常の判断は、Ｘ、Ｙ
方向独立で行ってもよいし、Ｘ、Ｙ方向とも正常の場合
のみ正常と判断する構成としてもよい。
【００２７】そして、ステップＳ１０７で最後のマーク
か否かを判断し、最後のマークでない場合には、ステッ
プＳ１０８でマーク番号Ｎを加算し、同様の処理を最後
のパターンまで繰り返す。その後、ステップＳ１０９
で、正常と判断したパターン数と最小必要パターン数と
を比較し、正常と判断したパターン数が規格に達してい
れば、ステップＳ１１０で計測結果全ての平均を算出
し、それを該ショットの位置ずれ量として記憶・演算部
に記憶させ、ジョブファイル内で設定された次のアライ
メントショットへと進む。ここで、平均値を採用する理
由としては、どの計測結果もノイズ等によるランダムな
ばらつきを含んでおり、平均化することによってランダ
ムなばらつきをキャンセルできて計測精度を向上させら
れるためである。
【００２８】また、ステップＳ１０９で正常と判断した
パターン数が最小必要パターン数よりも少なければ、該
ショットの計測は全て異常と判断し、データ処理には使
用せず、次のアライメントショットへと進む（ステップ
Ｓ１１１）。
【００２９】なお、図１１の処理は全て電気信号処理で
あって、ステージ駆動等を伴っていないので、実際上、
撮像から終了 (＝次ショットへの移動開始直前)までは
瞬間的に行われると言ってよい。
【００３０】そして、すべてのアライメントショットの
計測が終了したら、各アライメントショットの位置ずれ
量を最小二乗法等により統計処理して、オフセット（並
進誤差）、スケーリング（伸縮誤差）、ローテーション
（回転誤差）等を算出し、その結果に基づいてショット
マップを補正して露光を行う。
【００３１】このように、本実施例の画像処理アライメ
ント用ウェハアライメントマークの構造及び画像処理ア
ライメント方法によれば、ウェハアライメントマーク１
をフレーム幅又は大きさが異なる複数の矩形パターン１
ａによって構成しているため、様々な半導体製造プロセ
スによって一部の矩形パターン１ａの形状が崩れた場合
であっても、フレーム幅又は大きさの異なる他の矩形パ
ターン１ａを用いて信号波形を計測することができる。
そして、計測可能な矩形パターン１ａの数と予め定めた
最小必要パターン数と比較し、異常と判断されたパター
ンやショットの計測結果を除外してアライメントの位置
ずれ量を算出することにより、確実にアライメントを行
うことができる。
【００３２】例えば、図９のようなマーク形状であれ
ば、いずれのパターンからも比較的良好な信号波形が得
られると考えられ、フレーム幅がどうであっても特に問
題は無い。しかし、図１０のようなマーク形状であれ
ば、細すぎるフレームはマーク内が詰まってしまい、信
号はほとんど得られない可能性がある。このような場
合、従来のようにパターンが１種類しかなければアライ
メントエラーが続出することになるが、本発明では、１
つのウェハアライメントマーク１の中にフレーム幅を変
化させた矩形パターン１ａを複数設けることによって、
アライメント不具合が発生する確率を格段に減少させる
ことができる。
【００３３】［実施例２］次に、本発明の第２の実施例
に係る画像処理アライメント用ウェハアライメントマー
ク及び画像処理アライメント方法並びに半導体装置の製
造方法について、図４乃至図６を参照して説明する。図
４は、第２の実施例に係るアライメントマークの構成を
示す平面図であり、図５及び図６は、そのバリエーショ
ンを示す平面図である。
【００３４】前記した第１の実施例では、アライメント
マーク１を構成するフレーム型矩形パターン１ａのフレ
ーム幅を変化させているが、図４、５、６に示すよう
に、アライメントマーク１をＢＯＸ型矩形パターン１ｂ
で構成し、ＢＯＸ型矩形パターン１ｂの大きさを変化さ
せることもできる。この場合も、効果・依存性が若干小
さくなるものの、第１の実施例とほぼ同様の効果が得ら
れる。これは、ＢＯＸ型矩形パターン１ｂの大きさが変
化すれば、そのエッジの形状やマーク内部に堆積する膜
厚が変化することにより、信号波形もやはり変化するた
めである。
【００３５】
【発明の効果】以上説明したように、本発明の画像処理
アライメント用ウェハアライメントマーク及び画像処理
アライメント方法並びに半導体装置の製造方法によれ
ば、アライメントマークの占有面積を増加させることな
く、プロセス起因のアライメント精度劣化を改善し、重
ね合せ精度を格段に向上でき、またショット内のアライ
メントマーク面積を低減でき、さらにスループットを向
上させることができる。
【００３６】その理由は、本発明の画像処理アライメン
ト用ウェハアライメントマークは、フレームの幅又は大
きさが異なる複数の矩形パターンによって構成されてい
るため、様々な半導体製造プロセスによって一部の矩形
パターンに不具合が生じた場合であっても、幅又は大き
さの異なる他の矩形パターンを用いて信号波形を計測す
ることができ、計測可能なパターンの数と予め定めた最
小必要パターン数と比較して異常と判断された計測結果
を除外してアライメントの位置ずれ量を算出することに
より、確実にアライメントを行うことができるからであ
る。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係るウェハアライメン
トマーク（フレーム型矩形パターン）の構成を示す平面
図である。
【図２】本発明の第１の実施例に係るウェハアライメン
トマーク（フレーム型矩形パターン）の他の構成を示す
平面図である。
【図３】本発明の第１の実施例に係るウェハアライメン
トマーク（フレーム型矩形パターン）の他の構成を示す
平面図である。
【図４】本発明の第２の実施例に係るウェハアライメン
トマーク（ＢＯＸ型矩形パターン）の構成を示す平面図
である。
【図５】本発明の第２の実施例に係るウェハアライメン
トマーク（ＢＯＸ型矩形パターン）の他の構成を示す平
面図である。
【図６】本発明の第２の実施例に係るウェハアライメン
トマーク（ＢＯＸ型矩形パターン）の他の構成を示す平
面図である。
【図７】露光装置に入力されるパラメータを示す図であ
る。
【図８】本発明の第１の実施例に係るウェハアライメン
トマークの信号波形を模式的に示す図である。
【図９】本発明の効果を示す図であり、検出が良好に行
われる場合の図である。
【図１０】本発明の効果を示す図であり、アライメント
計測エラー・不具合が発生する場合の図である。
【図１１】本発明の第１の実施例に係る画像処理アライ
メント方法の手順を示すフローチャート図図である。
【図１２】従来のウェハアライメントマークの構成を示
す平面図である。
【符号の説明】
１ アライメントマーク １ａ フレーム型矩形パターン １ｂ ＢＯＸ型矩形パターン ２ ショット ３ ウェハ

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】画像処理アライメント用ウェハアライメン
    トマークであって、 各々の前記ウェハアライメントマークは、１ショットの
    撮像画面内に全てが入るように配列された複数の矩形パ
    ターンからなることを特徴とするウェハアライメントマ
    ーク。
  2. 【請求項２】前記矩形パターンは、フレーム幅又は外形
    寸法の少なくとも一方が、２種類以上となるように構成
    されていることを特徴とする請求項１記載のウェハアラ
    イメントマーク。
  3. 【請求項３】１ショットの撮像画面内に全てが入るよう
    に配列され、フレーム幅又は外形寸法の少なくとも一方
    が、２種類以上となるように構成された複数の矩形パタ
    ーンからなるウェハアライメントマークを用いてアライ
    メントを行うことを特徴とする画像処理アライメント方
    法。
  4. 【請求項４】前記ウェハアライメントマークを構成する
    矩形パターン毎に信号波形を計測し、前記信号波形と予
    め定めた規格値とを比較して該矩形パターンの正常・異
    常を判断し、異常と判断された前記矩形パターンの計測
    結果を除外してアライメントの位置ずれ量を算出するこ
    とを特徴とする請求項３記載の画像処理アライメント方
    法。
  5. 【請求項５】各々の前記ウェハアライメントマークにつ
    いて、正常な信号波形の得られた矩形パターン数と予め
    設定した値とを比較して、該ウェハアライメントマーク
    の計測の正常・異常を判断し、異常と判断された前記ウ
    ェハアライメントマークの計測結果を除去してアライメ
    ントの位置ずれ量を算出することを特徴とする請求項３
    又は４に記載の画像処理アライメント方法。
  6. 【請求項６】各々の矩形パターンの位置ずれ量の平均値
    を、前記アライメントマークもしくは前記ショットの位
    置ずれ量とすることを特徴とする請求項３乃至５のいず
    れか一記載の画像処理アライメント方法。
  7. 【請求項７】請求項３乃至６のいずれか一に記載の画像
    処理アライメント方法を少なくとも１回、フォトリソグ
    ラフィ工程に用いることを特徴とする半導体装置の製造
    方法。
JP2002110091A 2002-04-12 2002-04-12 画像処理アライメント方法及び半導体装置の製造方法 Expired - Fee Related JP3953355B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002110091A JP3953355B2 (ja) 2002-04-12 2002-04-12 画像処理アライメント方法及び半導体装置の製造方法
US10/408,349 US6841890B2 (en) 2002-04-12 2003-04-08 Wafer alignment mark for image processing including rectangular patterns, image processing alignment method and method of manufacturing semiconductor device
US10/986,661 US7271906B2 (en) 2002-04-12 2004-11-12 Image processing alignment method and method of manufacturing semiconductor device
US11/785,181 US7894660B2 (en) 2002-04-12 2007-04-16 Image processing alignment method and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002110091A JP3953355B2 (ja) 2002-04-12 2002-04-12 画像処理アライメント方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003303763A true JP2003303763A (ja) 2003-10-24
JP3953355B2 JP3953355B2 (ja) 2007-08-08

Family

ID=29207569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002110091A Expired - Fee Related JP3953355B2 (ja) 2002-04-12 2002-04-12 画像処理アライメント方法及び半導体装置の製造方法

Country Status (2)

Country Link
US (3) US6841890B2 (ja)
JP (1) JP3953355B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227528A (ja) * 2003-10-30 2008-09-25 Asml Holding Nv 調整可能なアライメントジオメトリ
JP2009288276A (ja) * 2008-05-27 2009-12-10 Seiko Epson Corp 実装構造体、電気光学装置および電子機器
JP2012068137A (ja) * 2010-09-24 2012-04-05 Toshiba Corp アライメント方法及び検出装置
JP2015138806A (ja) * 2014-01-20 2015-07-30 キヤノン株式会社 検出装置、検出方法、及びリソグラフィ装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006034906A1 (de) * 2006-07-28 2008-01-31 Carl Zeiss Microimaging Gmbh Laser-Scanning-Mikroskop und Verfahren zu seinem Betrieb
CN102221792A (zh) * 2010-04-13 2011-10-19 中芯国际集成电路制造(上海)有限公司 在半导体光刻工艺中进行的对准方法
JP5832345B2 (ja) * 2012-03-22 2015-12-16 株式会社ニューフレアテクノロジー 検査装置および検査方法
US8674524B1 (en) * 2012-10-12 2014-03-18 Infineon Technologies Ag Alignment marks and a semiconductor workpiece
KR101740430B1 (ko) 2013-03-20 2017-05-26 에이에스엠엘 네델란즈 비.브이. 마이크로구조체의 비대칭을 측정하는 방법 및 장치, 위치 측정 방법, 위치 측정 장치, 리소그래피 장치 및 디바이스 제조 방법
JP2014187195A (ja) * 2013-03-22 2014-10-02 Toshiba Corp パターンの重ね合わせずれ計測方法
CN103337454A (zh) * 2013-05-30 2013-10-02 深圳市锐骏半导体有限公司 一种沟槽mos划片槽的设计方法
US9355964B2 (en) 2014-03-10 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming alignment marks and structure of same
US9754895B1 (en) 2016-03-07 2017-09-05 Micron Technology, Inc. Methods of forming semiconductor devices including determining misregistration between semiconductor levels and related apparatuses
CN109935572B (zh) * 2017-12-18 2020-08-21 瀚宇彩晶股份有限公司 电子装置
CN110071093B (zh) * 2018-01-23 2020-11-27 瀚宇彩晶股份有限公司 显示面板
US11296001B2 (en) * 2018-10-19 2022-04-05 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US11694967B2 (en) * 2019-03-14 2023-07-04 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method of fabricating the same
US11887935B2 (en) * 2021-06-11 2024-01-30 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
CN116504757B (zh) * 2023-06-30 2023-09-19 合肥晶合集成电路股份有限公司 光刻对准标记结构和半导体结构

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5726434A (en) 1980-07-23 1982-02-12 Hitachi Ltd Wafer target pattern for alignment
FR2538923A1 (fr) * 1982-12-30 1984-07-06 Thomson Csf Procede et dispositif d'alignement optique de motifs dans deux plans rapproches dans un appareil d'exposition comprenant une source de rayonnement divergent
JPS62205623A (ja) 1986-03-06 1987-09-10 Canon Inc 位置合せアライメントパタ−ン
JPH0650714B2 (ja) * 1986-07-17 1994-06-29 キヤノン株式会社 露光方法
DE3735154C2 (de) * 1986-10-17 1994-10-20 Canon Kk Verfahren zum Erfassen der Lage einer auf einem Objekt vorgesehenen Marke
JPH04303914A (ja) 1991-03-29 1992-10-27 Canon Inc 位置合わせ装置、露光装置、及びそれらを用いた半導体素子の製造方法
JP2830462B2 (ja) 1990-11-20 1998-12-02 キヤノン株式会社 位置合わせ装置、露光装置、及びそれらを用いた半導体素子の製造方法
US5418613A (en) * 1990-11-20 1995-05-23 Canon Kabushiki Kaisha Method and apparatus for detecting the position of a substrate having first and second patterns of different sizes
US5402224A (en) * 1992-09-25 1995-03-28 Nikon Corporation Distortion inspecting method for projection optical system
US5808910A (en) * 1993-04-06 1998-09-15 Nikon Corporation Alignment method
JP3491346B2 (ja) * 1994-08-22 2004-01-26 株式会社ニコン 位置合わせ方法及びそれを用いた露光方法、並びに位置合わせ装置及びそれを用いた露光装置
US5674651A (en) * 1994-09-27 1997-10-07 Nikon Corporation Alignment method for use in an exposure system
JPH08274018A (ja) 1995-03-30 1996-10-18 Canon Inc 位置検出装置及びそれを用いた半導体デバイスの製造方法
JP3313543B2 (ja) 1995-06-15 2002-08-12 株式会社東芝 露光装置用位置合せ装置及び位置合わせ方法
JP3859764B2 (ja) 1995-06-27 2006-12-20 株式会社ルネサステクノロジ 重ね合わせ精度測定マーク、そのマークの欠陥修正方法、および、そのマークを有するフォトマスク
JPH09232202A (ja) 1996-02-20 1997-09-05 Mitsubishi Electric Corp 投影露光装置におけるアライメント方法
US5805290A (en) * 1996-05-02 1998-09-08 International Business Machines Corporation Method of optical metrology of unresolved pattern arrays
JPH1012544A (ja) * 1996-06-26 1998-01-16 Nikon Corp 位置計測方法及び露光方法
JPH10319574A (ja) 1997-05-22 1998-12-04 Sony Corp レチクル
JPH1154407A (ja) * 1997-08-05 1999-02-26 Nikon Corp 位置合わせ方法
JP3274396B2 (ja) * 1997-11-07 2002-04-15 株式会社東芝 パターン測定方法
JP4109736B2 (ja) * 1997-11-14 2008-07-02 キヤノン株式会社 位置ずれ検出方法
TW449672B (en) * 1997-12-25 2001-08-11 Nippon Kogaku Kk Process and apparatus for manufacturing photomask and method of manufacturing the same
JP2000021767A (ja) 1998-07-03 2000-01-21 Canon Inc 位置観察方法及び位置観察装置
US6481003B1 (en) * 1998-09-30 2002-11-12 Nikon Corporation Alignment method and method for producing device using the alignment method
JP2000156336A (ja) 1998-11-20 2000-06-06 Nikon Corp アライメント方法及び露光装置
JP2000315642A (ja) * 1999-04-30 2000-11-14 Nec Corp 収差による位置ずれ及びディストーションの計測方法と装置並びにレチクル
JP3356114B2 (ja) 1999-05-14 2002-12-09 日本電気株式会社 アライメント方法
EP1273907A4 (en) * 2000-11-17 2006-08-30 Ebara Corp METHOD AND INSTRUMENT FOR WAFER INSPECTION AND ELECTRON BEAM
TWI220998B (en) * 2001-02-13 2004-09-11 Nikon Corp Exposure method, exposure apparatus and manufacture method of the same
JP2003151884A (ja) * 2001-11-14 2003-05-23 Nikon Corp 合焦方法、位置計測方法および露光方法並びにデバイス製造方法
CN100568455C (zh) * 2002-04-17 2009-12-09 佳能株式会社 中间掩模和光学特性测量方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227528A (ja) * 2003-10-30 2008-09-25 Asml Holding Nv 調整可能なアライメントジオメトリ
US7534637B2 (en) 2003-10-30 2009-05-19 Asml Holding N.V. Tunable alignment geometry
US7838310B2 (en) 2003-10-30 2010-11-23 Asml Holding N.V. Tunable alignment geometry
JP2009288276A (ja) * 2008-05-27 2009-12-10 Seiko Epson Corp 実装構造体、電気光学装置および電子機器
JP2012068137A (ja) * 2010-09-24 2012-04-05 Toshiba Corp アライメント方法及び検出装置
US8571301B2 (en) 2010-09-24 2013-10-29 Kabushiki Kaisha Toshiba Alignment method and examination apparatus
JP2015138806A (ja) * 2014-01-20 2015-07-30 キヤノン株式会社 検出装置、検出方法、及びリソグラフィ装置

Also Published As

Publication number Publication date
US6841890B2 (en) 2005-01-11
US20050082693A1 (en) 2005-04-21
US20070195326A1 (en) 2007-08-23
US20030199131A1 (en) 2003-10-23
US7271906B2 (en) 2007-09-18
JP3953355B2 (ja) 2007-08-08
US7894660B2 (en) 2011-02-22

Similar Documents

Publication Publication Date Title
JP3953355B2 (ja) 画像処理アライメント方法及び半導体装置の製造方法
US9316925B2 (en) Methods for monitoring source symmetry of photolithography systems
KR101298444B1 (ko) 패턴의 라인폭 및/또는 위치 에러에 대한 검사 시스템 및 방법
US20130044205A1 (en) Pattern inspection apparatus and pattern inspection method
JP4065817B2 (ja) 露光プロセスモニタ方法
US20110220287A1 (en) Exposure condition setting method, substrate processing apparatus, and computer program
US7953269B2 (en) Method for inspecting pattern defect occured on patterns formed on a substrate
JPH0444307A (ja) 半導体装置の製造方法
US8442320B2 (en) Pattern inspection apparatus and pattern inspection method
JP6310263B2 (ja) 検査装置
JP5514754B2 (ja) 検査装置および検査方法
US20080241486A1 (en) Liquid Crystal Display Device with Evaluation Patterns Disposed Thereon, and Method for Manufacturing the Same
JP3824542B2 (ja) 線幅検査方法とその装置
JP2004317427A (ja) パターン検査方法及びその装置、マスクの製造方法
US7127359B2 (en) Real-time mathematical model for wafer spin defect detection and for misalignment analyses
US20100104962A1 (en) Patterning method, exposure system, computer readable storage medium, and method of manufacturing device
JPH09211840A (ja) レチクルの検査方法及び検査装置並びにパターンの検査方法及び検査装置
KR20060030930A (ko) 오버레이 측정방법 및 그에 사용되는 오버레이 마크
JP3109631B2 (ja) ホトリソグラフィーのパターン検証方法
JP2008083652A (ja) フォトマスクの線幅検査方法
KR100816193B1 (ko) 반도체 장치 제조를 위한 노광 공정 검사 방법
JP2008091367A (ja) 重ね合わせ検査方法
JP2004259909A (ja) 重ね合わせ検査方法および重ね合わせ検査装置
KR100329772B1 (ko) 포커스높이검사를위한보조패턴을구비하는레티클
JPH0888256A (ja) パターンの重合わせ検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070424

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100511

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100511

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100511

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110511

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120511

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130511

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees