JP2001092109A - フォトマスクおよび半導体装置およびフォトマスクを用いた露光方法 - Google Patents
フォトマスクおよび半導体装置およびフォトマスクを用いた露光方法Info
- Publication number
- JP2001092109A JP2001092109A JP27017899A JP27017899A JP2001092109A JP 2001092109 A JP2001092109 A JP 2001092109A JP 27017899 A JP27017899 A JP 27017899A JP 27017899 A JP27017899 A JP 27017899A JP 2001092109 A JP2001092109 A JP 2001092109A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- pattern
- inspection
- photolithography
- mark area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 239000004065 semiconductor Substances 0.000 title claims description 75
- 238000007689 inspection Methods 0.000 claims abstract description 193
- 238000005259 measurement Methods 0.000 claims abstract description 83
- 239000000758 substrate Substances 0.000 claims abstract description 64
- 238000000206 photolithography Methods 0.000 claims description 76
- 238000004519 manufacturing process Methods 0.000 claims description 34
- 238000006073 displacement reaction Methods 0.000 description 18
- 239000010410 layer Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 230000003287 optical effect Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 230000004075 alteration Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 2
- 206010010071 Coma Diseases 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】 写真製版工程におけるレジスト位置ずれを抑
制する。 【解決手段】 フォトマスク基板上にマスク上回路パタ
ーンと全体もしくは一部が実質的に同一のマスク上比較
パターンおよびマスク上測定パターンと全体もしくは一
部が実質的に同一のマスク上検査パターンを近接して設
ける。
制する。 【解決手段】 フォトマスク基板上にマスク上回路パタ
ーンと全体もしくは一部が実質的に同一のマスク上比較
パターンおよびマスク上測定パターンと全体もしくは一
部が実質的に同一のマスク上検査パターンを近接して設
ける。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、フォトマスク上
のマスクパターンおよび半導体装置上のパターン並びに
フォトマスクにより形成されたレジストパターンを用い
た露光方法に関するものである。
のマスクパターンおよび半導体装置上のパターン並びに
フォトマスクにより形成されたレジストパターンを用い
た露光方法に関するものである。
【０００２】
【従来の技術】半導体デバイスの縮小化は各寸法を微細
化することで行われている。これと共に、半導体デバイ
スが複数の配線層や接続孔等の複雑な要素で構成されて
いることから、これらの要素間の重ね合わせ精度の向上
も縮小化のための重要な技術である。なお、各要素を形
成するための膜形成、写真製版、エッチング等の一連の
形成工程を以後製造過程と呼ぶ。具体的な重ね合わせの
例として、半導体基板に第１の配線層の製造過程が完了
し、第２の配線層の製造過程中について考える。第１の
配線層のパターン上に第２の配線層を形成する膜が積ま
れ、さらにその上に第２の配線層のパターンを決めるレ
ジストパターンが露光装置の露光により形成されると
き、一般に第１の配線層のパターンに対する設計上理想
とする第２の配線層のパターンの位置と実際のレジスト
パターンの位置とにずれを生じる。このずれを重ね合わ
せずれという。
化することで行われている。これと共に、半導体デバイ
スが複数の配線層や接続孔等の複雑な要素で構成されて
いることから、これらの要素間の重ね合わせ精度の向上
も縮小化のための重要な技術である。なお、各要素を形
成するための膜形成、写真製版、エッチング等の一連の
形成工程を以後製造過程と呼ぶ。具体的な重ね合わせの
例として、半導体基板に第１の配線層の製造過程が完了
し、第２の配線層の製造過程中について考える。第１の
配線層のパターン上に第２の配線層を形成する膜が積ま
れ、さらにその上に第２の配線層のパターンを決めるレ
ジストパターンが露光装置の露光により形成されると
き、一般に第１の配線層のパターンに対する設計上理想
とする第２の配線層のパターンの位置と実際のレジスト
パターンの位置とにずれを生じる。このずれを重ね合わ
せずれという。
【０００３】しかしながら、素子寸法の微細化につれ
て、露光装置の光学系の収差による影響により重ね合わ
せずれの縮小が難しくなってきている。具体的には、特
開平９−７４０６３号公報に、特には図５９〜図６１の
説明に、収差の一例としてコマ収差によるパターンずれ
の影響が示されている。このような影響を抑制して重ね
合わせずれを縮小する手法として、特開平９−７４０６
３号公報や特開平９−２４４２２２号公報などの様々な
技術が提案されている。これらにおいて、重ね合わせ誤
差測定マークに対する改善が示されている。重ね合わせ
誤差測定マークとは、先程示した重ね合わせずれの値を
得るマークである。なお、写真製版処理において写真製
版に関するデータを計測により得るために様々なマーク
があるが、これらを今後測定マークと呼ぶ。重ね合わせ
誤差測定マークも、測定マークの一種である。
て、露光装置の光学系の収差による影響により重ね合わ
せずれの縮小が難しくなってきている。具体的には、特
開平９−７４０６３号公報に、特には図５９〜図６１の
説明に、収差の一例としてコマ収差によるパターンずれ
の影響が示されている。このような影響を抑制して重ね
合わせずれを縮小する手法として、特開平９−７４０６
３号公報や特開平９−２４４２２２号公報などの様々な
技術が提案されている。これらにおいて、重ね合わせ誤
差測定マークに対する改善が示されている。重ね合わせ
誤差測定マークとは、先程示した重ね合わせずれの値を
得るマークである。なお、写真製版処理において写真製
版に関するデータを計測により得るために様々なマーク
があるが、これらを今後測定マークと呼ぶ。重ね合わせ
誤差測定マークも、測定マークの一種である。
【０００４】
【発明が解決しようとする課題】しかし、このような測
定マークを改善しても、将来さらに微細化した場合に、
以下のような問題点が生じてくると考えられる。第１の
問題点は、従来の測定マークでは、前製造過程で形成さ
れたパターンに対し、後製造過程で形成されたレジスト
パターンの重ね合わせずれの値を得ることができるが、
これは前製造過程に対する相対的な後製造過程の位置ず
れであり、後製造過程のレジストパターン自身がどの程
度位置ずれや寸法ずれを生じているか独立して検査する
ことができなかった。現状では特に問題を生じていない
が将来の微細化が進んだ場合、これらのずれの値が微細
化を妨げる原因になる可能性がある。このためこれらの
ずれの値を把握する必要があるができなかった。なお、
露光装置の露光によりフォトマスク上のパターンが、理
想的であれば相似形に半導体基板上のレジストにパター
ン形成されるが、露光装置の収差等の光学的諸条件等に
より、半導体基板上のレジストパターンは理想の相似形
から位置ずれ、寸法ずれおよび形状変形を生じる。この
理想の相似形の位置からの実際のレジストパターンの位
置のずれを以後特にレジスト位置ずれという。また、レ
ジストパターンを用いて形成された半導体基板上の配線
や接続孔等のパターンについては、理想の相似形の位置
からのずれを、以後特にパターン位置ずれという。な
お、一般に位置ずれと同時に寸法ずれおよび形状変形も
生じていると考えられるが、以後位置ずれを代表とし、
これについて示す。
定マークを改善しても、将来さらに微細化した場合に、
以下のような問題点が生じてくると考えられる。第１の
問題点は、従来の測定マークでは、前製造過程で形成さ
れたパターンに対し、後製造過程で形成されたレジスト
パターンの重ね合わせずれの値を得ることができるが、
これは前製造過程に対する相対的な後製造過程の位置ず
れであり、後製造過程のレジストパターン自身がどの程
度位置ずれや寸法ずれを生じているか独立して検査する
ことができなかった。現状では特に問題を生じていない
が将来の微細化が進んだ場合、これらのずれの値が微細
化を妨げる原因になる可能性がある。このためこれらの
ずれの値を把握する必要があるができなかった。なお、
露光装置の露光によりフォトマスク上のパターンが、理
想的であれば相似形に半導体基板上のレジストにパター
ン形成されるが、露光装置の収差等の光学的諸条件等に
より、半導体基板上のレジストパターンは理想の相似形
から位置ずれ、寸法ずれおよび形状変形を生じる。この
理想の相似形の位置からの実際のレジストパターンの位
置のずれを以後特にレジスト位置ずれという。また、レ
ジストパターンを用いて形成された半導体基板上の配線
や接続孔等のパターンについては、理想の相似形の位置
からのずれを、以後特にパターン位置ずれという。な
お、一般に位置ずれと同時に寸法ずれおよび形状変形も
生じていると考えられるが、以後位置ずれを代表とし、
これについて示す。
【０００５】第２の問題点は、従来の測定マークでは、
後製造過程で得られた重ね合わせずれのデータより、基
準以上の重ね合わせずれの値を生じているとの結果を得
た場合、現状はレジスト位置ずれの値が小さいと予想さ
れることから、後製造過程による重ね合わせずれとほぼ
言える。しかし、将来の微細化が進んだ場合、後製造過
程による重ね合わせずれ、もしくは前製造過程のパター
ン位置ずれ、もしくは後製造過程によるレジスト位置ず
れ、もしくはこれらの複合によるものかの分析が必要と
なり、解析が複雑になる。
後製造過程で得られた重ね合わせずれのデータより、基
準以上の重ね合わせずれの値を生じているとの結果を得
た場合、現状はレジスト位置ずれの値が小さいと予想さ
れることから、後製造過程による重ね合わせずれとほぼ
言える。しかし、将来の微細化が進んだ場合、後製造過
程による重ね合わせずれ、もしくは前製造過程のパター
ン位置ずれ、もしくは後製造過程によるレジスト位置ず
れ、もしくはこれらの複合によるものかの分析が必要と
なり、解析が複雑になる。
【０００６】この発明は、上述のような課題を解決する
ためになされたものであり、第１の目的は、各製造過程
毎に独立してレジスト位置ずれおよびパターン位置ずれ
の値をデータ解析することができるフォトマスクおよび
半導体装置を得るものである。第２の目的は、パターン
位置ずれの少ない精度の良い半導体装置を得るものであ
る。第３の目的は、レジスト位置ずれのデータに基づい
て露光条件を補正する露光方法を得ることを目的とす
る。
ためになされたものであり、第１の目的は、各製造過程
毎に独立してレジスト位置ずれおよびパターン位置ずれ
の値をデータ解析することができるフォトマスクおよび
半導体装置を得るものである。第２の目的は、パターン
位置ずれの少ない精度の良い半導体装置を得るものであ
る。第３の目的は、レジスト位置ずれのデータに基づい
て露光条件を補正する露光方法を得ることを目的とす
る。
【０００７】
【課題を解決するための手段】第１の発明に係るフォト
マスクは、フォトマスク基板と、前記フォトマスク基板
上に形成されたマスク上回路領域とマスク上測定マーク
領域と、前記マスク上回路領域に形成されたマスク上回
路パターンと、前記マスク上測定マーク領域に形成され
たマスク上測定パターンとを有するフォトマスクにおい
て、前記フォトマスク基板上にマスク上写真製版検査マ
ーク領域を有し、前記マスク上写真製版検査マーク領域
には前記マスク上回路パターンと全体もしくは一部が実
質的に同一形状であるマスク上比較パターンと、前記マ
スク上測定パターンと全体もしくは一部が実質的に同一
形状であるマスク上検査パターンとが形成され、前記マ
スク上比較パターンと前記マスク上検査パターンは近接
して配置されているものである。
マスクは、フォトマスク基板と、前記フォトマスク基板
上に形成されたマスク上回路領域とマスク上測定マーク
領域と、前記マスク上回路領域に形成されたマスク上回
路パターンと、前記マスク上測定マーク領域に形成され
たマスク上測定パターンとを有するフォトマスクにおい
て、前記フォトマスク基板上にマスク上写真製版検査マ
ーク領域を有し、前記マスク上写真製版検査マーク領域
には前記マスク上回路パターンと全体もしくは一部が実
質的に同一形状であるマスク上比較パターンと、前記マ
スク上測定パターンと全体もしくは一部が実質的に同一
形状であるマスク上検査パターンとが形成され、前記マ
スク上比較パターンと前記マスク上検査パターンは近接
して配置されているものである。
【０００８】第２の発明に係るフォトマスクは、マスク
上比較パターンとマスク上検査パターンの一方が他方を
挟むように配置されているものである。
上比較パターンとマスク上検査パターンの一方が他方を
挟むように配置されているものである。
【０００９】第３の発明に係るフォトマスクは、マスク
上比較パターンとマスク上検査パターンの一方が他方を
囲むように配置されているものである。
上比較パターンとマスク上検査パターンの一方が他方を
囲むように配置されているものである。
【００１０】第４の発明に係るフォトマスクは、マスク
上比較パターンとマスク上検査パターンによりほぼ十字
形のマークを形成するものである。
上比較パターンとマスク上検査パターンによりほぼ十字
形のマークを形成するものである。
【００１１】第５の発明に係るフォトマスクは、マスク
上写真製版検査マーク領域とマスク上測定マーク領域の
一方が他方内にあり、マスク上測定パターンがマスク上
検査パターンを兼ねるものである。
上写真製版検査マーク領域とマスク上測定マーク領域の
一方が他方内にあり、マスク上測定パターンがマスク上
検査パターンを兼ねるものである。
【００１２】第６の発明に係るフォトマスクは、マスク
上写真製版検査マーク領域とマスク上測定マーク領域と
が近接して配置されるものである。
上写真製版検査マーク領域とマスク上測定マーク領域と
が近接して配置されるものである。
【００１３】第７の発明に係るフォトマスクは、マスク
上写真製版検査マーク領域を複数有するものである。
上写真製版検査マーク領域を複数有するものである。
【００１４】第８の発明に係る半導体装置は、半導体基
板と、前記半導体基板上に形成された第１の写真製版検
査マーク領域と第２の写真製版検査マーク領域と、前記
各写真製版検査マーク領域ごとに検査パターンを有する
半導体装置において、前記各写真製版検査マーク領域ご
とに比較パターンを有し、前記検査パターンと前記比較
パターンは同一製造過程で形成されるとともに、前記検
査パターンと前記比較パターンは前記各写真製版検査マ
ーク領域ごとに近接して配設され、前記第１の写真製版
検査マーク領域と前記第２の写真製版検査マーク領域の
前記検査パターンの寸法差が、前記第１の写真製版検査
マーク領域と前記第２の写真製版検査マーク領域の前記
比較パターンの寸法差に比べ大きいものである。
板と、前記半導体基板上に形成された第１の写真製版検
査マーク領域と第２の写真製版検査マーク領域と、前記
各写真製版検査マーク領域ごとに検査パターンを有する
半導体装置において、前記各写真製版検査マーク領域ご
とに比較パターンを有し、前記検査パターンと前記比較
パターンは同一製造過程で形成されるとともに、前記検
査パターンと前記比較パターンは前記各写真製版検査マ
ーク領域ごとに近接して配設され、前記第１の写真製版
検査マーク領域と前記第２の写真製版検査マーク領域の
前記検査パターンの寸法差が、前記第１の写真製版検査
マーク領域と前記第２の写真製版検査マーク領域の前記
比較パターンの寸法差に比べ大きいものである。
【００１５】第９の発明に係る半導体装置は、フォトマ
スクを用いた写真製版により半導体基板上にパターン形
成される半導体装置であり、前記フォトマスクは、フォ
トマスク基板と、前記フォトマスク基板上の第１のマス
ク上写真製版検査マーク領域と第２のマスク上写真製版
検査マーク領域と、前記各マスク上写真製版検査マーク
領域にそれぞれマスク上検査パターンとマスク上比較パ
ターンを有し、さらに、前記マスク上検査パターンと前
記マスク上比較パターンは前記各マスク上写真製版検査
マーク領域にそれぞれ近接して配設され、前記マスク上
検査パターンと前記比較パターンはそれぞれ前記第１の
マスク上写真製版検査マーク領域と前記第２のマスク上
写真製版検査マーク領域間で実質的に同一寸法であり、
前記半導体基板上には、前記第１のマスク上写真製版検
査マーク領域に対応した第１の写真製版検査マーク領域
と、前記第２のマスク上写真製版検査マーク領域に対応
した第２の写真製版検査マーク領域と、前記各マスク上
検査パターンに対応した各検査パターンと、前記各マス
ク上比較パターンに対応した各比較パターンとが前記フ
ォトマスクを用いて形成され、前記第１の写真製版検査
マーク領域と前記第２の写真製版検査マーク領域の前記
検査パターンの寸法差が、前記第１の写真製版検査マー
ク領域と前記第２の写真製版検査マーク領域の前記比較
パターンの寸法差に比べ大きいものである。
スクを用いた写真製版により半導体基板上にパターン形
成される半導体装置であり、前記フォトマスクは、フォ
トマスク基板と、前記フォトマスク基板上の第１のマス
ク上写真製版検査マーク領域と第２のマスク上写真製版
検査マーク領域と、前記各マスク上写真製版検査マーク
領域にそれぞれマスク上検査パターンとマスク上比較パ
ターンを有し、さらに、前記マスク上検査パターンと前
記マスク上比較パターンは前記各マスク上写真製版検査
マーク領域にそれぞれ近接して配設され、前記マスク上
検査パターンと前記比較パターンはそれぞれ前記第１の
マスク上写真製版検査マーク領域と前記第２のマスク上
写真製版検査マーク領域間で実質的に同一寸法であり、
前記半導体基板上には、前記第１のマスク上写真製版検
査マーク領域に対応した第１の写真製版検査マーク領域
と、前記第２のマスク上写真製版検査マーク領域に対応
した第２の写真製版検査マーク領域と、前記各マスク上
検査パターンに対応した各検査パターンと、前記各マス
ク上比較パターンに対応した各比較パターンとが前記フ
ォトマスクを用いて形成され、前記第１の写真製版検査
マーク領域と前記第２の写真製版検査マーク領域の前記
検査パターンの寸法差が、前記第１の写真製版検査マー
ク領域と前記第２の写真製版検査マーク領域の前記比較
パターンの寸法差に比べ大きいものである。
【００１６】第１０の発明に係る半導体装置は、半導体
基板と、前記半導体基板上に形成された回路領域と測定
マーク領域と、前記回路領域に形成された回路パターン
と、前記測定マーク領域に形成された測定パターンとを
有し、前記回路パターンと前記測定パターンは同一製造
過程で形成された半導体装置において、前記半導体基板
上に写真製版検査マーク領域を有し、前記写真製版検査
マーク領域には、前記回路パターンと全体もしくは一部
が実質的に同一形状である比較パターンと、前記測定パ
ターンと全体もしくは一部が実質的に同一形状である検
査パターンとが形成され、前記比較パターンと前記検査
パターンは近接して配置されかつ、同一製造過程で形成
されているものである。
基板と、前記半導体基板上に形成された回路領域と測定
マーク領域と、前記回路領域に形成された回路パターン
と、前記測定マーク領域に形成された測定パターンとを
有し、前記回路パターンと前記測定パターンは同一製造
過程で形成された半導体装置において、前記半導体基板
上に写真製版検査マーク領域を有し、前記写真製版検査
マーク領域には、前記回路パターンと全体もしくは一部
が実質的に同一形状である比較パターンと、前記測定パ
ターンと全体もしくは一部が実質的に同一形状である検
査パターンとが形成され、前記比較パターンと前記検査
パターンは近接して配置されかつ、同一製造過程で形成
されているものである。
【００１７】第１１の発明に係る半導体装置は、検査パ
ターンと比較パターンの一方が他方を挟むように配置さ
れているものである。
ターンと比較パターンの一方が他方を挟むように配置さ
れているものである。
【００１８】第１２の発明に係る半導体装置は、検査パ
ターンと比較のパターンの一方が他方を囲むように配置
されているものである。
ターンと比較のパターンの一方が他方を囲むように配置
されているものである。
【００１９】第１３の発明に係る半導体装置は、検査パ
ターンと比較パターンによりほぼ十字形のマークを形成
するものである。
ターンと比較パターンによりほぼ十字形のマークを形成
するものである。
【００２０】第１４の発明に係る半導体装置は、写真製
版検査マーク領域と測定マーク領域の一方が他方内にあ
り、測定パターンが検査パターンを兼ねるものである。
版検査マーク領域と測定マーク領域の一方が他方内にあ
り、測定パターンが検査パターンを兼ねるものである。
【００２１】第１５の発明に係る半導体装置は、写真製
版検査マーク領域と測定マーク領域とが近接して配置さ
れるものである。
版検査マーク領域と測定マーク領域とが近接して配置さ
れるものである。
【００２２】第１６の発明に係る半導体装置は、写真製
版検査マーク領域を複数有するものである。
版検査マーク領域を複数有するものである。
【００２３】第１７の発明に係る露光方法は、フォトマ
スクを用いた露光装置による露光により半導体基板上の
レジストにパターン形成する露光方法であり、前記フォ
トマスクは、フォトマスク基板と、前記フォトマスク基
板上に形成されたマスク上回路領域とマスク上測定マー
ク領域とマスク上写真製版検査マーク領域と、前記マス
ク上回路領域に形成されたマスク上回路パターンと、前
記マスク上測定マーク領域に形成されたマスク上測定パ
ターンと、前記マスク上写真製版検査マーク領域に前記
マスク上回路パターンと全体もしくは一部が実質的に同
一形状であるマスク上比較パターンと、前記マスク上測
定パターンと全体もしくは一部が実質的に同一形状であ
るマスク上検査パターンとを有し、前記フォトマスクを
用いて露光装置により露光を行い、前記マスク上写真製
版検査マーク領域、前記各マスク上検査パターン、前記
各マスク上比較パターンにそれぞれ対応したレジスト上
写真製版検査マーク領域、レジスト上検査パターン、レ
ジスト上比較パターンを半導体基板上のレジストに形成
し、前記レジスト上写真製版検査マーク領域の前記レジ
スト上検査パターンと前記レジスト上比較パターンから
得られる位置データに基づいて、前記露光装置の露光条
件を補正するものである。
スクを用いた露光装置による露光により半導体基板上の
レジストにパターン形成する露光方法であり、前記フォ
トマスクは、フォトマスク基板と、前記フォトマスク基
板上に形成されたマスク上回路領域とマスク上測定マー
ク領域とマスク上写真製版検査マーク領域と、前記マス
ク上回路領域に形成されたマスク上回路パターンと、前
記マスク上測定マーク領域に形成されたマスク上測定パ
ターンと、前記マスク上写真製版検査マーク領域に前記
マスク上回路パターンと全体もしくは一部が実質的に同
一形状であるマスク上比較パターンと、前記マスク上測
定パターンと全体もしくは一部が実質的に同一形状であ
るマスク上検査パターンとを有し、前記フォトマスクを
用いて露光装置により露光を行い、前記マスク上写真製
版検査マーク領域、前記各マスク上検査パターン、前記
各マスク上比較パターンにそれぞれ対応したレジスト上
写真製版検査マーク領域、レジスト上検査パターン、レ
ジスト上比較パターンを半導体基板上のレジストに形成
し、前記レジスト上写真製版検査マーク領域の前記レジ
スト上検査パターンと前記レジスト上比較パターンから
得られる位置データに基づいて、前記露光装置の露光条
件を補正するものである。
【００２４】第１８の発明に係る露光方法は、マスク上
写真製版検査マーク領域とマスク上測定マーク領域の一
方が他方内にあり、マスク上測定パターンがマスク上検
査パターンを兼ねるものである。
写真製版検査マーク領域とマスク上測定マーク領域の一
方が他方内にあり、マスク上測定パターンがマスク上検
査パターンを兼ねるものである。
【００２５】
【発明の実施の形態】実施の形態１.図１(a)から図１
(d)はこの発明の実施の形態１を示す図である。本実施
の形態では、トランジスタのゲート電極の製造過程を例
にして説明する。なお、以後レジスト位置ずれの値を得
ることができるフォトマスク上のマークをマスク上写真
製版検査マーク、パターン位置ずれの値を得ることがで
きる半導体基板上のマークを写真製版検査マークと呼ぶ
こととする。図１(a)はフォトマスク上のマスク上写真
製版検査マーク領域のマスクパターンであり、１はマス
ク上比較パターン、２はマスク上検査パターンである。
図２(a)はフォトマスク上に形成されたマスク上回路領
域にあるマスク上回路パターン1aであり、このパターン
は半導体基板上の回路領域の実際のトランジスタのゲー
ト電極パターンに対応する。マスク上回路パターン1a
は、図１(a)のマスク上比較パターン１と同一形状のも
のである。図２(b)はフォトマスク上に形成されたマス
ク上測定マーク３を示し、マスク上測定マーク３の領域
内にはマスク上測定パターン2aが複数並べられている。
マスク上測定パターン2aは、図１(a)のマスク上検査パ
ターン２と同一形状である。ここに示されたマスク上測
定マーク３は一般にステッパアライメントマークと呼ば
れるもので、次製造過程以降のレジストパターンを半導
体基板上に合せられるようにするための位置データを得
るマークである。
(d)はこの発明の実施の形態１を示す図である。本実施
の形態では、トランジスタのゲート電極の製造過程を例
にして説明する。なお、以後レジスト位置ずれの値を得
ることができるフォトマスク上のマークをマスク上写真
製版検査マーク、パターン位置ずれの値を得ることがで
きる半導体基板上のマークを写真製版検査マークと呼ぶ
こととする。図１(a)はフォトマスク上のマスク上写真
製版検査マーク領域のマスクパターンであり、１はマス
ク上比較パターン、２はマスク上検査パターンである。
図２(a)はフォトマスク上に形成されたマスク上回路領
域にあるマスク上回路パターン1aであり、このパターン
は半導体基板上の回路領域の実際のトランジスタのゲー
ト電極パターンに対応する。マスク上回路パターン1a
は、図１(a)のマスク上比較パターン１と同一形状のも
のである。図２(b)はフォトマスク上に形成されたマス
ク上測定マーク３を示し、マスク上測定マーク３の領域
内にはマスク上測定パターン2aが複数並べられている。
マスク上測定パターン2aは、図１(a)のマスク上検査パ
ターン２と同一形状である。ここに示されたマスク上測
定マーク３は一般にステッパアライメントマークと呼ば
れるもので、次製造過程以降のレジストパターンを半導
体基板上に合せられるようにするための位置データを得
るマークである。
【００２６】つぎに、図１(b)はフォトマスクを用いて
露光装置により露光された半導体基板上のレジストパタ
ーンを示すものである。１１はマスク上比較パターン１
に対応したレジスト上比較パターン、１２はマスク上検
査パター２ン２に対応したレジスト上検査パターンであ
る。また、図１(c)は図１(b)のA-Aの断面図である。２
０は半導体基板、３０はゲート絶縁膜、４０はポリシリ
コン等の導電層であり、その上にレジストパターン１
１、１２がのっている。
露光装置により露光された半導体基板上のレジストパタ
ーンを示すものである。１１はマスク上比較パターン１
に対応したレジスト上比較パターン、１２はマスク上検
査パター２ン２に対応したレジスト上検査パターンであ
る。また、図１(c)は図１(b)のA-Aの断面図である。２
０は半導体基板、３０はゲート絶縁膜、４０はポリシリ
コン等の導電層であり、その上にレジストパターン１
１、１２がのっている。
【００２７】つぎに、図１(d)はゲート電極の製造過程
中の写真製版処理後、エッチングによりゲート電極を形
成したもので、図１(c)に対応した部分の断面図であ
る。３１と４１で比較パターン、３２と４２で検査パタ
ーンを形成しており、３１は比較パターンのゲート絶縁
膜、３２は検査パターンのゲート絶縁膜、４１は比較パ
ターンの導電層、４２は写真検査パターンの導電層であ
る。
中の写真製版処理後、エッチングによりゲート電極を形
成したもので、図１(c)に対応した部分の断面図であ
る。３１と４１で比較パターン、３２と４２で検査パタ
ーンを形成しており、３１は比較パターンのゲート絶縁
膜、３２は検査パターンのゲート絶縁膜、４１は比較パ
ターンの導電層、４２は写真検査パターンの導電層であ
る。
【００２８】以上示したように、フォトマスク上にマス
ク上比較パターン１と写真検査マスクパターン２を並べ
て形成することで、半導体基板上に比較パターン３１、
４１と写真検査パターン３２、４２が並べて形成され
る。図２(a)に示すマスク上回路パターン1aは、実際の
デバイスに用いられるパターンに対応したマスクパター
ンであるので、写真製版上最も重要なパターンとなり、
これに基づいて露光装置の光学的諸条件が合わせ込め
ば、ほぼ精度よくフォトマスク上のマスクパターンが半
導体基板上で相似形に形成できる。さらに、半導体基板
上である程度のレジスト位置ずれがあっても特定のパタ
ーンのみであれば、レジスト位置ずれの値は十分に抑え
ることが可能であり、また相似形からの実際のレジスト
位置ずれの値を予め測定により得ておくことができる。
これに対し、一般にマスク上測定パターン2aはマスク上
回路パターン1aと異なっていることから、図２(b)に示
すマスク上測定マーク３の領域内のマスク上測定パター
ン2aに対しは光学的諸条件が最適化されているわけでは
ないため、レジスト位置ずれをマスク上回路パターンと
同程度に抑制することは難しい。
ク上比較パターン１と写真検査マスクパターン２を並べ
て形成することで、半導体基板上に比較パターン３１、
４１と写真検査パターン３２、４２が並べて形成され
る。図２(a)に示すマスク上回路パターン1aは、実際の
デバイスに用いられるパターンに対応したマスクパター
ンであるので、写真製版上最も重要なパターンとなり、
これに基づいて露光装置の光学的諸条件が合わせ込め
ば、ほぼ精度よくフォトマスク上のマスクパターンが半
導体基板上で相似形に形成できる。さらに、半導体基板
上である程度のレジスト位置ずれがあっても特定のパタ
ーンのみであれば、レジスト位置ずれの値は十分に抑え
ることが可能であり、また相似形からの実際のレジスト
位置ずれの値を予め測定により得ておくことができる。
これに対し、一般にマスク上測定パターン2aはマスク上
回路パターン1aと異なっていることから、図２(b)に示
すマスク上測定マーク３の領域内のマスク上測定パター
ン2aに対しは光学的諸条件が最適化されているわけでは
ないため、レジスト位置ずれをマスク上回路パターンと
同程度に抑制することは難しい。
【００２９】このため、本実施の形態ではフォトマスク
上のマスク上回路パターン1aと同一形状のマスク上比較
パターン１とマスク上検査パターン２を近接して作成す
ることで、半導体基板上においてレジスト上比較パター
ン１１をもとにレジスト上検査パターン１２のレジスト
位置ずれを得るようにしたものである。具体的な例とし
て、図１(a)に示すマスク上比較パターン１とマスク上
検査パターン２の距離をXr、図１(b)に示すレジスト上
比較パターン１１とレジスト上検査パターン１２の距離
をXsとすると、Xrにマスクパターンからレジストパター
ンへの拡大倍率を掛けた値とXsとの差がレジスト位置ず
れの値を示すものとなる。この値をもとに本来のマスク
上測定マーク３内のマスク上測定パターン2aに対応した
半導体基板上の測定パターンのレジスト位置ずれの値が
分かるため、従来の第１の問題が解決できる。
上のマスク上回路パターン1aと同一形状のマスク上比較
パターン１とマスク上検査パターン２を近接して作成す
ることで、半導体基板上においてレジスト上比較パター
ン１１をもとにレジスト上検査パターン１２のレジスト
位置ずれを得るようにしたものである。具体的な例とし
て、図１(a)に示すマスク上比較パターン１とマスク上
検査パターン２の距離をXr、図１(b)に示すレジスト上
比較パターン１１とレジスト上検査パターン１２の距離
をXsとすると、Xrにマスクパターンからレジストパター
ンへの拡大倍率を掛けた値とXsとの差がレジスト位置ず
れの値を示すものとなる。この値をもとに本来のマスク
上測定マーク３内のマスク上測定パターン2aに対応した
半導体基板上の測定パターンのレジスト位置ずれの値が
分かるため、従来の第１の問題が解決できる。
【００３０】また、１つの製造過程でレジスト層位置ず
れを解析できるので従来の第２の問題であった２つの製
造過程による解析の複雑さも解決できる。さらにここで
は、マスク上比較パターンがマスク上回路パターンと同
一形状のものを示したが、マスク上比較パターンは露光
装置の光学的諸条件が合わせ込むことができるパターン
であれば他のものでも良い。さらに、マスク上比較パタ
ーン１と写真検査マスクパターン２は近接していること
が測定精度を上げる点などから望ましい。具体的なパタ
ーン間の距離はパターンサイズや計測装置等に大きく依
存するが、０．０２〜２０μｍ程度が良いと考えられ
る。
れを解析できるので従来の第２の問題であった２つの製
造過程による解析の複雑さも解決できる。さらにここで
は、マスク上比較パターンがマスク上回路パターンと同
一形状のものを示したが、マスク上比較パターンは露光
装置の光学的諸条件が合わせ込むことができるパターン
であれば他のものでも良い。さらに、マスク上比較パタ
ーン１と写真検査マスクパターン２は近接していること
が測定精度を上げる点などから望ましい。具体的なパタ
ーン間の距離はパターンサイズや計測装置等に大きく依
存するが、０．０２〜２０μｍ程度が良いと考えられ
る。
【００３１】実施の形態２.図３(a)と図３(b)は、この
発明の実施の形態２を示す図である。図３(a)はフォト
マスク上の各マスク上写真製版検査マークの配置を示す
ものであり、さらにこのフォトマスクを用いて露光装置
による露光により得られた半導体基板上のレジストに形
成されたレジストマーク等を示したものが図３(b)であ
る。なお、図３(b)はレジストマーク等のみでなく、写
真製版後のエッチング等により得られた半導体基板上の
マーク等でも同様である。図３(a)において、４はフォ
トマスク基板、５aから５eは図１(a)に示したマスク上
比較パターン１とマスク上検査パターン２を有するマス
ク上写真製版検査マーク領域、６はマスク上回路領域で
ある。図３(b）において、２４は４に対応した半導体基
板上の領域、２５aから２５eは５aから５eに対応した写
真製版検査マーク領域、２６は６に対応する回路領域で
通常チップ領域とも呼ばれる。
発明の実施の形態２を示す図である。図３(a)はフォト
マスク上の各マスク上写真製版検査マークの配置を示す
ものであり、さらにこのフォトマスクを用いて露光装置
による露光により得られた半導体基板上のレジストに形
成されたレジストマーク等を示したものが図３(b)であ
る。なお、図３(b)はレジストマーク等のみでなく、写
真製版後のエッチング等により得られた半導体基板上の
マーク等でも同様である。図３(a)において、４はフォ
トマスク基板、５aから５eは図１(a)に示したマスク上
比較パターン１とマスク上検査パターン２を有するマス
ク上写真製版検査マーク領域、６はマスク上回路領域で
ある。図３(b）において、２４は４に対応した半導体基
板上の領域、２５aから２５eは５aから５eに対応した写
真製版検査マーク領域、２６は６に対応する回路領域で
通常チップ領域とも呼ばれる。
【００３２】このようにフォトマスク基板上に複数マス
ク上検査パターンを配置することで、ショット領域２４
の各箇所でレジスト位置ずれの値を得ることができるこ
とから、一度に露光される領域全体の傾向を把握するこ
とができ、レジスト位置ずれの解析精度を増すことがで
きる。また、マスク上写真製版検査マークとマスク上測
定マークとを近接して配置することで、測定マークで得
られるレジスト位置ずれのデータを写真製版検査マーク
にも利用できる。フォトマスク上でのマーク間の距離は
マークサイズや計測装置等に大きく依存するが、フォト
マスク上で０．０２〜２０μｍ程度が良いと考えられ
る。さらに、以上のレジストパターン位置ずれに対する
効果等は、パターン位置ずれについても同様である。
ク上検査パターンを配置することで、ショット領域２４
の各箇所でレジスト位置ずれの値を得ることができるこ
とから、一度に露光される領域全体の傾向を把握するこ
とができ、レジスト位置ずれの解析精度を増すことがで
きる。また、マスク上写真製版検査マークとマスク上測
定マークとを近接して配置することで、測定マークで得
られるレジスト位置ずれのデータを写真製版検査マーク
にも利用できる。フォトマスク上でのマーク間の距離は
マークサイズや計測装置等に大きく依存するが、フォト
マスク上で０．０２〜２０μｍ程度が良いと考えられ
る。さらに、以上のレジストパターン位置ずれに対する
効果等は、パターン位置ずれについても同様である。
【００３３】実施の形態３.図４(a)から図４(d)はこの
発明の実施の形態３を示す図である。実施の形態１で
は、マスク上比較パターン１とマスク上検査パターン２
が１つずつ並んだ例を示したが、本実施例では並べ方を
変えたものである。なお、図４(a)から図４(d)はフォト
マスク上のマスクパターンを示すが、これに対応して半
導体基板上にも形成される。図４(a)は、２つのマスク
上検査パターン２の間に１つのマスク上比較パターン１
を挟んだものである。図４(b)は、逆に２つのマスク上
比較パターン１の間にマスク上検査パターン２を挟んだ
ものである。これらにより、実施の形態１に比べて、一
方向でなく両方向の比較からレジスト位置ずれのデータ
を得られるため、データの精度が増す。さらに、図４
(c)に示すように、十字型に図４(a)を並べたもので、こ
れにより左右のみでなく上下に対するデータが得られよ
り精度が増す。なお、図４(a)の代わりに図４(b)を用い
てももちろん良い。図４(d)は、マスク上比較パターン
１をマスク上検査パターン２で囲んだものである。もち
ろんこの逆でも良い。この場合、マスク上比較パターン
１は、マスク上回路パターン1aと一部異なってくるが、
データを得る部分が同じであれば特に問題は生じない。
例えば、実際のマスク上回路パターン1aに角がない場合
は、図４(d)の角の部分を除いてデータを得れば良い。
つまり、実施の形態１ではマスク上回路パターン1aとマ
スク上比較パターンが同一形状およびマスク上測定パタ
ーンとマスク上写真製版検査パターンが同一形状の例を
示したが、これらのパターンは検査に用いる部分が実質
的に同一であれば十分である。さらに具体的な例とし
て、現状の重ね合せ誤差測定マークでは、半導体基板上
で一辺が１０〜３０μｍの正方形が検査領域となってお
り、図４(d)で示すパターン長Ｘが１０〜３０μｍあれ
ば十分である。また将来的には検査領域が小さくなる傾
向にあるので、パターン長Ｘをさらに短くすることも可
能である。また、パターン幅Yについてはトランジスタ
のゲート電極を例にすると、現状の回路パターンのゲー
ト長が０．１５〜０．３μｍ程度であり、これに対応し
て図４(d)のパターン幅Yも０．１５〜０．３μｍ程度が
良い。しかし、ゲート長の２〜３倍でもレジスト位置ず
れが抑制される可能性もあり、これは露光装置の条件等
により決まる。なお、図４(d)の場合も実施の形態１の
一方向のみでなく、左右および上下に対するデータが得
られることよりデータの精度が増す。
発明の実施の形態３を示す図である。実施の形態１で
は、マスク上比較パターン１とマスク上検査パターン２
が１つずつ並んだ例を示したが、本実施例では並べ方を
変えたものである。なお、図４(a)から図４(d)はフォト
マスク上のマスクパターンを示すが、これに対応して半
導体基板上にも形成される。図４(a)は、２つのマスク
上検査パターン２の間に１つのマスク上比較パターン１
を挟んだものである。図４(b)は、逆に２つのマスク上
比較パターン１の間にマスク上検査パターン２を挟んだ
ものである。これらにより、実施の形態１に比べて、一
方向でなく両方向の比較からレジスト位置ずれのデータ
を得られるため、データの精度が増す。さらに、図４
(c)に示すように、十字型に図４(a)を並べたもので、こ
れにより左右のみでなく上下に対するデータが得られよ
り精度が増す。なお、図４(a)の代わりに図４(b)を用い
てももちろん良い。図４(d)は、マスク上比較パターン
１をマスク上検査パターン２で囲んだものである。もち
ろんこの逆でも良い。この場合、マスク上比較パターン
１は、マスク上回路パターン1aと一部異なってくるが、
データを得る部分が同じであれば特に問題は生じない。
例えば、実際のマスク上回路パターン1aに角がない場合
は、図４(d)の角の部分を除いてデータを得れば良い。
つまり、実施の形態１ではマスク上回路パターン1aとマ
スク上比較パターンが同一形状およびマスク上測定パタ
ーンとマスク上写真製版検査パターンが同一形状の例を
示したが、これらのパターンは検査に用いる部分が実質
的に同一であれば十分である。さらに具体的な例とし
て、現状の重ね合せ誤差測定マークでは、半導体基板上
で一辺が１０〜３０μｍの正方形が検査領域となってお
り、図４(d)で示すパターン長Ｘが１０〜３０μｍあれ
ば十分である。また将来的には検査領域が小さくなる傾
向にあるので、パターン長Ｘをさらに短くすることも可
能である。また、パターン幅Yについてはトランジスタ
のゲート電極を例にすると、現状の回路パターンのゲー
ト長が０．１５〜０．３μｍ程度であり、これに対応し
て図４(d)のパターン幅Yも０．１５〜０．３μｍ程度が
良い。しかし、ゲート長の２〜３倍でもレジスト位置ず
れが抑制される可能性もあり、これは露光装置の条件等
により決まる。なお、図４(d)の場合も実施の形態１の
一方向のみでなく、左右および上下に対するデータが得
られることよりデータの精度が増す。
【００３４】実施の形態４.図５(a)、図５(b)および図
６(a)、図６(b)はこの発明の実施の形態４を示す図であ
る。実施の形態１から３では、トランジスタのゲート電
極パターンを例に示したが、その他、例えばコンタクト
ホールや溝のパターンについても同様であり以下に示
す。図５(a)は、フォトマスク上のマスク上写真製版検
査マーク領域のマスクパターンであり、６はコンタクト
ホールのマスク上比較パターンである。これにより形成
された半導体基板上のパターンの図５(a)のB-Bに対応し
た断面図が図５(b)である。３３は層間絶縁膜である。
図６(a)は、フォトマスク上のマスク上写真製版検査マ
ーク領域のマスクパターンであり、７は溝型のマスク上
比較パターンである。これにより形成された半導体基板
上のパターンの図６(a)のC-Cに対応した断面図が図６
(b)である。以上のように、コンタクトホールや溝製造
過程でもゲート電極の製造過程同様に形成でき、データ
を得られる。また、上記実施の形態以外の製造過程にも
適応可能である。
６(a)、図６(b)はこの発明の実施の形態４を示す図であ
る。実施の形態１から３では、トランジスタのゲート電
極パターンを例に示したが、その他、例えばコンタクト
ホールや溝のパターンについても同様であり以下に示
す。図５(a)は、フォトマスク上のマスク上写真製版検
査マーク領域のマスクパターンであり、６はコンタクト
ホールのマスク上比較パターンである。これにより形成
された半導体基板上のパターンの図５(a)のB-Bに対応し
た断面図が図５(b)である。３３は層間絶縁膜である。
図６(a)は、フォトマスク上のマスク上写真製版検査マ
ーク領域のマスクパターンであり、７は溝型のマスク上
比較パターンである。これにより形成された半導体基板
上のパターンの図６(a)のC-Cに対応した断面図が図６
(b)である。以上のように、コンタクトホールや溝製造
過程でもゲート電極の製造過程同様に形成でき、データ
を得られる。また、上記実施の形態以外の製造過程にも
適応可能である。
【００３５】実施の形態５.図７はこの発明の実施の形
態５を示す図である。実施の形態１から３では、マスク
上比較パターン１とマスク上検査パターンからなるマス
ク上写真製版検査マークをフォトマスク上に形成してい
るが、特別にマスク上写真製版検査マークを設けるとそ
のためのマーク用の面積が必要になる。そこで本実施の
形態では、実際に使用しているマスク上測定マーク３領
域内にマスク上比較パターンを設けることで、余分なマ
スクマーク面積を必要とせず同じ機能を実現したもので
ある。図７は、マスク上測定マーク３領域内にコンタク
トホールのマスク上比較パターン４を設けたものであ
り、マスク上測定パターン２aがマスク上検査パターン
２となる。なおここでは、マスク上測定パターン２aの
横にコンタクトホールのマスク上比較パターン４を並べ
たものであるが、実施の形態２のような並べ方をしても
よい。例えば、重ね合わせ誤差測定マークは、図４(b)
に類似しており、マスク上検査パターン２をマスク上測
定パターンに置き換えてもよい。また本実施の形態で
は、マスク上測定マーク３領域とマスク上写真製版検査
マーク領域の包含関係は、どちらでもよい。
態５を示す図である。実施の形態１から３では、マスク
上比較パターン１とマスク上検査パターンからなるマス
ク上写真製版検査マークをフォトマスク上に形成してい
るが、特別にマスク上写真製版検査マークを設けるとそ
のためのマーク用の面積が必要になる。そこで本実施の
形態では、実際に使用しているマスク上測定マーク３領
域内にマスク上比較パターンを設けることで、余分なマ
スクマーク面積を必要とせず同じ機能を実現したもので
ある。図７は、マスク上測定マーク３領域内にコンタク
トホールのマスク上比較パターン４を設けたものであ
り、マスク上測定パターン２aがマスク上検査パターン
２となる。なおここでは、マスク上測定パターン２aの
横にコンタクトホールのマスク上比較パターン４を並べ
たものであるが、実施の形態２のような並べ方をしても
よい。例えば、重ね合わせ誤差測定マークは、図４(b)
に類似しており、マスク上検査パターン２をマスク上測
定パターンに置き換えてもよい。また本実施の形態で
は、マスク上測定マーク３領域とマスク上写真製版検査
マーク領域の包含関係は、どちらでもよい。
【００３６】なお、実施の形態１から５では、マスク上
のマーク、パターンおよびレジスト位置ずれを中心に述
べたが、半導体基板上のマーク、パターンおよびパター
ン位置ずれに関しても、同様な効果を奏し、第１および
第２の問題も解決できる。
のマーク、パターンおよびレジスト位置ずれを中心に述
べたが、半導体基板上のマーク、パターンおよびパター
ン位置ずれに関しても、同様な効果を奏し、第１および
第２の問題も解決できる。
【００３７】実施の形態６.実施の形態６は、本発明の
フォトマスクを用いた場合の露光方法についてのもので
あり、図８はこの方法を流れ図にしたものである。図８
に基づいて、露光方法を以下に順に示す。マスク上写真
製版検査マーク領域にマスク上比較パターンとマスク上
検査パターンを有するフォトマスクを用いて露光装置に
より露光を行い、半導体基板上のレジストにレジストパ
ターン形成する。その後、マスク上比較パターンに対応
したレジスト上比較パターンおよびマスク上検査パター
ンに対応したレジスト上検査パターンから、レジスト位
置ずれの値を得る。つづいて、このレジスト位置ずれの
値が基準とする値より大きい場合は、露光装置の光学的
諸条件等の露光条件を変更して再度露光し、レジスト位
置ずれの値を測定する。レジスト位置ずれの値が基準値
以下になるまで、上記手順を繰り返す。レジスト位置ず
れの値が基準以下の場合は、レジストパターンを用いた
エッチング等のつぎの処理へ進む。このようにこの露光
方法を用いれば、第２の問題点であったレジスト位置ず
れの値を得るのに２つの製造過程が影響し解析が複雑で
あったものが、１つの製造過程で得ることができ、容易
に解析できるようになる。
フォトマスクを用いた場合の露光方法についてのもので
あり、図８はこの方法を流れ図にしたものである。図８
に基づいて、露光方法を以下に順に示す。マスク上写真
製版検査マーク領域にマスク上比較パターンとマスク上
検査パターンを有するフォトマスクを用いて露光装置に
より露光を行い、半導体基板上のレジストにレジストパ
ターン形成する。その後、マスク上比較パターンに対応
したレジスト上比較パターンおよびマスク上検査パター
ンに対応したレジスト上検査パターンから、レジスト位
置ずれの値を得る。つづいて、このレジスト位置ずれの
値が基準とする値より大きい場合は、露光装置の光学的
諸条件等の露光条件を変更して再度露光し、レジスト位
置ずれの値を測定する。レジスト位置ずれの値が基準値
以下になるまで、上記手順を繰り返す。レジスト位置ず
れの値が基準以下の場合は、レジストパターンを用いた
エッチング等のつぎの処理へ進む。このようにこの露光
方法を用いれば、第２の問題点であったレジスト位置ず
れの値を得るのに２つの製造過程が影響し解析が複雑で
あったものが、１つの製造過程で得ることができ、容易
に解析できるようになる。
【００３８】
【発明の効果】この発明は、以上説明したような構成と
したので、以下に示すような効果を奏する。第１の発明
によれば、フォトマスク基板上のマスク上写真製版検査
マーク領域にマスク上比較パターンとマスク上検査パタ
ーンを近接して配置したので、レジスト位置ずれの値を
製造過程毎に容易に解析できる。
したので、以下に示すような効果を奏する。第１の発明
によれば、フォトマスク基板上のマスク上写真製版検査
マーク領域にマスク上比較パターンとマスク上検査パタ
ーンを近接して配置したので、レジスト位置ずれの値を
製造過程毎に容易に解析できる。
【００３９】第２から第４の発明によれば、マスク上写
真製版検査マーク領域内のパターンの配置を工夫したの
で、さらに精度よくレジスト位置ずれの値を得ることが
できる。
真製版検査マーク領域内のパターンの配置を工夫したの
で、さらに精度よくレジスト位置ずれの値を得ることが
できる。
【００４０】第５の発明によれば、マスク上測定パター
ンがマスク上検査パターンを兼ねるようにしたので、マ
スク上のマーク面積を減らせることができる。
ンがマスク上検査パターンを兼ねるようにしたので、マ
スク上のマーク面積を減らせることができる。
【００４１】第６の発明によれば、マスク上写真製版検
査マーク領域とマスク上測定マーク領域とが近接して配
置されることで、測定マークのレジスト位置ずれのデー
タを写真製版検査マークにも用いることができる。
査マーク領域とマスク上測定マーク領域とが近接して配
置されることで、測定マークのレジスト位置ずれのデー
タを写真製版検査マークにも用いることができる。
【００４２】第７の発明によれば、マスク上写真製版検
査マーク領域を複数設けたので、複数の箇所のレジスト
位置ずれのデータを得られ、解析精度を上げられる。
査マーク領域を複数設けたので、複数の箇所のレジスト
位置ずれのデータを得られ、解析精度を上げられる。
【００４３】第８および第９の発明によれば、半導体基
板上の写真製版検査マーク領域に比較パターンと検査パ
ターンを近接して配置したので、パターン位置ずれの値
を製造過程毎に容易に解析できる。
板上の写真製版検査マーク領域に比較パターンと検査パ
ターンを近接して配置したので、パターン位置ずれの値
を製造過程毎に容易に解析できる。
【００４４】第１０の発明によれば、半導体基板上の写
真製版検査マーク領域に比較パターンと検査パターンを
近接して配置したので、パターン位置ずれの値を製造過
程毎に容易に解析できる。
真製版検査マーク領域に比較パターンと検査パターンを
近接して配置したので、パターン位置ずれの値を製造過
程毎に容易に解析できる。
【００４５】第１１から第１３の発明によれば、写真製
版検査マーク領域内のパターンの配置を工夫したので、
さらに精度よくパターン位置ずれの値を得ることができ
る。
版検査マーク領域内のパターンの配置を工夫したので、
さらに精度よくパターン位置ずれの値を得ることができ
る。
【００４６】第１４の発明によれば、測定パターンが検
査パターンを兼ねるようにしたので、半導体基板上のマ
ーク面積を減らせることができる。
査パターンを兼ねるようにしたので、半導体基板上のマ
ーク面積を減らせることができる。
【００４７】第１５の発明によれば、写真製版検査マー
ク領域と測定マーク領域とが近接して配置されること
で、測定マークのレジスト位置ずれのデータを写真製版
検査マークにも用いることができる。
ク領域と測定マーク領域とが近接して配置されること
で、測定マークのレジスト位置ずれのデータを写真製版
検査マークにも用いることができる。
【００４８】第１６の発明によれば、写真製版検査マー
ク領域を複数設けたので、複数の箇所のパターン位置ず
れのデータを得られ、解析精度を上げられる。
ク領域を複数設けたので、複数の箇所のパターン位置ず
れのデータを得られ、解析精度を上げられる。
【００４９】第１７の発明によれば、レジスト上比較パ
ターンとレジスト上検査パターンから得られるレジスト
位置ずれの値に基づいて、露光条件を補正するので、容
易にレジスト位置ずれを改善することができる。
ターンとレジスト上検査パターンから得られるレジスト
位置ずれの値に基づいて、露光条件を補正するので、容
易にレジスト位置ずれを改善することができる。
【００５０】第１８の発明によれば、レジスト上比較パ
ターンとレジスト上検査パターンから得られるレジスト
位置ずれの値に基づいて、露光条件を補正するので、容
易にレジスト位置ずれを改善することができる。
ターンとレジスト上検査パターンから得られるレジスト
位置ずれの値に基づいて、露光条件を補正するので、容
易にレジスト位置ずれを改善することができる。
【図１】この発明の実施の形態１のゲート電極製造過程
のパタ−ン図である。
のパタ−ン図である。
【図２】この発明の実施の形態１のマスクパターン図で
ある。
ある。
【図３】この発明の実施の形態２のマーク配置図であ
る。
る。
【図４】この発明の実施の形態３の写真製版検査マーク
の図である。
の図である。
【図５】この発明の実施の形態４のコンタクトホール製
造過程のパターン図である。
造過程のパターン図である。
【図６】この発明の実施の形態４の溝製造過程のパター
ン図である。
ン図である。
【図７】この発明の実施の形態５のマスク上測定マーク
の図である。
の図である。
【図８】この発明の実施の形態６の露光方法の流れ図で
ある。
ある。
１ マスク上比較パターン １a マスク上回路パターン ２ マスク上検査パターン ２a マスク上測定パターン ３ マスク上測定マーク領域 ４ フォトマスク基板 ５a〜５e マスク上写真製版検査マーク領域 ６ マスク上回路領域 １１ レジスト上比較パターン １２ レジスト上検査パターン ２０ 半導体基板 ２５a〜２５e 写真製版検査マーク領域 ２６ 回路領域 ３１、４１ 比較パターン ３２、４２ 検査パターン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山下 重則 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 宮本 由紀 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 上野 敦史 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 前島 伸六 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 2H095 BE03 BE08 BE09 5F046 AA25 EA02 EB02
Claims (18)
- 【請求項１】 フォトマスク基板と、 前記フォトマスク基板上に形成されたマスク上回路領域
とマスク上測定マーク領域と、 前記マスク上回路領域に形成されたマスク上回路パター
ンと、 前記マスク上測定マーク領域に形成されたマスク上測定
パターンとを有するフォトマスクにおいて、 前記フォトマスク基板上にマスク上写真製版検査マーク
領域を有し、 前記マスク上写真製版検査マーク領域には前記マスク上
回路パターンと全体もしくは一部が実質的に同一形状で
あるマスク上比較パターンと、前記マスク上測定パター
ンと全体もしくは一部が実質的に同一形状であるマスク
上検査パターンとが形成され、 前記マスク上比較パターンと前記マスク上検査パターン
は近接して配置されていることを特徴とするフォトマス
ク。 - 【請求項２】 マスク上比較パターンとマスク上検査パ
ターンの一方が他方を挟むように配置されていることを
特徴とする請求項１に記載のフォトマスク。 - 【請求項３】 マスク上比較パターンとマスク上検査パ
ターンの一方が他方を囲むように配置されていることを
特徴とする請求項１記載のフォトマスク。 - 【請求項４】 マスク上比較パターンとマスク上検査パ
ターンによりほぼ十字形のマークを形成することを特徴
とする請求項１または２に記載のフォトマスク。 - 【請求項５】 マスク上写真製版検査マーク領域とマス
ク上測定マーク領域の一方が他方内にあり、マスク上測
定パターンがマスク上検査パターンを兼ねることを特徴
とする請求項１〜４のいずれかに記載のフォトマスク。 - 【請求項６】 マスク上写真製版検査マーク領域とマス
ク上測定マーク領域とが近接して配置されることを特徴
とする請求項１〜４のいずれかに記載のフォトマスク。 - 【請求項７】 マスク上写真製版検査マーク領域を複数
有することを特徴とする請求項１〜６のいずれかに記載
のフォトマスク。 - 【請求項８】 半導体基板と、 前記半導体基板上に形成された第１の写真製版検査マー
ク領域と第２の写真製版検査マーク領域と、 前記各写真製版検査マーク領域ごとに検査パターンを有
する半導体装置において、 前記各写真製版検査マーク領域ごとに比較パターンを有
し、 前記検査パターンと前記比較パターンは同一製造過程で
形成されるとともに、 前記検査パターンと前記比較パターンは前記各写真製版
検査マーク領域ごとに近接して配設され、 前記第１の写真製版検査マーク領域と前記第２の写真製
版検査マーク領域の前記検査パターンの寸法差が、 前記第１の写真製版検査マーク領域と前記第２の写真製
版検査マーク領域の前記比較パターンの寸法差に比べ大
きいことを特徴とする半導体装置。 - 【請求項９】 フォトマスクを用いた写真製版により半
導体基板上にパターン形成される半導体装置であり、 前記フォトマスクは、 フォトマスク基板と、 前記フォトマスク基板上の第１のマスク上写真製版検査
マーク領域と第２のマスク上写真製版検査マーク領域
と、 前記各マスク上写真製版検査マーク領域にそれぞれマス
ク上検査パターンとマスク上比較パターンを有し、 さらに、前記マスク上検査パターンと前記マスク上比較
パターンは前記各マスク上写真製版検査マーク領域にそ
れぞれ近接して配設され、 前記マスク上検査パターンと前記比較パターンはそれぞ
れ前記第１のマスク上写真製版検査マーク領域と前記第
２のマスク上写真製版検査マーク領域間で実質的に同一
寸法であり、 前記半導体基板上には、 前記第１のマスク上写真製版検査マーク領域に対応した
第１の写真製版検査マーク領域と、 前記第２のマスク上写真製版検査マーク領域に対応した
第２の写真製版検査マーク領域と、 前記各マスク上検査パターンに対応した各検査パターン
と、 前記各マスク上比較パターンに対応した各比較パターン
とが前記フォトマスクを用いて形成され、 前記第１の写真製版検査マーク領域と前記第２の写真製
版検査マーク領域の前記検査パターンの寸法差が、 前記第１の写真製版検査マーク領域と前記第２の写真製
版検査マーク領域の前記比較パターンの寸法差に比べ大
きいとを特徴とする半導体装置。 - 【請求項１０】 半導体基板と、 前記半導体基板上に形成された回路領域と測定マーク領
域と、 前記回路領域に形成された回路パターンと、 前記測定マーク領域に形成された測定パターンとを有
し、 前記回路パターンと前記測定パターンは同一製造過程で
形成された半導体装置において、 前記半導体基板上に写真製版検査マーク領域を有し、 前記写真製版検査マーク領域には、前記回路パターンと
全体もしくは一部が実質的に同一形状である比較パター
ンと、前記測定パターンと全体もしくは一部が実質的に
同一形状である検査パターンとが形成され、 前記比較パターンと前記検査パターンは近接して配置さ
れかつ、同一製造過程で形成されていることを特徴とす
る半導体装置。 - 【請求項１１】 検査パターンと比較パターンの一方が
他方を挟むように配置されていることを特徴とする請求
項８〜１０のいずれかに記載の半導体装置。 - 【請求項１２】 検査パターンと比較のパターンの一方
が他方を囲むように配置されていることを特徴とする請
求項８〜１０のいずれかに記載の半導体装置。 - 【請求項１３】 検査パターンと比較パターンによりほ
ぼ十字形のマークを形成することを特徴とする請求項８
〜１１のいずれかに記載の半導体装置。 - 【請求項１４】 写真製版検査マーク領域と測定マーク
領域の一方が他方内にあり、測定パターンが検査パター
ンを兼ねることを特徴とする請求項１０〜１３のいずれ
かに記載の半導体装置。 - 【請求項１５】 写真製版検査マーク領域と測定マーク
領域とが近接して配置されることを特徴とする請求項１
０〜１３のいずれかに記載の半導体装置。 - 【請求項１６】 写真製版検査マーク領域を複数有する
ことを特徴とする請求項８〜１５のいずれかに記載の半
導体装置。 - 【請求項１７】 フォトマスクを用いた露光装置による
露光により半導体基板上のレジストにパターン形成する
露光方法であり、 前記フォトマスクは、 フォトマスク基板と、 前記フォトマスク基板上に形成されたマスク上回路領域
とマスク上測定マーク領域とマスク上写真製版検査マー
ク領域と、 前記マスク上回路領域に形成されたマスク上回路パター
ンと、 前記マスク上測定マーク領域に形成されたマスク上測定
パターンと、 前記マスク上写真製版検査マーク領域に前記マスク上回
路パターンと全体もしくは一部が実質的に同一形状であ
るマスク上比較パターンと、前記マスク上測定パターン
と全体もしくは一部が実質的に同一形状であるマスク上
検査パターンとを有し、 前記フォトマスクを用いて露光装置により露光を行い、 前記マスク上写真製版検査マーク領域、前記各マスク上
検査パターン、前記各マスク上比較パターンにそれぞれ
対応したレジスト上写真製版検査マーク領域、レジスト
上検査パターン、レジスト上比較パターンを半導体基板
上のレジストに形成し、 前記レジスト上写真製版検査マーク領域の前記レジスト
上検査パターンと前記レジスト上比較パターンから得ら
れる位置データに基づいて、前記露光装置の露光条件を
補正すること特徴とする露光方法。 - 【請求項１８】 マスク上写真製版検査マーク領域とマ
スク上測定マーク領域の一方が他方内にあり、マスク上
測定パターンがマスク上検査パターンを兼ねることを特
徴とする請求項１７に記載の露光方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27017899A JP2001092109A (ja) | 1999-09-24 | 1999-09-24 | フォトマスクおよび半導体装置およびフォトマスクを用いた露光方法 |
| US09/563,953 US6617080B1 (en) | 1999-09-24 | 2000-05-02 | Photomask, semiconductor device, and method for exposing through photomask |
| TW089110940A TW454242B (en) | 1999-09-24 | 2000-06-05 | Photomask, semiconductor device, and method for exposing through photomask |
| DE10028019A DE10028019A1 (de) | 1999-09-24 | 2000-06-06 | Photomaske,Halbleitereinrichtung und Belichtungsverfahren der Photomaske |
| KR1020000038517A KR20010029893A (ko) | 1999-09-24 | 2000-07-06 | 포토 마스크, 반도체 장치, 및 포토 마스크를 이용한 노광방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27017899A JP2001092109A (ja) | 1999-09-24 | 1999-09-24 | フォトマスクおよび半導体装置およびフォトマスクを用いた露光方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001092109A true JP2001092109A (ja) | 2001-04-06 |
Family
ID=17482620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27017899A Pending JP2001092109A (ja) | 1999-09-24 | 1999-09-24 | フォトマスクおよび半導体装置およびフォトマスクを用いた露光方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6617080B1 (ja) |
| JP (1) | JP2001092109A (ja) |
| KR (1) | KR20010029893A (ja) |
| DE (1) | DE10028019A1 (ja) |
| TW (1) | TW454242B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002296760A (ja) * | 2001-04-02 | 2002-10-09 | Nec Corp | フォトマスク及びそれを用いた半導体装置の製造方法 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6440612B1 (en) * | 1999-09-01 | 2002-08-27 | Micron Technology, Inc. | Field correction of overlay error |
| US7068833B1 (en) * | 2000-08-30 | 2006-06-27 | Kla-Tencor Corporation | Overlay marks, methods of overlay mark design and methods of overlay measurements |
| US7541201B2 (en) | 2000-08-30 | 2009-06-02 | Kla-Tencor Technologies Corporation | Apparatus and methods for determining overlay of structures having rotational or mirror symmetry |
| US6778275B2 (en) | 2002-02-20 | 2004-08-17 | Micron Technology, Inc. | Aberration mark and method for estimating overlay error and optical aberrations |
| US7463367B2 (en) * | 2004-07-13 | 2008-12-09 | Micron Technology, Inc. | Estimating overlay error and optical aberrations |
| US7785483B2 (en) * | 2006-12-22 | 2010-08-31 | Hynix Semiconductor Inc. | Exposure mask and method for fabricating semiconductor device using the same |
| US10451412B2 (en) | 2016-04-22 | 2019-10-22 | Kla-Tencor Corporation | Apparatus and methods for detecting overlay errors using scatterometry |
| CN111077728B (zh) * | 2019-12-20 | 2023-09-12 | 武汉新芯集成电路制造有限公司 | 一种光罩及图像校准方法 |
| CN117670783A (zh) * | 2022-08-29 | 2024-03-08 | 长鑫存储技术有限公司 | 光罩生产监控点定位方法、装置与电子设备 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02125256A (ja) * | 1988-11-02 | 1990-05-14 | Nec Corp | フォトマスク |
| JP2836391B2 (ja) * | 1992-07-30 | 1998-12-14 | 日本電気株式会社 | 半導体集積回路作製用マスク及びその検査方法 |
| KR0168772B1 (ko) * | 1994-03-10 | 1999-02-01 | 김주용 | 포토마스크 및 그를 이용한 반도체 장치 제조 방법 |
| JPH0815854A (ja) * | 1994-06-30 | 1996-01-19 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH08272079A (ja) * | 1995-03-31 | 1996-10-18 | Seiko Epson Corp | パターンの検査方法及び検査装置 |
| JP3859764B2 (ja) | 1995-06-27 | 2006-12-20 | 株式会社ルネサステクノロジ | 重ね合わせ精度測定マーク、そのマークの欠陥修正方法、および、そのマークを有するフォトマスク |
| KR970048967A (ko) * | 1995-12-04 | 1997-07-29 | 김광호 | 복수의 오버레이 키를 갖는 포토마스크 |
| JPH09244222A (ja) | 1996-03-08 | 1997-09-19 | Mitsubishi Electric Corp | 重ね合わせ誤差測定用レチクル、そのレチクルを用いた重ね合わせ誤差測定方法および重ね合わせ誤差測定マーク |
| KR100217898B1 (ko) * | 1996-12-04 | 1999-09-01 | 김영환 | 포토마스크 |
| US5962173A (en) * | 1997-03-27 | 1999-10-05 | Vlsi Technology, Inc. | Method for measuring the effectiveness of optical proximity corrections |
| US5894350A (en) * | 1998-06-12 | 1999-04-13 | Taiwan Semiconductor Manufacturing Company, Ltd | Method of in line intra-field correction of overlay alignment |
-
1999
- 1999-09-24 JP JP27017899A patent/JP2001092109A/ja active Pending
-
2000
- 2000-05-02 US US09/563,953 patent/US6617080B1/en not_active Expired - Fee Related
- 2000-06-05 TW TW089110940A patent/TW454242B/zh not_active IP Right Cessation
- 2000-06-06 DE DE10028019A patent/DE10028019A1/de not_active Ceased
- 2000-07-06 KR KR1020000038517A patent/KR20010029893A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002296760A (ja) * | 2001-04-02 | 2002-10-09 | Nec Corp | フォトマスク及びそれを用いた半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW454242B (en) | 2001-09-11 |
| DE10028019A1 (de) | 2001-04-26 |
| US6617080B1 (en) | 2003-09-09 |
| KR20010029893A (ko) | 2001-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3039210B2 (ja) | 半導体装置の製造方法 | |
| US6645823B2 (en) | Reticle and method of fabricating semiconductor device | |
| US20080268381A1 (en) | Pattern forming method performing multiple exposure so that total amount of exposure exceeds threshold | |
| KR20010111048A (ko) | 얼라이먼트 방법, 정합 검사 방법, 및 포토마스크 | |
| JP2009064951A (ja) | アライメントマーク、アライメントマーク形成方法及びパターン形成方法 | |
| US5910830A (en) | Liquid crystal display panels including alignment keys in the active regions thereof, and methods for manufacturing | |
| KR100505690B1 (ko) | 오버레이 키 및 얼라인 키를 갖는 집적회로 반도체 소자및 그 제조방법 | |
| JP2001092109A (ja) | フォトマスクおよび半導体装置およびフォトマスクを用いた露光方法 | |
| US6498401B2 (en) | Alignment mark set and method of measuring alignment accuracy | |
| JP2000077319A (ja) | デバイスおよびその構造部分の配置方法 | |
| US8288242B2 (en) | Overlay vernier key and method for fabricating the same | |
| JP2669391B2 (ja) | 半導体装置 | |
| KR20080005717A (ko) | 반도체 소자의 정렬 키 | |
| US7136520B2 (en) | Method of checking alignment accuracy of patterns on stacked semiconductor layers | |
| JP4891962B2 (ja) | 半導体装置の製造方法 | |
| JP2002100557A (ja) | 半導体装置の製造方法 | |
| US6361907B1 (en) | Exposing method in which different kinds of aligning and exposing apparatuses are used | |
| JP2970473B2 (ja) | アライメント方法およびアライメント誤差検査方法 | |
| JP2001093818A (ja) | 露光方法及びレチクル | |
| JP2003209041A (ja) | パターンの位置合わせ精度測定方法、パターンの形成方法、電気光学装置の製造方法、半導体装置の製造方法 | |
| JPH10189425A (ja) | アライメント方法、アライメント精度測定方法及びアライメント測定用マーク | |
| KR100469910B1 (ko) | 노광마스크 및 반도체소자의 형성방법 | |
| KR100317581B1 (ko) | 프레임인프레임메사구조의마스크를이용한중첩도마크형성방법 | |
| JP4845005B2 (ja) | 半導体装置及びその製造方法 | |
| KR101031396B1 (ko) | 반도체소자의 중첩마크 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060306 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060306 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060905 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060905 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090724 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090728 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091201 |