DE10028019A1

DE10028019A1 - Photomaske,Halbleitereinrichtung und Belichtungsverfahren der Photomaske

Info

Publication number: DE10028019A1
Application number: DE10028019A
Authority: DE
Inventors: Toshihide Kawachi; Takuya Matsushita; Shigenori Yamashita; Yuki Miyamoto; Atsushi Ueno; Shinroku Maejima
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1999-09-24
Filing date: 2000-06-06
Publication date: 2001-04-26
Also published as: JP2001092109A; KR20010029893A; TW454242B; US6617080B1

Abstract

Die vorliegende Erfindung stellt eine Photomaske, eine Halbleitereinrichtung und ein Verfahren zur Belichtung einer Photomaske bereit. Die Photomaske umfaßt ein Photomaskensubstrat und eine Schaltungsfläche-auf-der Maske mit einem Schaltungsmuster-auf-der-Maske und einer Testmarkierungsfläche-auf-der-Maske mit einem Testmuster-auf-der-Maske, die beide auf der Oberfläche des Substrates gebildet sind, wobei das Photomaskensubstrat ferner eine photolithographische Abschirmmarkierungsfläche-auf-der-Maske mit einem Vergleichsmuster-auf-der-Maske und einem Abschirmmuster-auf-der-Maske einschließt, und das Vergleichsmuster-auf-der-Maske im wesentlichen die gleiche Konfiguration wie zumindest ein Abschnitt des Schaltungsmusters-auf-der-Maske aufweist, und das Abschirmmuster-auf-der-Maske im wesentlichen die gleiche Konfiguration wie zumindest ein Abschnitt des Testmusters-auf-der-Maske aufweist. DOLLAR A Die vorliegende Erfindung ermöglicht die Messung der tatsächlichen Verschiebung, die von einem Überlagerungsprozeß (d. h. Ausrichtungsprozeß) verursacht wird, zum Zwecke der Eliminierung einer Überlagerungsverschiebung, welche in einem photolithographischen Prozeß auftreten kann.

Description

Die vorliegende Erfindung bezieht sich auf ein auf einer Pho tomaske gebildetes Maskenmuster, ein auf einer Halbleiterein richtung gebildetes Muster und ein Verfahren zur Belichtung durch die bzw. der Photomaske zur Bildung eines Lackmusters, von welchem eine Position benutzt wird, um eine Belichtungsbe dingung zu korrigieren.

In der vorliegenden Spezifikation wird eine auf einer Photo maske gebildete Überlagerungsfehlermeßmarkierung ausdrücklich auf eine photolithographische Abschirmmarkierung-auf-der-Maske bzw. Abschirmmarkierung-auf-der-Maske bezogen und die Markie rung, welche auf den Photolack übertragen oder auf einem Halb leitersubstrat gebildet wird, um den Betrag der Musterver schiebung zu bestimmen, wird auf eine photolithographische Ab schirmmarkierung bezogen.

Das Kleinerwerden einer Halbleitereinrichtung ist durch die Reduzierung der Größe einer jeden Komponente erzielt worden. Zusätzlich ist es auch hinsichtlich der Größenreduzierung eine wichtige Technik, die Überlagerungsgenauigkeit der verschiede nen Elemente zu verbessern, da die Halbleitereinrichtung aus einer Mehrzahl von Schaltungsschichten, Kontaktlöchern und an deren Elementen zusammengesetzt ist.

Eine Reihe von Prozessen, wie die Schichtformation und der die Elemente bildende photolithographische Vorgang und das Ätzen, werden beim Herstellen der Halbleitereinrichtung demnach zu sammenfassend auf einen "Herstellungsprozeß" bezogen. Dement sprechend wird eine Halbleitereinrichtung typischerweise durch eine Mehrzahl von Herstellungsprozessen hergestellt. Das Lack muster erhält man, wenn ein Muster einer ersten Schaltungs schicht auf einem Halbleitersubstrat gebildet wird und an schließend eine zweite Schaltungsschicht auf der ersten Schal tungsschicht gebildet wird, wobei die zweite Schaltungsschicht auf der ersten Schaltungsschicht abgeschieden wird, danach ei ne Lackschicht auf der zweiten Schaltungsschicht gebildet wird, und anschließend die Lackschicht durch eine Photomaske belichtet wird, welches ein Muster entsprechend dem Muster der zweiten Schaltungsschicht aufweist.

Die Photomaske weist verschiedene Muster auf, welche in Übereinstimmung mit der Schaltung und anderen auf dem Halblei tersubstrat gebildeten Mustern darauf gebildet sind. Durch Be lichten der Lackschicht mit dem auf der Photomaske gebildeten Muster (nämlich Belichtung) wird ein Muster auf der Lack schicht gebildet, das idealerweise ähnlich dem Muster der Pho tomaske ist. Eine Verschiebung zwischen einem entworfenen Mu ster der zweiten Schaltungsschicht, welches dem Muster der er sten Schaltungsschicht entspricht, und dem resultierenden Lackmuster kann jedoch wegen der optischen Bedingungen auftre ten, wie die optische Aberration durch ein optisches System der Belichtungsvorrichtung. Wird das Muster der zweiten Schal tungsschicht mit Hilfe eines Lackmusters geätzt, welches eine Verschiebung aufweist, so weist das resultierende Muster der zweiten Schaltungsschicht ebenfalls eine Verschiebung von ei ner bestimmten Position auf. Die Verschiebung des Lackmusters wird gewöhnlich als die Überlagerungsverschiebung bezeichnet.

Es gibt verschiedene Markierungen, die in den photolithogra phischen Prozessen verwendet werden, um verschiedene Daten be zogen auf die Photolithographie zu messen. In dieser Beschrei bung werden alle diese Markierungen als Meßmarkierungen be zeichnet.

Um den Betrag der Überlagerungsverschiebung zu messen, wird zum Beispiel eine Markierung, bezeichnet als die Ausrichtungs markierung, auf der Photomaske gebildet oder mit der Photomas ke auf das Halbleitersubstrat übertragen. Diese ist ebenfalls eine Art der oben beschriebenen Meßmarkierung.

Eine der Überlagerungsverschiebungen, die durch die Verwendung der auf der Photomaske gebildeten Ausrichtungsmarkierung und der in dem Lackmuster tatsächlich gebildeten Ausrichtungsmar kierung bestimmt wird, wird als Positionsfehler bezeichnet. Wenn überdies ein Muster (wie eine Leitung in einer Schaltung und einem Kontaktloch) auf einem Halbleitersubstrat unter Ver wendung eines Lackmusters, welches den Positionsfehler ein schließt, gebildet wird, so ergibt sich eine Abweichung hin sichtlich der Abmessungen oder der Form von dem idealen Mu ster. Dies wird als Bemusterungsfehler bezeichnet.

Je kleiner die Dimensionen der Elemente werden, desto kleiner braucht die Überlagerungsverschiebung zu sein, welche durch den Effekt der optischen Aberration des optischen Systems in der Belichtungsvorrichtung verursacht wird, so daß die Überla gerungsgenauigkeit nur schwer zu verbessern ist.

Der Positionsfehler aufgrund der Rahmenaberration als eine Sorte der optischen Aberration ist zum Beispiel ausdrücklich beschrieben in der japanischen Kokai Patentveröffentlichung No. Hei 9(1997)-74063, speziell in der auf die Fig. 59 bis 61 bezogenen Beschreibung.

Als eine Technik zur Reduzierung des Positionsfehlers schlagen die japanischen Kokai Patentveröffentlichungen No. Hei 9 (1997)-74063 und Hei 9(1997)-244222 Technologien zur Ver besserung der Meßmarkierung, wie zum Beispiel der Ausrich tungsmarkierung, vor, die für die relative Bestimmung des Po sitionsfehlers verwendet werden.

Wird selbst die Meßmarkierung gemäß der Beschreibung der vor her erwähnten Veröffentlichungen verbessert, so wird jedoch erwartet, daß die folgenden Probleme auftreten, wenn die Ele mentabmessungen weiter reduziert werden.

Das erste Problem ist, daß die bloße Bestimmung des tatsächli chen Positionsfehlers des in dem nachfolgenden Herstellungs prozeß erhaltenen Musters nicht möglich ist, da der Wert der Überlagerungsverschiebung, der durch Verwendung der der Anmel derin bekannten Meßmarkierung bestimmt ist, ein relativer Po sitionsfehler des in dem nachfolgenden Herstellungsprozeß ge bildeten Musters zu dem in dem vorhergehenden Herstellungspro zeß gebildeten Musters ist.

Da der Positionsfehler eine weitere Reduzierung der Element größen verhindern kann, ist es besonders wichtig, daß der Be trag des Positionsfehlers genauestens bestimmt wird.

Das zweite Problem bezieht sich auf die Schwierigkeit, die Überlagerungsverschiebung zu analysieren.

Wenn zum Beispiel ein relativer Positionsfehler größer ist als ein Grenzwert nach Beendigung einer Mehrzahl von Herstellungs prozessen, so wird nach dem Stand der Technik eine Hauptursa che des Fehlers dem flußabwärtigen (downstream) Herstellungs prozeß zugeordnet, weil der Wert des in einem flußabwärtigen (downstream) Herstellungsprozesses erzeugten Positionsfehlers normalerweise größer ist als der in einem flußaufwärtigen (upstream) Herstellungsprozeß erzeugten. Nach dem Stand der Technik ist es jedoch schwierig gewesen zu bestimmen, welcher der flußaufwärtigen (upstream) oder flußabwärtigen (downstre am) Herstellungsprozesse einen größeren Beitrag zum endgülti gen Positionsfehler in Wirklichkeit liefert.

Die vorliegende Erfindung ist gemacht worden, um die oben be schriebenen Probleme zu lösen, und Aufgabe derselbigen ist es, eine Photomaske und eine Halbleitereinrichtung bereitzustel len, die es ermöglichen, den tatsächlichen Positionsfehler und den Bemusterungsfehler getrennt voneinander für jeden Herstel lungsprozeß genauestens zu bestimmen.

Ferner soll eine Halbleitereinrichtung mit höherer Präzision und kleinerem Bemusterungsfehler bereitgestellt werden.

Schließlich soll ein Belichtungsverfahren bereitgestellt wer den, das Korrekturen der Belichtungsbedingungen aufgrund der resultierenden Positionsfehlerdaten vornimmt.

Die Photomaske nach Anspruch 1 der vorliegenden Erfindung be steht aus einem Photomaskensubstrat und einer Schaltungsflä che-auf-der-Maske mit einem Schaltungsmuster-auf-der-Maske und einer Testmarkierungsfläche-auf-der-Maske, die ein Testmuster- auf-der-Maske einschließt, wobei beide auf der Oberfläche des Substrats gebildet sind, und das Photomaskensubstrat desweite ren eine photolithographische Abschirmmarkierungsfläche-auf- der-Maske einschließt, die wiederum ein Vergleichsmuster-auf- der-Maske und ein Abschirmmuster-auf-der-Maske umfaßt. Das Vergleichsmuster-auf-der-Maske hat im wesentlichen die gleiche Konfiguration wie zumindest ein Abschnitt des Schaltungsmu sters-auf-der-Maske, und das Abschirmmuster-auf-der-Maske hat im wesentlichen die gleiche Konfiguration wie zumindest ein Abschnitt des Testmusters-auf-der-Maske.

Nach der vorliegenden Erfindung weist die Photomaske das Ver gleichsmuster-auf-der-Maske und das Abschirmmuster-auf-der- Maske auf, die eng aneinander angeordnet sind.

Nach der vorliegenden Erfindung ist eines der Vergleichsmu ster-auf-der-Maske oder der Abschirmmuster-auf-der-Maske an beiden Enden bzw. an beiden Seiten des jeweils anderen ange ordnet.

Nach der vorliegenden Erfindung ist eines der Vergleichsmu ster-auf-der-Maske oder der Abschirmmuster-auf-der-Maske so angeordnet, daß es das andere umschließt.

Nach der vorliegenden Erfindung sind das Vergleichsmuster-auf- der-Maske und das Abschirmmuster-auf-der-Maske miteinander verbunden, um eine kreuzförmige Markierung auf der Photomaske zu bilden.

Nach der vorliegenden Erfindung ist jeweils eine der photoli thographischen Abschirmmarkierungsfläche-auf-der-Maske oder der Testmarkierungsfläche-auf-der-Maske innerhalb der jeweils anderen eingeschlossen, und das Testmuster-auf-der-Maske dient ferner als das Abschirmmuster-auf-der-Maske.

Nach der vorliegenden Erfindung kann die Photomaske eine Mehr zahl von photolithographischen Abschirmmarkierungsflächen auf weisen und diese können in beliebiger Position angeordnet sein.

Nach Anspruch 8 der vorliegenden Erfindung ist eine Halblei tereinrichtung, welche ein Halbleitersubstrat mit einer Schal tungsfläche umfaßt, die wiederum ein Schaltungsmuster und eine Meßmarkierungsfläche einschließt, wobei die Meßmarkierungsflä che Meßmuster auf der Oberfläche des Halbleitersubstrats auf weisen, die in dem gleichen Herstellungsprozeß gebildet sind wie das Schaltungsmuster, wobei das Halbleitersubstrat ferner eine photolithographische Abschirmmarkierungsfläche ein schließt, welche wiederum ein Abschirmmuster und ein Ver gleichsmuster einschließt, wobei das Vergleichsmuster im we sentlichen die gleiche Konfiguration wie zumindest ein Ab schnitt des Schaltungsmusters aufweist, und das Abschirmmuster im wesentlichen die gleiche Konfiguration wie zumindest ein Abschnitt des Meßmusters aufweist.

In der Halbleitereinrichtung der vorliegenden Erfindung werden das Abschirmmuster und das Vergleichsmuster in dem gleichen Herstellungsprozeß eng aneinander angeordnet.

Nach der vorliegenden Erfindung umfaßt ein zweites Modell ei ner Halbleitereinrichtung ein Halbleitersubstrat und eine Mehrzahl von photolithographischen Abschirmmarkierungsflächen einschließlich eines auf der Oberfläche des Halbleitersub strats gebildeten Abschirmmusters, wobei die photolithographi sche Abschirmmarkierungsfläche ferner ein Vergleichsmuster einschließt, welches in der Nähe und in dem gleichen Herstel lungsprozeß wie das Abschirmmuster gebildet wird, wobei ein dimensionaler Unterschied zwischen den Abschirmmustern mit der gleichen Konfiguration und den gleichen Abmessungen, die in verschiedenen photolithographischen Abschirmmarkierungsflächen eingeschlossen sind, gleich einem dimensionalen Unterschied zwischen den Vergleichsmustern der gleichen Konfiguration und den gleichen Abmessungen ist, die in den photolithographischen Abschirmmarkierungsflächen eingeschlossen sind. In dieser Halbleitereinrichtung wird das Abschirmmuster und das Ver gleichsmuster eng aneinander angeordnet.

Nach der vorliegenden Erfindung umfaßt ein drittes Modell ei ner Halbleitereinrichtung ein Halbleitersubstrat, welches durch Benutzung eines photolithographischen Prozesses unter Verwendung einer Photomaske hergestellt ist, das ein Photomas kensubstrat und Schaltungsflächen-auf-der-Maske umfaßt, die wiederum Schaltungsmuster-auf-der-Maske and eine Testmarkie rungsfläche-auf-der-Maske einschließen, wobei die Testmarkie rungsfläche-auf-der-Maske Testmuster-auf-der-Maske und eine photolithographische Abschirmmarkierungsfläche-auf-der-Maske einschließt, die wiederum ein Vergleichsmuster-auf-der-Maske und ein Abschirmmuster-auf-der-Maske aufweist, wobei all diese auf der Oberfläche des Substrats gebildet sind, und das Ver gleichsmuster-auf-der-Maske im wesentlichen die gleiche Konfi guration wie zumindest ein Abschnitt des Schaltungsmusters- auf-der-Maske aufweist, und das Abschirmmuster-auf-der-Maske im wesentlichen die gleiche Konfiguration wie zumindest ein Abschnitt des Testmusters-auf-der-Maske aufweist, wobei eine Mehrzahl von photolithographischen Abschirmmarkierungsflächen, die den photolithographischen Abschirmmarkierungsflächen-auf- der-Maske entsprechen, und die Abschirmmarkierungsflächen-auf- der-Maske ein Abschirmmuster, das dem Abschirmmuster-auf-der- Maske entspricht, und ein Vergleichsmuster, das dem Ver gleichsmuster-auf-der-Maske entspricht, welches auf der Ober fläche des Halbleitersubstrats gebildet ist, einschließen. Ein dimensionaler Unterschied zwischen den Abschirmmustern mit gleicher Konfiguration und den gleichen Abmessungen, die in verschiedenen photolithographischen Abschirmmarkierungsflächen eingeschlossen sind, ist gleich dem dimensionalen Unterschied zwischen den Vergleichsmustern mit gleicher Konfiguration und den gleiche Abmessungen, die in verschiedenen photolithogra phischen Abschirmmarkierungsflächen eingeschlossen sind.

In der vorliegenden Erfindung umfaßt die Photomaske das Ab schirmmuster-auf-der-Maske und das Vergleichsmuster-auf-der- Maske, welche beide eng aneinander angeordnet sind.

Nach der Halbleitereinrichtung der vorliegenden Erfindung ist eines der Abschirmmuster oder der Vergleichsmuster an beiden Seiten des jeweils anderen angeordnet.

Nach der Halbleitereinrichtung der vorliegenden Erfindung ist eines der Abschirmmuster oder der Vergleichsmuster so angeord net, daß es jeweils das andere umschließt.

Nach der Halbleitereinrichtung der vorliegenden Erfindung ist das Abschirmmuster und das Vergleichsmuster verbunden, um eine kreuzförmige Markierung zu bilden.

In der Halbleitereinrichtung der vorliegenden Erfindung kann eine der photolithographischen Abschirmmarkierungsflächen oder der Meßmarkierungsflächen in der jeweils anderen enthalten sein, und genauso kann das Meßmuster die Funktion des Ab schirmmusters aufweisen.

In der Halbleitereinrichtung der vorliegenden Erfindung kann die photolithographische Abschirmmarkierungsungsfläche mehr zählig enthalten sein und die Anordnung derselben kann in be liebiger Position sein.

Ein Belichtungsverfahren nach Anspruch 18 der vorliegenden Er findung benutzt eine mit einer Photomaske ausgerüstete Belich tungsvorrichtung, wobei das Belichtungsverfahren

a) einen Schritt zur Belichtung einer auf einer Oberfläche eines Halbleitersubstrats gebildeten Lackschicht auf einer Be lichtungsvorrichtung, die mit der Photomaske ausgerüstet ist, die ein Photomaskensubstrat, eine Schaltungsfläche-auf-der- Maske einschließlich von Schaltungsmustern-auf-der-Maske, eine Testmarkierungsfläche-auf-der-Maske einschließlich Testmuster- auf-der-Maske, eine photolithographische Abschirmmarkierungs fläche einschließlich einem Vergleichsmuster-auf-der-Maske und ein Abschirmmuster-auf-der-Maske aufweist, die allesamt auf der Oberfläche des Substrats gebildet sind, wobei das Ver gleichsmuster-auf-der-Maske im wesentlichen die gleiche Konfi guration wie zumindest ein Abschnitt des Schaltungsmuster-auf- der-Maske aufweist, und das Abschirmmuster-auf-der-Maske im wesentlichen die gleiche Konfiguration wie zumindest ein Ab schnitt des Testmusters-auf-der-Maske aufweist, um damit eine Schaltungsfläche-auf-dem-Lack entsprechend der Schaltungsflä che-auf-der-Maske, ein Schaltungsmuster-auf-dem-Lack entspre chend dem Schaltungsmuster-auf-der-Maske, eine Testmarkie rungsfläche-auf-dem-Lack entsprechend der Testmarkierungsflä che-auf-der-Maske, ein Testmuster-auf-dem-Lack entsprechend dem Testmuster-auf-der-Maske, eine photolithographische Ab schirmmarkierungsfläche-auf-dem-Lack entsprechend der photoli thographischen Abschirmmarkierungsfläche-auf-der-Maske, ein Abschirmmuster-auf-dem-Lack entsprechend dem Abschirmmuster- auf-der-Maske und ein Vergleichsmuster-auf-dem-Lack entspre chend dem Vergleichsmuster-auf-der-Maske auf der Lackschicht zu bilden, und
b) einen Schritt zur Korrektur der Belichtungsbedingungen aufgrund eines Positionsfehlerdatenwertes, der durch Messung des Abstandes zwischen dem Abschirmmuster-auf-dem-Lack und dem Vergleichsmuster-auf-dem-Lack erhalten wird, aufweist.

Auf der in dem Verfahren der vorliegenden Erfindung benutzten Photomaske sind das Vergleichsmuster-auf-der-Maske und das Ab schirmmuster-auf-der-Maske eng aneinander angeordnet.

Nach dem Belichtungsverfahren der vorliegenden Erfindung ist eines der photolithographischen Abschirmmarkierungsflächen- auf-der-Maske oder der Testmarkierungsungsflächen-auf-der- Maske in der jeweils anderen eingeschlossen und das Testmu ster-auf-der-Maske dient ferner als das Abschirmmuster-auf- der-Maske.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen der Erfin dung anhand der Figuren. Von den Figuren zeigen:

Fig. 1 eine schematisch Draufsicht, welche die erste Aus führungsform der Photomaske der vorliegenden Erfin dung zeigt.

Fig. 2 ein Diagramm, das die Kombinationen der Vergleichs muster-auf-der-Maske und der Abschirmmuster-auf-der- Maske nach der zweiten Ausführungsform der Photomas ke der vorliegenden Erfindung zeigt.

Fig. 3 eine Draufsicht, welche die Testmarkierungsfläche- auf-der-Maske zeigt, welche die photolithographische Abschirmmarkierungsfläche-auf-der-Maske in Fig. 1 einschließt.

Fig. 4 einen Prozeßablauf, der ein Belichtungsverfahren der vorliegenden Erfindung darstellt, zur Herstellung der Gateelektrode.

Fig. 5 eine schematische Querschnittsansicht, die das Be lichtungsverfahren der vorliegenden Erfindung zeigt.

Fig. 6 eine schematische Draufsicht, welches die Halblei tereinrichtung (vierte Ausführungsform) der vorlie genden Erfindung zeigt.

Fig. 7 ein Prozeßdiagramm, das den Prozeß zum Herstellen der Kontaktlöcher nach der vierten Ausführungsform der vorliegenden Erfindung zeigt.

Fig. 8 ein Prozeßdiagramm, das den Prozeß zum Herstellen der Aussparungen nach der vierten Ausführungsform der vorliegenden Erfindung zeigt.

Fig. 9 einen Prozeßflußdiagramm, welches das Belichtungs verfahren (fünfte Ausführungsform) der vorliegenden Erfindung zeigt.

Eine spezifische Konfiguration der Photomaske, welche die er ste Ausführungsform der vorliegenden Erfindung darstellt, ist in den Fig. 1 bis 3 gezeigt. Die erste Ausführungsform be trifft den Herstellungsprozeß der Gateelektroden für einen Transistor.

Fig. 1 ist eine Draufsicht einer Photomaske 100. Die Photomas ke 100 weist eine im Bereich des Zentrums einer Oberfläche ei nes Photomaskensubstrats 1 gebildete Schaltungsfläche-auf-der- Maske 10, Testmarkierungsungsflächen-auf-der-Maske 20a, 20b und die photolithographischen Abschirmmarkierungsflächen-auf- der-Maske 30a bis 30d auf, die in dem Außenbereich derselbigen gebildet sind, auf.

Innerhalb der Schaltungsfläche-auf-der-Maske 10 (auch Chip- Fläche genannt) sind ein Schaltungsmuster-auf-der-Maske 11a und ein Schaltungsmuster-auf-der-Maske 11b enthalten, das die gleiche Konfiguration und die gleichen Dimensionen aufweist wie das Schaltungsmuster-auf-der-Maske 11a, allerdings um 90- Grad gedreht (Fig. 1). Die Schaltungsmuster-auf-der-Maske 11a, 11b entsprechen den Mustern, welche die tatsächliche Ein richtung bilden und sind deshalb die wichtigsten Muster in den photolithographischen Vorgängen.

Die Fig. 1 bis 3 zeigen allesamt einen Fall, bei dem beide Schaltungsmuster-auf-der-Maske 11a und 11b einem Gateelektro denmuster für einen Transistor innerhalb einer auf einem Halb leitersubstrat gebildeten Schaltungsfläche entspricht.

Die photolithographischen Abschirmmarkierungsflächen-auf-der- Maske 30a bis 30d (Fig. 1), welche die Photomaske nach der vorliegenden Erfindung charakterisieren, umfassen allesamt ein Abschirmmuster-auf-der-Maske 31a und ein Vergleichsmuster-auf- der-Maske 32a, wie in Fig. 3B gezeigt (Fig. 3B zeigt eine Draufsicht, welche die photolithographische Abschirmmarkie rungsfläche-auf-der-Maske 30d veranschaulicht).

Das Abschirmmuster-auf-der-Maske ist eine Meßmarkierung, die zur Herstellung einer Leit- bzw. Hauptphotomaske mit hoher Ge nauigkeit unabdingbar ist und die einer erwünschten Entwurfs regel bedarf. Bis jetzt ist das Abschirmmuster-auf-der-Maske wahlweise in dem Außenbereich des Schaltungsmusters auf dem Photomaskensubstrat angeordnet. Nach der vorliegenden Erfin dung wird das Abschirmmuster-auf-der-Maske in Verbindung mit dem Vergleichsmuster-auf-der-Maske, welches die vorliegende Erfindung charakterisiert, benutzt, um damit den Positionsfeh ler genau zu bestimmen.

Auf der Photomaske der vorliegenden Erfindung ist das Ver gleichsmuster-auf-der-Maske 32a und das Abschirmmuster-auf- der-Maske 31a vorzugsweise eng aneinander (siehe Fig. 3B) an geordnet.

Die Testmarkierungsflächen-auf-der-Maske 20a bzw. 20b schlie ßen ein Testmuster-auf-der-Maske 21 ein, wie in den Fig. 3A und 3B gezeigt. Die Fig. 3A und 3B sind vergrößerte Ansich ten der in Fig. 1 gezeigten Testmarkierungsflächen-auf-der- Maske 20a und 20b. Das Testmuster-auf-der-Maske 21 ist eine aus dem Stand der Technik bekannte Art der Meßmarkierung und ist allgemein bekannt als die Schrittjustiermarkierung. Diese ist zum Zwecke der genauen Positionsbestimmung der Photomaske in einem Überlagerungsschritt (das heißt Justierschritt) be reitgestellt, welche in dem photolithographischen Prozeß un entbehrlich ist, der eine schrittweise arbeitende Belichtungs vorrichtung anwendet.

Das Testmuster-auf-der-Maske 21 weist als Ganzes im wesentli chen die gleiche Konfiguration wie das Abschirmmuster-auf-der- Maske 31a und 31b auf, aber nur ein Abschnitt dessen kann im wesentlichen die gleiche Konfiguration wie das Abschirmmuster- auf-der-Maske haben.

In einem Herstellungsprozeß einschließlich eines Belichtungs schrittes kann im allgemeinen ein Muster mit einer ähnlichen Form wie das Schaltungsmuster-auf-der-Maske auf dem Halblei tersubstrat mit beträchtlich hoher Genauigkeit gebildet wer den, indem die optischen Bedingungen der Belichtungsvorrich tung entsprechend dem Schaltungsmuster-auf-der-Maske angepaßt werden, und damit die Überlagerungsverschiebung des Schal tungsmusters-auf-der-Maske eliminiert wird. Da andere Muster jedoch, insbesonders das Testmuster-auf-der-Maske 21, ver schiedene Anordnungen und Formen verglichen mit denen des Schaltungsmusters-auf-der-Maske 11a, 11b aufweisen, so können die optischen Bedingungen nicht notwendigerweise optimiert werden. Folglich ist es nach dem Stand der Technik schwierig, den Positionsfehler des Testmusters-auf-der-Maske zu reduzie ren, um ihn dem des Schaltungsmuster-auf-der-Maske anzuglei chen, selbst wenn die optischen Bedingungen in Übereinstimmung mit dem Schaltungsmuster-auf-der-Maske geregelt werden.

Um diese Probleme in der Photomaske der vorliegenden Erfindung zu überwinden, sind das Vergleichsmuster-auf-der-Maske 32a, das die gleiche Form wie zumindest ein Abschnitt des Schal tungsmusters-auf-der-Maske 11a und 11b (Fig. 1) aufweist, und das Abschirmmuster-auf-der-Maske 31a eng aneinander angeord net, wie in Fig. 3B gezeigt, um dadurch die Bestimmung eines Positionsfehlers des Abschirmmusters-auf-dem-Lack mit Hilfe einer Position des Vergleichsmusters-auf-dem-Lack auf dem Halbleitersubstrat durch einen Projizierbelichtungsschritt zu ermöglichen. Wie in Fig. 4A gezeigt, ist das Vergleichsmu ster-auf-der-Maske 32a und das Abschirmmuster-auf-der-Maske 31a speziell in einem Abstand Xf zueinander auf der Photomaske gebildet. Durch Belichten der Photomaske werden die Lackmu ster, nämlich ein Vergleichsmuster-auf-dem-Lack 232a und ein Abschirmmuster-auf-dem-Lack 231 in einer Lackschicht (nicht gezeigt) gebildet, die auf dem Halbleitersubstrat 201 (wie in den Fig. 4B und 4C gezeigt) bereitgestellt ist. Wird ange nommen, daß der auf diese Weise gebildete Abstand zwischen dem Vergleichsmuster-auf-dem-Lack 232a und dem Abschirmmuster-auf- dem-Lack 231 gleich Xs ist, so ergibt der Unterschied zwischen dem Produkt aus Xf und einer Vergrößerung des Projizierbelich tungssystems (ein Vergrößerungsfaktor) und dem Wert Xs den Wert des Positionsfehlers. Aus dem Wert des Positionsfehlers kann ebenfalls der Positionsfehler des tatsächlich erhaltenen Meßmusters 21 verglichen mit der entworfenen Musterposition erhalten werden.

Auf diese Weise ermöglicht die vorliegende Erfindung, daß die Aufgabe, nämlich die genaue Bestimmung des Positionsfehlers während eines Herstellungsprozesses ebenso wie die Eliminie rung des Problems einer komplexen Analyse, erzielt wird.

Nach der ersten Ausführungsform ist das auf der Photomaske ge bildete Vergleichsmuster-auf-der-Maske und das Abschirmmuster- auf-der-Maske eng aneinander angeordnet, um die Meßgenauigkeit und dergleichen zu verbessern. Der Abstand zwischen dem Ver gleichsmuster-auf-der-Maske und dem Abschirmmuster-auf-der- Maske hängt im wesentlichen von der Mustergröße, dem Meßin strument und dergleichen ab, aber liegt typischerweise in ei nem Bereich von ungefähr 0,02 Micrometer bis ungefähr 20 Micrometer.

Auf der Photomaske der vorliegenden Erfindung kann die photo lithographische Abschirmmarkierungsfläche-auf-der-Maske 30b oder 30c und die Testmarkierungsfläche-auf-der-Maske 20a eng aneinander angeordnet sein, wie in Fig. 1 gezeigt. In dem durch Belichten der Photomaske erhaltenen Lackmuster können die Positionsfehlerdaten, die durch das der Anmelderin bekann te Verfahren von dem Meßmuster innerhalb der Testmarkierungs fläche-auf-dem-Lack erhalten werden, ebenfalls innerhalb der photolithographischen Abschirmmarkierungsfläche-auf-dem-Lack verwendet werden.

Der Abstand zwischen der photolithographischen Abschirmmarkie rungsfläche-auf-der-Maske 30b oder 30c und der Testmarkie rungsfläche-auf-der-Maske 20a auf der Photomaske hängt wesent lich von der Mustergröße, von einem Instrument zur Messung des Positionsfehlers und dergleichen ab, liegt aber normalerweise in einem Bereich von ungefähr 0,02 Micrometer bis ungefähr 20 Micrometer.

Ein spezielles Beispiel der zweiten Ausführungsform der vor liegenden Erfindung ist in Fig. 2 gezeigt.

Während ein Beispiel, in dem das Vergleichsmuster-auf-der- Maske 32a und das Abschirmmuster-auf-der-Maske 31a eng anein ander angeordnet sind, in der ersten Ausführungsform gezeigt ist, betrifft die zweite Ausführungsform eine Anordnung der Muster und eine Kombination derselbigen.

Die Fig. 2A und 2B zeigen, daß jeweils eines der Ver gleichsmuster-auf-der-Maske 32a oder der Abschirmmuster-auf- der-Maske 31a an beiden Enden des anderen bzw. an beiden Sei ten des anderen angeordnet ist. Werden sie in dieser Anordnung angeordnet, so können die lateralen Verschiebungen der Muster miteinander verglichen werden und die Genauigkeit der Positi onsfehlerdaten kann verbessert werden.

Als Alternative kann das Vergleichsmuster-auf-der-Maske 32a und das Abschirmmuster-auf-der-Maske 31a ebenfalls durch Kom bination einiger der in Fig. 2B gezeigten Anordnungen gebil det sein, um eine kreuzförmige Markierung zu bilden, wie in Fig. 2C gezeigt ist. Dies ermöglicht, daß sowohl vertikale Verschiebungsdaten als auch laterale Verschiebungsdaten erhal ten werden und deshalb Positionsfehlerdaten mit noch höherer Genauigkeit erhalten werden können. Die in Fig. 2A gezeigte Anordnung kann natürlich anstatt der in Fig. 2B gezeigten verwendet werden.

Ferner schließt die zweite Ausführungsform eine derartige An ordnung ein, bei welcher das Vergleichsmuster-auf-der-Maske 32b von dem Abschirmmuster-auf-der-Maske 31b umschlossen wird, wie in Fig. 2D gezeigt, oder eine Anordnung, die der obigen entgegengesetzt ist (d. h. das Vergleichsmuster-auf-der-Maske 32b umschließt das Abschirmmuster-auf-der-Maske 31b). Das in Fig. 2D gezeigte Vergleichsmuster-auf-der-Maske 32b ist nicht in der gleichen Form hergestellt wie das Schaltungsmuster-auf- der-Maske 11a, gezeigt als Ganzes in Fig. 1, aber ein Ab schnitt, von welchem Daten erhalten werden sollen (speziell die Seiten mit Ausnahme der Ränder in Fig. 2D), hat nach der vorliegenden Erfindung im wesentlichen die gleiche Form wie oben beschrieben. Werden die Muster in dieser Konfiguration und dieser Anordnung gebildet, so können die lateralen und vertikalen Verschiebungen der Muster gemessen werden und da durch die Genauigkeit der Positionsfehlerdaten verbessert wer den.

Quadrate mit 10 Micrometer bis 30 Micrometer Seitenlänge wer den gegenwärtig als der Abschirmbereich auf dem Halbleitersub strat für die Justiermarkierung verwendet. Dies impliziert, daß die Länge X des in Fig. 2D gezeigten Vergleichsmusters- auf-der-Maske 32b ebensogut in einem Bereich von 10 Micrometer bis 30 Micrometer liegt. Mit der Photomaske der vorliegenden Erfindung kann die Länge X jedoch weiter verringert werden, während das Endprodukt der Halbleitereinrichtung zukünftig noch kleiner gemacht werden wird.

Die Breite Y des Vergleichsmusters auf-der-Maske 32b kann zum Beispiel im Falle einer Gateelektrode eines Transistors in ei nem Bereich von ungefähr 0,15 Micrometer bis ungefähr 0,3 Micrometer liegen, da die entworfene Gatelänge des Schaltungs musters in einem Bereich von ungefähr 0,15 Micrometer bis un gefähr 0,3 Micrometer liegt. Da der Positionsfehler jedoch re duziert werden kann, selbst wenn die Breite Y des Vergleichs musters-auf-der-Maske 32b zwei- oder dreimal länger ist als die Gatelänge, so kann die Breite Y, abhängig von den Be triebsbedingungen der Belichtungsvorrichtung oder anderer Fak toren, bestimmt werden.

Die erste und zweite Ausführungsform, wie hierin oben erwähnt, stellt den Fall der Bildung der photolithographischen Ab schirmmarkierungsfläche-auf-der-Maske einschließlich dem Ver gleichsmuster-auf-der-Maske und dem Abschirmmuster-auf-der- Maske auf der Photomaske dar, wobei eine zusätzliche Fläche auf der Photomaske benötigt wird, um die photolithographische Abschirmmarkierung, welche die vorliegende Erfindung charakte risiert, bereitzustellen.

Für die Photomaske der dritten Ausführungsform ist vielleicht nur das Vergleichsmuster-auf-der-Maske desweiteren auf der Testmarkierungsfläche-auf-der-Maske gebildet, welche zuerst bzw. eingangs auf der Photomaske bereitgestellt wurde, oder die photolithographische Abschirmmarkierungsfläche-auf-der- Maske mit dem Vergleichsmuster-auf-der-Maske und dem Abschirm muster-auf-der-Maske sind anstelle der Testmarkierungsfläche- auf-der-Maske gebildet und dadurch wird ermöglicht, daß ähnli che Funktionen verglichen mit denen der ersten und zweiten Ausführungsform erreicht werden, ohne die zusätzliche Muster fläche zur Messung des Positionsfehlers zu benötigen. Nach der dritten Ausführungsform kann eine der Testmarkierungsfläche- auf-der-Maske oder der photolithographischen Abschirmmarkie rungsflächen-auf-der-Maske an den Enden der jeweils anderen angeordnet sein.

Fig. 3B zeigt ein spezielles Beispiel der dritten Ausfüh rungsform, welches anzeigt, daß die photolithographische Ab schirmmarkierungsfläche-auf-der-Maske 30d innerhalb der Test markierungsfläche-auf-der-Maske 20b eingeschlossen ist. Die photolithographische Abschirmmarkierungsfläche-auf-der-Maske 30d schließt das Abschirmmuster-auf-der-Maske 31a und das Ver gleichsmuster-auf-der-Maske 32a ein, während die Testmarkie rungsfläche-auf-der-Maske 20b das Testmuster-auf-der-Maske 21 einschließt. Das Abschirmmuster-auf-der-Maske 31a weist die gleiche Form auf wie eines der Testmuster-auf-der-Maske 21. Auf diese Weise besteht im wesentlichen die Testmarkierungs fläche-auf-der-Maske 20b aus dem Testmuster-auf-der-Maske 21 und dem Vergleichsmuster-auf-der-Maske 32a, und deshalb dient das Testmuster-auf-der-Maske 21 ebenfalls als das Abschirmmu ster-auf-der-Maske 31a.

Nach der vorliegenden Erfindung kann die photolithographische Abschirmmarkierungsfläche-auf-der-Maske die Testmarkierungs fläche-auf-der-Maske einschließen, im Gegensatz zu dem, was in Fig. 3B gezeigt ist. In diesem Fall ist auf der photolitho graphische Abschirmmarkierungsfläche-auf-der-Maske nur das Ab schirmmuster-auf-der-Maske in der Nähe des Vergleichsmusters- auf-der-Maske 32a angeordnet.

Die erste bis dritte Ausführungsform beschreiben die Anordnung der Schaltungsfläche, die Meßmarkierfläche und die photolitho graphische Abschirmmarkierungsfläche auf der Photomaske, und die Mittel zur Bestimmung des Positionsfehlers des Lackmu sters, welches durch Belichtung der Photomaske erhalten wird. Nach der vorliegenden Erfindung kann jedoch die Konfiguration der ersten bis dritten Ausführungsform ebenfalls auf das Lack muster angewendet werden, ein Muster eines Zwischenschichtiso lierschichtmusters und einem Leitungsschichtmuster, welche auf dem Halbleitersubstrat bereitgestellt sind, wobei der zwischen den Mustern erzeugte Positionsfehler und überdies der Bemuste rungsfehler ebenfalls bestimmt werden kann. Zum Beispiel, durch Ausführen des photolithographischen Prozesses auf einer Belichtungsvorrichtung, gezeigt in Fig. 5, die mit der in Fig. 1 gezeigten Photomaske 100 ausgerüstet ist, wird ein Lack muster nach einem in Fig. 6 gezeigten Musterstrukturplan auf der Lackschicht (nicht gezeigt, allerdings auf der Leitungs schicht 250), die auf dem Halbleitersubstrat 201 bereitge stellt ist, gebildet. Die Halbleitereinrichtung 200 in Fig. 5 zeigt eine Schnittansicht entlang der Linie C-D in Fig. 6.

Das resultierende Lackmuster entspricht den Mustern auf der Photomaske 100 in Fig. 1 und ist im wesentlichen identisch mit der Form, die durch die Vergrößerung des Projiziersystems während des photolithographischen Prozesses vergrößert oder verkleinert wird.

Die Halbleitereinrichtung 200 der vorliegenden Erfindung wird dann durch Ätzen der Leitungsschicht 250 und der Zwischen schichtisolierschicht 240, die unterhalb des Lackmusters be reitgestellt ist, durch die Lackmuster 211 und 221 herge stellt.

Die erste bis dritte Ausführungsform stellt den Fall dar, bei dem das Schaltungsmuster das Gateelektrodenmuster für einen Transistor veranschaulicht. In einer vierten Ausführungsform wird beschrieben, wie die vorliegende Erfindung auf die ande ren Muster (Kontaktlöcher und Rillen zum Beispiel) ähnlich an gewendet werden kann.

Fig. 7 zeigt ein Beispiel eines Prozesses zum Herstellen ei ner Halbleitereinrichtung unter Verwendung der Photomaske der vorliegenden Erfindung. Die Fig. 7A und 7B sind vergrößerte Ansichten eines Abschnittes der Photomaske 100 einschließlich des Abschirmmusters-auf-der-Maske 31a und eines Vergleichsmu sters-auf-der-Maske 32c, welche innerhalb der auf dem Photo maskensubstrat 1 gebildeten photolithographischen Abschirmmar kierungsfläche-auf-der-Maske gebildet sind. Das Vergleichsmu ster-auf-der-Maske 32c weist die gleiche Form und die gleichen Dimensionen wie die Kontaktlöcher auf, die als eines der Schaltungsmuster gebildet sind. Fig. 7A ist eine Schnittan sicht entlang der Linie VIIA-VIIA in Fig. 7B. Fig. 7C ist eine Schnittansicht der Halbleitereinrichtung, die durch Be lichten der Photomaske gebildet ist und zeigt ein auf dem Halbleitersubstrat 201 gebildetes Zwischenschichtisolier schichtmuster 241.

In Fig. 7C schließt das Zwischenschichtisolierschichtmuster 241 Muster mit den Dimensionen Xa bzw. Xb ein, welche den Mu stern (das ist das Vergleichsmuster-auf-der-Maske 31a und das Abschirmmuster-auf-der-Maske 32c) entsprechen, die innerhalb der photolithographischen Abschirmmarkierungsfläche-auf-der- Maske liegen und in dem rechten Abschnitt der Photomaske 100 angeordnet sind, und Muster mit den Dimensionen Xc und Xd, welche den Mustern in der photolithographischen Abschirmmar kierungsfläche-auf-der-Maske (die auf der linken Seite bereit gestellte Fläche, die das Vergleichsmuster-auf-der-Maske 31a und das Abschirmmuster-auf-der-Maske 32c einschließt) entspre chen und in dem linken Abschnitt der Photomaske 100 angeordnet sind. Die folgende Gleichung gilt zwischen den Dimensionen Xa, Xb, Xc und Xd.

|Xa - Xc| = |Xb - Xd| (1)

Das bedeutet, daß dimensionale Unterschiede zwischen Mustern mit gleicher Form und mit gleichen Dimensionen, die in belie biger Position auf der Oberfläche des Halbleitersubstrats ge bildet sind, gleichbleibend sind, da der Wert des Positions fehlers nicht von der Anordnung abhängt, wo die Muster zur Messung des Positionsfehlers auf dem Halbleitersubstrat der vorliegenden Erfindung gebildet sind.

Fig. 8 zeigt ein Prozeßdiagramm zur Bildung des Schaltungsmu sters.

Die Fig. 8A, 8B zeigen vergrößerte Ansichten eines Ab schnittes der Photomaske 100 einschließlich des Abschirmmu sters-auf-der-Maske 31a und des Vergleichsmusters-auf-der- Maske 32d, die Rillen aufweisen und die innerhalb der photoli thographischen Abschirmmarkierungsfläche-auf-der-Maske auf dem Halbleitersubstrat 1 gebildet sind. Fig. 8A ist eine Schnit tansicht entlang einer Linie VIIIA-VIIIA in Fig. 8B. Fig. 8C ist eine Schnittansicht der durch Belichten der Photomaske 100 erhaltenen Halbleitereinrichtung 200 mit einem Zwischenschich tisolierschichtmuster 242, das auf dem Halbleitersubstrat 201 gebildet ist. In Fig. 8C weisen die Dimensionen X1, X2, X3 und X4 der Muster 242 ebenfalls eine Beziehung auf, die ähn lich derjenigen in Gleichung (1), wie oben erwähnt, ist.

|X1 - X3| = |X2 - X4| (2)

Nach der vorliegenden Erfindung, wie in den Fig. 7 und 8 gezeigt, können die Positionsfehler der Muster in einem einzi gen Herstellungsprozeß bestimmt werden, falls das Schaltungs muster (das ist das Vergleichsmuster-auf-der-Maske oder -auf- dem-Lack) Kontaktlöcher oder Rillen aufweist. Ferner hängt der Positionsfehler nach der vorliegenden Erfindung nicht von der Anordnung des Abschirmmusters und des Vergleichsmusters auf der Oberfläche der Maske oder dem Lack ab, und ein Muster mit einem geringeren Positionsfehler wird gebildet.

Die sechste Ausführungsform illustriert ein Verfahren zum Be lichten der Photomaske 100 der vorliegenden Erfindung. Fig. 5 ist eine schematische Schnittansicht des Belichtungsverfahrens der vorliegenden Erfindung und Fig. 9 ist ein Prozeßflußdia gramm des Belichtungsverfahrens der vorliegenden Erfindung. In Fig. 5 entspricht die Schnittansicht entlang der Linie A-B der Photomaske 100 dem Schnitt entlang der Linie A-B in Fig. 1.

Fig. 5 zeigt einen Schritt, daß unter Verwendung einer Be lichtungsvorrichtung, die die Photomaske 100 der vorliegenden Erfindung in einem optischen System 70 einschließt, die Lack muster 211 und 221 auf dem Halbleitersubstrat 201 gebildet werden. In dieser Ausführungsform wird eine schrittweise ar beitende Belichtungsvorrichtung als Belichtungsvorrichtung verwendet, die vorliegende Erfindung ist jedoch nicht darauf beschränkt.

In der in Fig. 5 gezeigten Photomaske 100 sind die Schal tungsmuster-auf-der-Maske 11a und 11b und die Testmuster-auf- der-Maske 21 auf dem Photomaskensubstrat 1 gebildet. Ein von einer Lichtquelle 40, die Bestandteil des optischen Systems 70 ist, emittierter Lichtstrahl 50 wird durch eine Linse 60 und die Photomaske 100 hindurchgeführt, um eine Lackschicht (nicht gezeigt), die auf dem Halbleitersubstrat 201 abgeschieden ist, zu erreichen. Die Lackschicht wird auf einer Gateisolier schicht 240 und einer leitenden Schicht 250 aus Polysilizium oder dergleichen abgeschieden, welche zuerst auf der Oberflä che des Halbleitersubstrates 201 gebildet werden. Das Halblei tersubstrat 201 wird dann einer Entwicklung und der anderen Behandlung ausgesetzt, und dabei werden die Lackmuster 211 und 221 gebildet.

Das Belichtungsverfahren der vorliegenden Erfindung wird nun unten mit Bezug auf Fig. 9 beschrieben.

Zuerst wird der oben beschriebene Belichtungsvorgang und da nach die Entwicklung und andere Vorgänge durchgeführt (Schritt 1 in Fig. 9), um dadurch die Lackmuster 211, 221 zu erhalten. Der Positionsfehler wird dann durch Messen des Abstandes des Vergleichsmusters-auf-dem-Lack und des Abschirmmusters-auf- dem-Lack unter den resultierenden Lackmustern (Schritt 2 in Fig. 9) bestimmt.

Danach wird der Wert des Positionsfehlers ausgewertet (Schritt 3 in Fig. 9). Wenn der Wert des Positionsfehlers größer ist als eine nach dem Stand der Technik obere akzeptable Grenze, so können die Belichtungsbedingungen für die Belichtungsvor richtung, basierend auf dem Wert, geändert werden (Schritt 31 in Fig. 9). Nach dem wiederholten Belichten und Entwickeln der Lackschicht wird der Positionsfehler wieder überprüft.

Die obige Prozedur wird solange wiederholt, bis der Wert des Lackpositionsfehlers innerhalb der Grenze fällt. Wenn der Wert des Positionsfehlers für die Lackschichten innerhalb eines ak zeptablen Bereichs fällt, so werden die nachfolgenden Schritte wie Ätzen unter Verwendung des Lackmusters durchgeführt (Schritt 4 in Fig. 9).

Nach dem Belichtungsverfahren der fünften Ausführungsform wird die Auswertung leichter, da die Bestimmung des tatsächlichen Positionsfehlers, welcher das zweite Problem im Stand der Technik darstellt, in einem Herstellungsprozeß erzielt werden kann.

In der fünften Ausführungsform wird überdies ein Belichtungs schritt mit dem optischen System 70 in der in Fig. 5 gezeig ten Belichtungsvorrichtung ausgeführt, welche mit der Photo maske 100 mit einer Mehrzahl von photolithographischen Ab schirmmarkierungsflächen-auf-der-Maske 30a bis 30d ausgestat tet ist, die auf dem Photomaskensubstrat 1, gezeigt in Fig. 1, angeordnet sind. Folglich kann ein Betrag und die Tendenz des Positionsfehlers genau über den gesamten Bereich des Halb leitersubstrats 201, das in einem einzigen Ablauf belichtet werden soll, bestimmt werden und deshalb kann die Genauigkeit der Positionsfehleranalyse verbessert werden.

Die vorliegende Erfindung weist die folgenden Effekte auf.

Nach der vorliegenden Erfindung kann ein Wert eines Lackposi tionsfehlers einfach in jedem Herstellungsprozeß analysiert werden, da ein Vergleichsmuster-auf-der-Maske und ein Ab schirmmuster-auf-der-Maske eng aneinander innerhalb einer pho tolithographischen Abschirmmarkierungsfläche-auf-der-Maske auf dem Photomaskensubstrat angeordnet sind.

Die Photomaske der vorliegenden Erfindung macht die Bestimmung des Positionsfehlerwertes mit hoher Genauigkeit durch Optimie rung der Anordnung der Muster innerhalb der photolithographi schen Abschirmmarkierungsfläche-auf-der-Maske möglich.

Die Photomaske der vorliegenden Erfindung ermöglicht eine Ver kleinerung einer Fläche, die notwendig zur Bildung einer Meß markierungsfläche auf der Photomaske ist, in dem das Testmu ster-auf-der-Maske als das Abschirmmuster-auf-der-Maske dient.

Nach der vorliegenden Erfindung weist die Photomaske eine Mehrzahl von photolithographischen Abschirmmarkierungsflächen- auf-der-Maske auf, die in jeder erwünschten Position gebildet sind, und deshalb ist es möglich, daß die Änderung der Positi onsdaten aufgrund der Anordnung der photolithographischen Ab schirmmarkierungsflächen-auf-der-Maske auf der Photomaske eli miniert oder beträchtlich verringert werden. Das heißt, daß die Verwendung der Photomaske der vorliegenden Erfindung die Genauigkeit der Positionsfehleranalyse verbessert.

In der Halbleitereinrichtung der vorliegenden Erfindung kann der Positionsfehlerwert einfach in einem einzigen Herstel lungsprozeß analysiert werden, da das Abschirmmuster und das Vergleichsmuster eng aneinander innerhalb der photolithogra phischen Abschirmmarkierungsfläche-auf-der-Maske auf dem Halb leitersubstrat angeordnet sind. Überdies tritt in der Halblei tereinrichtung der vorliegenden Erfindung entweder keiner oder ein sehr kleiner Unterschied der Positionsfehler zwischen ver schiedenen Anordnungen auf, da das Lackmuster, das auf dem Halbleitersubstrat durch Belichten der Photomaske gebildet ist, seine von der Anordnung der Lackmuster auf der Oberfläche abhängigen Position nicht ändert.

In der Halbleitereinrichtung der vorliegenden Erfindung kann der Wert des Positionsfehlers genauer bestimmt werden, da die Anordnung der Muster in der photolithographischen Abschirmmar kierungsfläche optimiert ist.

In der Halbleitereinrichtung der vorliegenden Erfindung kann eine Fläche der Meßmarkierung, die auf dem Halbleitersubstrat gebildet wird, durch Verwendung des Meßmusters, das als Ab schirmmuster dient, verringert werden.

In der Halbleitereinrichtung der vorliegenden Erfindung ermög licht die Bereitstellung einer Mehrzahl von photolithographi schen Abschirmmarkierungsflächen die Bestimmung der Positions fehlerdaten über die gesamte Oberfläche des Halbleitersub strats, und auf diese Weise wird die Genauigkeit der Analyse verbessert.

In dem Belichtungsverfahren der vorliegenden Erfindung kann der Positionsfehler und sogar der Bemusterungsfehler auf ein fache Weise in einem Herstellungsprozeß eliminiert werden, da die Belichtungsbedingungen, basierend auf dem Wert des Positi onsfehlers, der durch Messung des Abstandes zwischen dem Ver gleichsmuster-auf-dem-Lack und dem Abschirmmuster-auf-dem-Lack erhalten wird, korrigiert werden können.

Claims

1. Photomaske mit
einem Photomaskensubstrat (1);
einer Schaltungsfläche-auf-der-Maske (10) mit einem Schaltungsmuster-auf-der-Maske (11);
einer Testmarkierungsfläche-auf-der-Maske (20) mit einem Testmuster-auf-der-Maske (21), die beide auf der Oberfläche des Substrates (1) gebildet sind, wobei das Photomaskensub strat (1) desweiteren eine photolithographische Abschirmmar kierungsfläche-auf-der-Maske (30) mit einem Vergleichsmuster- auf-der-Maske (32) und einem Abschirmmuster-auf-der-Maske (31) einschließt, das Vergleichsmuster-auf-der-Maske (32) im we sentlichen die gleiche Konfiguration wie zumindest ein Ab schnitt des Schaltungsmusters-auf-der-Maske (11) aufweist, und das Abschirmmuster-auf-der-Maske (31) im wesentlichen die gleiche Konfiguration wie zumindest ein Abschnitt des Testmu sters-auf-der-Maske (21) aufweist.

2. Photomaske nach Anspruch 1 dadurch gekennzeichnet, daß das Vergleichsmuster-auf-der-Maske (32) und das Abschirmmu ster-auf-der-Maske (31) eng aneinander angeordnet sind.

3. Photomaske nach Anspruch 1 oder 2 dadurch gekennzeichnet, daß eines der Vergleichsmuster-auf-der-Maske (32) oder der Ab schirmmuster-auf-der-Maske (31) an beiden Seiten des anderen angeordnet ist.

4. Photomaske nach Anspruch 1 oder 2 dadurch gekennzeichnet, daß eines der Vergleichsmuster-auf-der-Maske (32) oder der Ab schirmmuster-auf-der-Maske (31) so angeordnet ist, daß es das andere umschließt.

5. Photomaske nach Anspruch 1 oder 2 dadurch gekennzeichnet, daß das Vergleichsmuster-auf-der-Maske (32) und das Abschirm muster-auf-der-Maske (31) zur Bildung einer kreuzförmigen Mar kierung miteinander verbunden sind.

6. Photomaske nach einem der Ansprüche 1 bis 5 dadurch ge kennzeichnet, daß eine der photolithographischen Abschirmmar kierungsflächen-auf-der-Maske (30) oder der Testmarkierungs flächen-auf-der-Maske (20) in der jeweils anderen enthalten ist, und das Testmuster-auf-der-Maske (21) ferner als das Ab schirmmuster-auf-der-Maske (31) dient.

7. Photomaske nach einem der Ansprüche 1 bis 6 mit einer Mehrzahl von photolithographischen Abschirmmarkierungsflächen- auf-der-Maske (30).

8. Halbleitereinrichtung mit
einem Halbleitersubstrat (201) mit einer Schaltungsfläche (210), welche Schaltungsmuster (211) und eine Meßmarkierungs fläche umfaßt, die wiederum Meßmuster, die im gleichen Her stellungsprozeß wie die Schaltungsmuster (211) gebildet sind, umfaßt, und beide Flächen auf der Oberfläche des Halbleiter substrates (201) gebildet sind, wobei das Halbleitersubstrat (201) ferner
eine photolithographische Abschirmmarkierungsfläche mit einem Abschirmmuster und einem Vergleichsmuster einschließt, wobei
das Vergleichsmuster im wesentlichen die gleiche Konfigu ration wie zumindest ein Abschnitt des Schaltungsmusters (211) aufweist,
das Abschirmmuster im wesentlichen die gleiche Konfigura tion wie zumindest ein Abschnitt des Meßmusters aufweist.

9. Halbleitereinrichtung nach Anspruch 8 dadurch gekenn zeichnet, daß das Abschirmmuster und das Vergleichsmuster eng aneinan der im gleichen Herstellungsprozeß angeordnet sind.

10. Halbleitereinrichtung mit
einem Halbleitersubstrat (201),
einer Mehrzahl von photolithographischen Abschirmmarkie rungsflächen, welche ein auf der Oberfläche des Halbleitersub strates gebildetes Abschirmmuster einschließen, wobei die photolithographische Abschirmmarkierungsfläche ferner ein Vergleichsmuster, das in dem gleichen Herstellungsprozeß wie das Abschirmmuster und in der Nähe desselbigen gebildet ist, und
ein Dimensionsunterschied zwischen den Abschirmmustern mit der gleichen Konfiguration und den gleichen Dimensionen, die in verschiedenen photolithographischen Abschirmmarkie rungsflächen enthalten sind, gleich einem Dimensionsunter schied zwischen den Vergleichsmustern mit der gleichen Konfi guration und den gleichen Dimensionen, die in verschiedenen photolithographischen Abschirmmarkierungsflächen enthalten sind, ist.

11. Halbleitereinrichtung mit einem Halbleitersubstrat, her gestellt durch Einsetzen eines photolithographischen Prozesses unter Verwendung einer Photomaske mit
einem Photomaskensubstrat (1), und
Schaltungsflächen-auf-der-Maske (10) mit Schaltungsmu ster-auf-der-Maske (11), einer Testmarkierungsfläche-auf-der- Maske (20) mit einem Testmuster-auf-der-Maske (21), und einer photolithographischen Abschirmmarkierungsfläche-auf-der-Maske (30) mit einem Vergleichsmuster-auf-der-Maske (32) und einem Abschirmmuster-auf-der-Maske (31), die allesamt auf der Ober fläche des Substrates (1) gebildet sind, wobei
das Vergleichsmuster-auf-der-Maske (32) im wesentlichen die gleiche Konfiguration wie zumindest ein Abschnitt des Schaltungsmusters-auf-der-Maske (11) aufweist, und das Ab schirmmuster-auf-der-Maske (31) im wesentlichen die gleiche Konfiguration wie zumindest ein Abschnitt des Testmusters-auf- der-Maske (21) aufweist, um eine Mehrzahl von photolithogra phischen Abschirmmarkierungsflächen zu bilden, die den photo lithographischen Abschirmmarkierungsflächen-auf-der-Maske (30) entsprechen, welche ein Abschirmmuster entsprechend dem Ab schirmmuster-auf-der-Maske (31) und ein Vergleichsmuster ent sprechend dem Vergleichsmuster-auf-der-Maske (32) auf der Oberfläche des Halbleitersubstrates (201) einschließen, und ein Dimensionsunterschied zwischen den Abschirmmustern mit der gleichen Konfiguration und den gleichen Dimensionen, die in verschiedenen photolithographischen Abschirmmarkierungsflächen eingeschlossen sind, gleich einem Dimensionsunterschied zwi schen den Vergleichsmustern mit der gleichen Konfiguration und den gleichen Dimensionen, die in verschiedenen photolithogra phischen Abschirmmarkierungsflächen eingeschlossen sind, ist.

12. Halbleitereinrichtung nach Anspruch 11 dadurch gekenn zeichnet, daß die Abschirmmuster-auf-der-Maske (31) und die Vergleichs muster-auf-der-Maske (32) eng aneinander auf der Photomaske (100) angeordnet sind.

13. Halbleitereinrichtung nach Anspruch 8 dadurch gekenn zeichnet, daß eines der Abschirmmuster oder der Vergleichsmuster an den beiden Seiten des anderen angeordnet ist.

14. Halbleitereinrichtung nach Anspruch 8 dadurch gekenn zeichnet, daß eines der Abschirmmuster oder der Vergleichsmuster so an geordnet ist, daß es das andere umschließt.

15. Halbleitereinrichtung nach Anspruch 8 dadurch gekenn zeichnet, daß das Abschirmmuster und das Vergleichsmuster zur Bildung einer kreuzförmigen Markierung verbunden ist.

16. Halbleitereinrichtung nach einem der Ansprüche 8 bis 15 dadurch gekennzeichnet, daß eines der photolithographischen Abschirmmarkierungsflä chen oder der Meßmarkierungsflächen in der anderen enthalten ist, und das Meßmuster ferner als das Abschirmmuster dient.

17. Halbleitereinrichtung nach einem der Ansprüche 8 bis 16 mit einer Mehrzahl von photolithographischen Abschirmmarkie rungsflächen.

18. Ein Belichtungsverfahren auf einer Belichtungsvorrich tung, ausgestattet mit einer Photomaske, mit den Schritten:

a) einem Schritt zum Belichten einer Lackschicht, die auf der Oberfläche eines Halbleitersubstrates (201) gebildet ist, auf der Belichtungsvorrichtung, ausgestattet mit der Pho tomaske (100) mit
einem Photomaskensubstrat (1), und
einer Schaltungsfläche-auf-der-Maske (10) mit Schaltungsmuster-auf-der-Maske (11),
einer Testmarkierungsfläche-auf-der-Maske (20) mit Testmuster-auf-der-Maske (21) und einer photolitho graphischen Abschirmmarkierungsfläche (30) mit einem Ver gleichsmuster-auf-der-Maske (32) und einem Abschirmmu ster-auf-der-Maske (31), die allesamt auf der Oberfläche
des Substrates (1) gebildet sind, wobei das Vergleichsmuster-auf-der-Maske (32) im wesentlichen die gleiche Konfiguration wie zumindest ein Abschnitt des Schal tungsmusters-auf-der-Maske (11) aufweist, und das Abschirmmu ster-auf-der-Maske (31) im wesentlichen die gleiche Konfigura tion wie zumindest ein Abschnitt des Testmusters-auf-der-Maske (21) aufweist, um dabei
eine Schaltungsfläche-auf-dem-Lack entsprechend der Schaltungsfläche-auf-der-Maske (10),
Schaltungsmuster-auf-dem-Lack entsprechend den Schal tungsmustern-auf-der-Maske (11),
eine Testmarkierungsfläche-auf-dem-Lack entsprechend der Testmarkierungsfläche-auf-der-Maske (20),
Testmuster-auf-dem-Lack entsprechend den Testmustern-auf- der-Maske (21),
eine photolithographische Abschirmmarkierungsfläche-auf- dem-Lack entsprechend der photolithographischen Abschirmmar kierungsfläche-auf-der-Maske (30),
ein Abschirmmuster-auf-dem-Lack (231) entsprechend dem Abschirmmuster-auf-der-Maske (31),
ein Vergleichsmuster-auf-dem-Lack (232) entsprechend dem Vergleichsmuster-auf-der-Maske (32) auf der Lackschicht zu bilden; und
b) einem Schritt zur Korrektur der Belichtungsbedingun gen, basierend auf einem Positionsfehlerdatenwert, der durch Messung eines Abstandes zwischen dem Abschirmmuster-auf-dem- Lack (231) und dem Vergleichsmuster-auf-dem-Lack (232) erhal ten wird.

19. Das Belichtungsverfahren nach Anspruch 18 dadurch gekenn zeichnet, daß das Vergleichsmuster-auf-der-Maske (32) und das Abschirmmuster-auf-der-Maske (31) eng aneinander auf der Pho tomaske (100) angeordnet sind.

20. Das Belichtungsverfahren nach Anspruch 18 oder 19 dadurch gekennzeichnet, daß eine der photolithographischen Abschirm markierungsflächen-auf-der-Maske (30) oder der Testmarkie rungsflächen-auf-der-Maske (20) in der anderen enthalten ist und das Testmuster-auf-der-Maske (21) desweiteren als das Ab schirmmuster-auf-der-Maske (31) dient.