KR20010029893A - 포토 마스크, 반도체 장치, 및 포토 마스크를 이용한 노광방법 - Google Patents

포토 마스크, 반도체 장치, 및 포토 마스크를 이용한 노광방법 Download PDF

Info

Publication number
KR20010029893A
KR20010029893A KR1020000038517A KR20000038517A KR20010029893A KR 20010029893 A KR20010029893 A KR 20010029893A KR 1020000038517 A KR1020000038517 A KR 1020000038517A KR 20000038517 A KR20000038517 A KR 20000038517A KR 20010029893 A KR20010029893 A KR 20010029893A
Authority
KR
South Korea
Prior art keywords
pattern
mask
inspection
mask image
image
Prior art date
Application number
KR1020000038517A
Other languages
English (en)
Inventor
가와찌도시히데
마쯔시따다꾸야
야마시따시게노리
미야모또유끼
우에노아쯔시
마에지마신로꾸
Original Assignee
다니구찌 이찌로오, 기타오카 다카시
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시덴키 가부시키가이샤 filed Critical 다니구찌 이찌로오, 기타오카 다카시
Publication of KR20010029893A publication Critical patent/KR20010029893A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 사진 제판 공정에 의해서 생길 수 있는 중첩 어긋남을 억제하기 위한, 실질적인 어긋남의 값이 측정 가능한 포토 마스크, 반도체 장치, 및 포토 마스크를 이용한 노광 방법을 제공한다. 본 발명의 포토 마스크는 포토 마스크 기판을 포함하고 또한 상기 기판 표면에, 마스크 상 회로 패턴을 포함하는 마스크 상 회로 영역과 마스크 상 측정 패턴을 포함하는 마스크 상 측정 마크 영역이 형성되어 있으며, 상기 포토 마스크 기판 상에 마스크 상 비교 패턴과 마스크 상 검사 패턴을 포함하는 마스크 상 사진 제판 검사 마크 영역을 더 포함하고, 상기 마스크 상 비교 패턴이 상기 마스크 상 회로 패턴과 전체 혹은 일부가 실질적으로 동일 형상이며, 또한 상기 마스크 상 검사 패턴이 상기 마스크 상 측정 패턴과 전체 혹은 일부가 실질적으로 동일 형상이다.

Description

포토 마스크, 반도체 장치, 및 포토 마스크를 이용한 노광 방법{PHOTOMASK, SEMICONDUCTOR DEVICE, AND METHOD FOR EXPOSING THROUGH PHOTOMASK}
본 발명은 포토 마스크 상의 마스크 패턴, 반도체 장치 상의 패턴, 및 상기포토 마스크를 이용한 노광에 의해 얻어지는 레지스트 패턴에 기인하여 노광 조건을 보정할 수 있는 노광 방법에 관한 것이다.
본 명세서에서는 상기 포토 마스크 상의 중첩 오차 측정 마크를 특히, 「마스크 상 사진 제판 검사 마크」라고 하고, 패턴 위치 어긋남의 값을 결정하기 위해서 레지스트층 또는 반도체 기판 상에 전사 또는 형성된 해당 마크를 「사진 제판 검사 마크」라고 부르는 것으로 한다.
반도체 디바이스의 축소화는 각 치수를 미세화함으로서 행해지고 있다. 이와 함께, 반도체 디바이스가 복수의 배선층이나 접속 구멍 등의 복잡한 요소로 구성되어 있기 때문에, 이들 요소 간의 중첩 정밀도의 향상DMS 축소화를 위한 중요한 기술이다.
반도체 장치의 제조법에서의 각 요소를 형성하기 위한 막 형성, 사진 제판, 에칭 등의 일련의 공정을 이후, 「제조 과정」이라고 하면, 반도체 장치는 통상, 복수의 제조 과정을 거처셔 제조된다. 예를 들면, 반도체 기판에 제1 배선층의 패턴을 제조한 후, 그 위에 제2 배선층을 제조할 때, 우선, 제1 배선층 상에 제2 배선층을 석출하고, 계속해서 레지스트층을 형성한 후, 제2 배선층의 패턴에 대응하는 패턴을 포함하는 포토 마스크를 이용하여 레지스트층을 노광함으로써 레지스트 패턴을 형성한다.
포토 마스크에는 반도체 기판 상의 회로 패턴 등에 대응하는 각종 패턴이 형성되어 있다. 포토 마스크 상의 패턴을 통하여 광을 레지스트층에 폭로하는 것 (즉, 노광)에 의해, 이상적으로는 이 패턴과 상사형을 나타내는 패턴을 레지스트층에 형성할 수 있다. 그러나, 실제로는 노광 장치에서의 광수차 등의 광학적 조건 등에 의해 형성되는 레지스트 패턴의 위치는 미리 형성된 제1 배선층의 패턴에 대하여 설계 상 이상하게 되는 제2 배선층의 패턴의 위치에서부터 「어긋남」이 생기는 경우가 있다. 「어긋남」을 갖는 레지스트 패턴을 이용하여 제2 배선층의 패턴을 에칭에 붙이면, 얻어지는 제2 배선층의 패턴에도 설계 상 이상이 되는 위치에서부터의 「어긋남」이 생긴다. 이러한 레지스트 패턴의 어긋남은 통상, 「중첩 어긋남」이라고 불린다.
종래로부터, 사진 제판 처리 공정에는 사진 제판에 관한 각종 데이터를 계측하기 위한 여러가지 마크가 존재하지만, 본 명세서에서는 이들을 전부 맞춰서 「측정 마크」라고 부른다.
예를 들면, 상술한 바와 같은 중첩 어긋남의 값을 알기 위해서 포토 마스크 상 또는 그것을 이용하여 전사되는 반도체 기판 상에는 「중첩 오차 측정 마크」라고 불리는 마크가 형성되지만, 이것도 상기 측정 마크의 일종이다.
또한, 상기 중첩 어긋남 중 특히, 포토 마스크 상의 중첩 오차 측정 마크와 실제로 얻어진 레지스트 패턴 내의 중첩 오차 측정 마크로 결정되는 중첩 어긋남의 값은 단순하게 「위치 어긋남」이라고 불린다. 게다가, 위치 어긋남을 포함하는 레지스트 패턴을 이용하여 반도체 기판 상에 패턴(예를 들면, 배선이나 접속 구멍 등)을 형성하면, 이상한 것 상에서 상사형 패턴 간에 치수 어긋남이나 형상 변형이 생긴다. 이것을 「패턴 위치 어긋남」이라 부른다.
그러나, 소자 치수가 보다 미세화함에 따라서, 상술한 바와 같은 노광 장치의 광학계의 수차의 영향에 의해 생기는 중첩 어긋남을 보다 저감해야만 하므로, 중첩 정밀도의 향상이 어려워지고 있다.
구체적으로는 특개평 9-74063호 공보의 특히, 도 59 ∼ 도 61의 설명에서 수차의 일례로서의 광 수차(optical aberration)형으로서의 프레임(frame) 수차에 의한 위치 어긋남이 나타나고 있다.
상기 위치 어긋남을 저감하기 위한 수법으로서, 특개평 9-74063호 공보나 특개평 9-244222호 공보 등에는 중첩 오차 측정 마크를 대표로 하는 위치 어긋남의 값을 상대적으로 결정하기 위한 측정 마크를 개량하는 기술 등이 제안되고 있다.
그러나, 상기 공보에 기재한 바와 같이 측정 마크를 개량하여도 또 다른 축소화 및 미세화에서 이하와 같은 문제점이 생긴다고 생각된다.
제1 문제점은 종래의 측정 마크를 이용하여 결정되는 중첩 어긋남의 값이 전 제조 과정에서 형성된 패턴에 대한 후제조 과정에서 형성되는 패턴이 상대적인 위치가 어긋나고, 후제조 과정에서 얻어지는 패턴의 실질적인 위치 어긋남만을 독립하여 결정할 수 없던 것이다.
특히, 위치 어긋남은 또 다른 미세화를 방해하는 요인이 될 가능성이 있기 때문에 정확하게 파악할 필요가 있다.
제2 문제점은 중첩 어긋남의 해석이 곤란하다.
예를 들면, 종래 복수의 제조 과정의 종료 후에 나타나는 상대적인 위치 어긋남 데이터가 기준 이상인 경우, 위치 어긋남은 통상 앞의 제조 과정에서의 값보다도 후 제조 과정에서 얻어지는 값 쪽이 보다 커지기 때문에, 후제조 과정이 요인으로 되고 있었다. 그러나, 종래 기술에서는 실제로 전·후 중 어느쪽의 제조 과정이 최종적인 위치 어긋남에 크게 기여하고 있는지를 해석하는 것이 곤란하였다.
본 발명은 상술한 바와 같은 과제를 해결하기 위해서 이루어진 것으로, 제1 목적은 제조 과정마다 독립하여, 실질적인 위치 어긋남 및 패턴 위치 어긋남의 값을 정확하게 결정할 수 있는 포토 마스크 및 반도체 장치를 제공하는 것이다.
제2 목적은 패턴 위치 어긋남이 적은 정밀도가 좋은 반도체 장치를 제공하는 것이다.
제3 목적은 위치 어긋남의 데이터를 피드백하여 노광 조건을 보정하는 것을 포함하는 노광 방법을 제공하는 것을 목적으로 한다.
제1 발명에 따른 포토 마스크는 포토 마스크 기판을 포함하고 또한 그 기판 표면에 마스크 상 회로 패턴을 포함하는 마스크 상 회로 영역과 마스크 상 측정 패턴을 포함하는 마스크 상 측정 마크 영역이 형성된 포토 마스크에서 상기 포토 마스크 기판 상에 마스크 상 비교 패턴과 마스크 상 검사 패턴을 포함하는 마스크 상 사진 제판 검사 마크 영역을 더 포함하고, 상기 마스크 상 비교 패턴이 상기 마스크 상 회로 패턴과 전체 혹은 일부가 실질적으로 동일 형상이며 또한 상기 마스크 상 검사 패턴이 상기 마스크 상 측정 패턴과 전체 혹은 일부가 실질적으로 동일 형상이다.
본 발명의 포토 마스크에 있어서, 상기 마스크 상 비교 패턴과 상기 마스크 상 검사 패턴과는 근접하여 배치되어 있는 것을 특징으로 한다.
본 발명의 포토 마스크에 있어서, 마스크 상 비교 패턴 및 마스크 상 검사 패턴 중 어느 한쪽은 다른쪽을 끼우도록 배치되어 있다.
본 발명의 포토 마스크에 있어서, 마스크 상 비교 패턴 및 마스크 상 검사 패턴 중 어느 한쪽은 다른쪽을 둘러싸도록 배치되어 있다.
본 발명의 포토 마스크에 있어서, 마스크 상 비교 패턴과 마스크 상 검사 패턴과는 맞춰서 십자형 마크를 형성하고 있어도 좋다.
본 발명의 포토 마스크에 있어서, 마스크 상 사진 제판 검사 마크 영역 및 마스크 상 측정 마크 영역 중 어느 한쪽은 다른쪽 중에 포함되고 있어 좋고 또한 마스크 상 측정 패턴은 마스크 상 검사 패턴으로서의 기능도 더불어 가질 수 있다.
본 발명의 포토 마스크에 있어서, 마스크 상 사진 제판 검사 마크 영역은 복수 포함되고 있어 좋고 그 배치는 임의의 개소여도 좋다.
본 발명의 반도체 장치의 제1 형태는 반도체 기판을 포함하고, 또한 그 반도체 기판 표면에 회로 패턴을 포함하는 회로 영역 및 상기 회로 패턴과 동일 제조 과정에서 형성되는 측정 패턴을 포함하는 측정 마크 영역이 형성된 반도체 장치에 있어서, 상기 반도체 기판 상에 비교 패턴과 검사 패턴을 포함하는 사진 제판 검사 마크 영역이 더 형성되어 있으며, 상기 비교 패턴은 전체 혹은 일부가 실질적으로 상기 회로 패턴과 동일 형상이며, 상기 검사 패턴은 전체 혹은 일부가 실질적으로 측정 패턴과 동일 형상이다.
본 발명의 반도체 장치에 있어서, 상기 비교 패턴과 상기 검사 패턴은 동일 제조 과정에서 근접하여 배치될 수 있다.
본 발명의 반도체 장치의 제2 형태는 반도체 기판을 포함하고 그 기판 표면에 검사 패턴을 포함하는 사진 제판 검사 마크 영역이 복수 형성된 반도체 장치에 있어서, 상기 사진 제판 검사 마크 영역이 상기 검사 패턴과 동일 제조 과정에서 형성되는 비교 패턴을 더 포함하고, 다른 사진 제판 검사 마크 영역에 포함되는 동일 형상으로 또한 동일 치수의 검사 패턴끼리의 치수의 차가 상기 사진 제판 검사 마크 영역에 포함되는 동일 형상으로 또한 동일 치수의 비교 패턴끼리의 치수의 차와 같은 것이다. 이 반도체 장치에서 상기 검사 패턴과 상기 비교 패턴은 근접하여 배치되어 있다.
본 발명의 반도체 장치의 제3 형태는 반도체 기판을 포함하는 반도체 장치에 있어서, 포토 마스크 기판을 포함하고 또한, 그 포토 마스크 기판 표면에 마스크 상 회로 패턴을 포함하는 마스크 상 회로 영역, 마스크 상 측정 패턴을 포함하는 마스크 상 측정 마크 영역, 및 마스크 상 비교 패턴과 마스크 상 검사 패턴을 포함하는 마스크 상 사진 제판 검사 마크 영역이 형성되고, 상기 마스크 상 비교 패턴이 상기 마스크 상 회로 패턴과 전체 혹은 일부가 실질적으로 동일 형상이고 또한, 상기 마스크 상 검사 패턴이 상기 마스크 상 측정 패턴과 전체 혹은 일부가 실질적으로 동일 형상인 포토 마스크를 이용한 사진 제판 프로세스에 의해, 상기 반도체 기판 표면에, 상기 마스크 상 사진 제판 검사 마크 영역에 대응하는 복수의 사진 제판 검사 마크 영역, 상기 마스크 상 검사 패턴에 대응하는 검사 패턴, 및 상기 마스크 상 비교 패턴에 대응하는 비교 패턴이 형성되고, 다른 사진 제판 검사 마크 영역에 포함되는 동일 형상이며, 동일 치수의 검사 패턴끼리의 치수의 차가 상기 사진 제판 검사 마크 영역에 포함되는 동일 형상이고, 또한 동일 치수의 비교 패턴끼리의 치수의 차와 같은 것이다.
상기 포토 마스크에 있어서, 상기 마스크 상 검사 패턴과 상기 마스크 상 비교 패턴과는 근접하여 배치되고 있어도 좋다.
본 발명의 반도체 장치에 있어서, 검사 패턴 및 비교 패턴 중 어느 한쪽은 다른쪽을 끼우도록 배치되어 있다.
본 발명의 반도체 장치에 있어서, 검사 패턴 및 비교의 패턴 중 어느 한쪽은 다른쪽을 둘러싸도록 배치되어 있다.
본 발명의 반도체 장치에 있어서, 검사 패턴과 비교 패턴과는 맞춰서 십자형의 마크를 형성하는 것이다.
본 발명의 반도체 장치에 있어서, 사진 제판 검사 마크 영역 및 측정 마크 영역 중 어느 한쪽은 다른쪽에 포함되고 있어도 좋고, 또한 측정 패턴이 검사 패턴으로서의 기능을 갖고 있어도 좋다.
본 발명에 따른 반도체 장치는 사진 제판 검사 마크 영역을 복수 포함하고 있어도 좋고, 그 배치는 임의의 개소여도 좋다.
본 발명의 다른 형태의 노광 방법은 (i) 포토 마스크 기판을 포함하고 또한 상기 포토 마스크 기판 표면에, 마스크 상 회로 패턴을 포함하는 마스크 상 회로 영역, 마스크 상 측정 패턴을 포함하는 마스크 상 측정 마크 영역, 및 마스크 상 비교 패턴과 마스크 상 검사 패턴을 포함하는 마스크 상 사진 제판 검사 마크 영역이 형성되고, 상기 마스크 상 비교 패턴이 상기 마스크 상 회로 패턴과 전체 혹은 일부가 실질적으로 동일 형상이고, 또한 상기 마스크 상 검사 패턴이 상기 마스크 상 측정 패턴과 전체 혹은 일부가 실질적으로 동일 형상인 포토 마스크를 이용하여 노광 장치에 의해 노광함으로써, 상기 레지스트막, 상기 마스크 상 회로 영역에 대응하는 레지스트 상 회로 영역, 상기 마스크 상 회로 패턴에 대응하는 레지스트 상 회로 패턴, 상기 마스크 상 측정 마크 영역에 대응하는 레지스트 상 측정 마크 영역, 상기 마스크 상 측정 패턴에 대응하는 레지스트 상 측정 패턴, 상기 마스크 상 사진 제판 검사 마크 영역에 대응하는 레지스트 상 사진 제판 검사 마크 영역, 상기 마스크 상 검사 패턴에 대응하는 레지스트 상 검사 패턴, 및 상기 마스크 상 비교 패턴에 대응하는 레지스트 상 비교 패턴을 형성하는 것과, (ii) 상기 레지스트 상 검사 패턴과 상기 레지스트 상 비교 패턴으로 얻어지는 위치 데이터에 기초하여 노광 조건을 보정하는 것을 포함하는 방법이다. 본 발명 방법으로 사용되는 포토 마스크에 있어서, 상기 마스크 상 비교 패턴과 상기 마스크 상 검사 패턴과는 근접하여 배치되어 있다.
본 발명의 노광 방법은 마스크 상 사진 제판 검사 마크 영역과 마스크 상 측정 마크 영역 중 어느 한쪽이 다른쪽 중에 포함되고 있으며, 마스크 상 측정 패턴이 마스크 상 검사 패턴으로서의 기능을 더불어 갖는 것이다.
도 1은 본 발명의 포토 마스크의 실시 형태 1을 나타내는 모식적인 평면도.
도 2는 본 발명의 포토 마스크의 실시 형태 2를 나타내는 마스크 상 비교 패턴과 마스크 상 검사 패턴과의 조합 패턴도.
도 3은 도 1 중 마스크 상 사진 제판 검사 마크 영역을 포함하는 마스크 상 측정 마크 영역을 나타내는 평면도.
도 4는 본 발명의 실시 형태 1의 게이트 전극 제조에서의 공정도.
도 5는 본 발명의 노광 방법을 나타내는 모식적인 단면도.
도 6은 본 발명의 반도체 장치(실시 형태 4)를 나타내는 모식적인 평면도.
도 7은 본 발명의 실시 형태 4를 예시하는 컨택트 홀의 제조에서의 공정도.
도 8은 본 발명의 실시 형태 4를 예시하는 홈의 제조에서의 공정도.
도 9는 본 발명의 노광 방법(실시 형태 5)을 나타내는 공정 플로우차트.
〈도면의 주요 부분에 대한 부호의 설명〉
1 : 마스크 기판
10 : 마스크 회로 영역
11a 및 11b : 마스크 상 회로 패턴
20a 및 20b : 마스크 상 측정 마크 영역,
30a ∼ 30d : 마스크 상 사진 제판 검사 마크 영역
100 : 포토 마스크
200 : 반도체 장치
211 및 221 : 레지스트 패턴
240 : 층간 절연막
241 : 층간 절연막 패턴
250 : 도전막
＜실시 형태 1 : 포토 마스크＞
도 1 ∼ 도 3에 의해, 본 발명의 실시 형태 1의 포토 마스크의 구성을 구체적으로 나타낸다. 본 실시 형태 1에서는 트랜지스터의 게이트 전극의 제조 과정을 예로 들어 설명한다.
도 1은 포토 마스크(100)의 평면도이다. 포토 마스크(100)에 있어서, 포토 마스크 기판(1)의 표면의 중앙부에는 마스크 상 회로 영역(10)이, 주변부에는 마스크 상 측정 마크 영역(20a, 20b) 및 마스크 상 사진 제판 검사 마크 영역(30a ∼ 30d)이 각각 형성되어 있다.
마스크 상 회로 영역
상기 마스크 상 회로 영역(통상, 칩 영역라고도 불림)(10) 내에는 마스크 상 회로 패턴(11a)과 그것을 90° 회전시킨 형상 및 치수가 동일한 마스크 상 회로 패턴(11b)이 포함되고 있다(도 1). 마스크 상 회로 패턴(11a 및 11b)은 실제 디바이스를 구성하는 패턴에 상당하기 때문에 사진 제판 상 가장 중요한 패턴이다.
도 1 ∼ 도 3에서는 마스크 상 회로 패턴(11a, 11b)의 어긋남이 반도체 기판 상의 회로 영역의 트랜지스터의 게이트 전극 패턴에 상당하는 경우를 나타낸다.
마스크 상 사진 제판 검사 마크 영역
본 발명의 포토 마스크에 있어서 특징적인 부분인 상기 마스크 상 사진 제판 검사 마크 영역(30a ∼ 30d)(도 1)의 어긋남은 도 3의 (b)에 도시한 바와 같이, 그 내부에 마스크 상 검사 패턴(31a)과 마스크 상 비교 패턴(32a)을 포함한다[도 3의 (b)는 마스크 상 사진 제판 검사 마크 영역(30d)에 대한 예시이다]. 여기서, 마스크 상 검사 패턴은 포토 마스크 원판을 설계도대로, 고정밀도하게 제작하기 위해서 필수인 측정 마크이고, 종래로부터 포토 마스크 기판 상의 회로 패턴 주변부의 임의의 위치에 배치되어 있다. 본 발명은 이 마스크 상 검사 패턴을 이용하고, 본 발명의 특징인 마스크 상 비교 패턴과 맞춰서 사용함으로써 정확한 위치 어긋남의 값의 결정을 가능하게 하는 것이다.
본 발명의 포토 마스크에 있어서, 상기 마스크 상 비교 패턴(32a)과 마스크 상 검사 패턴(31a)은 바람직하게는 근접하여 배치된다(도 3의 (b) 참조).
마스크 상 측정 마크 영역
마스크 상 측정 마크 영역(20a, 20b)은 각각 도 3의 (a) 및 도 3의 (b)에 도시한 바와 같이, 마스크 상 측정 패턴(21)이 포함되고 있다. 여기서, 도 3의 (a) 및 도 3의 (b)는 도 1 중 마스크 상 측정 마크 영역(20a, 20b)의 확대도이다. 이 마스크 상 측정 패턴(21)은 종래 기지의 측정 마크의 1종이며, 일반적으로 스테퍼 얼라이먼트 마크(stepper alignment mark)라고 불린다. 이것은 스테퍼형 노광 장치에 의한 사진 제판 공정에서는 불가결한 중첩 조작에 있어서, 포토 마스크가 정확한 위치 데이터를 결정하기 위해서 설치된다.
상기 마스크 상 측정 패턴(21)은 상기 마스크 상 검사 패턴(31a, 31b)과 그 전체가 실질적으로 동일 형상이지만, 경우에 따라 그 일부만이 마스크 상 검사 패턴과 실질적으로 동일 형상이어도 좋다.
일반적으로, 광공정을 포함하는 제조 과정에서 마스크 상 회로 패턴에 기초하여 노광 장치의 광학적 여러가지 조건을 조정하면, 거의 정밀도가 좋게 반도체 기판 상에 그 상사형 패턴을 형성할 수 있고, 마스크 상 회로 패턴의 중첩 어긋남이 개선된다. 그러나, 그 외의 패턴 특히 마스크 상 측정 패턴(21)은 마스크 상 회로 패턴(11a, 11b)과는 그 배치 및 형상이 다르기 때문에, 광학적으로 여러가지 조건이 최적화되고 있다고 한하지 않는다. 그 때문에, 종래법에서는 마스크 상 회로 패턴에 기인하여 광학적 조건을 조정하여도 마스크 상 측정 패턴의 위치 어긋남을 마스크 상 회로 패턴과 같은 정도까지 억제하는 것은 곤란하였다.
이러한 문제를 극복하기위해서, 본 발명의 포토 마스크에서는 도 3의 (b)에 도시한 바와 같이, 마스크 상 회로 패턴(11a, 11b)(도 1)과 동일 형상의 마스크 상 비교 패턴(32a)과, 마스크 상 검사 패턴(32a)을 근접하여 배치함으로서, 투영 노광에 의해 반도체 기판 상에 레지스트 상 비교 패턴에 기초하여, 레지스트 상 검사 패턴의 레지스트 위치 어긋남을 결정하는 것을 가능하게 하였다. 구체적으로는 도 4의 (a)에 도시한 바와 같이, 우선 포토 마스크 상에 마스크 상 비교 패턴(32a)과 마스크 상 검사 패턴(31a)을 거리 Xf만큼 분리하여 형성한다. 이 포토 마스크를 이용하여 노광함으로써, 반도체 기판(201) 상의 레지스트층(도시하지 않음)에 레지스트 패턴 즉 레지스트 상 비교 패턴(232a)과 레지스트 상 검사 패턴(231)이 형성된다(도 4의 (b) 및 도 4의 (c)). 얻어진 레지스트 상 비교 패턴(232a)과 레지스트 상 검사 패턴(231) 간의 거리를 Xs로 하면, 상기 Xf에 투영(확대) 배율을 건 값과 상기 Xs와의 차가 위치 어긋남의 값이 된다. 이 위치 어긋남의 값으로부터, 실제 얻어진 측정 패턴(21)에서의 설계 상 이상이 되는 패턴 위치에서부터의 위치 어긋남의 값을 얻을 수 있다.
즉, 본 발명은 제1 목적인 위치 어긋남의 값의 정확한 파악을 1개의 제조 과정 중에 달성할 수 있어, 해석의 복잡함으로 해결할 수 있는 것이다.
실시 형태 1에서, 포토 마스크 상에 형성되는 마스크 상 비교 패턴과 마스크 상 검사 패턴과는 측정 정밀도를 향상시키는 점 등으로부터 근접하여 배치된다. 마스크 상 비교 패턴과 마스크 상 검사 패턴 간의 거리는 패턴 사이즈나 계측 장치 등에 크게 의존하지만, 통상 0. 02 ∼ 20㎛ 정도라도 좋다.
본 발명의 포토 마스크에 있어서, 마스크 상 사진 제판 검사 마크 영역(30b, 30c)과 마스크 상 측정 마크 영역(20a)과는 도 1에 도시한 바와 같이, 근접하여 배치하여도 좋다. 이러한 포토 마스크를 이용하여 노광함으로써 얻어지는 레지스트 패턴에 있어서, 레지스트 상 측정 마크 영역 내의 측정 패턴으로부터 통상 방법으로 얻어지는 위치 어긋남의 데이터를 레지스트 상 사진 제판 검사 마크 영역에서도 이용할 수 있다.
포토 마스크 상의 마스크 상 사진 제판 검사 마크 영역(30b 및 30c)과 마스크 상 측정 마크 영역(20a)이란 각 패턴 치수나 위치 어긋남 계측 장치 등에 크게 의존하지만, 0.02 ∼ 20㎛ 정도의 간격을 두고 배치되는 것이 가장 바람직하다.
＜실시 형태 2 ; 포토 마스크＞
본 발명의 실시 형태 2의 구체예를 도 2에 도시한다.
전술한 실시 형태 1에서는 마스크 상 비교 패턴(32a)과 마스크 상 검사 패턴(31a)이 근접하여 배치되어 있는 예를 나타냈지만, 본 실시 형태 2는 이들의 패턴이 배열하는 방법 및 그 조합하는 방법에 관한 것이다.
도 2의 (a) 또는 도 2의 (b)는 마스크 상 비교 패턴(32a)과 마스크 상 검사 패턴(31a) 중 어느 한쪽에 의해서 끼워져서 배치되어 있는 것을 나타낸다. 이러한 배치를 함으로서, 패턴의 좌우의 어긋남을 모두 비교할 수 있고, 위치 어긋남 데이터의 정밀도를 향상할 수 있다.
혹은 마스크 상 비교 패턴(32a)과 마스크 상 검사 패턴(31a)은 도 2의 (c)에 도시한 바와 같이, 도 2의 (b)의 배치를 십자형으로 조합하여 형성하여도 좋다. 이에 따라, 좌우만이 아니라 상하에 대한 데이터도 얻어지기 때문에, 보다 높은 정밀도로 위치 어긋남 데이터가 얻어진다. 또, 도 2의 (b) 대신에 도 2의 (a)의 배치를 사용하는 것도 당연히 가능하다.
본 실시 형태 2에는 도 2의 (d)에 도시한 바와 같이, 마스크 상 비교 패턴(32b)을 마스크 상 검사 패턴(31b)에서 둘러싸는 것과 같은 배치, 또는 이와 반대의 배치[즉, 마스크 상 검사 패턴(31b)을 마스크 상 비교 패턴(32b)으로 둘러싼다]도 포함된다. 도 2의 (d)에서 마스크 상 비교 패턴(32b)은 도 1 중 마스크 상 회로 패턴(11a)과 전체적으로 동일 형상이 아니지만, 전술한 바와 같이 본 발명에서는 데이터를 얻는 부분이 본질적으로 동일 형상(여기서는, 상하 좌우의 변 상당부임)이다. 이러한 패턴 형상 및 배치를 함으로서, 패턴의 상하 좌우에 걸치는 위치 어긋남을 측정할 수 있기 때문에 위치 어긋남 데이터 정밀도를 향상할 수 있다.
현재, 중첩 오차 측정 마크에서는 반도체 기판 상에서 1변이 10 ∼ 30㎛인 정방형이 검사 영역으로서 실제로 사용되고 있는 것을 고려하면, 도 2의 (d)에서 도시하는 마스크 상 비교 패턴(32b)의 길이 X는 10 ∼ 30㎛의 범위이면 충분하지만, 본 발명의 포토 마스크에서는 최종 제품인 반도체 장치의 또 다른 미세화에 따른 장래의 상기 X의 값을 더 짧게 하는 것도 가능하다.
마스크 상 비교 패턴(32b)의 폭 Y는 예를 들면 트랜지스터의 게이트 전극의 경우, 설계 상 회로 패턴의 게이트 길이가 0. 15 ∼ 0. 3㎛ 정도이기 때문에, 상기 폭 Y도 0.15 ∼ 0.3㎛ 정도라도 좋다. 그러나, 마스크 상 비교 패턴(32b)의 폭 Y는 게이트 길이의 2 ∼ 3배의 폭이어도 위치 어긋남을 억제할 수 있는 경우가 있고, 따라서 Y의 값은 노광 장치의 조건 등에 의해 결정된다.
＜실시 형태 3 : 포토 마스크＞
상기 실시 형태 1 및 2에서는 포토 마스크 상에 마스크 상 비교 패턴과 마스크 상 검사 패턴을 포함하는 마스크 상 사진 제판 검사 마크 영역을 형성하는 경우를 설명하였지만, 이들의 경우, 본 발명의 특징인 마스크 상 사진 제판 검사 마크를 설치하기 위한 또 다른 면적이 포토 마스크 상에 필요해진다.
본 실시 형태 3의 포토 마스크는 종래, 포토 마스크 상에 설치되는 마스크 상 측정 마크 영역 내에 마스크 상 비교 패턴만을 더 형성하거나 또는 마스크 상 측정 마크 영역 대신에 마스크 상 비교 패턴과 마스크 상 측정 패턴을 포함하는 마스크 상 사진 제판 검사 마크 영역을 형성함으로써, 위치 어긋남 측정을 위한 여분의 패턴 면적을 필요로 하지 않고 또한 실시 형태 1 및 2와 마찬가지의 기능을 실현할 수 있는 것이다. 또한, 본 실시 형태 3에서는 마스크 상 측정 마크 영역 및 마스크 상 사진 제판 검사 마크 영역 중 어느 한쪽이 다른쪽을 포함하고 있어도 좋다.
도 3의 (b)는 본 발명의 실시 형태 5의 구체예이며, 마스크 상 측정 마크 영역(20b) 내에 마스크 상 사진 제판 검사 마크 영역(30d)이 포함되어 있는 것을 나타내고 있다. 마스크 상 사진 제판 검사 마크 영역(30d)은 마스크 상 검사 패턴(31a)과 마스크 상 비교 패턴(32a)를 포함하여, 마스크 상 측정 마크 영역(20b)은 마스크 상 측정 패턴(21)을 포함하고 있다. 여기서, 마스크 상 검사 패턴(31a)과 마스크 상 측정 패턴(21)은 동일 형상이다. 즉, 이 마스크 상 측정 마크 영역(20b)은 본질적으로는 마스크 상 측정 패턴(21)과 마스크 상 비교 패턴(32a)으로 구성되어 있으며, 마스크 상 측정 패턴(21)이 마스크 상 검사 패턴(31a)으로서의 기능도 더불어 갖는 것이다.
본 발명에서는 도 3의 (b)와는 반대로, 마스크 상 사진 제판 검사 마크 영역이 마스크 상 측정 마크 영역을 포함하고 있어도 좋다. 그 경우, 마스크 상 사진 제판 검사 마크 영역 내에는 마스크 상 비교 패턴(32a)과 근접하여 마스크 상 검사 패턴만이 형성될 수 있다.
＜실시 형태 4 : 반도체 장치＞
상기 실시 형태 1 ∼ 3은 포토 마스크에 관한 회로 영역, 측정 마크 영역과 사진 제판 검사 마크 영역 각각의 배치, 및 그 포토 마스크를 이용한 노광에 의해 얻어지는 레지스트 패턴의 위치 어긋남의 결정 수단에 대하여 설명하고 있지만, 본 발명은 반도체 장치에서의 반도체 기판 상의 레지스트 패턴, 층간 절연막 패턴, 및 도전막 패턴에 관해서도 상기 실시 형태 1 ∼ 3을 각각 적용할 수 있고, 각 패턴에서의 위치 어긋남 및 또 패턴 위치 어긋남을 결정하는 것이 가능하다. 예를 들면, 도 1에 도시하는 포토 마스크(100)를 도 5에 도시한 바와 같은 노광 장치 내에 적용하여 사진 제판을 행함으로써, 반도체 기판(201) 상의 레지스트층[도시하지 않음 : 도전막(250) 상의 층]에, 도 6에 도시하는 패턴 배치로 레지스트 패턴이 형성된다. 여기서, 도 5 중 반도체 장치(200)는 도 6 중 C-D선에서의 단면도로서 나타내고 있다.
즉, 얻어지는 레지스트 패턴은 도 1에 도시하는 포토 마스크(100)의 기판 상 패턴에 대응하고, 사진 제판에서의 투영 배율에 의존하여 확장 수축된 상사형과 실질 상 동일하다.
본 발명의 반도체 장치(200)는 그 후, 형성된 레지스트 패턴(211, 221)을 이용하고, 그 하측에 설치된 도전막(250) 및 층간 절연막(240)을 에칭함으로써 제조할 수 있다.
전술한 실시 형태 1 ∼ 3에서는 회로 패턴이 트랜지스터의 게이트 전극 패턴인 경우에 대하여 설명하였지만, 본 실시 형태 4에서는 그 이외의 패턴(예를 들면, 컨택트 홀이나 홈)에도 마찬가지로 적용 가능한 것을 설명한다.
도 7에는 본 발명의 포토 마스크를 이용하여 형성되는 반도체 장치를 예시하고 있다. 도 7의 (a) 및 도 7의 (b)는 포토 마스크(100)의 일부의 확대도이고, 포토 마스크 기판(1) 상에 형성된 마스크 상 사진 제판 검사 마크 영역 내의 마스크 상 검사 패턴(31a) 및 마스크 상 비교 패턴(32c)을 나타낸다. 여기서, 마스크 상 비교 패턴(32c)은 회로 패턴의 하나로서 형성되는 컨택트 홀과 동일한 형상 및 치수의 패턴이다. 도 7의 (a)는 도 7의 (b)에서의 VIIA-VIIA선에서의 단면도이다. 도 7의 (c)는 이 포토 마스크를 이용한 노광에 의해 형성되는 반도체 장치의 단면도이고, 반도체 기판(201) 상에 형성된 층간 절연막 패턴(241)을 나타낸다.
도 7의 (c)에서 층간 절연막 패턴(241)은 포토 마스크(100) 우측에 배치된 마스크 상 사진 제판 검사 마크 영역[즉, 마스크 상 검사 패턴(31a)과 마스크 상 비교 패턴(32c)을 포함하는 영역]에 대응하는 치수 Xa및 Xb의 패턴과, 포토 마스크(100) 좌측에 배치된 마스크 상 사진 제판 검사 마크 영역[즉, 좌측의 마스크 상 검사 패턴(31a)과 마스크 상 비교 패턴(32c)을 포함하는 영역]에 대응하는 치수 Xc및 Xd의 패턴을 포함하여 이루어진다. 여기서, 상기 치수 Xa, Xb, Xc, 및 Xd간에는 하기의 식이 성립된다.
|Xs-Xc|=|Xb-Xd|
즉, 본 발명의 반도체 장치에서는 위치 어긋남치가 반도체 기판 상의 면 내 배치에 의존하지 않기 때문에, 반도체 기판 표면의 임의의 개소에 형성되는 동종의 동일 형상이며, 또한 동일 치수의 패턴끼리의 치수의 차는 모두 같아진다.
도 8에는 회로 패턴으로서 홈이 형성되는 경우를 나타내고 있다.
도 8의 (a) 및 도 8의 (b)도 또한 포토 마스크(100)의 일부의 확대도이며, 포토 마스크 기판(1) 상에 형성된 마스크 상 사진 제판 검사 마크 영역 내의 마스크 상 검사 패턴(31a) 및 홈형의 마스크 상 비교 패턴(32d)을 나타낸다. 도 8의 (a)는 도 8의 (b)에서의 VIIIA-VIIIA선에서의 단면도이다. 도 8의 (c)는 이 포토 마스크(100)를 이용한 노광에 의해서 형성되는 반도체 장치(200)의 단면도이며, 반도체 기판(201) 상에 형성되는 층간 절연막 패턴(242)을 나타내고 있다. 도 8의 (c)에서도 상기한 바와 마찬가지로, 이하의 식이 성립한다.
|X1-X3|=|X2-X4|
본 발명에 따르면, 도 7 및 도 8에 도시한 바와 같이, 회로 패턴(즉, 포토 마스크 상 또는 레지스트 상 비교 패턴)이 컨택트 홀이나 홈 등의 패턴인 경우에 대해서도 상기 게이트 전극의 제조 과정과 마찬가지로, 하나의 제조 과정에서 각 패턴의 위치 어긋남의 값을 구할 수 있다. 또한 본 발명에서는 위치 어긋남이 마스크 상 또는 레지스트 상의 검사 패턴 및 비교 패턴의 면 내 배치에 의존하지 않고 또한 위치 어긋남이 적은 패턴이 형성된다.
＜실시 형태 5 : 노광 방법＞
실시 형태 6은 본 발명의 포토 마스크(100)를 이용한 노광 방법에 관한 것이다. 도 5에 본 발명의 노광 방법의 모식적인 단면도를 및 도 9에는 본 발명의 노광 방법의 공정 플로우차트를 각각 나타낸다. 다만, 도 5에서 포토 마스크(100)의 단면도 A-B는 도 1에서의 A-B선에서의 단면에 상당한다.
도 5에는 본 발명의 포토 마스크(100)를 그 광원계(70) 내에 포함하는 노광 장치 및 그것을 이용하여 노광된 반도체 기판(201) 상의 레지스트 패턴(211, 221)을 나타내고 있다. 본 실시 형태에서는 노광 장치로서, 스테퍼형 노광 장치를 이용한 경우를 예시하지만, 본 발명은 이에 한정되지 않는다.
도 5에 도시하는 포토 마스크(100)에서 포토 마스크 기판(1)에는 마스크 상 회로 패턴(11a, 11b)과 마스크 상 측정 패턴(21)이 형성되어 있으며, 노광 장치 내의 광원계(70)에 설치된 광원(40)으로부터 렌즈(60)를 통과한 광선(50)이 상기 포토 마스크(100)를 통과하고, 반도체 기판(201) 상에 석출된 레지스트층(도시하지 않음)에 도달한다. 상기 레지스트층은 반도체 기판(201) 표면에 게이트 절연막(240) 및 폴리 실리콘 등의 도전층(250)을 적층한 후, 적층된 것이다.
반도체 기판(201)은 그 후 현상 처리 등에 첨부된 후, 레지스트 패턴(211, 221)이 얻어진다.
도 9를 참조하여 본 발명의 노광 방법을 설명한다.
우선, 상술한 바와 같이 노광하고, 그 후 현상 처리 등에 붙임으로써(도 9 중 공정 1) 레지스트 패턴(211, 221)을 얻는다. 형성된 레지스트 패턴 중, 레지스트 상 비교 패턴과 레지스트 상 검사 패턴과의 거리를 측정함으로서, 위치 어긋남의 값을 얻는다(도 9 중 공정 2).
계속해서, 이 위치 어긋남의 값을 판단한다(도 9 중, 공정 3). 위치 어긋남의 값이 기준으로 하는 값보다 큰 경우에는 그 값을 노광 장치의 광학적 여러가지 조건 등에 피드백하여 노광 조건을 변경하고(도 9 중, 공정 31), 재차 노광 및 현상 처리에 더한 후, 위치 어긋남의 값을 재차 측정한다.
위치 어긋남의 값이 기준치 이하가 되기까지, 상기 순서를 반복한다.
레지스트 위치 어긋남의 값이 기준 이하의 경우에는 레지스트 패턴을 이용한 에칭 등의 다음 처리로 진행한다(도 9 중, 공정 4).
본 실시 형태 5의 노광 방법에 따르면, 종래의 제2 문제점이던 실질적인 위치 어긋남의 값이 하나의 제조 과정에서 얻어지기 때문에 해석이 용이하다.
또한 본 실시 형태 5에서는 도 1에 도시한 바와 같이, 포토 마스크 기판(1) 상에 마스크 상 사진 제판 검사 마크 영역(30a ∼ d)이 복수 배치된 포토 마스크(100)를 이용하여, 도 5에 도시한 바와 같은 노광 장치 내의 광학계(70)를 이용하여 노광을 행하기 때문에, 반도체 기판(201) 상의 한번의 노광 조작에 있어서 처리될 수 있는 전 범위에 걸쳐서, 위치 어긋남의 값이나 어긋남의 경향을 정확하게 알 수 있기 때문에, 위치 어긋남의 해석 정밀도를 향상할 수 있다.
본 발명은 이상 설명한 것과 같은 구성으로 하였으므로, 이하에 도시한 바와 같은 효과를 발휘한다.
본 발명에 따르면, 포토 마스크 기판 상의 마스크 상 사진 제판 검사 마크 영역에 마스크 상 비교 패턴과 마스크 상 검사 패턴을 근접하여 배치하기 때문에, 레지스트 위치 어긋남의 값을 제조 과정마다 용이하게 해석할 수 있다.
본 발명의 포토 마스크에 따르면, 마스크 상 사진 제판 검사 마크 영역 내의 패턴의 배치를 고안함으로써, 위치 어긋남의 값을 더 정밀도 좋게 얻을 수 있다.
본 발명의 포토 마스크에 의하면, 마스크 상 측정 패턴이 마스크 상 검사 패턴으로서의 기능을 더불어 가짐으로써, 포토 마스크 상에 형성해야 할 측정 마크 면적을 저감할 수 있다.
본 발명의 포토 마스크에 따르면, 마스크 상 사진 제판 검사 마크 영역을 임의의 개소에 복수 형성할 수 있기 때문에, 포토 마스크 기판 전면에 걸치는 면 내 배치에 의존하는 위치 어긋남 데이터의 변화가 전혀 없거나, 또는 매우 작게 할 수 있다. 즉, 본 발명의 포토 마스크를 사용하면, 위치 어긋남의 해석 정밀도가 향상된다.
본 발명의 반도체 장치에 따르면, 반도체 기판 상의 사진 제판 검사 마크 영역에 비교 패턴과 검사 패턴을 근접하여 배치함으로써, 위치 어긋남의 값을 하나의 제조 과정에서 용이하게 해석할 수 있다. 또한, 본 발명의 반도체 장치에서는 상기 포토 마스크를 사용하는 노광에 의해 반도체 기판 상에 형성되는 레지스트 패턴이 면 내 배치에 의존하지 않기 때문에 다른 배치에서의 위치 어긋남의 차가 전혀 없거나 또는 매우 작게 할 수 있다.
본 발명의 반도체 장치에 따르면, 사진 제판 검사 마크 영역 내의 패턴의 배치를 연구하였으므로, 또한 정밀도 좋게 위치 어긋남의 값을 얻을 수 있다.
본 발명의 반도체 장치에 따르면, 측정 패턴이 검사 패턴으로서의 기능을 더불어 갖도록 함으로서, 반도체 기판 상에 형성해야 할 마크 면적을 저감할 수 있다.
본 발명의 반도체 장치에 따르면, 사진 제판 검사 마크 영역을 복수 설치함으로서, 반도체 기판 전면에 걸쳐서 위치 어긋남의 데이터를 얻을 수 있고 해석 정밀도가 향상한다.
본 발명의 노광 방법에 따르면, 레지스트 상 비교 패턴과 레지스트 상 검사 패턴으로부터 얻어지는 위치 어긋남의 값을 노광 조건에 피드백하여 노광 조건을 보정함으로써, 하나의 제조 과정에서 위치 어긋남 및 또 패턴 위치 어긋남을 용이하게 개선할 수 있다.

Claims (5)

  1. 포토 마스크 기판을 포함하고, 또한 상기 기판 표면에 마스크 상 회로 패턴을 포함하는 마스크 상 회로 영역과 마스크 상 측정 패턴을 포함하는 마스크 상 측정 마크 영역이 형성된 포토 마스크에 있어서,
    상기 포토 마스크 기판 상에 마스크 상 비교 패턴과 마스크 상 검사 패턴을 포함하는 마스크 상 사진 제판 검사 마크 영역을 더 포함하고, 상기 마스크 상 비교 패턴은 상기 마스크 상 회로 패턴과 전체 혹은 일부가 실질적으로 동일 형상이며, 또한 상기 마스크 상 검사 패턴은 상기 마스크 상 측정 패턴과 전체 혹은 일부가 실질적으로 동일 형상인 것을 특징으로 하는 포토 마스크.
  2. 반도체 기판을 포함하고, 또한 상기 반도체 기판 표면에, 회로 패턴을 포함하는 회로 영역과, 상기 회로 패턴과 동일한 제조 과정에서 형성되는 측정 패턴을 포함하는 측정 마크 영역이 형성된 반도체 장치에 있어서,
    상기 반도체 기판 상에 비교 패턴과 검사 패턴을 포함하는 사진 제판 검사 마크 영역이 더 형성되어 있으며, 상기 비교 패턴은 전체 혹은 일부가 실질적으로 상기 회로 패턴과 동일 형상이고, 상기 검사 패턴은 전체 혹은 일부가 실질적으로 측정 패턴과 동일 형상인 것을 특징으로 하는 반도체 장치.
  3. 반도체 기판을 포함하고, 상기 반도체 기판 표면에, 검사 패턴을 포함하는 사진 제판 검사 마크 영역이 복수 형성된 반도체 장치에 있어서,
    상기 사진 제판 검사 마크 영역이 상기 검사 패턴과 동일한 제조 과정에서 형성되는 비교 패턴을 더 포함하고, 또한 상기 검사 패턴이 상기 비교 패턴과 근접하여 배치되어 있으며, 다른 사진 제판 검사 마크 영역에 포함되는 동일 형상이며 동일 치수의 검사 패턴들간의 치수의 차가, 상기 사진 제판 검사 마크 영역에 포함되는 동일 형상이며 동일 치수의 비교 패턴들간의 치수의 차와 같은 것을 특징으로 하는 반도체 장치.
  4. 반도체 기판을 포함하는 반도체 장치에 있어서,
    포토 마스크 기판을 포함하고, 또한 상기 기판 표면에 마스크 상 회로 패턴을 포함하는 마스크 상 회로 영역, 마스크 상 측정 패턴을 포함하는 마스크 상 측정 마크 영역, 및 마스크 상 비교 패턴과 마스크 상 검사 패턴을 포함하는 마스크 상 사진 제판 검사 마크 영역이 형성되며. 상기 마스크 상 비교 패턴이 상기 마스크 상 회로 패턴과 전체 혹은 일부가 실질적으로 동일 형상이며, 또한 상기 마스크 상 검사 패턴이 상기 마스크 상 측정 패턴과 전체 혹은 일부가 실질적으로 동일 형상인 포토 마스크를 이용한 사진 제판 프로세스에 의해, 상기 반도체 기판 표면에 상기 마스크 상 사진 제판 검사 마크 영역에 대응하는 복수의 사진 제판 검사 마크 영역과, 상기 마스크 상 검사 패턴에 대응하는 검사 패턴 및 상기 마스크 상 비교 패턴에 대응하는 비교 패턴이 형성되며, 다른 사진 제판 검사 마크 영역에 포함되는 동일 형상이며 동일 치수의 검사 패턴들간의 치수의 차가, 상기 사진 제판 검사 마크 영역에 포함되는 동일 형상이며 동일 치수의 비교 패턴들간의 치수의 차와 같은 것을 특징으로 하는 반도체 장치.
  5. 포토 마스크를 이용한 노광 장치에 의한 노광 방법에 있어서,
    반도체 기판 표면에 설치된 레지스트막에 포토 마스크 기판을 포함하고, 또한 상기 기판 표면에 마스크 상 회로 패턴을 포함하는 마스크 상 회로 영역, 마스크 상 측정 패턴을 포함하는 마스크 상 측정 마크 영역, 및 마스크 상 비교 패턴과 마스크 상 검사 패턴을 포함하는 마스크 상 사진 제판 검사 마크 영역이 형성되며 및 상기 마스크 상 비교 패턴이 상기 마스크 상 회로 패턴과 전체 혹은 일부가 실질적으로 동일 형상이며, 또한 상기 마스크 상 검사 패턴이 상기 마스크 상 측정 패턴과 전체 혹은 일부가 실질적으로 동일 형상인 포토 마스크를 이용하여 노광 장치에 의해 노광함으로써,
    상기 레지스트막에
    상기 마스크 상 회로 영역에 대응하는 레지스트 상 회로 영역,
    상기 마스크 상 회로 패턴에 대응하는 레지스트 상 회로 패턴,
    상기 마스크 상 측정 마크 영역에 대응하는 레지스트 상 측정 마크 영역,
    상기 마스크 상 측정 패턴에 대응하는 레지스트 상 측정 패턴,
    상기 마스크 상 사진 제판 검사 마크 영역에 대응하는 레지스트 상 사진 제판 검사 마크 영역,
    상기 마스크 상 검사 패턴에 대응하는 레지스트 상 검사 패턴, 및
    상기 마스크 상 비교 패턴에 대응하는 레지스트 상 비교 패턴을 형성하는 단계와,
    상기 레지스트 상 검사 패턴과 상기 레지스트 상 비교 패턴에서 얻어지는 위치 데이터에 기초하여, 노광 조건을 보정하는 단계
    를 포함하는 것을 특징으로 하는 노광 방법.
KR1020000038517A 1999-09-24 2000-07-06 포토 마스크, 반도체 장치, 및 포토 마스크를 이용한 노광방법 KR20010029893A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP27017899A JP2001092109A (ja) 1999-09-24 1999-09-24 フォトマスクおよび半導体装置およびフォトマスクを用いた露光方法
JP1999-270178 1999-09-24

Publications (1)

Publication Number Publication Date
KR20010029893A true KR20010029893A (ko) 2001-04-16

Family

ID=17482620

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000038517A KR20010029893A (ko) 1999-09-24 2000-07-06 포토 마스크, 반도체 장치, 및 포토 마스크를 이용한 노광방법

Country Status (5)

Country Link
US (1) US6617080B1 (ko)
JP (1) JP2001092109A (ko)
KR (1) KR20010029893A (ko)
DE (1) DE10028019A1 (ko)
TW (1) TW454242B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6440612B1 (en) 1999-09-01 2002-08-27 Micron Technology, Inc. Field correction of overlay error
US7068833B1 (en) * 2000-08-30 2006-06-27 Kla-Tencor Corporation Overlay marks, methods of overlay mark design and methods of overlay measurements
US7541201B2 (en) 2000-08-30 2009-06-02 Kla-Tencor Technologies Corporation Apparatus and methods for determining overlay of structures having rotational or mirror symmetry
JP4999234B2 (ja) * 2001-04-02 2012-08-15 ルネサスエレクトロニクス株式会社 フォトマスク及びそれを用いた半導体装置の製造方法
US6778275B2 (en) 2002-02-20 2004-08-17 Micron Technology, Inc. Aberration mark and method for estimating overlay error and optical aberrations
US7463367B2 (en) * 2004-07-13 2008-12-09 Micron Technology, Inc. Estimating overlay error and optical aberrations
US7785483B2 (en) * 2006-12-22 2010-08-31 Hynix Semiconductor Inc. Exposure mask and method for fabricating semiconductor device using the same
US10451412B2 (en) 2016-04-22 2019-10-22 Kla-Tencor Corporation Apparatus and methods for detecting overlay errors using scatterometry
CN111077728B (zh) * 2019-12-20 2023-09-12 武汉新芯集成电路制造有限公司 一种光罩及图像校准方法
CN117670783A (zh) * 2022-08-29 2024-03-08 长鑫存储技术有限公司 光罩生产监控点定位方法、装置与电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02125256A (ja) * 1988-11-02 1990-05-14 Nec Corp フォトマスク
JPH0651496A (ja) * 1992-07-30 1994-02-25 Nec Corp 半導体集積回路作製用マスク
KR950027969A (ko) * 1994-03-10 1995-10-18 김주용 포토마스크(photomask) 제작방법
JPH08272079A (ja) * 1995-03-31 1996-10-18 Seiko Epson Corp パターンの検査方法及び検査装置
KR970048967A (ko) * 1995-12-04 1997-07-29 김광호 복수의 오버레이 키를 갖는 포토마스크
KR19980043616A (ko) * 1996-12-04 1998-09-05 김영환 포토마스크
US5894350A (en) * 1998-06-12 1999-04-13 Taiwan Semiconductor Manufacturing Company, Ltd Method of in line intra-field correction of overlay alignment

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0815854A (ja) * 1994-06-30 1996-01-19 Fujitsu Ltd 半導体装置の製造方法
JP3859764B2 (ja) 1995-06-27 2006-12-20 株式会社ルネサステクノロジ 重ね合わせ精度測定マーク、そのマークの欠陥修正方法、および、そのマークを有するフォトマスク
JPH09244222A (ja) 1996-03-08 1997-09-19 Mitsubishi Electric Corp 重ね合わせ誤差測定用レチクル、そのレチクルを用いた重ね合わせ誤差測定方法および重ね合わせ誤差測定マーク
US5962173A (en) * 1997-03-27 1999-10-05 Vlsi Technology, Inc. Method for measuring the effectiveness of optical proximity corrections

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02125256A (ja) * 1988-11-02 1990-05-14 Nec Corp フォトマスク
JPH0651496A (ja) * 1992-07-30 1994-02-25 Nec Corp 半導体集積回路作製用マスク
KR950027969A (ko) * 1994-03-10 1995-10-18 김주용 포토마스크(photomask) 제작방법
JPH08272079A (ja) * 1995-03-31 1996-10-18 Seiko Epson Corp パターンの検査方法及び検査装置
KR970048967A (ko) * 1995-12-04 1997-07-29 김광호 복수의 오버레이 키를 갖는 포토마스크
KR19980043616A (ko) * 1996-12-04 1998-09-05 김영환 포토마스크
US5894350A (en) * 1998-06-12 1999-04-13 Taiwan Semiconductor Manufacturing Company, Ltd Method of in line intra-field correction of overlay alignment

Also Published As

Publication number Publication date
DE10028019A1 (de) 2001-04-26
US6617080B1 (en) 2003-09-09
TW454242B (en) 2001-09-11
JP2001092109A (ja) 2001-04-06

Similar Documents

Publication Publication Date Title
US6610448B2 (en) Alignment method, overlay deviation inspection method and photomask
EP0061536B1 (en) Method of manufacturing a semiconductor device having improved alignment marks and alignment marks for said method
KR100189287B1 (ko) 중합정밀도 측정마크 및 그 마크의 결함수정방법
US6801313B1 (en) Overlay mark, method of measuring overlay accuracy, method of making alignment and semiconductor device therewith
US5733690A (en) Reticle for fabricating semiconductor device
JPH0745495A (ja) 半導体装置の製造方法
US7175943B2 (en) Reticle set, method for designing a reticle set, exposure monitoring method, inspection method for reticle set and manufacturing method for a semiconductor device
JPH1069066A (ja) マスクおよびその検査方法ならびに露光方法
KR100519252B1 (ko) 오버레이 마크, 오버레이 마크 형성방법 및 오버레이측정방법
US20080268350A1 (en) Semiconductor structure
KR100315911B1 (ko) 액정 표시 장치 패널, 그 제조 방법 및 정렬 방법
KR20010029893A (ko) 포토 마스크, 반도체 장치, 및 포토 마스크를 이용한 노광방법
EP1128215B1 (en) Semiconductor wafer with alignment mark sets and method of measuring alignment accuracy
JP3511552B2 (ja) 重ね合わせ測定マークおよび測定方法
KR100392744B1 (ko) 반도체 장치, 그 제조에 이용하는 포토마스크, 및 그 중첩정밀도 향상 방법
US7136520B2 (en) Method of checking alignment accuracy of patterns on stacked semiconductor layers
US6326106B1 (en) Overlay measuring pattern, and photomask
JP2001093818A (ja) 露光方法及びレチクル
KR0172557B1 (ko) 중첩마크가 구비된 반도체 장치
JP3196721B2 (ja) 半導体装置の製造方法と測定装置
JP4435002B2 (ja) 精度測定パターン、表示パネルの製造方法および表示装置の製造方法
KR20050111821A (ko) 오버레이 마크
JPH1174189A (ja) マスクの位置ずれ検出用マーク
KR0144084B1 (ko) 얼라인먼트 측정마크 형성방법
KR100577556B1 (ko) 반도체 제조용 노광장치의 매칭방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application