KR20010111048A - 얼라이먼트 방법, 정합 검사 방법, 및 포토마스크 - Google Patents

얼라이먼트 방법, 정합 검사 방법, 및 포토마스크 Download PDF

Info

Publication number
KR20010111048A
KR20010111048A KR1020010032023A KR20010032023A KR20010111048A KR 20010111048 A KR20010111048 A KR 20010111048A KR 1020010032023 A KR1020010032023 A KR 1020010032023A KR 20010032023 A KR20010032023 A KR 20010032023A KR 20010111048 A KR20010111048 A KR 20010111048A
Authority
KR
South Korea
Prior art keywords
mark
photomask
pattern
device pattern
misalignment
Prior art date
Application number
KR1020010032023A
Other languages
English (en)
Other versions
KR100424228B1 (ko
Inventor
사또다까시
이노우에소이찌
Original Assignee
니시무로 타이죠
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이죠, 가부시끼가이샤 도시바 filed Critical 니시무로 타이죠
Publication of KR20010111048A publication Critical patent/KR20010111048A/ko
Application granted granted Critical
Publication of KR100424228B1 publication Critical patent/KR100424228B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

제1, 제2 포토마스크(21, 22)를 이용하여 얼라이먼트 마크(41) 및 제1, 제2 오정렬 검사용 마크(42, 43)를 디바이스 패턴과 함께 웨이퍼(1) 상에 순차 형성하는 경우, 이들 마크는 모두 디바이스 패턴의 일부 또는 동등한 치수, 형상을 갖도록 형성되고, 따라서, 얼라이먼트 마크(41)도 오정렬 검사용 마크(42, 43)도 모두 디바이스 패턴과 동일한 정도로 패턴 전사시 이용하는 노광 광학계의 수차의 영향에 의한 위치 편차 오차나 그 후의 가공에 의한 위치 편차 오차를 받아, 그 결과, 위치 편차량을 정확하게 파악할 수 있어 고정밀도의 얼라이먼트, 위치 보정이 실현된다.

Description

얼라이먼트 방법, 정합 검사 방법, 및 포토마스크{ALIGNMENT METHOD, TEST METHOD FOR MATCHING, AND PHOTOMASK}
본 발명은 반도체 장치의 제조 방법에 있어서, 리소그래피 공정에 이용하는 포토마스크의 정합을 정밀하게 행하는 얼라이먼트 방법, 정합 검사 방법 및 이들 방법에 이용하는 포토마스크에 관한 것이다.
종래, 반도체 장치의 제조 방법에서는 실리콘 등의 반도체 웨이퍼 상에 복수의 디바이스 패턴을 형성하기 위해서, 20개가 넘는 상이한 마스크 패턴을 반도체 웨이퍼 상에 순차 중첩하여 노광한다. 이 노광시, 노광 장치는 얼라이먼트 마크를 이용하여 개개의 마스크의 위치 결정을 행하고, 이 상태에서 이미 반도체 웨이퍼 상에 설치되어 있는 각 칩 상의 디바이스 패턴에, 다음에 형성해야 할 디바이스 패턴이 정확하게 정합된 상태에서 형성되었는지의 여부의 정합 편차 검사를 행한다.
이 정합 편차 검사는 실리콘 등의 웨이퍼 상에 형성된 예를 들면 제1층과, 그 후의 공정에서 노광된 제2층에 각각 소정 치수, 형상의 오정렬 검사용 마크를 형성 배치하고, 그 상대 위치 편차량을 검사 장치로 계측함으로써 정합 편차량이 결정되어 있었다. 이 때, 오정렬 검사용 마크는 검사 장치가 용이하게 인식할 수 있게 한 형상이 고려되고 있기 때문에, 통상은 디바이스 패턴보다 크고 형상도 다른 것이 이용되었다.
도 8은 웨이퍼 상에 디바이스 패턴과 함께 형성된 종래의 전형적인 오정렬 검사용 마크의 평면도이다. 외측의 긴 쪽의 2개의 패턴의 간격이 도시와 같이 28㎛이고, 따라서, 외측의 패턴의 길이도 그 간격과 거의 동일한 치수이다.
웨이퍼 상에는, 먼저 제1 포토마스크에 의해서 형성된 종래의 오정렬 검사용 마크(101)의 패턴이 내측에 배치되고, 계속해서 외측에는 제2 포토마스크에 의해서 형성된 종래의 오정렬 검사용 마크(102)의 패턴이 배치되어 있다.
그런데 최근 디바이스 패턴의 미세화가 진행되어 오면서, 오정열 검사용 마크와 디바이스 패턴이 동시에 패턴 형성되는 경우에 있어서, 쌍방을 모두 동일한정도로 정밀도 좋게 패턴을 형성할 수 없다고 하는 문제가 있었다. 이것은, 오정렬 검사용 마크와 디바이스 패턴이 동일 치수, 동일 형상이 아닌 것에 기인하고 있다. 즉, 리소그래피에서 이용되는 노광 광학계의 수차나 초점 위치의 관리상의 문제로부터 패턴 형상에 오차가 생기는 것 외에, 이 오차가 발생하는 정도가 패턴의 형상이나 치수 및 밀도에 따라서 다르기 때문이다.
또한, 에칭이나 CMP(Chemical Mechanical Polishing) 등의 가공 프로세스에 있어서도 패턴 형상이나 패턴의 소밀차의 영향을 받아 오차가 생기기 쉬운 것을 알았다.
한편, 도 9는 웨이퍼 상에 형성된 디바이스 패턴의 일례이다. 패턴 간의 피치는 0.35㎛이다. 이것은 도 8에 도시한 검사용 마크와는 그 형상이나 치수가 크게 다르다.
또한, 디바이스 패턴은 동일층 중에 있어도 형상이나 치수, 밀도 등이 다른 패턴이 혼재하는 경우가 있다. 이러한 경우에는 패턴의 차이에 의해 오차의 발생 장소, 발생량에 차이를 발생시킨다. 이 경우, 정밀한 패턴 형성을 위해서는 모든 패턴의 위치, 형상, 치수의 오차를 계측한 쪽이 좋지만, 종래에는 그와 같은 계측 수단이 없었다.
이것과 마찬가지의 문제는, 오정렬 검사용 마크뿐만 아니라, 노광 장치에 의한 노광시 마스크의 얼라이먼트 위치를 찾아내기 위해서 이용하는 얼라이먼트 마크에도 생기고 있다. 얼라이먼트 마크로서 디바이스 패턴의 치수, 형상과 크게 다른 마크를 이용한 경우, 양자의 오차 발생량에 차이가 생기기 때문에, 얼라이먼트 마크로 위치 정렬을 하면, 디바이스 패턴의 위치에 편차가 생기고, 노광되는 웨이퍼 상의 실제의 디바이스 패턴 위치를 정확하게 인식하는 것이 어렵다고 하는 문제가 생기고 있었다.
예를 들면, 도 10에 웨이퍼 상에 형성된 종래의 얼라이먼트 마크의 평면도를 도시한다. 이것도 마크 피치가 12㎛로 크고 긴 띠상이며, 도 8에 도시한 오정렬 검사용 마크와 다른 치수, 형상이고 또한, 도 9에 도시한 디바이스 패턴과도 형상이나 치수 등이 크게 다르다.
종래, 얼라이먼트 마크와 디바이스 패턴이 다르기 때문에 생기는 얼라이먼트 오차의 문제를 해결하는 수단으로서, 얼라이먼트 마크의 길이를 디바이스 패턴 형상에 가까운 길이로 분할하는 방법이 일본 특개평9-102457호 공보에 개시되어 있다. 그러나, 종래, 상기 오정렬 검사용 마크와 얼라이먼트 마크는 각각 따로따로 설계되었기 때문에, 도 8 및 도 10으로부터 분명해진 바와 같이 피치 등이 크게 다르고, 양자의 패턴 치수나 형상은 서로 관련이 있는 형상으로는 할 수 없었다.
이것은 리소그래피나 그 후의 가공 공정에서 생기는 디바이스 패턴에 관하여 발생하는 오차의 정도가 각각의 얼라이먼트 마크나 오정렬 검사용 마크에 따라서 다른 것을 의미한다. 따라서, 예를 들면 형성된 얼라이먼트 마크에 기초하여 위치 결정된 포토마스크를 이용하여 디바이스 패턴을 형성하는 경우, 웨이퍼 상의 어느 위치에 어떠한 형상으로 형성되는지를 정밀하게 계측하는 것이 곤란하여 디바이스 패턴 오차의 발생 원인이 되고 있었다.
이상과 같이, 얼라이먼트 마크, 오정렬 검사용 마크 및 디바이스 패턴 삼자는 패턴 형상, 치수, 밀도 등의 패턴의 구성 요소가 다르기 때문에, 패턴 형성시에 생기는 오차의 정도가 각인각색이다.
예를 들면 웨이퍼 상에 제1층, 제2층과 같이 순차 정합하여 다층 구조를 형성할 때, 고정밀도로 정합시키는 것이 곤란하여 다층 구조의 반도체 장치를 형성하기 위한 중대한 장해가 되고 있었다.
본 발명은 이러한 사정에 의해 이루어진 것으로, 포토마스크로부터 웨이퍼로의 패턴 전사시 이용하는 노광 장치의 투영 광학계의 수차의 영향에 의한 오차나 그 후의 가공에 의한 오차를 동일한 정도로 받아, 그 결과, 얼라이먼트 마크나 오정렬 검사용 마크의 위치 편차량에 대하여 디바이스 패턴의 위치 편차량도 동일한 정도로 되는 결과, 고정밀도의 얼라이먼트 및 위치 보정을 기대할 수 있는 얼라이먼트 방법, 고정밀도의 정합 검사 방법 및 이들의 방법에 이용하는 포토마스크를 제공하는 것을 목적으로 하는 것이다.
도 1a 내지 도 1c는 본 발명 방법을 이용하여 제1, 제2 포토마스크를 이용한 노광시에 형성되는 얼라이먼트 마크와 오정렬 검사용 마크 및 이들을 이용하여 형성된 칩 평면도 및 노광의 수순을 나타낸 개략도.
도 2a 내지 2d는 본 발명의 동일 마스크 상의 다른 패턴을 조합하여 형성한 얼라이먼트 마크의 여러 가지 예를 나타내는 평면도.
도 3a 내지 도 3c는 본 발명의 패턴 전사로 형성된 오정렬 검사용 마크의 예를 각각 나타내는 평면도.
도 4는 본 발명의 동일 포토마스크 상의 다른 패턴을 조합하여 형성된 얼라이먼트 마크의 다른 예의 평면도.
도 5a와 도 5b는 본 발명의 동일 포토마스크 상의 다른 패턴을 조합하여 형성된 오정렬 검사용 마크의 다른 예의 평면도.
도 6a 내지 도 6c는 본 발명의 얼라이먼트 방법을 이용하는 반도체 장치의 순차 제조 공정에 있어서의 단면도.
도 7은 본 발명의 얼라이먼트 방법을 이용하는 웨이퍼의 평면도.
도 8은 종래의 오정렬 검사용 마크의 평면도.
도 9는 본 발명 및 종래의 디바이스 패턴의 평면도.
도 10은 종래의 얼라이먼트 마크의 평면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 웨이퍼
3 : 투영 렌즈
4 : 디바이스 패턴
11 : 칩
21 : 제1 포토마스크
23 : 마스크 기판
24 : 차광막
5B : 오정렬 검사용 마크부
25A : 마스크 패턴
25B : 얼라이먼트 마크부
본 발명은 반도체 장치의 제조 프로세스에서의 리소그래피 공정에 있어서, 소정의 포토마스크로 노광했을 때, 그 포토마스크의 오정렬 검사용 마크와 얼라이먼트 마크는 그 마스크 중에 포함되는 디바이스 패턴의 일부 또는 동등한 치수, 형상으로 구성하는 것을 특징으로 한다.
이와 같이, 얼라이먼트 마크도 오정렬 검사용 마크도 모두 대응하는 포토마스크 중의 디바이스 패턴과 동등한 치수, 형상의 패턴을 포함하고 있기 때문에, 패턴 전사시 이용하는 투영 광학계의 수차의 영향에 의한 오차나 가공에 의한 오차를각각 동일한 정도로 받는다.
그 결과, 어느 패턴의 위치 편차량도 동일 정도이기 때문에 고정밀도의 얼라이먼트, 위치 보정을 기대할 수 있다.
또한, 본 발명은 반도체 장치의 제조 프로세스 중의 리소그래피 공정에 있어서, 제1 포토마스크 및 제2 포토마스크를 이용하는 경우, 제1 포토마스크 상의 오정렬 검사용 마크에는, 제1 포토마스크를 노광했을 때에 발생하는 다른 패턴 사이에서의 상대 편차량을 측정 가능한 마크를 배치하는 것을 특징으로 한다. 이 다른 패턴 간에서의 상대 편차량이 측정 가능한 마크는, 예를 들면 디바이스 패턴 형상에 대하여 편차량이 비교적 작은 기준 패턴과 비교적 큰 2종류의 마크가 조합된 배치로 이루어져 있다.
또한, 제1 포토마스크와 마찬가지로, 제2 포토마스크에 대해서도 오정렬 검사용 마크에는, 제2 포토마스크를 노광했을 때 생기는 다른 패턴 간에서의 상대 편차량이 측정 가능한 마크를 배치하는 것을 특징으로 한다. 그리고, 이 마크도 디바이스 패턴 형상에 대하여 편차량이 비교적 작은 기준 패턴과 비교적 큰 2종류의 마크가 조합된 배치로 되어 있다.
이와 같이, 제1 포토마스크와 제2 포토마스크의 디바이스 패턴의 투영 광학계의 수차 등에 의한 위치 편차량을 각각 측정하고, 그 측정 결과를 제1 포토마스크와 제2 포토마스크의 정합 노광시의 위치 편차량과 함께 그 후의 노광 공정의 위치 보정에 이용하기 때문에, 고정밀도의 얼라이먼트, 위치 보정을 기대할 수 있다.
또한, 본 발명은 반도체 장치의 제조 프로세스 중의 리소그래피 공정에 있어서, 제1 포토마스크 및 제2 포토마스크를 이용하는 경우, 제1 및 제2 마스크의 기준 패턴은, 투영 광학계의 수차의 오차 등이 있어도 실질적으로 동일 오차를 받는 패턴도 이용한다. 즉, 제1 포토마스크에 의해 형성한 패턴 상에 제2 포토마스크를 정합시켜 노광할 때는 제1 포토마스크의 기준 패턴에 대한 디바이스 형상의 패턴의 상대 위치 편차 오차와, 제2 포토마스크의 마찬가지의 오차를 고려하여 정합할 때의 보정을 가하여 원하는 정합 정밀도를 얻을 수 있다.
<실시예>
이하, 도면을 참조하여 본 발명의 실시 형태를 설명한다. 여기서는, 반도체 장치의 제조 프로세스 중의 리소그래피 공정에 있어서, 제1 포토마스크 및 제2 포토마스크를 이용하여 노광할 때, 그 각각의 마스크의 오정렬 검사용 마크 혹은 얼라이먼트 마크는 그 마스크 중에 포함되는 디바이스 패턴 형상 중 적어도 일부를 포함하도록 구성되어 있다.
우선, 도 1a 내지 도 1c를 참조하여 제1 실시예를 설명한다. 도 1a 내지 도 1c는 제1 및 제2 포토마스크를 이용하여 웨이퍼(1)를 노광시켜 칩(11) 상에 디바이스 패턴(4)을 형성할 때, 동시에 얼라이먼트 마크와 검사용 마크가 형성되는 상태를 나타내는 동시에 이들 마크 패턴과 디바이스 패턴이 마스크 패턴 위치로부터 소정량만큼 어긋나서 칩(11) 상에 형성되는 상태를 설명하기 위한 개략도이다.
처음에, 도 1a에 있어서, 제1 포토마스크(21)를 이용하여, 예를 들면 도 7에 도시한 웨이퍼(1) 상의 복수의 칩(11)의 각각의 소정 위치, 예를 들면 도 1b에 도시한 위치에 디바이스 패턴부(4)을 형성하는 동시에 얼라이먼트 마크부(25B) 및 오정렬 검사용 마크부(5B)를 형성한다.
얼라이먼트 마크부(25B)에 대해서는, 도 1a에 도시한 바와 같이 제1 포토마스크(21) 상에 마스크 기판(23)과 그 위에 형성된 소정 패턴의 차광막(24)에 의해 얼라이먼트 마크의 마스크 패턴(25A)이 구성되어 있다.
도시하지 않은 광원으로부터 나온 광은 마스크 기판(23)의 상면으로부터 제1 포토마스크(21)로 입사하여 차광막(24)을 통과하고, 얼라이먼트 마크의 패턴 광이 형성된다. 이 패턴 광은 투영 렌즈(3)로 축소되어 웨이퍼(1) 상의 얼라이먼트 마크부(25B) 내에 얼라이먼트 마크(41)로서 투영된다.
이 때, 후에 설명하는 바와 같이, 얼라이먼트 마크의 마스크 패턴(25A)이 위치 편차량 제로로 투영되었을 때의 패턴 형성 위치를 파선으로 나타내면, 노광된 얼라이먼트 마크(41)는 X 방향으로 X1만큼 어긋나서 형성된다.
즉, 제1 포토마스크(21)를 이용하여 웨이퍼(1) 상의 포토레지스트(21A)를 노광하면, 제1 포토마스크(21) 상에 있는 얼라이먼트 마크부(25B) 중의 얼라이먼트 마크(25A)는 투영 렌즈(3)의 수차 등의 영향을 받아, 원하는 위치로부터 X1만큼 어긋난 위치에 전사 얼라이먼트 마크(41)로서 형성된다.
따라서, 이 노광된 포토레지스트(21A)를 현상하여 형성된 레지스트 마스크를 이용하여 웨이퍼(1) 상에 얼라이먼트 마크(41)를 형성하면, 도 1a에 도시한 바와 같이, 이 얼라이먼트 마크(41)는 포토마스크(21) 상의 얼라이먼트 마크(25A)의 위치로부터 X1만큼 어긋나서 형성된다.
칩(11) 상의 오정렬 검사용 마크부(5B)에 형성되는 검사용 마크에 대해서도,도 1a에 도시한 바와 같이, 제1 포토마스크(21) 상에 형성된 검사용 마크부(5B) 내의 검사용 마크(5A)를 이용하여 포토레지스트(21A)를 노광한다. 이 때 검사용 마크(5A)는 얼라이먼트 마크(25A)와 마찬가지로, 투영 렌즈(3)의 수차 등의 영향을 받아 파선으로 나타내는 위치로부터 X1만큼 어긋난 위치에 전사 오정렬 검사용 마크(42)로서 형성된다.
즉, 이 노광된 포토레지스트(21A)를 현상하여 형성된 레지스트 마스크를 이용하여 칩(11) 상에 오정렬 검사용 마크(42)를 형성하면, 도 1a에 도시한 바와 같이, 이 검사용 마크(42)는 포토마스크(21) 상의 오정렬 검사용 마크(5A)의 위치로부터 X1만큼 어긋난 위치에 전사 오정렬 검사용 마크(42)로서 형성된다.
이와 같이, 얼라이먼트 마크(41)와 오정렬 검사용 마크(42)는 모두 X 방향으로 동일 편차량 X1만큼 어긋나서 형성되고, 따라서, 디바이스 패턴과의 상대 위치 관계는 포토마스크(21) 상의 그것과 변화가 없게 된다.
또, 이 위치 편차는 도 1a에서는 X 방향으로 어긋난 상태를 나타내고 있지만, 투영 렌즈(3)의 수차 등의 영향은 X 방향에 한정되지 않고, 마찬가지로 Y 방향으로도 어긋난다. 여기의 설명에서는 X 방향에 대해서만 상술하고 있지만, Y 방향의 편차에 대해서도 위치 편차량의 검사, 보정을 행해야만 하는 것은 물론이다. 이 Y 방향에 대해서도 얼라이먼트 마크와 오정렬 검사용 마크와의 상대 위치 관계는 투영 렌즈(3) 등의 영향을 동일한 만큼 받기 때문에 변하지 않고, 그 위치 편차 보정에 대해서는 X 방향과 마찬가지로 행하면 좋다. 따라서 이 명세서 중에서는 Y 방향에 대한 설명은 생략하고 있다.
다음에, 도 1b에 도시한 바와 같이, 기판(26) 상에 차광막(27)을 형성하여 이루어지는 제2 포토마스크(22)를 이용하여 웨이퍼(1) 상에 새롭게 형성된 포토레지스트(22A)를 노광한다. 제2 포토마스크(22) 상에는 디바이스 패턴과 함께, 오정렬 검사용 마크가 형성되어 있다. 얼라이먼트 마크는 이 제2 포토마스크(22)에는 형성되어 있지 않다.
이 제2 포토마스크(22)에 형성되어 있는 오정렬 검사용 마크는 제1 포토마스크(21)에 형성되어 있는 오정렬 검사용 마스크 마크(5A)를 이용하여 칩(11) 상에 형성되는 오정렬 검사용 마크(42)와는 달리, 도 1c와 같이 마크(42)의 내측에 형성되는 오정렬 검사용 마크(43)이다.
이 제2 포토마스크(22)에 의해 형성되는 오정렬 검사용 마크(43)는 제1 포토마스크(21)에 의해 형성되는 오정렬 검사용 마크(42)와는 양자의 식별을 쉽게 하기 위해서, 예를 들면 도시와 같이 굵기, 길이 모두 2배 정도가 되도록 패턴 형상을 다르게 하고 있다. 또한, 칩(11) 상에 상기 제1 포토마스크(21)에 의해 형성된 오정렬 검사용 마크(42)는 어긋난 위치, 여기서는 내측이 되도록 오정렬 검사용 마크(43)가 형성되어 있지만, 외측에 형성하여도 좋다.
제2 포토마스크(22)는 레지스트막(22A)의 노광시, 노광 장치에 의해 웨이퍼(1) 상의 칩(11) 내에 이미 형성된 얼라이먼트 마크부(25B) 내의 얼라이먼트 마크(41)에 맞춰 전사된다. 이 때문에, 통상은 제2 포토마스크(22)에는 얼라이먼트 마크용의 마스크 패턴은 불필요하다. 단, 제3 이후의 포토마스크를 이용하는 포토리소그래피 공정에서 필요한 경우에는 이 제2 포토마스크(22)를 이용하여 얼라이먼트 마크(41)에 위치 정렬된 다른 얼라이먼트 마크를 칩(11) 상에 형성하여도 좋다.
이러한 제2 포토마스크(22)를 이용하여 웨이퍼(1) 상의 칩(11)에 전사된 오정렬 검사용 마크(43)는 제1 포토마스크(21)를 이용하여 전사된 오정렬 검사용 마크(42)의 내측에 전사된다.
제1 포토마스크(21)의 얼라이먼트 마크(25A) 및 오정렬 검사용 마크(5A)는 제1 포토마스크(21)의 디바이스 패턴(4) 중 적어도 일부를 그대로 이용하거나, 혹은 디바이스 패턴과 동등한 패턴을 이용하고 있다. 마찬가지로, 제2 포토마스크(22)의 오정렬 검사용 마크(43)는 제2 포토마스크(22)의 도시하지 않은 디바이스 패턴과 동등한 치수, 형상을 갖고 있다.
따라서, 제1 포토마스크(21)에 대하여 설명한 것과 마찬가지로, 제2 포토마스크(22)에 의해 형성된 디바이스 패턴과 오정렬 검사용 마크(43)와는 광학계의 수차 등에 의해 동일한 정도로 영향을 받아, 동일한 정도로 어긋나서 칩(11) 상에 패턴 형성되게 된다.
단, 제1 포토마스크(21)와 제2 포토마스크(22)는 디바이스 패턴의 치수, 형상이 약간 다르고, 또한 동일한 노광 장치를 이용하여도 노광 조작 때마다 기계적 정렬 오차, 시간의 경과에 따르는 노광 조건의 변화, 예를 들면 광학계의 수차의 온도 변화, 경시 변화 등에 의해 약간 다른 영향을 받아 칩(11) 상에 있어서의 편차량은 상호 다르게 된다.
예를 들면, 제1, 제2 포토마스크(21, 22) 상의 디바이스 패턴이 동일한 정도의 치수, 형상일 때, 칩(11) 상의 오정렬 검사용 마크(42)의 중앙에 마크(43)가 오도록 하면, 도 1c의 마크(43)가 마크(42)의 중앙으로부터 어긋난 양이 양자의 디바이스 패턴의 치수, 형상의 차이에 기인하는 편차량이 된다.
이 실시예에 있어서, 제1 포토마스크(21)의 노광 결과와 제2 포토마스크(22)의 노광 결과와의 오정렬은, 도 1c에 도시한 바와 같이, 칩(11) 상에 형성된 제1 오정렬 검사용 마크(42)와, 포토레지스트(22A)를 이용하여 형성된 오정렬 검사용 마크(43)로 이루어지는 오정렬 측정 마크를 사용하여 측정하거나, 혹은 이들 마크(42, 43)를 모두 칩(11) 상에 형성하여 측정해도 좋다.
예를 들면, 도 1c에 도시한 바와 같이, 외측의 오정렬 검사용 마크(42)의 무게 중심 위치 G1, G2 간의 거리의 중점 C1과, 내측의 오정렬 검사용 마크(43) 중심 G3, G4 간의 거리의 중점 C2 간의 차 D를 측정에 의해 구하면, 이 차 D가 제1, 제2 포토마스크(21, 22)에 의해 최종적으로 웨이퍼(11) 상에 생긴 오정렬 양이 된다.
오정렬 검사용 마크(42)는 제1 포토마스크(21)의 노광으로 형성된 마크이고, 제1 포토마스크(21)에 포함되는 디바이스 패턴(4)의 일부를 모방한 형상이다. 한편, 오정렬 검사용 마크(43)는 제2 포토마스크(22)의 노광으로 형성된 마크이고, 제2 포토마스크(22)에 포함되는 도시하지 않은 디바이스 패턴의 일부를 모방한 형상이다. 도 1c에서는, 오정렬 검사용 마크(43)는 설명의 형편상 실제와는 다른 큰 형태로 하고 있지만, 통상은 오정렬 검사용 마크(42)와 형상이 다른 경우가 있지만 동일한 정도의 패턴 분할이 이루어져 있다.
또, 이 때, 도 1c에 도시한 바와 같이, 종래의 오정렬 측정 패턴(101, 102)을 포토마스크(21, 22)를 이용하여 동시에 칩(11) 상에 전사하고, 병용하는 것도 가능하다. 이 마크는 제1 포토마스크(21)를 이용하여 형성된 오정렬 검사용 마크(102)와 제2 포토마스크(22)를 이용하여 형성된 오정렬 검사용 마크(101)로 구성되어 있다.
이상과 같이, 이 실시예에서는 얼라이먼트 마크(41)도 오정렬 검사용 마크(42, 43)도 모두 디바이스 패턴의 일부 또는 동등한 패턴을 포함하고 있기 때문에, 패턴 전사시 이용하는 투영 광학계의 수차의 영향에 의한 오차를 동일한 정도로 받는다. 이것은 어느 쪽의 패턴의 위치 편차량도 동일하기 때문에 고정밀도의 얼라이먼트, 후속의 노광 공정에서의 정확한 포토마스크의 위치 보정을 기대할 수 있는 것을 의미한다.
다음에, 도 2a, 도 2b, 도 2c, 도 2d를 참조하여 제2 실시예를 설명한다. 도 2a 내지 도 2d는 포토마스크 상에 다른 치수, 형상의 2종류 이상의 디바이스 패턴이 조합하여 형성된 경우의 얼라이먼트 마크 및 오정렬 검사용 마크의 개략도를 나타낸다.
도 2a 내지 도 2d에 도시한 실시예에서는, 반도체 장치의 제조 프로세스 중의 리소그래피 공정에 있어서, 제1 포토마스크에 포함되는 디바이스 패턴 형상이 치수, 형상이 다른 제1, 제2 디바이스 패턴을 포함하고, 제2 포토마스크에는 이 제1, 제2 디바이스 패턴과 다른 제3 디바이스 패턴을 포함한다. 따라서, 제1, 제2 포토마스크에는 적어도 이들의 제1 내지 제3 디바이스 패턴의 일부를 포함하는 오정렬 검사용 마크와 얼라이먼트 마크를 갖는다.
즉, 제1 및 제2 포토마스크 상에 다른 치수, 형상의 디바이스 패턴이 포함되어 있는 경우에는 제1 포토마스크 상에 이들의 다른 패턴을 조합하여 얼라이먼트 마크 및 오정렬 검사용 마크를 형성한다. 이 패턴은 제1 및 제2 포토마스크 내에 있는 디바이스 패턴 내의 대표적인 디바이스 엘리먼트 패턴 중으로부터 선택한다.
이하에 설명하는 도 2a 내지 도 2d의 실시예에서는 발명을 이해하기 쉽게 설명하기 위해서, 제1, 제2 포토마스크에 형성된 디바이스 패턴으로부터 각각 굵은 패턴과 가는 패턴을 선택한다.
도 2a에서는 얼라이먼트 마크로서 이들의 굵은 패턴(32)과 가는 패턴(33)이 한개 걸러서 배치되어 있다. 앞에 설명한 바와 같이, 굵은 패턴(32)과 가는 패턴(33)에서는 웨이퍼 상에 전사했을 때의 X, Y 방향의 위치 오차의 발생량이 다르다. 이것을 신호 처리에 의해서, 오차를 없앤 굵은 패턴(32)의 위치와 가는 패턴(33)의 위치를 각각 계측하는 것이 가능하다.
도 2a에 도시한 바와 같이, 제1 포토마스크(31)에는 그 디바이스 패턴으로부터 선택된 굵은 패턴(32)과, 제2 포토마스크의 디바이스 패턴으로부터 선택된 가는 패턴(33)으로 이루어지는 얼라이먼트 마크가 형성되어 있다.
이것을 이용하여 웨이퍼(30) 상에 얼라이먼트 마크를 전사하면, 본래 전사되어야 하는 위치의 점선으로 나타낸 가는 패턴(33)은 실제로는 위치가 어긋나서 실선의 가는 패턴(34)이 전사된다. 위치 편차의 비율은 굵은 패턴(32)보다 가는 패턴(33) 쪽이 크다. 이 경우, 굵은 패턴(32)은 거의 위치 편차가 없는 것으로서 도시되어 있다.
그러나 굵은 패턴(32)도 약간 위치 편차가 발생하고 있고, 전사 후의 굵은 패턴(32)과 가는 패턴(33) 간의 거리를 계측하면, 이 계측치는 포토마스크 상에 있어서의 양자 간의 원래의 거리와, 전사에 의해 양자에게 생긴 위치 편차량의 차, 즉 상대 위치 편차량과의 합계치로 이루어져 있다. 따라서 이 계측치로부터 기지의 원래의 거리를 빼면 X 방향의 상대 편차량 ΔX가 얻어지게 된다. 이와 같이 하여, 웨이퍼 상에 전사했을 때의 얼라이먼트 마크에 있어서의 디바이스 패턴의 상위에 기인하는 위치 오차의 발생량 ΔX를 결정한다.
이 ΔX를 고려하면서 신호 처리에 의해서, 제1 포토마스크 상의 디바이스 패턴이 굵은 패턴(32d)과 가는 패턴(33d)일 때의 얼라이먼트 마크의 대응하는 마크 간의 상대 위치 편차량을 계측한다.
예를 들면 도 2d에 도시한 바와 같이, 굵은 디바이스 패턴(32)과 가는 디바이스 패턴(33) 간에 양자의 중간 치수의 다른 디바이스 패턴(39d)을 제2 포토마스크를 이용하여 웨이퍼 상에 전사하는 경우를 생각한다. 이 경우에는, 양 패턴(32d, 33d)의 상대 위치 편차량 ΔX를 이미 알고 있기 때문에, 양자의 중간에 정확히 제3 디바이스 패턴(39d)을 형성할 때의 제2 포토마스크의 위치 결정은 용이하다.
또한, 도 2b, 도 2c에는 도 2a의 경우와 반대로, 도 2d에 있어서, 제1 포토마스크를 이용하여 디바이스 패턴(39d)을 먼저 형성하고, 제2 포토마스크를 이용하여 이 디바이스 패턴(39d)이 정확히 정 중앙에 오도록 굵은 디바이스 패턴(32d)과 가는 디바이스 패턴(33d)을 형성하는 경우의 오정렬 검사용 마크의 예를 나타내고있다.
도 2b, 도 2c에 있어서, 제1 포토마스크를 이용하여 디바이스 패턴이 모두 굵은 패턴일 때 웨이퍼 상에 형성되는 오정렬 검사용 마크, 즉 대 패턴시의 기준 마크(35, 37)가 우선 형성된다. 이것과 동시에, 도 2d에 나타낸 중간 사이즈의 디바이스 패턴(39d)도 웨이퍼 상에 형성된다.
계속해서, 도 2b에 있어서, 오정렬 검사용 마크로서, 제1 포토마스크에 의해 형성된 외측이 굵은 패턴(35)의 내측에 제2 포토마스크에 의해 굵은 패턴(36)을 형성한다. 이 때, 도 2d에 도시한 바와 같이, 제2 포토마스크에 의해 굵은 디바이스 패턴(32d)과 가는 디바이스 패턴(33d)이 디바이스 패턴(39d)의 중간에 오도록 형성된다.
동시에, 제2 포토마스크에 의해, 도 2c에 도시한 바와 같이, 제1 포토마스크에 의해 형성된 외측이 굵은 기준 마크(37)의 내측에 가는 오정렬 검사용 마크(38)가 형성된다.
이 경우, 도 2b의 오정렬 검사용 마크(35, 36)에 의해 디바이스 패턴이 굵은 경우의 오정렬 오차를 측정할 수 있고, 도 2c의 오정렬 검사용 마크(37, 38)에 의해 디바이스 패턴이 가는 경우의 오정렬 오차를 측정할 수 있다.
이와 같이, 오정렬 검사용 마크로서, 제1, 제2 포토마스크 상의 디바이스 패턴에 따라서 미리 제1, 제2 포토마스크 상에 대 패턴용과 소 패턴용을 준비해 두면, 각각의 디바이스 패턴에 대한 오정렬 측정이 가능해지고, 도 2d에 도시한 바와 같이 제1 포토마스크로 먼저 형성된 중간 사이즈의 디바이스 패턴(39d)에 대하여,후에 굵은 디바이스 패턴(32d)과 가는 디바이스 패턴(33d)을 제2 포토마스크를 이용하여 용이하게 정확하게 포지셔닝하여 형성할 수 있다.
다음에, 도 3a, 도 3b, 도 3c를 참조하여 제3 실시예를 설명한다. 도 3a 내지 도 3c는 각각 포토마스크 상에 형성된 종래의 오정렬 검사용 마크 및 이 실시예의 오정렬 검사용 마크의 개략도이다. 이 실시예에서는, 제1 포토마스크 및 제2 포토마스크를 이용하여 제1, 제2의 2조의 오정렬 검사용 마크를 형성한다. 제1 오정렬 검사용 마크는 노광 장치의 투영 광학계의 수차 등에 기인하는 오차가 포함되지 않은 오차, 즉 노광 장치의 기계적 오차 등의 제1 오차를 측정하기 위한 것이다. 제2 오정렬 검사용 마크는 기계적 오차가 포함되지 않고, 실질적으로 노광 장치의 광학계의 수차 등에 의한 제2 오차만을 측정하기 위한 것이다.
즉, 제1 포토마스크에 의해 칩 상에 형성된 패턴 상에 제2 포토마스크를 정합하여 노광할 때는, 이들의 제1, 제2 오차에 의한 위치 편차 오차를 고려하여 제2 포토마스크의 정합시 보정을 가함으로써 원하는 정합 정밀도를 얻는다.
얼라이먼트 마크에는 도 1a에 도시한 제1 실시예와 동일한 것을 이용하고, 제1 포토마스크와 제2 포토마스크의 노광을 행한 경우의 오정렬 검사용 마크로서는 도 3a, 도 3b, 도 3c에 도시한 마크를 사용할 수 있다. 제1 포토마스크 노광시 전사되는 패턴은 도 3a에 도시한 종래의 오정렬 검사용 외측 패턴(61)과, 도 3b에 도시한 굵은 네모난 프레임형의 기준 패턴(64) 및 내부의 디바이스 패턴 형상의 오정렬 검사용 마크(63)로 이루어지는 오정렬 검사용 패턴이다.
한편, 제2 포토마스크 노광시 전사되는 패턴은 도 3a에 도시한 종래의 오정렬 검사용 내측의 패턴(62)과, 도 3c에 도시한 굵은 프레임형의 기준 패턴(65) 및 내부의 디바이스 패턴 형상의 오정렬 검사용 마크(66)이다.
우선, 도 3b의 제1 포토마스크로 노광된 기준 패턴(64)과 디바이스 패턴 형상의 패턴(63)을 이용하여, 노광 장치의 광학계의 수차 등에 기인하는 패턴(63, 64) 상호간의 위치 편차량 ΔX1을 측정한다.
예를 들면, 기준 패턴(64)의 내측의 X 방향의 측선과 디바이스 패턴 형상의 패턴(63)의 X 방향의 단부 간의 거리에 기초하여 측정치 ΔX1을 얻는다.
한편, 제2 포토마스크에도 제1 포토마스크의 패턴(63, 64)과 마찬가지로, 도 3c에 도시한 바와 같이, 기준 패턴(65)과 제2 포토마스크 내에 있는 디바이스 패턴을 모방한 패턴(66)이 형성되어 있다. 이 제2 포토마스크를 이용하여 칩 상에 형성된 2종류의 대응 패턴 간의 X 방향의 위치 편차량도 측정한다. 지금 여기서, 그 측정치를 ΔX2로 한다.
또한, 종래의 오정렬 검사용 마크(61, 62)에 의해 측정한 제1 포토마스크와 제2 포토마스크 간의 위치 편차량은, 예를 들면 도 3a에 도시한 외측 패턴(61)의 측선과 내측 패턴(62)의 대향측선 간의 거리 ΔX12로서 측정한다.
이와 같이 하여 얻은 3개의 측정량으로부터, 제1 포토마스크로 전사한 디바이스 패턴과 제2 포토마스크로 전사한 디바이스 패턴의 위치 편차량(ΔX12D)은,
ΔX12D=ΔX12+ΔX1+ΔX2
로서 구할 수 있다.
이 위치 편차량을 제로로 하도록, ΔX12D를 후에 행하는 제조 공정에 있어서의 정합 노광시에 보정함으로써, 포토마스크에 의한 노광시의 고정밀도의 정합 정밀도를 얻을 수 있다.
또한, 이 도 3b, 도 3c의 실시예의 마크에서는 기준 마크(64, 65)로 디바이스 패턴 형상의 오정렬 검사용 마크(63, 66)의 사방을 둘러싸고 있지만, 본 발명은 이러한 구성에 한하지 않고, 예를 들면 도 3b에 있어서의 기준 마크(64)가 오정렬 검사용 마크(63)의 X, Y의 2방향만을 둘러싼 구조라도 좋다.
또한, 기준 패턴을 사이에 두고 디바이스 패턴을 그 양측에 배치하는 구조라도 좋다. 또한, 단순히 기준 패턴이 디바이스 패턴 근방의 측정 영역 내에 배치되어 있는 것만으로도 좋다.
다음에, 도 4 및 도 5a, 도 5b를 참조하여 제4 실시예를 설명한다. 도 4는 동일 포토마스크 상의 다른 패턴을 조합하여 형성된 얼라이먼트 마크의 개략도, 도 5a, 도 5b는 동일 포토마스크 상의 다른 패턴을 조합하여 형성된 오정렬 검사용 마크의 개략도이다.
이 실시예에서는, 반도체 장치의 제조 프로세스 중의 리소그래피 공정에 있어서, 제1 포토마스크 및 제2 포토마스크를 이용하는 경우, 제1 혹은 제2 포토마스크로 노광했을 때, 그 포토마스크의 오정렬 검사용 마크와 얼라이먼트 마크는 그 포토마스크 중에 포함되는 디바이스 패턴 형상 중 적어도 일부를 포함하는 구성에 있어서, 동일 포토마스크 상의 다른 패턴을 조합하여 얼라이먼트 마크 및 오정렬 검사용 마크를 형성한다.
그러나, 예를 들면, 도 2a에 도시한 얼라이먼트 마크 및 도 2b, 도 2c에 도시한 오정렬 검사용 마크를 이용한 경우, 패턴 치수가 디바이스 패턴에 상당하고 있어도 긴 변 방향의 길이가 디바이스 패턴에 비해 대단히 길어져 있다. 이러한 경우, 이들의 긴 마크가 계속해서 실행되는 프로세스에 있어서, 디바이스 패턴에서 상정하고 있지 않은 문제점을 야기하는 경우가 있다.
예를 들면, CMP 공정에서의 잘 알려져 있는 디싱의 패턴 의존성에 관한 문제 등이다. 이 때문에, 마크의 길이를 짧게 할 필요가 있다. 그래서, 도 4에 도시한 바와 같이, 얼라이먼트 마크를 분할하여 사용한다. 또한, 도 5a, 도 5b에 도시한 바와 같이 오정렬 검사용 마크도 분할하여 사용한다. 즉, 가는 패턴도 굵은 패턴도 각각 복수로 분할되어 있다.
도 4에 도시한 바와 같이, 제1 포토마스크(41)에는 굵은 패턴(42)과 가는 패턴(43)으로 이루어지는 얼라이먼트 마크가 형성되어 있다. 이것을 이용하여 웨이퍼 상에 얼라이먼트 마크를 전사한다.
상술한 바와 같이, 굵은 패턴과 가는 패턴에서는 웨이퍼 상에 전사했을 때의 위치 오차의 발생량이 다르기 때문에, 그것을 고려하면서 신호 처리에 의해서 굵은 패턴의 위치와 가는 패턴의 위치를 각각 계측한다.
또한, 도 5a에 도시한 바와 같이, 웨이퍼 상에 형성된 오정렬 검사용 마크는 대 패턴용의 오정렬 검사용 마크가 제1 포토마스크 마스크에 의해 형성된 굵은 패턴(45) 및 제2 포토마스크에 의해 형성된 굵은 패턴(46)으로 구성되어 있다. 또한, 도 5b에 도시한 바와 같이, 소 패턴용의 오정렬 검사용 마크가 제1 포토마스크에 의해 형성된 굵은 패턴(47) 및 제2 포토마스크에 의해 형성된 가는 패턴(48)으로 구성되어 있다.
이와 같이, 오정렬 검사용 마크도 굵은 패턴용과 가는 패턴용을 각각 분할하여 준비해 두면, 각각의 패턴에 대한 오정렬 측정이 가능해진다. 또, 도 3b, 도 3c에 도시한 기준 패턴(64, 65)도 제3 실시예와 마찬가지로 분할하여 이용할 수 있다. 이와 같이 구성하면, 각각의 패턴에 대한 오정렬 측정이 가능해진다.
여기서, 도 6a 내지 도 6e를 참조하여 반도체 장치의 순차 제조 공정을 설명한다. 도 6a 내지 도 6e는 각각의 공정에 있어서의 반도체 장치의 단면도이다. 여기서는, 본 발명의 얼라이먼트 방법을 적용한 반도체 장치의 제조 방법을 설명한다.
우선, 실리콘 등의 반도체 기판(70) 상에 실리콘 산화막(SiO2)(73)을 형성하고, 이 위에 포토레지스트(74)를 피복한다. 이 포토레지스트(74)에 대하여 제1 내지 제4 실시예에서 설명한 바와 같이 구성된 제1 포토마스크(71)를 이용하여 노광하고, 현상하여 개구부를 형성한다(도 6a).
이 포토레지스트(74)를 마스크로 하여 실리콘 산화막(73)을 에칭하여 실리콘 산화막(73)에 컨택트홀을 형성한다. 다음에, 실리콘 산화막(73) 상에 제1층의 알루미늄 배선(75)을 형성한다(도 6b). 제1층의 알루미늄 배선(75)은 컨택트홀을 통해서 반도체 기판(70)과 전기적으로 접속되어 있다.
이 제1층의 알루미늄 배선(75)을 피복하도록 실리콘 산화막(SiO2)(76)을 형성한다. 실리콘 산화막(76)은 표면을 CMP에 의해 평탄화한다(도 6c).
다음에, 실리콘 산화막(76) 상에 포토레지스트(77)를 도포한다. 이 포토레지스트(77)에 대하여 제1 내지 제4 실시예에서 설명한 것과 마찬가지의 구성의 제2 포토마스크(72)를 이용하여 노광하고, 현상하여 개구부를 형성한다(도 6d). 이 포토레지스트(77)를 마스크로 하여 실리콘 산화막(76)을 에칭하여 이 산화막에 컨택트홀을 형성한다.
다음에, 포토레지스트(77)를 제거하고 나서, 실리콘 산화막(76) 상에 제2층의 알루미늄 배선(78)을 패터닝 형성한다. 제2층의 알루미늄 배선(78)은 컨택트홀을 통해서 제1층의 알루미늄 배선(75)과 전기적으로 접속되어 있다(도 6e).
이 제조 프로세스에 있어서, 제1 및 제2 포토마스크는, 예를 들면, 제1 실시예와 마찬가지로 얼라이먼트 마크도 오정렬 검사용 마크도 모두 디바이스 패턴의 일부 또는 동등한 패턴을 포함하고 있다. 따라서, 패턴 전사시 이용하는 투영 광학계의 수차의 영향에 의한 오차를 같은 정도로 받아, 그 결과, 어느 쪽의 패턴의 위치 편차량도 동일하기 때문에, 고정밀도의 얼라이먼트, 즉 디바이스 패턴의 형성이 가능해진다.
여기서, 도 7을 참조하여 실리콘 등의 웨이퍼(1) 상에 다수의 칩(11)을 형성한 상태의 개략을 설명한다. 웨이퍼(1)에는 칩(11)이 2차원의 어레이형으로 형성 배치되고, 칩(11) 간에는 다이싱 라인(12)이 형성되어 있다. 웨이퍼(1)를 처리한 후, 이 웨이퍼(1)는 다이싱 라인(12)을 따라서 절단되어 복수의 칩(11)이 추출되어 형성된다.
제1 내지 제4 실시예에 있어서 설명된 얼라이먼트 마크 및 오정렬 검사용 마크는,
① 다이싱 라인 상에 형성하고, 혹은
② 칩 상에 디바이스 패턴에 근접한 위치에 형성할 수 있다. 또한,
③ 칩의 하나에 형성된 디바이스 패턴을 그 후의 리소그래피 공정에 있어서 얼라이먼트 마크 및 오정렬 검사용 마크로서 이용할 수도 있다.
본 발명은 이상의 구성에 의해, 얼라이먼트 마크도 오정렬 검사용 마크도 모두 디바이스 패턴의 일부, 또는 동등한 패턴을 포함하고 있기 때문에, 패턴 전사시 이용하는 투영 광학계의 수차의 영향에 의한 오차를 디바이스 패턴과 동일한 정도로 받는다. 이것은 어느 쪽의 패턴의 위치 편차량도 동일하기 때문에, 얼라이먼트시 고정밀도의 얼라이먼트를 기대할 수 있다. 또한, 정합 오차 측정시 고정밀도의 측정이 가능해진다. 또한, 디바이스 패턴이 치수, 형상이 다른 2종류 이상의 패턴을 포함하는 경우에 있어서, 패턴에 의해서 투영 광학계의 수차 등에 의한 위치 편차량이 다르더라도 고정밀도로 얼라이먼트할 수 있다.
또한, 제1 포토마스크와 제2 포토마스크의 디바이스 패턴의 투영 광학계의 수차 등에 의한 위치 편차량을 각각 측정하고, 그 측정 결과를 제1 포토마스크와 제2 포토마스크의 정합 노광시의 위치 보정에 이용함으로써 고정밀도의 얼라이먼트를 기대할 수 있다.

Claims (16)

  1. 포토마스크 얼라이먼트 방법에 있어서,
    적어도 제1 디바이스 패턴과 상기 제1 디바이스 패턴의 일부 또는 동등한 패턴 형상을 갖는 얼라이먼트 마크를 포함하는 제1 포토마스크를 이용하여 웨이퍼 상에 상기 제1 디바이스 패턴과 함께 상기 얼라이먼트 마크를 형성하는 단계와,
    상기 얼라이먼트 마크에 기초하여 상기 웨이퍼 상에 형성된 레지스트막에 대하여 제2 포토마스크의 위치 결정을 행하는 단계
    를 포함하는 포토마스크의 얼라이먼트 방법.
  2. 제1항에 있어서,
    상기 제1 디바이스 패턴의 일부 또는 동등한 패턴 형상을 갖는 제1 오정렬 검사용 마크를 더 포함하는 상기 제1 포토마스크를 이용하여, 상기 웨이퍼 상에 상기 제1 디바이스 패턴과 함께 상기 얼라이먼트 마크 및 상기 제1 오정렬 검사용 마크를 형성하고,
    제2 디바이스 패턴과, 상기 제2 디바이스 패턴의 일부 또는 동등한 패턴 형상을 갖는 제2 오정렬 검사용 마크를 포함하는 상기 제2 포토마스크를 상기 웨이퍼 상에 형성된 얼라이먼트 마크 및 상기 제1 오정렬 검사용 마크에 대하여 위치 정렬을 행하고,
    상기 레지스트막에 상기 제2 디바이스 패턴과 함께 상기 제1 오정렬 검사용마크에 관련되는 위치에 상기 제2 오정렬 검사용 마크의 노광 패턴을 형성하는 얼라이먼트 방법.
  3. 제1항에 있어서,
    상호 치수, 형상이 다른 제1, 제2 디바이스 패턴 엘리먼트를 포함하는 상기 제1 디바이스 패턴과 함께, 상기 제1, 제2 디바이스 패턴 엘리먼트에 따른 치수, 형상의 제1, 제2 얼라이먼트 마크 엘리먼트를 포함하는 상기 얼라이먼트 마크가 형성된 상기 제1 포토마스크를 이용하여 상기 웨이퍼 상에 상기 디바이스 패턴과 함께 상기 얼라이먼트 마크를 형성하고,
    상기 형성된 얼라이먼트 마크의 제1, 제2 얼라이먼트 마크 엘리먼트의 위치에 기초하여 상기 웨이퍼에 대하여 상기 제2 포토마스크의 위치 결정을 행하는 얼라이먼트 방법.
  4. 제3항에 있어서, 상기 제1 얼라이먼트 마크 엘리먼트는, 상기 레지스트막의 노광에 이용하는 노광 장치의 광학계에 의한 노광 위치 편차량이 상기 제2 얼라이먼트 마크의 노광 위치 편차량보다 작아지는 치수, 형상을 갖는 얼라이먼트 방법.
  5. 제2항에 있어서,
    상기 제1 포토마스크는 상호 치수, 형상이 동등한 제1, 제2 오정렬 검사용 기준 마크를 포함하고,
    상기 제2 포토마스크는 상기 제1 오정렬 검사용 기준 마크와 동등한 치수, 형상을 갖는 상기 웨이퍼 상에 형성된 상기 제1 오정렬 검사용 기준 마크와 관련지어 위치 결정되는 제1 검사 마크와, 상기 레지스트막의 노광에 이용하는 노광 장치의 광학계에 의한 노광 위치 편차량이 상기 제1 검사 마크의 노광 위치 편차량보다 크고 또한 상기 제2 오정렬 검사용 기준 마크와 관련지어 위치 결정되는 제2 검사 마크를 포함하고,
    상기 제2 포토마스크에 형성된 디바이스 패턴의 치수, 형상에 따라서 상기 제1 오정렬 검사용 기준 마크와 제1 검사 마크와의 제1 조합 및 상기 제2 오정렬 검사용 기준 마크와 제2 검사 마크와의 제2 조합을 선택적으로 이용하여 상기 제1, 제2 포토마스크의 노광 위치 보정을 행하는 얼라이먼트 방법.
  6. 제2항에 있어서,
    상기 제1 포토마스크는 제1 오정렬 검사용 마크와, 제1 기준 패턴과, 이 제1 기준 패턴에 대하여 노광 장치의 광학계에 기인하는 위치 편차의 영향을 크게 받는 상기 제1 디바이스 패턴의 일부 또는 동등한 치수, 형상을 갖는 제2 오정렬 검사용 마크를 포함하고,
    상기 제2 포토마스크는 제2 기준 패턴과, 이 제2 기준 패턴에 대하여 상기 노광 장치의 광학계에 기인하는 위치 편차의 영향을 크게 받는 상기 제2 디바이스 패턴의 일부 또는 그것과 동등한 치수, 형상을 갖는 제3 오정렬 검사용 마크와, 상기 웨이퍼 상에 형성된 상기 제1 오정렬 검사용 마크와 관련지어 위치 결정되는제4 오정렬 검사 마크를 포함하고,
    상기 제1, 제4 오정렬 검사용 마크 상호간의 제1 위치 편차량과, 상기 제1 기준 패턴과 제2 오정렬 검사용 마크 상호간의 제2 위치 편차량과, 상기 제2 기준 패턴과 제3 오정렬 검사용 마크 상호간의 제3 위치 편차량과의 합계치를 산출하고,
    상기 합계치를 이용하여 다른 포토마스크의 노광 위치 보정을 행하는 얼라이먼트 방법.
  7. 포토마스크 정합 검사 방법에 있어서,
    적어도 제1 디바이스 패턴과, 상기 제1 디바이스 패턴의 일부 또는 동등한 패턴 형상을 갖는 얼라이먼트 마크를 포함하는 제1 포토마스크를 이용하여 웨이퍼 상에 상기 제1 디바이스 패턴과 함께 상기 얼라이먼트 마크를 형성하고,
    상기 얼라이먼트 마크에 기초하여 상기 웨이퍼 상에 형성된 레지스트막에 대하여 제2 포토마스크를 정합하여 노광하고,
    상기 얼라이먼트 마크를 이용하여 상기 웨이퍼에 대한 제2 포토마스크의 정합 정밀도를 결정하는
    포토마스크의 정합 검사 방법.
  8. 제7항에 있어서,
    상기 제1 디바이스 패턴의 일부 또는 동등한 패턴 형상을 갖는 제1 오정렬 검사용 마크를 더 포함하는 상기 제1 포토마스크를 이용하여, 상기 웨이퍼 상에 상기 제1 디바이스 패턴과 함께 상기 얼라이먼트 마크 및 상기 제1 오정렬 검사용 마크를 형성하고,
    제2 디바이스 패턴과, 상기 제2 디바이스 패턴의 일부 또는 동등한 패턴 형상을 갖는 제2 오정렬 검사용 마크를 포함하는 상기 제2 포토마스크를 상기 웨이퍼 상에 형성된 얼라이먼트 마크 및 상기 제1 오정렬 검사용 마크에 대하여 위치 정렬을 행하고,
    상기 레지스트막에 상기 제2 디바이스 패턴과 동시에 상기 제1 오정렬 검사용 마크에 관련되는 위치에 상기 제2 오정렬 검사용 마크의 노광 패턴을 형성하는 정합 검사 방법.
  9. 제7항에 있어서,
    상호 치수, 형상이 다른 제1, 제2 디바이스 패턴 엘리먼트를 포함하는 상기 제1 디바이스 패턴과 함께, 상기 제l, 제2 디바이스 패턴 엘리먼트에 따른 치수, 형상의 제1, 제2 얼라이먼트 마크 엘리먼트를 포함하는 상기 얼라이먼트 마크가 형성된 상기 제1 포토마스크를 이용하여 상기 웨이퍼 상에 상기 디바이스 패턴과 함께 상기 얼라이먼트 마크를 형성하고,
    상기 형성된 얼라이먼트 마크의 제1, 제2 얼라이먼트 마크 엘리먼트의 위치에 기초하여 상기 웨이퍼에 대하여 상기 제2 포토마스크의 위치 결정을 행하는 정합 검사 방법.
  10. 제9항에 있어서,
    상기 제1 얼라이먼트 마크 엘리먼트는, 상기 레지스트막의 노광에 이용하는 노광 장치의 광학계에 의한 노광 위치 편차량이 상기 제2 얼라이먼트 마크의 노광 위치 편차량보다 작아지는 치수, 형상을 갖는 정합 검사 방법.
  11. 제8항에 있어서,
    상기 제1 포토마스크는 상호 치수, 형상이 동등한 제1, 제2 오정렬 검사용 기준 마크를 포함하고,
    상기 제2 포토마스크는 상기 제1 오정렬 검사용 기준 마크와 동등한 치수, 형상을 갖고 상기 웨이퍼 상에 형성된 상기 제1 오정렬 검사용 기준 마크와 관련지어 위치 결정되는 제1 검사 마크와, 상기 레지스트막의 노광에 이용하는 노광 장치의 광학계에 의한 노광 위치 편차량이 상기 제1 검사 마크의 노광 위치 편차량보다 크고 또한 상기 제2 오정렬 검사용 기준 마크와 관련지어 위치 결정되는 제2 검사 마크를 포함하고,
    상기 제2 포토마스크에 형성된 디바이스 패턴의 치수, 형상에 따라서 상기 제1 오정렬 검사용 기준 마크와 제1 검사 마크와의 제1 조합 및 상기 제2 오정렬 검사용 기준 마크와 제2 검사 마크와의 제2 조합을 선택적으로 이용하여 상기 제1, 제2 포토마스크의 노광 위치 보정을 행하는 정합 검사 방법.
  12. 제8항에 있어서,
    상기 제1 포토마스크는 제1 오정렬 검사용 마크와, 제1 기준 패턴과, 이 제1 기준 패턴에 대하여 노광 장치의 광학계에 기인하는 위치 편차의 영향을 크게 받는 상기 제1 디바이스 패턴의 일부 또는 동등한 치수, 형상을 갖는 제2 오정렬 검사용 마크를 포함하고,
    상기 제2 포토마스크는 제2 기준 패턴과, 이 제2 기준 패턴에 대하여 상기 노광 장치의 광학계에 기인하는 위치 편차의 영향을 크게 받는 상기 제2 디바이스 패턴의 일부 또는 그것과 동등한 치수, 형상을 갖는 제3 오정렬 검사용 마크와, 상기 웨이퍼 상에 형성된 상기 제1 오정렬 검사용 마크와 관련지어 위치 결정되는 제4 오정렬 검사 마크를 포함하고,
    상기 제1, 제4 오정렬 검사용 마크 상호간의 제1 위치 편차량과, 상기 제1 기준 패턴과 제2 오정렬 검사용 마크 상호간의 제2 위치 편차량과, 상기 제2 기준 패턴과 제3 오정렬 검사용 마크 상호간의 제3 위치 편차량과의 합계치를 산출하고,
    상기 합계치를 이용하여 다른 포토마스크의 노광 위치 보정을 행하는 정합 검사 방법.
  13. 디바이스 패턴과,
    이 디바이스 패턴의 일부 또는 동등한 치수, 형상의 얼라이먼트 마크와,
    상기 디바이스 패턴 형상의 일부 또는 동등한 치수, 형상의 오정렬 검사용 마크를 포함하는 포토마스크.
  14. 치수, 형상이 다른 2종류의 패턴을 포함하는 디바이스 패턴 형상과,
    이 디바이스 패턴 형상에 대응하여 치수, 형상이 다른 2종류의 형상의 마크가 포함되는 얼라이먼트 마크와,
    상기 디바이스 패턴 형상의 일부가 포함되는 형상의 오정렬 검사용 마크를 포함하는 포토마스크.
  15. 디바이스 패턴 형상과,
    기준 패턴과 상기 디바이스 패턴 형상의 일부가 포함된 형상의 얼라이먼트 마크와,
    상기 디바이스 패턴 형상의 일부가 포함된 형상의 오정렬 검사용 마크를 포함하는 포토마스크.
  16. 제13항 내지 제15항중 어느 한항에 있어서,
    상기 얼라이먼트 마크와 오정렬 검사용 마크는 각각 상기 디바이스 패턴 형상과 동일한 폭, 길이를 갖는 치수인 포토마스크.
KR10-2001-0032023A 2000-06-08 2001-06-08 얼라이먼트 방법, 정합 검사 방법, 및 포토마스크 KR100424228B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-172077 2000-06-08
JP2000172077 2000-06-08

Publications (2)

Publication Number Publication Date
KR20010111048A true KR20010111048A (ko) 2001-12-15
KR100424228B1 KR100424228B1 (ko) 2004-03-24

Family

ID=18674534

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0032023A KR100424228B1 (ko) 2000-06-08 2001-06-08 얼라이먼트 방법, 정합 검사 방법, 및 포토마스크

Country Status (6)

Country Link
US (1) US6610448B2 (ko)
EP (1) EP1162507B1 (ko)
KR (1) KR100424228B1 (ko)
CN (1) CN100468623C (ko)
DE (1) DE60127029T2 (ko)
TW (1) TW588414B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100743289B1 (ko) * 2005-06-08 2007-07-26 캐논 가부시끼가이샤 몰드, 패턴형성방법 및 패턴형성장치
KR100984271B1 (ko) * 2008-12-24 2010-10-04 김주환 마스크 검사장치의 캘리브레이션 방법

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3348783B2 (ja) * 1999-07-28 2002-11-20 日本電気株式会社 重ね合わせ用マーク及び半導体装置
TW536659B (en) 2001-05-23 2003-06-11 Asml Netherlands Bv Substrate provided with an alignment mark in a substantially transmissive process layer, mask for exposing said mark, device manufacturing method, and device manufactured thereby
US7804994B2 (en) * 2002-02-15 2010-09-28 Kla-Tencor Technologies Corporation Overlay metrology and control method
DE10230532B4 (de) * 2002-07-05 2007-03-08 Infineon Technologies Ag Verfahren zum Bestimmen des Aufbaus einer Maske zum Mikrostrukturieren von Halbleitersubstraten mittels Fotolithographie
DE10248224B4 (de) * 2002-10-16 2005-08-04 Infineon Technologies Ag Verfahren zur Justage und zur Belichtung eines Halbleiterwafers
US7075639B2 (en) * 2003-04-25 2006-07-11 Kla-Tencor Technologies Corporation Method and mark for metrology of phase errors on phase shift masks
JP2004342833A (ja) * 2003-05-15 2004-12-02 Seiko Epson Corp 半導体装置の製造方法、電気光学装置、集積回路及び電子機器。
US7608468B1 (en) * 2003-07-02 2009-10-27 Kla-Tencor Technologies, Corp. Apparatus and methods for determining overlay and uses of same
US7346878B1 (en) 2003-07-02 2008-03-18 Kla-Tencor Technologies Corporation Apparatus and methods for providing in-chip microtargets for metrology or inspection
SG108975A1 (en) 2003-07-11 2005-02-28 Asml Netherlands Bv Marker structure for alignment or overlay to correct pattern induced displacement, mask pattern for defining such a marker structure and lithographic projection apparatus using such a mask pattern
EP1498779A3 (en) * 2003-07-11 2005-03-23 ASML Netherlands B.V. Marker structure for alignment or overlay
DE10345466A1 (de) * 2003-09-30 2005-04-28 Infineon Technologies Ag Verfahren zur Erfassung von Plazierungsfehlern von Schaltungsmustern bei der Übertragung mittels einer Maske in Schichten eines Substrats eines Halbleiterwafers
US7425396B2 (en) * 2003-09-30 2008-09-16 Infineon Technologies Ag Method for reducing an overlay error and measurement mark for carrying out the same
DE10345524B4 (de) * 2003-09-30 2005-10-13 Infineon Technologies Ag Verfahren zur Bestimmung eines relativen Versatzes zweier strukturierter Schaltungsmuster auf einem Halbleiterwafer mittels eines Rasterelektronenmikroskops
DE10359200B4 (de) * 2003-09-30 2012-10-31 Qimonda Ag Verfahren zur Reduzierung eines Überdeckungsfehlers
CN100382229C (zh) * 2003-10-08 2008-04-16 茂德科技股份有限公司 一种可校正制造工艺偏差的对准标记及其对准方法
US7030506B2 (en) 2003-10-15 2006-04-18 Infineon Technologies, Ag Mask and method for using the mask in lithographic processing
US7241538B2 (en) * 2003-11-05 2007-07-10 Promos Technologies Method for providing representative features for use in inspection of photolithography mask and for use in inspection photo-lithographically developed and/or patterned wafer layers, and products of same
KR20060110334A (ko) * 2003-12-23 2006-10-24 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 노출 필드들에서 광학적 제어 모듈들을 구비한 웨이퍼
EP1714191A2 (en) * 2004-02-05 2006-10-25 Koninklijke Philips Electronics N.V. Mask inspection apparatus and method
EP1569276A1 (en) * 2004-02-27 2005-08-31 Heptagon OY Micro-optics on optoelectronics
US7557921B1 (en) 2005-01-14 2009-07-07 Kla-Tencor Technologies Corporation Apparatus and methods for optically monitoring the fidelity of patterns produced by photolitographic tools
JP2007035768A (ja) * 2005-07-25 2007-02-08 Toshiba Corp 合わせずれ検査用マークの形成方法及び半導体装置の製造方法
TWI302341B (en) * 2006-08-04 2008-10-21 Nanya Technology Corp Improved overlay mark
CN101174092B (zh) * 2006-10-30 2010-10-06 上海华虹Nec电子有限公司 用于监控镜头慧差导致成像畸变的方法及其透镜成像系统
CN100456141C (zh) * 2007-01-23 2009-01-28 上海微电子装备有限公司 批量硅片曝光的方法
CN101398630B (zh) * 2007-09-25 2010-10-13 南亚科技股份有限公司 对准及叠对的标记、及其掩模结构与使用方法
JP2009238777A (ja) * 2008-03-25 2009-10-15 Toshiba Corp 半導体装置の製造方法
CN101789386B (zh) * 2009-01-24 2011-09-21 南亚科技股份有限公司 晶片对准的方法
CN101924013B (zh) * 2009-06-17 2012-10-03 上海华虹Nec电子有限公司 一种增强外延后光刻套准精度的方法
CN102005361B (zh) * 2009-09-03 2012-07-11 上海华虹Nec电子有限公司 硅片上被对准层图形的形成方法
CN102053479B (zh) * 2009-10-28 2012-11-21 中芯国际集成电路制造(上海)有限公司 光掩模缺陷的定位装置及定位方法
US8039356B2 (en) * 2010-01-20 2011-10-18 International Business Machines Corporation Through silicon via lithographic alignment and registration
US9927718B2 (en) 2010-08-03 2018-03-27 Kla-Tencor Corporation Multi-layer overlay metrology target and complimentary overlay metrology measurement systems
CN102386322B (zh) * 2010-08-25 2013-07-24 中芯国际集成电路制造(上海)有限公司 提高对准精度的方法
CN101982880A (zh) * 2010-09-10 2011-03-02 上海集成电路研发中心有限公司 一种套准测量图形
CN102456540B (zh) * 2010-10-19 2014-05-21 上海华虹宏力半导体制造有限公司 应用于外延工艺中的光刻套刻标记的制备方法
CN102540732A (zh) * 2010-12-08 2012-07-04 无锡华润上华科技有限公司 一种判断半导体生产中一次光刻结果的方法
CN102543667B (zh) * 2010-12-08 2014-02-26 上海华虹宏力半导体制造有限公司 硅片上被对准层图形的形成方法
CN102540735A (zh) * 2010-12-08 2012-07-04 无锡华润上华科技有限公司 光刻版图形位置偏差检查方法
JP5533769B2 (ja) * 2011-04-14 2014-06-25 ウシオ電機株式会社 マスクとワークの位置合せ方法
CN102364301A (zh) * 2011-06-30 2012-02-29 常州天合光能有限公司 测量网板套刻精度的方法
US10890436B2 (en) 2011-07-19 2021-01-12 Kla Corporation Overlay targets with orthogonal underlayer dummyfill
US9097978B2 (en) * 2012-02-03 2015-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus to characterize photolithography lens quality
JP5696079B2 (ja) 2012-03-22 2015-04-08 株式会社東芝 マスクおよび半導体装置の製造方法
JP5832345B2 (ja) * 2012-03-22 2015-12-16 株式会社ニューフレアテクノロジー 検査装置および検査方法
US20140240705A1 (en) * 2013-02-27 2014-08-28 Kabushiki Kaisha Toshiba Semiconductor device, reticle method for checking position misalignment and method for manufacturing position misalignment checking mark
CN103247550B (zh) * 2013-05-07 2016-04-13 上海华力微电子有限公司 监控制程稳定性的测试模块和方法
CN104347443B (zh) * 2013-08-07 2017-02-08 无锡华润上华科技有限公司 一种晶圆套刻的水平方向突变的测试方法
JP6271922B2 (ja) * 2013-09-10 2018-01-31 キヤノン株式会社 位置を求める方法、露光方法、露光装置、および物品の製造方法
WO2016060545A1 (en) * 2014-10-14 2016-04-21 Mimos Berhad Overlay feature design and method for application in wafer fabrication
CN105824198B (zh) * 2015-01-04 2019-01-18 上海微电子装备（集团）股份有限公司 一种多重曝光方法
CN106324979B (zh) * 2015-07-02 2020-03-27 无锡华润华晶微电子有限公司 一种掩模版、晶圆定位板及制作方法、晶圆制作方法
US9470987B1 (en) * 2015-10-22 2016-10-18 United Microelectronics Corp. Overlay mask
KR101665569B1 (ko) * 2016-05-19 2016-10-12 (주)오로스 테크놀로지 오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법
US9786569B1 (en) 2016-10-26 2017-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Overlay measurement and compensation in semiconductor fabrication
US10871708B2 (en) 2017-01-24 2020-12-22 Nikon Corporation Spatial-frequency matched wafer alignment marks, wafer alignment and overlay measurement and processing using multiple different mark designs on a single layer
JP2018185452A (ja) * 2017-04-27 2018-11-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN107367249B (zh) * 2017-07-27 2019-11-26 四川省建筑科学研究院有限公司 预制构件可装配性检测方法、调整方法及拼接方法
US10474040B2 (en) * 2017-12-07 2019-11-12 Kla-Tencor Corporation Systems and methods for device-correlated overlay metrology
US10533848B2 (en) * 2018-03-05 2020-01-14 Kla-Tencor Corporation Metrology and control of overlay and edge placement errors
CN108766901B (zh) * 2018-06-26 2020-07-31 上海华力微电子有限公司 检测晶圆工作台平坦度的方法
JP2020041859A (ja) 2018-09-07 2020-03-19 キオクシア株式会社 位置計測方法、位置計測装置および半導体装置の製造方法
EP3970184A4 (en) 2019-02-14 2023-02-15 KLA Corporation METHOD FOR MEASUREMENT OF MISALIGNMENT IN TOPOGRAPHIC SEMICONDUCTOR DEVICE WAFER FABRICATION
CN111900116A (zh) * 2020-06-22 2020-11-06 中国科学院微电子研究所 晶圆的对准方法及对准系统
CN112034677B (zh) * 2020-09-17 2024-02-06 合肥晶合集成电路股份有限公司 一种套刻标记、套刻标记方法及套刻测量方法
CN112394611B (zh) * 2020-11-16 2024-02-23 长江存储科技有限责任公司 掩膜板以及三维存储器的制作方法
CN112130414B (zh) * 2020-11-26 2021-04-06 中芯集成电路制造(绍兴)有限公司 光刻版及曝光机上料位置的校准方法
CN112612185B (zh) * 2020-12-15 2022-11-22 长江存储科技有限责任公司 套刻误差检测用图形结构及方法
CN112652566B (zh) * 2020-12-30 2023-03-07 合肥晶合集成电路股份有限公司 一种集成电路的制备方法
CN114326332B (zh) * 2022-01-28 2024-03-26 魅杰光电科技(上海)有限公司 一种用于曝光装置的对准标记及其对准方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4475811A (en) 1983-04-28 1984-10-09 The Perkin-Elmer Corporation Overlay test measurement systems
JP2836391B2 (ja) * 1992-07-30 1998-12-14 日本電気株式会社 半導体集積回路作製用マスク及びその検査方法
JP2829211B2 (ja) * 1993-01-07 1998-11-25 株式会社東芝 合せずれ測定方法
US5702567A (en) 1995-06-01 1997-12-30 Kabushiki Kaisha Toshiba Plurality of photolithographic alignment marks with shape, size and spacing based on circuit pattern features
US5757507A (en) * 1995-11-20 1998-05-26 International Business Machines Corporation Method of measuring bias and edge overlay error for sub-0.5 micron ground rules
JPH09244222A (ja) * 1996-03-08 1997-09-19 Mitsubishi Electric Corp 重ね合わせ誤差測定用レチクル、そのレチクルを用いた重ね合わせ誤差測定方法および重ね合わせ誤差測定マーク
TW361055B (en) 1996-05-09 1999-06-11 Mitsubishi Electric Corp Mark for measurement of accuracy in superposition, method for correcting detect of the mark, photomask having the mark, and manufacture and exposure device for the photomask
KR200148125Y1 (ko) * 1996-08-30 1999-06-15 구본준 포토 마스크
JP3684707B2 (ja) * 1996-09-30 2005-08-17 富士通株式会社 レチクルパターン検査方法
KR19980031846A (ko) * 1996-10-31 1998-07-25 김영환 반도체 장치의 제조방법
JP3892565B2 (ja) * 1997-02-28 2007-03-14 株式会社東芝 パターン形成方法
US5902703A (en) * 1997-03-27 1999-05-11 Vlsi Technology, Inc. Method for measuring dimensional anomalies in photolithographed integrated circuits using overlay metrology, and masks therefor
JP3757551B2 (ja) * 1997-06-25 2006-03-22 ソニー株式会社 マスクパターン作成方法およびこの方法により形成されたマスク
JP3580992B2 (ja) * 1997-09-18 2004-10-27 旭化成マイクロシステム株式会社 フォトマスク
JP2000133576A (ja) * 1998-10-28 2000-05-12 Nec Corp 位置ずれ計測マーク及び位置ずれ計測方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100743289B1 (ko) * 2005-06-08 2007-07-26 캐논 가부시끼가이샤 몰드, 패턴형성방법 및 패턴형성장치
KR100984271B1 (ko) * 2008-12-24 2010-10-04 김주환 마스크 검사장치의 캘리브레이션 방법

Also Published As

Publication number Publication date
CN1329357A (zh) 2002-01-02
EP1162507B1 (en) 2007-03-07
EP1162507A2 (en) 2001-12-12
CN100468623C (zh) 2009-03-11
KR100424228B1 (ko) 2004-03-24
EP1162507A3 (en) 2005-01-05
DE60127029T2 (de) 2007-11-15
US6610448B2 (en) 2003-08-26
US20010055720A1 (en) 2001-12-27
DE60127029D1 (de) 2007-04-19
TW588414B (en) 2004-05-21

Similar Documents

Publication Publication Date Title
KR100424228B1 (ko) 얼라이먼트 방법, 정합 검사 방법, 및 포토마스크
JP4528464B2 (ja) アライメント方法、重ね合わせ検査方法及びフォトマスク
EP0061536B1 (en) Method of manufacturing a semiconductor device having improved alignment marks and alignment marks for said method
US7906258B2 (en) Photomask, photomask superimposition correcting method, and manufacturing method of semiconductor device
US6114072A (en) Reticle having interlocking dicing regions containing monitor marks and exposure method and apparatus utilizing same
US7972932B2 (en) Mark forming method and method for manufacturing semiconductor device
US5451479A (en) Method of forming a pattern of a multilayer type semiconductor device
KR100303743B1 (ko) 노광 방법
US6670632B1 (en) Reticle and method of fabricating semiconductor device
US5868560A (en) Reticle, pattern transferred thereby, and correction method
US20080268350A1 (en) Semiconductor structure
US7050151B2 (en) Exposure apparatus, exposure method, and device manufacturing method
US6841307B2 (en) Photomask making method and alignment method
US7136520B2 (en) Method of checking alignment accuracy of patterns on stacked semiconductor layers
JP2970473B2 (ja) アライメント方法およびアライメント誤差検査方法
US6649484B2 (en) Aligning method, exposure apparatus using this aligning method, and semiconductor device manufacturing method utilizing this exposure apparatus
JP2000306822A (ja) 半導体装置の製造方法
KR100280556B1 (ko) 반도체 노광장비용 얼라인키
KR20050111821A (ko) 오버레이 마크
KR20010028305A (ko) 위치정합 보정 방법
JPH04209518A (ja) 位置ずれ計測方法、及び露光装置の精度確認方法
KR100197981B1 (ko) 반도체소자의 마스크 정렬 측정방법
JP3733180B2 (ja) 投影露光装置及びそれを用いたデバイスの製造方法
JPH08191045A (ja) 位置合わせ装置及びそれを用いた半導体デバイスの製造方法
KR20040059251A (ko) 하나의 레이어에 다수의 박스형 마크를 갖는 중첩측정용정렬마크

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160203

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee