CN102386322B - 提高对准精度的方法 - Google Patents
提高对准精度的方法 Download PDFInfo
- Publication number
- CN102386322B CN102386322B CN201010267527.2A CN201010267527A CN102386322B CN 102386322 B CN102386322 B CN 102386322B CN 201010267527 A CN201010267527 A CN 201010267527A CN 102386322 B CN102386322 B CN 102386322B
- Authority
- CN
- China
- Prior art keywords
- layer
- anterior layer
- alignment mark
- overlay
- cover
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 239000000463 material Substances 0.000 claims abstract description 39
- 238000001514 detection method Methods 0.000 claims abstract description 21
- 238000009413 insulation Methods 0.000 claims description 30
- 238000005530 etching Methods 0.000 claims description 24
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 19
- 229910052802 copper Inorganic materials 0.000 claims description 19
- 239000010949 copper Substances 0.000 claims description 19
- 238000005520 cutting process Methods 0.000 claims description 18
- 238000000059 patterning Methods 0.000 claims description 15
- 238000001259 photo etching Methods 0.000 claims description 14
- 230000008021 deposition Effects 0.000 claims description 7
- 238000000151 deposition Methods 0.000 description 6
- 239000012780 transparent material Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000011664 signaling Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
本发明提供了一种提高对准精度的方法，对前层对准标记和前层叠对标识所对应窗口内的绝缘层进行刻蚀形成沟槽，在覆盖当层材料层之后，具有起伏的平面，因此可以在当层曝光时，直接对位于前层对准标记之间的沟槽进行对准，当层曝光后直接利用位于前层叠对标识之间的沟槽进行偏移检测。采用本发明的方法，大大提高了当层为不透明材料的情况下的对准精确度。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种提高对准精度的方法。
背景技术
目前，磁性随机存取存储器(MRAM)是一种非易失性存储器，其在许多应用中有着传统存储器例如动态随机存取存储器(DRAM)、闪存等无法比拟的优点。MRAM的磁性存储单元为磁性隧道结(MTJ)，位于底电极之上，如图1所示。图1为包括MTJ的MRAM单元的结构示意图。晶体管101位于半导体衬底100上，晶体管的源极或者漏极通过导电拴102与底电极103电性连接，磁性隧道结104位于底电极103之上，且要求磁性隧道结104的投影位于底电极103的区域内。因此，要求磁性隧道结104与底电极103的对准精度很高。然而现有一些对准精度比较高的方法都只适用于当层材料为透明材料的对准，应用这些方法时，位于当层材料下的前层对准标记清晰可见，所以对准精度较高。然而当层MTJ为不透明材料，当层MTJ材料覆盖到前层表面后，前层对准标记就无法看到，因而就无法实现对准，因此所述当层材料为透明材料的对准方法在这里是不适用的，所以需要提出新的解决方法。现有一种适用于当层材料为不透明材料的对准方法，能够实现磁性隧道结104与底电极103之间的对准，但对准精度不高。
现有技术将当层磁性隧道结与前层底电极对准的方法包括以下步骤，下面参照图2a至图2c进行说明。
步骤21、请参阅图2a的俯视图，提供一前层图案，包括前层的底电极101、对准标记(alignment mark)102和叠对标识(OVL mark)103。其中前层底电极位于晶片的芯片上，该芯片上还设置有多层电路图形，共同构成功能电路或者逻辑电路。对准标记和叠对标识位于芯片与芯片之间的切割道上，切割道上还可能设置有其他测试图形(test key)，所以对准标记和叠对标识位于切割道上的冗余区域。
在MRAM中底电极101可以为金属铜，对准标记102和叠对标识103与底电极101在同一工序中完成。例如，底电极101的制作需要在绝缘层104中刻蚀形成沟槽，然后在沟槽内填充金属铜，最后经过化学机械研磨(CMP)金属铜至绝缘层104的表面形成底电极；与此同时，也在切割道的绝缘层104中刻蚀形成与对准标记102和叠对标识103形状相对应的沟槽，然后在沟槽内填充金属铜，最后经过CMP金属铜至绝缘层104的表面形成内嵌于绝缘层104中的对准标记102和叠对标识103。
一般的，对准标记为一组带状光栅，叠对标识为矩形框。
步骤22、请参阅图2b的俯视图，在所述前层图案的表面涂布光阻胶层(图中未示)，根据曝光机台对准前层对准标记102，将掩膜板上具有的掩膜图形转移到切割道上的另一冗余区域。该掩膜图形与前层对准标记102和叠对标识103形状与尺寸相同，通过该掩膜图形形成的对准标记和叠对标识分别称为对准标记102’和叠对标识103’。对所述光阻胶层进行曝光显影后，图案化的光阻胶层的表面显露出对准标记102’和叠对标识103’的开口，以图案化的光阻胶层为掩膜，对切割道上的绝缘层104进行刻蚀，形成对准标记102’和叠对标识103’的沟槽。
该步骤中形成的对准标记102’和叠对标识103’的沟槽，称为切割道初始标记(SPM，Scribe-lane Primary Mark)，该标记起过渡作用，制作SPM时与前层的对准标记102和叠对标识103相对准，后续当层曝光时，再与SPM相对准，所以这种间接的对准方法，使得其对准精度大大降低。
步骤23、去除光阻胶层后，在上述结构的表面沉积当层材料层105。该实施例中当层材料层为不透光的磁性隧道结材料，磁性隧道结材料不但会覆盖底电极101，而且会沉积在对准标记102’和叠对标识103’的沟槽内，如图2c所示。图2c为当层材料层105沉积于对准标记102’的沟槽内的剖面示意图。这样，当层表面涂布光阻胶层进行当层曝光时，曝光机台对准SPM，即沉积有磁性隧道结材料的对准标记102’和叠对标识103’的沟槽，利用沟槽具有的起伏表面所产生的光学信号，实现前层和当层的对准。正如前述，步骤23中，当层曝光时，曝光机台对准SPM，SPM位于切割道的另一冗余区域，而不是直接与前层的对准标记对准，所以这种间接对准的方式，使得对准精度大大降低。
发明内容
有鉴于此，本发明解决的技术问题是：在当层材料不透明的情况下，如何提高对准精确度。
为解决上述技术问题，本发明的技术方案具体是这样实现的：
本发明公开了一种提高对准精度的方法，该方法应用于包括切割道和芯片的晶片，该方法包括下列步骤：
提供一导电前层图案，包括芯片上的前层电路图形，以及切割道内嵌于绝缘层中的前层对准标记、第一套前层叠对标识和第二套前层叠对标识；
根据曝光机台对准前层对准标记，利用掩膜板图形进行光刻，在所述导电前层图案表面形成图案化的第一光阻胶层窗口，该第一光阻胶层窗口为分别与前层对准标记和第一套前层叠对标识相对应的第一窗口和第二窗口，光刻后采用第二套前层叠对标识进行偏移检测；
对所述第一和第二窗口内的绝缘层刻蚀，保留第一和第二窗口内的前层对准标记和第一套前层叠对标识，分别形成位于前层对准标记之间的第一沟槽和位于第一套前层叠对标识之间的第二沟槽；
沉积当层不透明材料层，所述当层不透明材料层未填充满所述沟槽；
根据曝光机台对准第一沟槽，进行光刻，在芯片上形成当层电路图形掩膜，光刻后采用第二沟槽进行偏移检测；
采用当层电路图形掩膜进行刻蚀，在芯片上的前层电路图形上方形成当层电路图形。
所述前层对准标记为带状光栅，所述第一套前层叠对标识和第二套前层叠对标识图案相同，为矩形框。
所述第一窗口范围大于等于前层对准标记的范围；所述第二窗口范围大于等于第一套前层叠对标识的范围。
所述利用掩膜板图形进行光刻的掩膜板图形上还包括边长小于第二套前层叠对标识的矩形框，该矩形框与第二套前层叠对标识的位置相对应。
所述采用第二套前层叠对标识进行偏移检测的方法为：检测掩膜板图形上的矩形框中心坐标与第二套前层叠对标识具有的矩形框中心坐标之间的叠对偏移量，当所述叠对偏移量在预定允许范围内时，确定曝光机台与前层对准标记已经对准；否则，曝光机台根据所述叠对偏移量做出调整后重新进行与前层对准标记对准的操作。
前层图案为金属铜，绝缘层为氧化层，所述刻蚀绝缘层的气体为含氟类气体。
由上述的技术方案可见，本发明的对准方法，关键是对前层对准标记和前层叠对标识所对应窗口内的绝缘层进行刻蚀形成沟槽，在覆盖当层材料层之后，具有起伏的平面，因此可以在芯片上形成当层电路图形掩膜时，直接对位于前层对准标记之间的第一沟槽进行对准，在芯片上形成当层电路图形掩膜后直接利用位于前层叠对标识之间的第二沟槽进行偏移检测，与现有技术的间接对准的方法相比，大大提高了对准的精确度。
附图说明
图1为包括MTJ的MRAM单元的结构示意图。
图2a至图2c为现有技术将当层磁性隧道结与前层底电极对准的方法所对应的示意图。
图3为本发明提高对准精度的方法的流程示意图。
图3a至图3d为本发明实施例提高对准精度的方法所对应的示意图。
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。
本发明提供了一种提高对准精度的方法，该方法应用于包括切割道和芯片的晶片，该方法包括下列步骤：
提供一导电前层图案，包括芯片上的前层电路图形，以及切割道内嵌于绝缘层中的前层对准标记、第一套前层叠对标识和第二套前层叠对标识；
根据曝光机台对准前层对准标记，利用掩膜板图形进行光刻，在所述导电前层图案表面形成图案化的第一光阻胶层窗口，该第一光阻胶层窗口为分别与前层对准标记和第一套前层叠对标识相对应的第一窗口和第二窗口，光刻后采用第二套前层叠对标识进行偏移检测；
对所述第一和第二窗口内的绝缘层刻蚀，保留第一和第二窗口内的前层对准标记和第一套前层叠对标识，分别形成位于前层对准标记之间的第一沟槽和位于第一套前层叠对标识之间的第二沟槽；
沉积当层不透明材料层，所述当层不透明材料层未填充满所述沟槽；
根据曝光机台对准第一沟槽，进行光刻，在芯片上形成当层电路图形掩膜，光刻后采用第二沟槽进行偏移检测；
采用当层电路图形掩膜进行刻蚀，在芯片上的前层电路图形上方形成当层电路图形。
下面通过流程图和结构示意图对上述本发明的方法进行详细介绍。
本发明提高对准精度的方法的流程示意图如图3所示。其包括以下步骤，具体结合图3a至图3d详细进行说明。
步骤31、提供一导电前层图案，包括前层电路图形，以及前层对准标记和叠对标识；所述前层对准标记为一套带状光栅，用于图案化前层图案表面第一光阻胶层时的曝光机台对准；所述前层叠对标识为相同的两套矩形框，其中第一套前层叠对标识用于图案化当层表面第二光阻胶层之后的偏移检测，第二套前层叠对标识用于图案化前层图案表面第一光阻胶层后的偏移检测。
请参阅图3a的俯视图，本实施例前层电路图形为MRAM的底电极301，一般为金属铜，位于晶片的芯片上。前层对准标记302、第一套前层叠对标识303和第二套前层叠对标识304，位于芯片与芯片之间的切割道上，与底电极301在同一工序中完成。例如，底电极301的制作需要在绝缘层305中刻蚀形成沟槽，然后在沟槽内填充金属铜，最后经过化学机械研磨金属铜至绝缘层305的表面形成底电极；与此同时，也在切割道的绝缘层305中刻蚀形成与前层对准标记302、第一套前层叠对标识303和第二套前层叠对标识304形状相对应的沟槽，然后在沟槽内填充金属铜，最后经过CMP金属铜至绝缘层305的表面形成内嵌于绝缘层305中的前层对准标记302、第一套前层叠对标识303和第二套前层叠对标识304。
其中，前层对准标记302、第一套前层叠对标识303和第二套前层叠对标识304在切割道上的相对位置不需要特别限定，设置在切割道的冗余区域即可。而且上述标记的尺寸根据各类半导体器件的要求不同而不同，可以根据经验值得出，预先设定好所述标记的设计规则。
步骤32、在所述前层图案的表面涂布第一光阻胶层，根据曝光机台对准前层对准标记，利用掩膜板图形，图案化所述第一光阻胶层；所述掩膜板图形包括前层对准标记和第一套前层叠对标识所对应位置上的窗口，以及与第二套前层叠对标识位置相对应的矩形框，该矩形框边长小于前层叠对标识的边长；图案化所述第一光阻胶层的方法为：将前层对准标记和第一套前层叠对标识所对应位置上的第一光阻胶层分别打开一窗口，称为第一窗口和第二窗口，显露出内嵌于绝缘层中的前层对准标记和第一套前层叠对标识；图案化所述第一光阻胶层之后，利用掩膜板图形上的矩形框与第二套前层叠对标识进行偏移检测。
请参阅图3b的俯视图，在第一光阻胶层上打开第一窗口1和第二窗口2，第一窗口1对应前层对准标记302，第一窗口1的范围大于等于前层对准标记302的范围；第二窗口2对应第一套前层叠对标识303，第二窗口2的范围大于等于第一套前层叠对标识303的范围；图案化第一光阻胶层时利用的掩膜板图形上还包括与第二套前层叠对标识304相对应的矩形框3，将矩形框3的中心坐标与第二套前层叠对标识304具有的矩形框中心坐标之间的叠对偏移量称为Δ，当Δ在预定允许范围内时，确定该曝光步骤中曝光机台与前层对准标记302已经对准；否则，曝光机台根据所述Δ做出调整后重新进行与前层对准标记302对准的操作。
允许范围内的叠对误差一般根据器件的尺寸及其他参数的不同而不同，可以由经验值得出，从而设定一个允许误差范围。在该允许误差范围内，对器件的性能方面的影响可以忽略，则可以进行下一步的操作；否则，需要重新涂布第一光阻胶层，Δ在反馈给曝光机台后，曝光机台根据Δ重新做出调整，对准前层对准标记302再次进行曝光，曝光之后再次检测Δ，重复该操作直至Δ在允许误差范围内为止。
步骤33、以图案化的第一光阻胶层为掩膜，对所述第一和第二窗口内的绝缘层刻蚀，保留第一和第二窗口内的前层对准标记和第一套前层叠对标识，分别形成位于前层对准标记之间的第一沟槽和位于第一套前层叠对标识之间的第二沟槽。
请参阅图3c，图3c为刻蚀第一窗口1内的绝缘层305的剖面示意图。本实施例中绝缘层为氧化层，前层图案为导电的金属铜，所以刻蚀绝缘层305的气体为含氟类气体，确保刻蚀氧化层的同时，不对金属铜进行刻蚀，即绝缘层和前层图案的刻蚀选择比要求很高。现有氧化层和金属铜的刻蚀选择比可以达到10∶1以上。刻蚀第二窗口2内的绝缘层的原理与上述相同，在此不再赘述。
其中，不需要对刻蚀绝缘层形成的沟槽的深度进行特别限定。沟槽底部平面可以高于金属铜的底平面，也可以低于或者等于金属铜的底平面。
步骤34、去除所述第一光阻胶层后，沉积当层不透明材料层，所述当层不透明材料层未填充满所述第一和第二沟槽。
请参阅图3d，图3d为在前层对准标记302以及位于前层对准标记302之间的第一沟槽306表面沉积当层材料层307的剖面示意图。所述当层材料层307均匀覆盖前层对准标记302，当层材料层307并未填充满位于前层对准标记302之间的第一沟槽306，否则的话，无法形成起伏的表面，从而后续利用曝光机台进行前层和当层的对准。在第一套前层叠对标识303以及位于第一套前层叠对标识303之间的第二沟槽表面沉积当层材料层的原理与上述相同，在此不再赘述。
本实施例中当层材料层为不透光的磁性隧道结材料，磁性隧道结材料不但会均匀覆盖底电极301，而且会均匀覆盖前层对准标记302、第一套前层叠对标识303以及位于他们之间的沟槽。
步骤35、在所述当层材料层的表面涂布第二光阻胶层，根据曝光机台对准第一沟槽，图案化所述第二光阻胶层，形成当层电路图形掩膜；图案化所述第二光阻胶层之后，采用第二沟槽进行偏移检测。
前层对准标记302以及位于前层对准标记302之间的第一沟槽306表面都被均匀覆盖当层材料层，具有起伏的表面，曝光机台发出的光学信号利用当层材料层的高度变化，可以准确地进行当层和前层的对准。当层曝光之后，利用位于第一套前层叠对标识303之间的第二沟槽进行偏移检测，第一套前层叠对标识303以及位于第一套前层叠对标识303之间的第二沟槽表面也都被均匀覆盖当层材料层，具有起伏的表面，所以偏移检测的原理也是利用曝光机台发出的光学信号进行偏移检测。当偏移检测在允许误差内时，意味着前层和当层对准，可以进行当层的刻蚀，形成位于前层电路图形上方的当层电路图形，也就是说根据本发明的方法形成了前层电路图形与当层电路图形的对准。
至此，本发明的对准方法结束。本发明实施例以MRAM为例进行说明，用于前层底电极与当层磁性隧道结的对准。本发明不对前层和当层的材料进行限定，如果当层材料为透明材料，则可以透过该透明材料看到前层对准标记，实现对准的方法很简单，所以不需要采用本发明的方法进行对准，也就是说本发明适用于当层为不透明的材料层，采用本发明的方法，当层曝光时仍然与前层的对准标记对准，当层曝光之后也仍然利用前层的叠对标识进行叠对检测，所以与现有技术的间接对准的方法相比，大大提高了对准的精准度。
需要注意的是，本发明实施例中，步骤31完成之后，作为底电极的金属铜暴露在空气中，很容易被氧化，所以为防止金属铜的氧化，步骤32及后续步骤需要快速完成，以防止降低所形成的MRAM的性能。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
Claims (4)
1.一种提高对准精度的方法，该方法应用于包括切割道和芯片的晶片，该方法包括下列步骤：
提供一导电前层图案，包括芯片上的前层电路图形，以及切割道内嵌于绝缘层中的前层对准标记、第一套前层叠对标识和第二套前层叠对标识；
根据曝光机台对准前层对准标记，利用掩膜板图形进行光刻，在所述导电前层图案表面形成图案化的第一光阻胶层窗口，该第一光阻胶层窗口为分别与前层对准标记和第一套前层叠对标识相对应的第一窗口和第二窗口，光刻后采用第二套前层叠对标识进行偏移检测；
对所述第一和第二窗口内的绝缘层刻蚀，保留第一和第二窗口内的前层对准标记和第一套前层叠对标识，分别形成位于前层对准标记中的第一沟槽和位于第一套前层叠对标识中的第二沟槽；
沉积当层不透明材料层，所述当层不透明材料层未填充满所述第一和第二沟槽；
根据曝光机台对准第一沟槽，进行光刻，在芯片上形成当层电路图形掩膜，光刻后采用第二沟槽进行偏移检测；
采用当层电路图形掩膜进行刻蚀，在芯片上的前层电路图形上方形成当层电路图形；
其中，所述利用掩膜板图形进行光刻的掩膜板图形上还包括边长小于第二套前层叠对标识的矩形框，该矩形框与第二套前层叠对标识的位置相对应；
所述采用第二套前层叠对标识进行偏移检测的方法为：检测掩膜板图形上的矩形框中心坐标与第二套前层叠对标识具有的矩形框中心坐标之间的叠对偏移量，当所述叠对偏移量在预定允许范围内时，确定曝光机台与前层对准标记已经对准；否则，曝光机台根据所述叠对偏移量做出调整后重新进行与前层对准标记对准的操作。
2.如权利要求1所述的方法，其特征在于，所述前层对准标记为带状光栅，所述第一套前层叠对标识和第二套前层叠对标识图案相同，为矩形框。
3.如权利要求2所述的方法，其特征在于，所述第一窗口范围大于等于前层对准标记的范围；所述第二窗口范围大于等于第一套前层叠对标识的范围。
4.如权利要求1所述的方法，其特征在于，前层图案为金属铜，绝缘层为氧化层，所述刻蚀绝缘层的气体为含氟类气体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010267527.2A CN102386322B (zh) | 2010-08-25 | 2010-08-25 | 提高对准精度的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010267527.2A CN102386322B (zh) | 2010-08-25 | 2010-08-25 | 提高对准精度的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102386322A CN102386322A (zh) | 2012-03-21 |
| CN102386322B true CN102386322B (zh) | 2013-07-24 |
Family
ID=45825512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010267527.2A Active CN102386322B (zh) | 2010-08-25 | 2010-08-25 | 提高对准精度的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102386322B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104765254B (zh) * | 2015-04-29 | 2017-08-08 | 上海华虹宏力半导体制造有限公司 | 一种套刻对准标记 |
| CN108198765B (zh) * | 2017-12-28 | 2020-04-10 | 上海华力微电子有限公司 | 适用于离子注入工艺套刻精度的评估方法 |
| CN109545830B (zh) * | 2018-11-23 | 2020-09-11 | 京东方科技集团股份有限公司 | 一种显示基板及其制造方法、显示装置 |
| CN112394623B (zh) * | 2019-08-14 | 2022-03-01 | 浙江驰拓科技有限公司 | 光刻工艺的对准方法 |
| CN112542413B (zh) * | 2020-12-03 | 2021-09-28 | 中国电子科技集团公司第五十五研究所 | 一种异质衬底半导体薄膜器件对准方法 |
| CN112864163B (zh) * | 2021-01-05 | 2021-12-07 | 长江存储科技有限责任公司 | 一种虚拟沟道孔的制备方法及三维存储器 |
| CN113707540B (zh) * | 2021-08-24 | 2024-04-16 | 武汉新芯集成电路制造有限公司 | 晶圆对准曝光方法及半导体器件 |
| CN117950279B (zh) * | 2024-03-14 | 2024-07-02 | 粤芯半导体技术股份有限公司 | 一种图形关键尺寸量测方法、装置、电子设备及存储介质 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0997782A1 (en) * | 1998-10-28 | 2000-05-03 | Nec Corporation | Reticle having mark for detecting alignment and method for detected alignment |
| CN1329357A (zh) * | 2000-06-08 | 2002-01-02 | 株式会社东芝 | 对准方法、套刻检查方法和光掩模 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10345466A1 (de) * | 2003-09-30 | 2005-04-28 | Infineon Technologies Ag | Verfahren zur Erfassung von Plazierungsfehlern von Schaltungsmustern bei der Übertragung mittels einer Maske in Schichten eines Substrats eines Halbleiterwafers |
-
2010
- 2010-08-25 CN CN201010267527.2A patent/CN102386322B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0997782A1 (en) * | 1998-10-28 | 2000-05-03 | Nec Corporation | Reticle having mark for detecting alignment and method for detected alignment |
| CN1329357A (zh) * | 2000-06-08 | 2002-01-02 | 株式会社东芝 | 对准方法、套刻检查方法和光掩模 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102386322A (zh) | 2012-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102386322B (zh) | 提高对准精度的方法 | |
| CN101278237B (zh) | 用于同时决定叠对准确度及图案放置误差的结构与方法 | |
| US7933015B2 (en) | Mark for alignment and overlay, mask having the same, and method of using the same | |
| CN103869638B (zh) | 一种穿透晶圆的光刻对准方法 | |
| TW200725765A (en) | Semiconductor device and manufacturing method of the same | |
| CN101772268A (zh) | 一种pin钉对位线路板工艺 | |
| US20070035039A1 (en) | Overlay marker for use in fabricating a semiconductor device and related method of measuring overlay accuracy | |
| KR20180036965A (ko) | 서브미크론 웨이퍼 정렬 | |
| CN107850759B (zh) | 亚微米晶片对准 | |
| CN104407502A (zh) | 一种激光直接成像设备生产内层无孔电路板的方法 | |
| CN101789386A (zh) | 晶片对准的方法 | |
| US20150145807A1 (en) | Touch panel and manufacturing method of the same | |
| US7916295B2 (en) | Alignment mark and method of getting position reference for wafer | |
| CN102200696B (zh) | 利用聚焦与曝光量矩阵确定最佳光刻工艺参数的方法 | |
| CN101788769B (zh) | 曝光形成半导体器件当层的方法 | |
| CN104952851B (zh) | 对准标记及其对准方法 | |
| CN102522360B (zh) | 光刻对准精度检测方法 | |
| CN102290330B (zh) | 一种电容结构的形成方法 | |
| CN108490746A (zh) | 一种光刻对准标记及其对准方法 | |
| CN105895741A (zh) | 光伏电池的背面套印方法 | |
| CN105353592B (zh) | 一种光刻工艺对准方法 | |
| CN101689541A (zh) | 晶片上的集成电路和制造集成电路的方法 | |
| CN105137726A (zh) | 光刻工艺曝光焦距的监测方法 | |
| CN101964338A (zh) | 半导体封装件、其制造方法及重布芯片封胶体 | |
| CN113608412B (zh) | 一种半导体器件及其制作方法和电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20121116 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121116 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |