CN111900116A - 晶圆的对准方法及对准系统 - Google Patents

晶圆的对准方法及对准系统 Download PDF

Info

Publication number
CN111900116A
CN111900116A CN202010574920.XA CN202010574920A CN111900116A CN 111900116 A CN111900116 A CN 111900116A CN 202010574920 A CN202010574920 A CN 202010574920A CN 111900116 A CN111900116 A CN 111900116A
Authority
CN
China
Prior art keywords
alignment
plan
mark
plans
alignment mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010574920.XA
Other languages
English (en)
Inventor
李其衡
贺晓彬
刘金彪
李亭亭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Original Assignee
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS, Zhenxin Beijing Semiconductor Co Ltd filed Critical Institute of Microelectronics of CAS
Priority to CN202010574920.XA priority Critical patent/CN111900116A/zh
Publication of CN111900116A publication Critical patent/CN111900116A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67259Position monitoring, e.g. misposition detection or presence detection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54426Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本申请属于半导体技术领域,具体涉及一种晶圆的对准方法及对准系统,该控制方法包括获取晶圆上的对位标记;获取预先设定的至少两种对准计划;选择一种所述对准计划对所述对位标记进行对准;如果对准所述对位标记失败选择其他所述对准计划对所述对位标记进行对准。根据发明实施例的晶圆的对准方法,获取预先设定的至少两种对准计划,发生对准失败时自动选择其他对准计划再次进行对准,避免因对准失败导致再次设定对准计划重新对准,节省了重试的时间,降低了时间损耗和人力损耗,提高了对准速度。

Description

晶圆的对准方法及对准系统
技术领域
本申请属于半导体技术领域,具体涉及一种晶圆的对准方法及对准系统。
背景技术
本部分提供的仅仅是与本公开相关的背景信息,其并不必然是现有技术。
半导体器件包括多层结构。因此,当制备半导体器件时,需要保证预定图形与形成于该预定图形上方的其他图形之间或预定图形与形成于该预定图形下方的另一图形之间尽可能重叠,重叠的精度影响半导体的品质。
因此,在制造半导体器件的工艺中,会设置有对位标记,对对位标记进行对准,可以判断两个图形之间的重叠精度是否符合要求,以便提高半导体的品质。但现有技术中对对位标记进行对准时,对准方式单一,当对准失败时,需要重新进行对准方式的设定再重新进行对准,耗费时间和人力成本。
发明内容
本申请的第一方面提出了一种晶圆的对准方法,包括:
获取晶圆上的对位标记;
获取预先设定的至少两种对准计划;
选择一种所述对准计划对所述对位标记进行对准;
根据对准所述对位标记失败,选择其他所述对准计划对所述对位标记进行对准。
本申请的第二方面提出了一种晶圆的对准系统,用于执行上述技术方案中的晶圆的对准方法,包括:
获取模块,所述获取模块用于获取晶圆上的对位标记;
获取模块,所述获取模块用于获取预先设定的至少两种对准计划;
选择模块,所述选择模块用于选择一种所述对准计划对所述对位标记进行对准和根据对准所述对位标记失败,选择其他所述对准计划对所述对位标记进行对准。
附图说明
通过阅读下文优选实施方式的详细描述,各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的,而并不认为是对本申请的限制。而且在整个附图中,用相同的参考符号表示相同的部件。在附图中:
图1为本申请实施例的晶圆的对准方法的流程图;
图2为图1所示的选择一种所述对准计划对所述对位标记进行对准;
根据对准所述对位标记失败,选择其他所述对准计划对所述对位标记进行对准的流程图;
图3为图1所示的选择所述第一对准计划对所述第一对位标记进行第一次对准的流程图;
图4为图3所示的根据第一次对准失败,选择所述第二对准计划对所述第二对位标记进行第二次对准的流程图;
图5为图1所示的根据第二次对准失败,选择所述第三对准计划对所述第三对位标记进行第三次对准的流程图;
图6为本申请实施例的晶圆的对准方法的完整流程图;
图7为本申请实施例的晶圆的对准的结构框图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式,然而应当理解,可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反,提供这些实施方式是为了能够更透彻地理解本公开,并且能够将本公开的范围完整的传达给本领域的技术人员。
应理解的是,文中使用的术语仅出于描述特定示例实施方式的目的,而无意于进行限制。除非上下文另外明确地指出,否则如文中使用的单数形式“一”、“一个”以及“所述”也可以表示包括复数形式。术语“包括”、“包含”、“含有”以及“具有”是包含性的,并且因此指明所陈述的特征、步骤、操作、元件和/或部件的存在,但并不排除存在或者添加一个或多个其它特征、步骤、操作、元件、部件、和/或它们的组合。
尽管可以在文中使用术语第一、第二、第三等来描述多个元件、部件、区域、层和/或部段,但是,这些元件、部件、区域、层和/或部段不应被这些术语所限制。这些术语可以仅用来将一个元件、部件、区域、层或部段与另一区域、层或部段区分开。除非上下文明确地指出,否则诸如“第一”、“第二”之类的术语以及其它数字术语在文中使用时并不暗示顺序或者次序。因此,以下讨论的第一元件、部件、区域、层或部段在不脱离示例实施方式的教导的情况下可以被称作第二元件、部件、区域、层或部段。
为了便于描述,可以在文中使用空间相对关系术语来描述如图中示出的一个元件或者特征相对于另一元件或者特征的关系,这些相对关系术语例如为“内部”、“外部”、“内侧”、“外侧”、“下面”、“下方”、“上面”、“上方”等。这种空间相对关系术语意于包括除图中描绘的方位之外的在使用或者操作中装置的不同方位。例如,如果在图中的装置翻转,那么描述为“在其它元件或者特征下面”或者“在其它元件或者特征下方”的元件将随后定向为“在其它元件或者特征上面”或者“在其它元件或者特征上方”。因此,示例术语“在……下方”可以包括在上和在下的方位。装置可以另外定向(旋转90度或者在其它方向)并且文中使用的空间相对关系描述符相应地进行解释。
如图1至图6所示,本申请的实施例提供了一种晶圆的对准方法,包括:
获取晶圆上的对位标记;
获取预先设定的至少两种对准计划;
选择一种对准计划对对位标记进行对准;
根据对准对位标记失败,选择其他对准计划对对位标记进行对准。
根据本申请实施例的晶圆的对准方法,现有技术中对晶圆的对位标记进行扫描时需要预先输入各相关参数,各相关参数只存在一种组合方式,对应一种对准方式。发生对准失败时,有两种处理方式,第一种,需要对各相关参数进行重新输入,再次进行对准,直至对准成功,耗费时间和人力成本,降低了对准的效率;第二种,重新对晶圆进行加工,增加了晶圆加工过程中出现不良缺陷的概率。至少两种对准计划在进行晶圆对准之前已经设定好,运行晶圆的对准方法时只需获取调用即可。通过获取预先设定的至少两种对准计划,其对应至少两种各相关参数的组合方式,对准计划预先输入,避免对准失败重新输入。当发生对准失败时自动选择其他对准计划再次进行对准,避免因对准失败导致再次设定对准计划重新对准,节省了重试的时间,降低了时间损耗和人力损耗,提高了对准的效率。也不需要对晶圆重新进行加工,降低了出现不良缺陷的概率。
在本申请的一些实施例中,根据前文所述,对准计划的数量与各相关参数的组合方式相对应,对对准计划的数量不进行限制,可以为两个或多个,为了便于描述,下文以对准计划设定有三个进行描述,其他数量例如四个对准计划的对准方法可以进行类比推论。如图2所示,设定三个对准计划,三个对准计划分别为第一对准计划、第二对准计划和第三对准计划,先选择第一对准计划进行对准,若成功,则不再选择第二对准计划,若失败,选择第二对准计划进行对准,若成功,则不再选择第三对准计划,若失败,选择第三对准计划进行对准,若成功,则停止对准。第一对准计划、第二对准计划和第三对准计划中的对位标记、对准激光、对准位置和对准目标层的参数互不相同,每一对准计划对应一种参数的组合方式,每种对准计划和对位标记为一一对应关系,对准具有针对性,提高了对准的精度。
其中,为了更加清晰准确的说明,设定四个对准计划,四个对准计划分别为第一对准计划、第二对准计划、第三对准计划和第四对准计划,先选择第一对准计划进行对准,若成功,则不再选择第二对准计划,若失败,选择第二对准计划进行对准,若成功,则不再选择第三对准计划,若失败,选择第三对准计划进行对准,若成功,则不再选择第四对准计划,若失败,选择第四对准计划进行对准,若成功,则停止对准。
在本申请的一些实施例中,对位标记的数量为至少两个,与对准计划的数量相同。前文以设定三种对准计划进行举例说明,对应的,晶圆上有三个对应的对位标记,分别为第一对位标记、第二对位标记和第三对位标记。第一对准计划、第二对准计划和第三对准计划中的对位标记、对准激光、对准位置和对准目标层的参数互不相同,可以理解为第一对准计划中的对位标记为a1,对准激光为b1,对准位置为c1和对准目标层d1,第二对准计划中的对位标记为a2,对准激光为b2,对准位置为c2和对准目标层d2,第三对准计划中的对位标记为a3,对准激光为b3,对准位置为c3和对准目标层d3,a1、a2和a3互不相同,b1、b2和b3互不相同,c1、c2和c3互不相同,d1、d2和d3互不相同。可以确定a1、b1、c1和d1是一种组合方式,a2、b2、c2和d2是一种组合方式,a3、b3、c3和d3是另一种组合方式,分别对应第一对准计划、第二对准计划和第三对准计划,即,第一对准计划只能对准a1、b1、c1和d1,第二对准计划只能对准a2、b2、c2和d2,第三对准计划只能对准a3、b3、c3和d3。
在本申请的一些实施例中,如图3和图6所示,获取晶圆上的标记和设定对准计划的数量后开始进行对准,选择一种对准计划对对位标记进行对准,根据对准对位标记失败,选择其他对准计划对对位标记进行对准包括:选择第一对准计划对第一对位标记进行第一次对准,根据第一次对准成功,停止对准不再选择其他对准计划,根据第一次对准失败,自动选择第二对准计划对第二对位标记进行第二次对准,根据第二次对准成功,停止对准不再选择其他对准计划,根据第二次对准失败,自动选择第三对准计划对第三对位标记进行第三次对准,根据第三次对准成功,停止对准不再选择其他对准计划。对准计划的选择顺序依次为第一对准计划、第二对准计划和第三对准计划,对准失败时吗,自动选择下次对准计划,无需人工进行操作,降低了时间损耗,提高了对准的效率。
在本申请的一些实施例中,对于对准计划对准是否成功需要进行判断,因此,在获取预先设定的至少两种对准计划之后还包括获取参考规格,参考规格分别为第一参考规格、第二参考规格和第三参考规格,第一参考规格、第二参考规格和第三参考规格互不相同。第一参考规格为判断第一对准计划是否成功的标准,第二参考规格为判断第二对准计划是否成功的标准,第三参考规格为判断第三对准计划是否成功的标准。
在本申请的一些实施例中,如图3所示,获取第一对位标记和第一参考规格后,对第一对位标记进行第一次对准。选择第一对准计划对第一对位标记进行第一次对准包括运行第一对准计划;比较第一对位标记与第一参考规格;根据第一对位标记不满足第一参考规格,确定第一对准计划对准失败。第一对位标记不满足第一参考规格可以是第一对位标记小于第一参考规格,可以是第一对位标记大于第一参考规格,也可以是第一对位标记与第一参考规格之间的差异大于一定范围,在此不做限定。根据第一对位标记满足第一参考规格,确定第一对准计划对准成功。第一对位标记满足第一参考规格,可以是第一对位标记等于第一参考规格,也可以是第一对位标记与第一参考规格之间的差异在一定范围内,在此不做限定。
在本申请的一些实施例中,如图4所示,获取第二对位标记和第二参考规格后,根据第一次对准失败,选择第二对准计划对第二对位标记进行第二次对准包括运行第二对准计划;比较第二对位标记与第二参考规格;根据第二对位标记不满足第二参考规格,确定第二对准计划对准失败。第二对位标记不满足第二参考规格可以是第二对位标记小于第二参考规格,可以是第二对位标记大于第二参考规格,也可以是第二对位标记与第二参考规格之间的差异大于一定范围,在此不做限定。根据第二对位标记满足第二参考规格,确定第二对准计划对准成功。第二对位标记满足第二参考规格,可以是第二对位标记等于第二参考规格,也可以是第二对位标记与第二参考规格之间的差异在一定范围内,在此不做限定。
在本申请的一些实施例中,如图5所示,获取第三对位标记和第三参考规格后,根据第二次对准失败,选择第三对准计划对第三对位标记进行第三次对准包括运行第三对准计划;比较第三对位标记与第三参考规格;根据第三对位标记满足第三参考规格,确定第三对准计划对准成功。第三对位标记满足第三参考规格,可以是第三对位标记等于第三参考规格,也可以是第三对位标记与第三参考规格之间的差异在一定范围内,在此不做限定。前文为了方便描述,设定三种对准计划,当设定超过三种对准计划时,根据第三对位标记不满足第三参考规格,确定第三对准计划失败,自动选择其他对准计划再次进行对准。
在本申请的一些实施例中,如图6所示,在根据对准对位标记失败,选择其他对准计划对对位标记进行对准之后还包括根据对准对位标记成功,对晶圆进行曝光,继续对晶圆进行加工,根据晶圆曝光完成,可以确定晶圆的对准方法结束,后续可以再进行显影、硬烘培、刻蚀等工艺。
如图7所示,本申请的实施例还提供了一种晶圆的对准系统,用于执行上述实施例中的晶圆的对准方法,包括:
获取模块,获取模块用于获取晶圆上的对位标记;
获取模块,获取模块用于获取预先设定的至少两种对准计划;
选择模块,选择模块用于选择一种对准计划对对位标记进行对准和根据对准对位标记失败,选择其他对准计划对对位标记进行对准。
根据本申请提供的一种晶圆的对准系统,通过获取模块获取预先设定的至少两种对准计划,选择模块在一种对准计划失败后自动选择其他对准计划再次进行对准,节省了重试的时间,降低了时间损耗和人力损耗,提高了对准的效率。也不需要对晶圆重新进行加工,降低了出现不良缺陷的概率。
以上所述,仅为本申请较佳的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种晶圆的对准方法,其特征在于,包括:
获取晶圆上的对位标记;
获取预先设定的至少两种对准计划;
选择一种所述对准计划对所述对位标记进行对准;
如果对准所述对位标记失败,选择其他所述对准计划对所述对位标记进行对准。
2.根据权利要求1所述的晶圆的对准方法,其特征在于,所述对准计划为三个,所述对准计划分别为第一对准计划、第二对准计划和第三对准计划;
所述第一对准计划、所述第二对准计划和所述第三对准计划中的对位标记、对准激光、对准位置和对准目标层的参数互不相同。
3.根据权利要求2所述的晶圆的对准方法,其特征在于,所述对位标记为至少三个,所述对位标记分别为第一对位标记、第二对位标记和第三对位标记,所述第一对位标记、所述第二对位标记和所述第三对位标记互不相同。
4.根据权利要求3所述的晶圆的对准方法,其特征在于,所述选择一种所述对准计划对所述对位标记进行对准;
如果对准所述对位标记失败,选择其他所述对准计划对所述对位标记进行对准包括:
选择所述第一对准计划对所述第一对位标记进行第一次对准;
如果第一次对准失败,选择所述第二对准计划对所述第二对位标记进行第二次对准;
如果第二次对准失败,选择所述第三对准计划对所述第三对位标记进行第三次对准。
5.根据权利要求4所述的晶圆的对准方法,其特征在于,在所述获取预先设定的至少两种对准计划之后还包括获取参考规格,所述参考规格分别为第一参考规格、第二参考规格和第三参考规格,所述第一参考规格、所述第二参考规格和所述第三参考规格互不相同。
6.根据权利要求5所述的晶圆的对准方法,其特征在于,所述选择所述第一对准计划对所述第一对位标记进行第一次对准包括:
运行所述第一对准计划;
比较所述第一对位标记与所述第一参考规格;
如果所述第一对位标记不满足所述第一参考规格,确定所述第一对准计划对准失败。
7.根据权利要求5所述的晶圆的对准方法,其特征在于,所述如果第一次对准失败,选择所述第二对准计划对所述第二对位标记进行第二次对准包括:
运行所述第二对准计划;
比较所述第二对位标记与所述第二参考规格;
如果所述第二对位标记不满足所述第二参考规格,确定所述第二对准计划对准失败。
8.根据权利要求5所述的晶圆的对准方法,其特征在于,所述如果第二次对准失败,选择所述第三对准计划对所述第三对位标记进行第三次对准包括:
运行所述第三对准计划;
比较所述第三对位标记与所述第三参考规格;
如果所述第三对位标记满足所述第三参考规格,确定所述第三对准计划对准成功。
9.根据权利要求1所述的晶圆的对准方法,其特征在于,在所述如果对准所述对位标记失败,选择其他所述对准计划对所述对位标记进行对准之后还包括:
如果对准所述对位标记成功,对所述晶圆进行曝光。
10.一种晶圆的对准系统,用于执行权利要求1的晶圆的对准方法,其特征在于,包括:
获取模块,所述获取模块用于获取晶圆上的对位标记;
获取模块,所述获取模块用于获取预先设定的至少两种对准计划;
选择模块,所述选择模块用于选择一种所述对准计划对所述对位标记进行对准和如果对准所述对位标记失败,选择其他所述对准计划对所述对位标记进行对准。
CN202010574920.XA 2020-06-22 2020-06-22 晶圆的对准方法及对准系统 Pending CN111900116A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010574920.XA CN111900116A (zh) 2020-06-22 2020-06-22 晶圆的对准方法及对准系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010574920.XA CN111900116A (zh) 2020-06-22 2020-06-22 晶圆的对准方法及对准系统

Publications (1)

Publication Number Publication Date
CN111900116A true CN111900116A (zh) 2020-11-06

Family

ID=73207804

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010574920.XA Pending CN111900116A (zh) 2020-06-22 2020-06-22 晶圆的对准方法及对准系统

Country Status (1)

Country Link
CN (1) CN111900116A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1162507A2 (en) * 2000-06-08 2001-12-12 Kabushiki Kaisha Toshiba Alignment method, overlay deviation inspection method and photomask
TW564510B (en) * 2001-05-14 2003-12-01 Infineon Technologies Ag Method for performing an alignment measurement of two patterns in different layers on a semiconductor wafer
JP2009117490A (ja) * 2007-11-02 2009-05-28 Sharp Corp 位置合わせ方法および位置合わせ装置
CN105629683A (zh) * 2014-11-21 2016-06-01 昆山工研院新型平板显示技术中心有限公司 曝光机的对位方法
US20180196363A1 (en) * 2015-07-16 2018-07-12 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
CN108431695A (zh) * 2015-12-24 2018-08-21 Asml荷兰有限公司 控制图案形成过程的方法、器件制造方法、用于光刻设备的控制系统以及光刻设备

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1162507A2 (en) * 2000-06-08 2001-12-12 Kabushiki Kaisha Toshiba Alignment method, overlay deviation inspection method and photomask
TW564510B (en) * 2001-05-14 2003-12-01 Infineon Technologies Ag Method for performing an alignment measurement of two patterns in different layers on a semiconductor wafer
US20040101984A1 (en) * 2001-05-14 2004-05-27 Rolf Heine Method for performing an alignment measurement of two patterns in different layers on a semiconductor wafer
JP2009117490A (ja) * 2007-11-02 2009-05-28 Sharp Corp 位置合わせ方法および位置合わせ装置
CN105629683A (zh) * 2014-11-21 2016-06-01 昆山工研院新型平板显示技术中心有限公司 曝光机的对位方法
US20180196363A1 (en) * 2015-07-16 2018-07-12 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
CN108431695A (zh) * 2015-12-24 2018-08-21 Asml荷兰有限公司 控制图案形成过程的方法、器件制造方法、用于光刻设备的控制系统以及光刻设备

Similar Documents

Publication Publication Date Title
JP2661015B2 (ja) 位置合わせ方法
US9005882B2 (en) Reticle defect correction by second exposure
US20060103838A1 (en) Method for inspecting a wafer
US7567699B2 (en) Center determination of rotationally symmetrical alignment marks
WO2005022269A2 (en) Pattern recognition and metrology structure for an x-initiative layout design
JP3588531B2 (ja) 不良解析装置
US6556959B1 (en) Method and apparatus for updating a manufacturing model based upon fault data relating to processing of semiconductor wafers
US20090226078A1 (en) Method and apparatus for aligning a substrate and for inspecting a pattern on a substrate
US6440821B1 (en) Method and apparatus for aligning wafers
CN107561875B (zh) 一种套刻误差量测和问题评估的方法
CN111900116A (zh) 晶圆的对准方法及对准系统
US20040049762A1 (en) Method for monitoring matched machine overlay
JP5166916B2 (ja) パターンの重ね合わせを行う装置およびデバイス製造方法
CN111128829B (zh) 对准方法及校准方法
US8930011B2 (en) Method of measuring an overlay of an object
KR20190105245A (ko) 패턴 배치 보정의 방법
CN112445077A (zh) 光刻机的套刻误差校正方法及系统、光刻机
US20030186141A1 (en) Multi-exposure lithography method and system providing increased overlay accuracy
CN114843219A (zh) 晶圆校准方法、装置、设备及存储介质
KR20080078585A (ko) 노광장치, 디바이스의 제조방법, 노광장치에 적용되는 방법및 컴퓨터 판독가능한 매체
JP2000021769A (ja) 位置合わせ方法及び位置合わせ装置
CN109407480B (zh) 一种光刻机搜索对位mark的方法及系统
CN116230609B (zh) 晶圆分层对准的方法及装置
CN114721226B (zh) 光罩摆放误差校正方法和装置
JPH1174189A (ja) マスクの位置ずれ検出用マーク

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20201106