KR100280556B1 - 반도체 노광장비용 얼라인키 - Google Patents

Abstract

본 발명은 반도체 노광장비용 얼라인키에 관한 것으로, 장방형의 기준마크 내부에 상기 기준마크와 동일한 장방형의 외부패턴을 배치하고, 상기 외부패턴의 내부에 역시 장방형의 내부패턴을 배치하여 샷의 엑스축 및 와이축에 대한 얼라인을 동시에 진행하도록 함으로써 마스크에서의 얼라인키의 공간차지면적을 최소화할 수 있으며 아울러 칩의 집적화에 기여할 수 있게 된다.

Description

반도체 노광장비용 얼라인키{ALIGN KEY FOR SEMICONDUCTOR EXPOSURE DEVICE}

본 발명은 반도체 노광장비용 얼라인키에 관한 것으로, 특히 마스크에 위치하는 얼라인 키의 면적을 감소시켜 칩의 집적화에 기여할 수 있으며, 아울러 얼라인 정확도를 향상시킬 수 있는 반도체 노광장비용 얼라인키에 관한 것이다.

일반적으로 반도체 웨이퍼 제조공정 중 포토(PHITO)공정에서는 여러개의 마스크(MASK)를 이용하여 웨이퍼에 회로모양을 이식하기 위한 노광작업을 실시하게 되는데, 상기 노광공정은 마스크에 형성된 패턴을 웨이퍼 표면의 패턴과 일치시킨 후 자외선 빛을 부분적으로 투과시켜 해당 부위의 감광막을 선택적으로 노광하는 공정을 말한다.

이와 같은 노광공정을 진행하기 위한 노광장비는 조명계의 하측에 소정 거리를 두고 패턴 마스크를 장착하기 위한 마스크 스테이지와, 이 마스크 스테이지의 하측에 웨이퍼를 안착시킬 수 있도록 설치되는 웨이퍼 스테이지와, 상기 마스크 스테이지와 웨이퍼 스테이지 사이에 설치되어 패턴 마스크의 패턴을 웨이퍼에 이식하기 위한 축소렌즈를 포함하여 구성되며, 상기 조명계로부터 조사된 빛을 패턴 마스크 및 축소렌즈를 통과하여 웨이퍼에 조사함으로써 패턴 마스크에 형성된 패턴을 웨이퍼에 이식하게 된다.

한편, 상기와 같은 노광장비는 마스크(Mask)에 형성된 패턴(Pattern)을 웨이퍼에 정확히 노광하기 위해서 웨이퍼가 웨이퍼 스테이지에 로딩(Loading)되면 마스 크의 스크라이브 레인상에 형성된 얼라인키를 이용하여 웨이퍼와의 정렬 과정을 거치게 된다.

상기와 같이 얼라인을 진행하기 위한 종래의 얼라인키는 도 1에 도시한 바와 같이, 슬릿 형태로 이루어져 샷(S)의 엑스축 및 와이축에 위치하며, 비 스코프를 계측하여 엑스축 얼라인키(1)의 센터를 잡고 씨 스코프를 계측하여 와이축 얼라인키(2) 역시 센터를 잡아 웨이퍼의 글로벌 얼라인먼트(Global Alignment)를 실시한다.

즉, 각 얼라인키(1)(2)의 기준마크(1a)(2a)를 기준으로 각 슬릿패턴(1b)(2b)들의 시그널을 측정하여 얼라인키(1)(2)의 센터를 계측한다.

이때, 검출되는 신호는 마스크의 신호를 상대 기준으로 두고 웨이퍼를 움직여서 최적조건을 찾아낸다.

그후, 얼라인이 완료되면 노광을 실시하게 된다.

그러나, 상기와 같은 종래 기술은 샷(S)의 엑스축 및 와이축에 각각 비 스코프 및 씨 스코프를 패턴닝함으로써 얼라인키(1)(2)가 마스크에 차지하는 면적이 증가하게 되어 칩의 집적화를 저해하는 요인으로 작용하게 된다.

또한, 상기 비 스코프 및 씨 스코프 중 어느 하나의 얼라인키(1)(2)에 오류가 발생하게 되면 얼라인 불량을 유발하게 되는 문제점이 있었다.

본 발명은 이러한 문제점을 해결하기 위한 것으로, 마스크에 위치하는 얼라인 키의 면적을 감소시켜 칩의 집적화에 기여할 수 있으며, 아울러 얼라인 정확도 를 향상시킬 수 있는 반도체 노광장비용 얼라인 키를 제공하는데 그 목적이 있다.

도 1은 종래 기술에 의한 얼라인키를 이용하여 얼라인을 실시하는 상태를 보인 도면.

도 2는 본 발명에 의한 얼라인키를 보인 평면도.

도 3 및 도 4는 각각 본 발명의 얼라인키를 이용하여 얼라인 실시동작을 보인 도면.

**도면의 주요부분에 대한 부호의 설명**

10 ; 기준마크11 ; 외부패턴

12 ; 내부패턴

상기 목적을 달성하기 위한 본 발명은 장방형의 기준마크 내부에 상기 기준마크와 동일한 장방형의 외부패턴을 배치하고, 상기 외부패턴의 내부에 역시 장방형의 내부패턴을 배치하여 샷의 엑스축 및 와이축에 대한 얼라인을 동시에 진행하도록 한 것을 특징으로 한다.

이하, 본 발명에 의한 반도체 노광장비용 얼라인키를 첨부도면에 도시한 실시예에 따라 설명하면 다음과 같다.

본 발명의 얼라인키는 도 2에 도시한 바와 같이, 3중 박스 형태로 이루어진다.

즉, 최외곽에 장방형의 기준마크(10)를 배치하고, 이 기준마크(10)의 내부에는 상기 기준마크(10)와 동일한 장방형의 외부패턴(11)을 배치하며, 상기 외부패턴(11)의 내부에 역시 장방형의 내부패턴(12)을 배치하여 이루어진다.

이와 같은 얼라인키는 도 3에 도시한 바와 같이, 비 스코프의 윈도우를 열어 엑스축에 관한 얼라인 계측을 하고, 씨 스코프의 윈도우를 열어 측정함으로써 웨이퍼의 글로벌 얼라인먼트를 실시함으로써, 샷(S)의 일측에만 배치하여도 기존에서처럼 엑스축 및 와이축에 대한 측정을 동시에 진행하게 된다.

한편 도 4에 도시한 바와 같이, 본 발명의 얼라인키를 종래와 같이 각 샷(S)의 엑스축 및 와이축 모두에 배치한다면 보다 정확한 얼라인 계측이 가능해지므로 칩의 집적화에 기여하게 된다.

이상에서 설명한 바와 같이, 본 발명에 의한 얼라인키는 3중 박스 구조로 형성하여 비 스코프와 씨 스코프를 동시에 측정 가능하도록 함으로써 칩의 집적화에 기여할 수 있게 된다.

Claims (1)

1. 장방형의 기준마크 내부에 상기 기준마크와 동일한 장방형의 외부패턴을 배치하고, 상기 외부패턴의 내부에 역시 장방형의 내부패턴을 배치하여 샷의 엑스축 및 와이축에 대한 얼라인을 동시에 진행하도록 한 것을 특징으로 하는 반도체 노광장비용 얼라인키.