JPH10326009A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JPH10326009A JPH10326009A JP6257698A JP6257698A JPH10326009A JP H10326009 A JPH10326009 A JP H10326009A JP 6257698 A JP6257698 A JP 6257698A JP 6257698 A JP6257698 A JP 6257698A JP H10326009 A JPH10326009 A JP H10326009A
- Authority
- JP
- Japan
- Prior art keywords
- light
- pattern
- phase shift
- region
- exposure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
処理によって転写する場合に、寸法の異なる複数のパタ
ーンを高い精度で、しかも小さなパターンにおいて露光
不足を生じることなく、大きなパターンの近傍において
ゴースト露光が生じることなく良好にパターンを転写す
る。 【解決手段】 寸法の異なる接続孔パターンに対応する
各々の光透過領域に配置された位相シフトパターン2の
露光光の光透過率を下げ、かつ透過光のパターンのエッ
ジ強調が特に必要となる光透過領域においては位相シフ
トパターン2の寸法(幅)を他の光透過領域の位相シフ
トパターン2よりも大きめにして位相シフト効果が効果
的に行われるようにした。
Description
置の製造技術に関し、特に、位相シフトマスクを用いた
露光処理技術に適用して有効な技術に関するものであ
る。
路の微細化が進み、集積回路素子や配線の設計ルールも
サブミクロン域に入ってきている。このため、露光に用
いる光の波長も露光装置の性能限界であるi線、エキシ
マレーザに及んできている。
ォトマスク(以下、単にマスクという)上の集積回路パ
ターンを半導体ウエハに転写するフォトリソグラフィ工
程では、パターン転写精度の低下が深刻な問題となって
いる。
スクを透過する光の位相を操作することにより、投影像
のコントラストの低下を防止する位相シフト技術が注目
されている。
光透過領域の一方に、一対の光透過領域を透過した直後
の2つの光の位相が互いに反転するように膜厚を調整し
た位相シフト(例えば透明なガラス膜等)を設けた構造
のマスクを用いる技術である。
は2つの光がそれらの境界部で互いに干渉し弱め合うの
で、パターンの投影像のコントラストを大幅に向上させ
ることができ、パターン相互を良好に分離した状態で露
光処理が可能となる。
報には、透明基板上に半透明膜を形成し、半透明膜を透
過した光と、半透明膜に開口された開口部を透過した光
とで位相を反転させる位相シフト技術が開示されてい
る。
報には、マスクの光透過領域の一部に位相シフトを設け
ることにより、透過光に位相差を生じさせ、位相シフト
境界部を強調させる位相シフト技術が開示されている。
としては、例えば米国特許5290647号には、エッジ強調
形の位相シフトマスクについての構造が開示されてお
り、位相シフト膜上に遮光パターンを形成し、遮光パタ
ーンで形成される光透過領域の外周端部に位相シフト膜
の一部を突出させる構造について説明されている。
調形の位相シフトマスクについての構造が開示されてお
り、位相シフト膜上に遮光パターンを形成し、遮光パタ
ーンを形成する遮光膜において光透過領域の外周端部に
あたる領域をハーフエッチングし膜厚を薄くすることで
その領域において露光光が透過可能となるようにすると
ともに、位相シフトとしての機能を生じさせるようにし
た構造について説明されている。
ーンで形成される光透過領域の中央に孤立した状態の遮
光パターンを設ける構造のフォトマスクについて説明さ
れている。
は、主開口部の周囲に位相シフト機能を有する補助開口
部を設け、その補助開口部の透過率を主開口部の透過率
とは異なるようにした位相シフトマスクについて説明さ
れている。
相シフト技術においては、以下の問題があることを本発
明者は見出した。
記載の半透明膜を用いる位相シフト技術においては、例
えば半導体集積回路の製造工程における微細なコンタク
トホールの形成工程に適用する場合に、同じ露光処理で
転写するコンタクトホールの寸法が半導体ウエハ面内に
おいて全て同一の場合には半導体ウエハ上に精度良くホ
ールパターンを転写することができるが、同じ露光処理
で転写するコンタクトホールの寸法が半導体ウエハ面内
において異なる場合には、大径のコンタクトホールの近
傍にゴースト露光が発生してしまう一方、ゴースト露光
が生じないように露光条件を設定すると、小径のコンタ
クトホールのパターンを良好に転写することができず、
結果として露光マージンが極めて狭くなってしまうこと
が判明した。したがって、微細なパターンの転写が不可
能となってしまう。
公報に記載のマスクの光透過領域の一部に位相シフトを
設ける位相シフト技術においては、光透過領域も位相シ
フトも光の透過率は同じであるため、位相シフト境界部
での光の干渉を良好に行うことを考慮すると、位相シフ
トパターンの加工精度に高い精度が必要であり、あまり
余裕を持つことができない。例えば位相シフトパターン
は、上記したコンタクトホールとの面積比が1/ 5程度
以下となるように光透過領域内に形成する必要がある。
しかし、このような加工精度で位相シフトパターンを形
成することは非常に困難であり、結果として位相シフト
の加工精度の不足に起因して位相反転光を利用すること
が困難であることが判明した。したがって、微細なパタ
ーンの転写が不可能となってしまう。
5841号においては、いずれもフォトレジスト膜に1
つのパターンを転写する場合について説明したものであ
り、複数のパターンを転写する場合について何ら説明さ
れていない。したがって、その場合に生じる問題、例え
ば位相シフトパターンの加工精度の問題について記載さ
れていないし、位相シフトパターンの寸法をパターン毎
に変える構成についても何ら開示されていない。
ーンを同一時の露光処理によって転写する場合に、寸法
の異なる複数のパターンを高い精度で、しかも小さなパ
ターンにおいて露光不足を生じることなく、大きなパタ
ーンの近傍においてゴースト露光が生じることなく良好
にパターンを転写することのできる技術を提供すること
にある。
複数のパターンを同一時の露光処理によって転写する場
合に、配置の異なる複数のパターンを高い精度で、しか
も小さなパターンにおいて露光不足を生じることなく、
大きなパターンの近傍においてゴースト露光が生じるこ
となく良好にパターンを転写することのできる技術を提
供することにある。
スクにおける位相シフトパターンの加工精度を緩和させ
ることのできる技術を提供することにある。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
的なものの概要を簡単に説明すれば、次のとおりであ
る。
長の露光光をマスク基板および投影露光光学系を介して
半導体ウエハ上のフォトレジスト膜に照射することによ
り、前記フォトレジスト膜に複数の集積回路パターンを
転写する工程を有する半導体集積回路装置の製造方法で
あって、前記マスク基板には、前記複数の集積回路パタ
ーンをフォトレジスト膜に転写するための複数の光透過
領域が、前記マスク基板上に堆積された遮光膜の一部を
開口することで形成され、前記複数の光透過領域の各々
には、透過光の位相を実質的に反転させる領域であって
前記フォトレジスト膜に実質的に転写されない位相シフ
トパターンが配置される位相シフト領域と、前記位相シ
フトパターンが配置されない領域であって前記フォトレ
ジスト膜に集積回路パターンを実質的に転写するための
主光透過領域とが配置されており、前記位相シフト領域
における露光光の透過率を、前記主光透過領域における
露光光の透過率よりも下げるとともに、前記複数の光透
過領域の各々における位相シフト領域の平面寸法を、前
記フォトレジスト膜に転写される集積回路パターンの寸
法または配置の少なくとも一方に応じて変えたものであ
る。
所定波長の露光光をマスク基板および投影露光光学系を
介して半導体ウエハ上のフォトレジスト膜に照射するこ
とにより、前記フォトレジスト膜に複数の集積回路パタ
ーンを転写する工程を有する半導体集積回路装置の製造
方法であって、前記マスク基板には、位相シフトパター
ンが配置されない領域であって前記フォトレジスト膜に
複数の集積回路パターンを実質的に転写するための複数
の主光透過領域と、前記複数の主光透過領域の各々の周
囲に遮光パターンを介して配置された補助光透過領域と
が、前記マスク基板上に堆積された遮光膜の一部を開口
することで形成され、前記補助光透過領域は、透過光の
位相を実質的に反転させる機能を有し、かつ、前記フォ
トレジスト膜に実質的に転写されない位相シフトパター
ンが配置されて位相シフト領域を形成しており、前記位
相シフト領域における露光光の透過率を、前記主光透過
領域における露光光の透過率よりも下げるとともに、前
記位相シフト領域の平面寸法を、前記フォトレジスト膜
に転写されるパターンの寸法または配置の少なくとも一
方に応じて変えたものである。
所定波長の露光光をマスク基板および投影露光光学系を
介して半導体ウエハ上のフォトレジスト膜に照射するこ
とにより、前記フォトレジスト膜に複数の集積回路パタ
ーンを転写する工程を有する半導体集積回路装置の製造
方法であって、前記マスク基板には前記複数の集積回路
パターンをフォトレジスト膜に転写するための光透過領
域が、前記マスク基板上に堆積された遮光膜の一部を開
口することで形成され、前記光透過領域には、前記フォ
トレジスト膜に複数の集積回路パターンを実質的に転写
するため領域であって互いに平行に隣接して配置される
一対の主光透過領域が配置され、前記一対の主光透過領
域の各々の周囲には、主光透過領域を透過した光の位相
に対して透過光の位相を反転させる機能を有し、かつ、
露光光の透過率がマスク基板の透過率よりも下がるよう
に設定された第1の位相シフトパターンが配置され、前
記一対の主光透過領域の一方の主光透過領域には、他方
の主光透過領域を透過した光の位相に対して透過光の位
相を反転させる機能を有し、かつ、露光光の透過率がマ
スク基板の透過率と同一になるように設定された第2の
位相シフトパターンが、その端部を前記一対の主光透過
領域間における前記第1の位相シフトパターン上の中央
位置まで重なるように配置されているものである。
所定波長の露光光をフォトマスクおよび投影露光光学系
を介して半導体ウエハ上のフォトレジスト膜に照射する
ことにより、前記フォトレジスト膜に集積回路パターン
を転写する工程を有する半導体集積回路装置の製造方法
であって、前記集積回路パターンは、互いに近接する複
数のパターンを有し、かつ、前記複数のパターンのうち
の所定のパターンは、近傍に他のパターンが配置されな
い孤立パターン等価部分を有し、前記フォトマスクには
前記互いに近接する複数のパターンおよび前記孤立パタ
ーン等価部分をフォトレジスト膜に転写するための光透
過領域が、前記マスク基板上の遮光膜の一部を開口する
ことで形成され、前記光透過領域には、前記フォトレジ
スト膜に互いに近接する複数のパターンおよび前記孤立
パターン等価部分を転写するための領域であって、前記
孤立パターン等価部分の対応箇所以外で互いに隣接して
配置され、かつ、前記孤立パターン等価部分に対応する
箇所でいずれか一方の一部分が孤立した状態で配置され
る一対の主光透過領域が配置され、前記一対の主光透過
領域の各々の周囲には、主光透過領域を透過した光の位
相に対して透過光の位相を反転させる機能を有し、か
つ、露光光の透過率がフォトマスクのマスク基板の透過
率よりも下がるように設定された第1の位相シフトパタ
ーンが配置され、前記一対の主光透過領域の一方の主光
透過領域には、他方の主光透過領域を透過した光の位相
に対して透過光の位相を反転させる機能を有し、かつ、
露光光の透過率が前記フォトマスクのマスク基板の光透
過率と略同一になるように設定された第2の位相シフト
パターンが、その端部が前記一対の主光透過領域間にお
ける前記第1の位相シフトパターン上を覆うように配置
されているものである。
て、前記孤立パターン等価部分に対応する領域の幅が他
の領域部分の幅に比べて広いことを特徴とする半導体集
積回路装置の製造方法。
簡単に説明すれば、次のとおりである。
ト膜に転写される複数の集積回路パターンが寸法の異な
るホールパターンを含むものである。
に転写される複数の集積回路パターンが隣接して配置さ
れた一対のラインパターンを含むものである。
する場合に、(a)マスク基板上に、露光光の半波長と
なる厚さの半透明膜を堆積した後、その半透明膜上に遮
光膜を堆積する工程と、(b)前記遮光膜上に第1のレ
ジスト膜を堆積する工程と、(c)前記第1のレジスト
膜に位相シフト領域のパターンを転写した後、現像処理
を施し、第1のレジストパターンを形成する工程と、
(d)前記第1のレジストパターンをエッチングマスク
として、そのエッチングマスクから露出する遮光膜をエ
ッチング除去して第1の遮光パターンを形成する工程
と、(e)前記第1のレジストパターンまたは第1のレ
ジストパターンの除去後に残る前記第1の遮光パターン
をエッチングマスクとして、そのエッチングマスクから
露出する半透明膜をエッチング除去する工程と、(f)
前記遮光膜および半透明膜をパターニングした後のマス
ク基板上に第2のレジスト膜を堆積した後、その第2の
レジスト膜上に導電性膜を形成する工程と、(g)前記
第2のレジスト膜に遮光パターンの領域を転写した後、
現像処理を施し、第2のレジストパターンを形成する工
程と、(h)前記第2のレジストパターンをエッチング
マスクとして、そのエッチングマスクから露出する遮光
膜をエッチング除去する工程とを有するものである。
する場合に、(a)マスク基板上に遮光膜を堆積する工
程と、(b)前記遮光膜上に第1のレジスト膜を堆積す
る工程と、(c)前記第1のレジスト膜に位相シフト領
域のパターンを転写した後、現像処理を施し、第1のレ
ジストパターンを形成する工程と、(d)前記第1のレ
ジストパターンをエッチングマスクとして、そのエッチ
ングマスクから露出する遮光膜をエッチング除去して第
1の遮光パターンを形成する工程と、(e)前記第1の
レジストパターンまたは第1のレジストパターンを除去
後に残る前記第1の遮光パターンをエッチングマスクと
して、そのエッチングマスクから露出するマスク基板を
ドライエッチングによって除去することにより、露光光
の半波長となる深さで、かつ、露光光の透過率が下がる
ように位相シフトパターン用の溝を形成する工程と、
(f)前記遮光膜をパターニングした後のマスク基板上
に第2のレジスト膜を堆積した後、その第2のレジスト
膜上に導電性膜を形成する工程と、(g)前記第2のレ
ジスト膜に遮光パターンの領域を転写した後、現像処理
を施し、第2のレジストパターンを形成する工程と、
(h)前記第2のレジストパターンをエッチングマスク
として、そのエッチングマスクから露出する遮光膜をエ
ッチング除去する工程とを有するものである。
おける露光光の透過率を20%以上80%以下としたも
のである。
パターンが半透明膜からなり、その膜厚によって露光光
の位相反転が調節されているものである。
パターンがマスク基板に形成された溝であり、その溝の
深さによって露光光の位相反転が調節されており、前記
溝の底面に微細な凹凸を形成することにより、前記位相
シフトパターンの露光光の透過率を下げるものである。
パターンにおける露光光の透過率を20%以上80%以
下としたものである。
に基づいて詳細に説明する(なお、実施の形態を説明す
るための全図において同一機能を有するものは同一の符
号を付し、その繰り返しの説明は省略する)。
形態である位相シフトマスクの全体構成の一例を示す平
面図、図2は図1の位相シフトマスクの要部平面図、図
3は図2のIII −III線の断面図、図4(a)〜(c)
は図1の位相シフトマスクを用いた場合の半導体ウエハ
上の露光振幅および露光強度の説明図、図5および図6
は露光装置の説明図、図7は図1の位相シフトマスクを
用いた半導体集積回路装置の製造工程を示すフロー図、
図8〜図12は図1の位相シフトマスクの製造工程中に
おける要部断面図、図13〜図19は図1の位相シフト
マスクを用いた半導体集積回路装置の製造工程中におけ
る要部断面図、図20は図13〜図19で説明した半導
体集積回路装置の製造工程中における露光工程を抜き出
して示したフロー図である。
クMの全体構成の一例を示す平面図である。なお、図1
においては、図面を見易くするため、遮光帯に斜線のハ
ッチングを付けている。
5倍の寸法の半導体集積回路パターンを縮小投影光学系
等を通して半導体ウエハに転写するためのレチクルであ
る。
基板MBは、例えば四角形状の透明な合成石英ガラス等
からなり、その屈折率は、例えば1.47程度、露光光に
対する光透過率は、例えば90%以上である。
方形状の2つの転写パターン形成領域A1,A2 が配置さ
れている。この2つの転写パターン形成領域A1,A2
は、互いの長辺を平行にして隣接配置されており、その
各々には、例えば実寸の5倍の寸法の転写パターンが形
成されている。
つにしているのは、スループット向上のためと、位相シ
フトマスクMの検査をダイ・トウ・ダイで行えるため
と、一方にダメージが生じても他方が残る可能性がある
ため等からである。
ターン形成領域A1,A2 の外周には、それらの外周を取
り囲むように遮光帯NBがパターン形成されている。こ
の遮光帯NBは、例えばクロム(Cr)等のような遮光
材料によって形成されている。
ターン形成領域の外側には、重ね合わせマークパターン
B1 〜B4,C1 〜C4,D1 〜D4 が形成されている。
〜B4 は、半導体ウエハ上に形成された重ね合わせマー
クパターンと、位相シフトマスクMとの位置合わせに用
いるパターンであり、例えば十字状に形成され、遮光帯
NBの外側においてマスク基板MBの各辺のほぼ中心に
当たる位置に配置されている。
4,D1 〜D4 は、一の露光処理の次に行う露光に際して
位置合わせに用いる位置合わせ用のマークパターンであ
る。
〜C4 は、新たに形成するマークとして、重ね合わせし
た状態を測定するためのマークパターンであり、遮光帯
NBよりも内側の角部に配置されている。
4 は、例えば1つの配線層の配線パターンを形成した後
に、さらに別の配線層の配線パターンを形成する等の際
に用いる重ね合わせマークパターンであり、遮光帯NB
よりも内側において転写パターン形成領域A1,A2 の一
辺のほぼ中心に当たる位置に配置されている。
B4,C1 〜C4,D1 〜D4 によって、半導体ウエハ上の
集積回路素子とその上に形成する配線パターン等との重
ね合せの測定評価が可能となっている。そして、この測
定によって、半導体集積回路装置そのものの評価ができ
るだけでなく、露光装置の高精度の重ね合せ精度管理評
価も可能となっている。
ーン形成領域A1,A2 における拡大平面図およびそのII
I −III 線の断面図をそれぞれ図2および図3に示す。
なお、図2および図3においては、図面を見易くするた
め、遮光領域および位相シフトの配置領域にそれぞれ斜
線および網掛けのハッチングを付している。
処理によって半導体ウエハ上に転写されるパターンが、
例えば寸法が異なる複数個の接続孔パターン群であっ
て、その中には露光波長よりも微細な寸法または隣接間
隔のパターンを有するような場合について説明する。
相シフト形成用の半透明膜を介して堆積された遮光膜の
一部が開口されて形成されている。この遮光膜は、例え
ばCr等のような露光光に対する光透過率が1%以下の
遮光材料からなり、この遮光膜の配置領域は遮光領域と
なり、遮光膜の開口領域は露光光を透過する光透過領域
となっている。
複数個の接続孔パターンを半導体ウエハ上に転写するの
で、図2等には、これに応じて寸法の異なる複数個の光
透過領域が示されている。
域3と、その外周に縁取るように位相シフトパターン2
が配置された位相シフト領域とを有している。このう
ち、主光透過領域3には、位相シフトパターン2が配置
されておらず、マスク基板MBが剥き出しになってい
る。この各々の光透過領域に配置された主光透過領域3
も、半導体ウエハ上に転写される接続孔パターンの寸法
に応じて異なっている。
主光透過領域3は、相対的に小さい接続孔パターンに対
応する領域なので、その寸法が一番小さい。また、図2
等の一番右の光透過領域および主光透過領域3は、相対
的に大きな接続孔パターンに対応する領域なので、その
寸法が一番大きい。また、図2等の中央の光透過領域お
よび主光透過領域3は、寸法が中位の接続孔パターンに
対応する領域なので、その寸法が左右の光透過領域およ
び主光透過領域3の中位に設定されている。
露光光の位相を反転させるためのパターンである。すな
わち、1つの光透過領域を透過した露光光において、主
光透過領域3を透過した露光光と、位相シフトパターン
2の配置領域を透過した露光光とで位相差を生じさせ、
透過した光パターンの外周部において光の干渉を生じさ
せることにより、半導体ウエハ上に転写されるパターン
の転写精度を向上させるようになっている。
は、位相シフトパターン2を形成する半透明膜の厚さに
よって調節されている。また、位相シフトパターン2の
明像は実際の半導体ウエハ上には転写されない。
の位相シフトパターン2が、例えばモリブデンシリサイ
ド(MoSi)等のような半透明膜からなり、その露光
光の光透過率が、例えば20%〜80%程度、好ましく
は20%〜50%程度になるように設定されている。本
実施の形態1においては、例えばその光透過率を20%
となるようにした。
わち、位相シフトパターンの光透過率を実効的に下げな
い技術を採用すると位相シフトマスク上で必要な位相シ
フトパターンの寸法は、位相シフトパターンが形成され
ていない領域(主光透過領域に対応)の寸法の約1/2
以下にしなければならない。
シフトパターン2の加工が極めて困難であると同時に、
この位相シフトパターンの加工精度によって位相シフト
マスクの精度が実効的に決まることになり、露光光の位
相を良好に操作することが可能な位相シフトマスクの製
造が非常に困難である。また、その検査や修正も非常に
困難である。したがって、半導体集積回路装置の製造コ
ストの増加等を招くことにもなる。
光光の透過率を下げることにより、位相シフトマスクM
における位相シフトパターン2の加工精度に余裕を持た
せることが可能となっている。
パターン2の寸法を、主光透過領域3と同等かそれ以上
に設定することが可能となっている。したがって、露光
光の位相を良好に操作することが可能な位相シフトマス
クMの設計および製造を容易にすることが可能となって
いる。また、製造された位相シフトマスクMのパターン
欠陥の有無を検査するための検査工程や欠陥修正工程も
容易にしかも良好に行うことが可能となっている。
光に対する光透過率を好ましくは20%〜50%とした
のは、上述のように、その光透過率をそれよりも上げる
とそれだけ、位相シフトパターン2の加工寸法精度が厳
しくなることを考慮したものである。
したように位相シフトパターン2の加工精度が緩和され
たことを上手く利用して、各光透過領域内の位相シフト
パターン2の寸法を、半導体ウエハ上に転写する接続孔
パターンの寸法に応じて設定している。なお、この位相
シフトパターン2の寸法とは、位相シフトパターン2の
端部と遮光パターン1の開口部(光透過領域)の端部と
の間の寸法である。
透過領域(図2の最も右側)においては、主光透過領域
3の寸法も大きい関係上、透過した光パターンの光振幅
波形における裾の部分の広がりも大きい上、周囲にゴー
スト露光等が生じる場合がある。
光透過領域においては、透過光パターンのエッジにおい
て光の位相差操作による効果が良好に行われるように、
位相シフトパターン2の寸法を大きめにしている。これ
により、透過光パターンの光振幅波形における裾の部分
の広がりを抑えることができ、その部分の光波形の立ち
上がりを急峻にすることができるので、大きな寸法の接
続孔パターンを半導体ウエハ上に良好に転写することが
できる。
下げないで、そのパターン幅を広げると、透過光の量が
多くなりパターンを良好に転写することができない。
定を各光透過領域で行うことにより、寸法の異なる複数
の接続孔パターンを、同一時の露光処理において高い精
度で、しかもゴースト露光等も生じることなく良好に形
成することが可能となる。
影露光した場合における半導体ウエハ上での露光光の振
幅分布および強度分布を図4に示す。
いた場合、位相シフトマスクMの各光透過領域を透過し
た露光光において、小さな接続孔パターンにおいても大
きな接続孔パターンにおいてもそのパターンエッジの部
分では位相シフト効果により光波形が急峻となってい
る。
する光透過領域を透過した露光光も露光に必要な光量を
確保でき、寸法の大きな接続孔パターンの転写領域の近
傍にゴースト露光が生じることもないことが分かる。
置の製造工程において用いる露光装置の一例を図5およ
び図6によって説明する。
ヒーレンシが0.3および投影光学レンズの開口特性が0.
5の縮小投影露光装置である。
と、試料ステージ4bとを結ぶ露光上に配置されてお
り、ミラー4c1 ,4c2 、シャッタ4d、フライアイ
レンズ4e、コンデンサレンズ4f、縮小投影光学レン
ズ系4gおよび位置合わせ光学系4h(4h1 〜4h1
0) を有している。
4のコンデンサレンズ4fと、縮小投影光学レンズ系4
gとの間に、アライメント光学系4hによって半導体ウ
エハ5との位置合わせが行われた状態で載置されてい
る。なお、半導体ウエハ5は、例えばシリコン(Si)
単結晶からなり、その上面には感光性のフォトレジスト
膜6がスピン塗布法等によって塗布されている。
Lpを放射する高圧水銀ランプである。露光光源4aか
ら放射された光Lpは、ミラー4c1 ,4c2 、コンデ
ンサレンズ4f、位相シフトマスクMおよび縮小投影光
学レンズ4gを介して試料ステージ4b上の半導体ウエ
ハ5の主面に照射されるようになっている。
した光によって形成されるパターンは、縮小投影光学レ
ンズ4gを通じて縮小され、半導体ウエハ5上のフォト
レジスト膜6に結像され転写されるようになっている
(図6参照)。
ト膜において露光光が照射された部分を現像処理によっ
て除去する等してフォトレジストパターンを形成する。
スキャン露光方式を採用しても良い。ステップ&スキャ
ン露光方式は、縮小投影露光の一種であるが、同一の縮
小投影レンズを用いて有効となる露光領域を得ることを
目的としている。
エハ5とをそれぞれレーザ干渉により高い精度で位置座
標の測定を行いながら同期させて共に動かしつつ、位相
シフトマスクMの主面に、例えばエキシマレーザ光等を
照射することにより、位相シフトマスクM上の露光領域
を走査する。これに対応して、半導体ウエハ5上のフォ
トレジスト膜面に位相シフトマスクM上のパターンが縮
小投影される。
に対応して露光するので、実効的に露光チップサイズが
21/2倍になる。しかし、この方法を採用する場合
は、露光スループットが低下するので、その対策とし
て、縮小率を×5〜×4にする方式が採用されている。
光源としては、例えばKrFエキシマレーザ(波長24
8nm)が採用されている。
めには、従来の×5縮小投影方式よりも、さらに微細な
パターン欠陥を摘出する必要があるが、本実施の形態1
においては、その欠陥摘出および判別も容易となる。
置の製造方法を図7のプロセスフローに沿って、図8〜
図12等を用いて説明する。
遮光領域の回路パターンデータと、位相シフト領域の回
路パターンのデータに分けて作成する(工程101a,
101b)。
シフト領域の露光光に対する光透過率を下げるような条
件付けを設定しておく。一般的に位相シフトマスク上の
光透過領域の一辺の寸法が露光波長に対して2倍程度以
下の場合、投影光学系を通して半導体ウエハ上に転写さ
れる光強度がシフトするため、位相シフトマスクのパタ
ーン寸法が微細になるに従って、その寸法精度が厳しく
なる。これに伴って、位相シフトマスク自体の加工精度
もパターン寸法が微細になるとともに、低下してしま
う。
のように位相シフト領域の光透過率を下げることによ
り、位相シフトマスクM上においては実効的に大きい寸
法で位相シフトパターンを形成することが可能となる。
すなわち、位相シフトパターンの設計寸法の自由度を向
上させることが可能となっている。
て、例えば半導体集積回路の配線パターンでは、複数の
矩形の組み合わせを基本とし、これら矩形が所定のパタ
ーン幅、長さおよび所定の間隔で複数配列されている場
合を想定する。そして、これらのパターンと直交する方
向のパターンは、基本的に異なる配線層に形成すること
で対応できる。
積回路の配線パターンは、層単位に分けて一旦位相シフ
トマスク上に形成し、露光装置の投影光学系を通して半
導体ウエハ上に転写する。
くとも一方を露光波長より小さくすることは、投影露光
を用いると一般的に困難である。この問題を解決する手
段として、位相シフト領域を設けてマスク面を透過する
露光光に位相差を生じさせるようにする。
形と図形とのオーバーラップがある場合、重ね除去処理
(転写領域の切り出し)が行われる。重ね除去処理は、
例えばパターンデータによって形成される図形をメモリ
マップ上に展開し、論理和(OR)処理する。また、近
接するパターンが含まれる領域にウィンドウを設けて、
計算機の処理時間の短縮を図っている。
るソート処理を行う。このソートは、パターンデータを
近接するパターンの面積比率が大きい方向(例えば、X
軸方向またはY軸方向)に、所定の間隔(例えば、半導
体集積回路パターンの配線ピッチ)でグループ分けして
並び替えるものである。
いて位相シフトパターンデータの形成処理が行われる。
この処理方法としては、各図形の寸法に対応して、分類
し、拡大幅を変えるものである。すなわち、パターンを
x方向またはy方向に順次並び替え、これに対応させ
て、それぞれのパターンを所定の幅だけ拡大する。これ
により、位相シフト領域の回路パターンデータ(位相シ
フトパターンデータ)を作成する。
用意する(工程102)。すなわち、マスク基板MB上
には、例えばMoSi等からなる半透明膜2aを介し
て、例えばCr等からなる遮光膜1aが堆積されてい
る。さらに、その遮光膜1a上には電子線描画用のレジ
スト膜7が堆積されている。
を形成するための膜であり、その膜厚は、位相シフトパ
ターンを透過した光と位相シフトパターンの無い主光透
過領域を透過した光との間に位相差が生じるように設定
されている。また、半透明膜2aは、上記したように露
光光に対する光透過率が、例えば20%程度に下げられ
ている。
子線描画用のレジスト膜7に、上記した位相シフトパタ
ーンデータを用いて位相シフトパターンを電子線描画方
法等によって転写する。この場合、パターンの位置精度
および寸法精度を、例えば0.1μm以下とすることがで
きる。
描画用のレジスト膜7がポジ形かネガ形かによって、そ
の露光部分または未露光部分を現像液により除去し、図
9に示すように、電子線描画用のレジストパターン7a
を形成する。
チングマスクとして遮光膜1aおよび半透明膜2aをエ
ッチング法等によってパターニングする。この際、レジ
ストパターン7aによって遮光膜1aをパターニングし
た後、レジストパターン7aを除去し、残された遮光膜
1aのパターンをエッチングマスクとして、下層の半透
明膜2aの露出部分をエッチング除去しても良い(工程
103)。
7aを除去した後、マスク基板MB上にパターン形成さ
れた遮光膜1aのパターン等の外観を検査する(工程1
04)。
MBのパターン形成面上に、電子線描画用のレジスト膜
8を塗布した後、さらに、その上面に導電性ポリマ膜9
を塗布する。
データに基づいて、マスク基板MB上の電子線描画用の
レジスト膜8に、上記した遮光領域の回路パターンを電
子線描画方法等によって転写する。
MBの転写領域の周辺部に半導体ウエハとの位置合わせ
のための上記した重ね合わせパターンを露光する。この
重ね合わせマークのパターンは、使用する縮小投影露光
装置によって指定されるものである。
理を施す。この際、電子線描画用のレジスト膜8がポジ
形かネガ形かによって、その露光部分または未露光部分
を現像液により除去し、図11に示すように、電子線描
画用のレジストパターン8aを形成する。
ーン8aをエッチングマスクとして遮光膜1aをエッチ
ング法等によってパターニングする。
フトパターン2を形成した後、電子線描画用のレジスト
パターン8aを除去することにより、図12に示すよう
に、位相シフトマスクMを作成する(工程105)。
遮光パターン1および位相シフトパターン2の外観を検
査する。この際に発見された遮光膜の残り欠陥等は、例
えばレーザ光を照射して除去することにより修正するこ
とができる(工程106)。
程107)。この縮小投影露光工程においては、位相シ
フトマスクMを上記した露光装置4(図5参照)に設置
するとともに、半導体集積回路を形成する半導体ウエハ
を露光装置4の試料ステージ4b(図5参照)上に真空
吸着させた状態で載置する。
ターンを転写するためのフォトレジスト膜が塗布されて
いる。また、半導体ウエハには、集積回路素子とその周
辺部に位相シフトマスクMとの重ね合わせマークが形成
されている。
5上の半導体集積回路チップパターン毎に形成された重
ね合わせマークを検出し、位相シフトマスクM上の重ね
合わせマークと位置合わせを行う。
露光波長の紫外線または遠紫外線を位相シフトマスクM
および露光装置4の投影光学系を介して半導体ウエハに
照射する。
パターンの投影像を半導体ウエハ上のフォトレジスト膜
に結像させる。この際、位相シフトパターン2aの透過
光は明像を形成しない。
ハ上に形成した集積回路チップ単位で行い、半導体ウエ
ハ上でマーク検出と露光とを複数回繰り返すことにより
行われる。
フォトレジスト膜を堆積した場合は、露光光が照射され
た箇所が現像処理により除去され、露光光が照射されな
かった箇所がパターンとして残る。したがって、そのフ
ォトレジスト膜は、位相シフトマスクM上の主光透過領
域3(図2参照)に対応する領域に開口部が形成される
ようなパターンとなる。
ッチングマスクとして、半導体ウエハに対してエッチン
グ処理を施すことにより、半導体ウエハ上に所定のパタ
ーンを形成する。
においては、例えば寸法の異なり、かつ、露光波長より
も短い幅または隣接間隔のある複数の接続孔パターン
を、半導体ウエハ上に堆積された絶縁膜に形成し、その
下層の導体層を露出させる(工程108)。
置の製造方法を、例えばツイン・ウエル方式のCMOS
(Complimentary MOS)−SRAM(Static Random Acce
ss Memory)の製造工程に適用した場合を図13〜図19
によって説明する。
エハ5を構成する半導体基板5sの要部断面図である。
半導体基板5sは、例えばn−形のSi単結晶からな
り、その上部には、例えばnウエル10nおよびpウエ
ル10pが形成されている。
リンまたはAsが導入されている。また、pウエル10
pには、例えばp形不純物のホウ素が導入されている。
半導体基板5sの主面上に、例えばSiO2 からなるフ
ィールド絶縁膜11をLOCOS(Local Oxidization
of Silicon)法等によって形成した後、そのフィールド
絶縁膜11に囲まれた素子形成領域に、例えばSiO2
からなるゲート絶縁膜12iを熱酸化法等によって形成
する。
低抵抗ポリシリコンからなるゲート形成膜をCVD法等
によって堆積した後、その膜をフォトリソグラフィ技術
およびエッチング技術によってパターニングすることに
より、ゲート電極12gを形成する。
成領域に、例えばn形不純物のリンまたはAsをイオン
注入法等によって導入する。この際、ゲート電極12g
をマスクとして自己整合的にn形不純物を半導体基板5
sに導入する。
成領域に、例えばp形不純物のホウ素をイオン注入法等
によって導入する。この際、ゲート電極12gをマスク
として自己整合的にp形不純物を半導体基板5sに導入
する。
施すことにより、nチャネル形のMOS・FETのソー
ス領域およびドレイン領域を構成するn形の半導体領域
12ndを形成するとともに、pチャネル形のMOS・
FETのソース領域およびドレイン領域を構成するp形
の半導体領域12pdを形成する。
5s上に、例えばSiO2 からなる層間絶縁膜13aを
CVD法等によって堆積した後、その上面にポリシリコ
ン膜をCVD法等によって堆積する。
グラフィ技術およびエッチング技術によってパターニン
グした後、そのパターニングされたポリシリコン膜の所
定領域に不純物を導入することにより、ポリシリコン膜
からなる配線14Lおよび抵抗14Rを形成する。
5s上に、例えばSiO2 からなる層間絶縁膜13bを
SOG(Spin On Glass)法等によって堆積した後、その
層間絶縁膜13bに半導体領域12pd,12ndおよ
び配線14Lの一部が露出するような接続孔15aをフ
ォトリソグラフィ技術およびエッチング技術によって穿
孔する。
ォトリソグラフィ工程において、前記した位相シフトマ
スクMを用いる。図17ではフィールド酸化膜11上の
接続孔15aとソース、ドレインとの接続孔15aとが
図示されており、互いに深さが異なっている。
違い)が有る場合においても、本実施の形態1の位相シ
フトマスクMを用いることにより、半透明の位相シフト
領域の寸法を変更することにより、接続孔15aを精度
良く加工することが可能となっている。
続孔(図示していない)の加工寸法を変更する場合にお
いても、半透明の位相シフト領域の寸法を変更すること
により、その接続孔を精度良く加工することが可能とな
っている。
ミニウム(Al)またはAl合金等からなる金属膜をス
パッタリング法等によって堆積した後、その金属膜をフ
ォトリソグラフィ技術およびエッチング技術によってパ
ターニングすることにより、図17に示すように、第1
層配線16L1 を形成する。
実施の形態1の位相シフトマスクMを適用することによ
り、それらの加工精度を向上させることができる。
5s上に、例えばSiO2 からなる層間絶縁膜13cを
CVD法等によって堆積した後、その一部に第1層配線
16L1 の一部が露出するような接続孔15bを穿孔す
る。
またはAl合金等からなる金属膜をスパッタリング法等
によって堆積した後、その金属膜をフォトリソグラフィ
技術およびエッチング技術によってパターニングするこ
とにより、第2層配線16L2 を形成する。
5s上に、例えばSiO2 からなる表面保護膜17をC
VD法等によって堆積する。
るフォトリソグラフィ工程、すなわち、露光工程を抽出
し、フロー化した露光プロセス・フロー図を図20に示
す。
は、半導体基板上に窒化シリコン等からなる絶縁膜を堆
積した後、その絶縁膜上にnウエル形成領域以外の領域
が被覆されるようなフォトレジストパターンを形成する
工程である。
板上に窒化シリコン等からなる絶縁膜を堆積した後、そ
の絶縁膜上に素子形成領域のみが被覆されるようなフォ
トレジストパターンを形成する工程である。
チャネルストッパ領域を形成するために、nウエル上を
被覆するフォトレジストパターンを形成する工程であ
る。
にポリシリコン等からなる導体膜を堆積した後、その導
体膜上にゲート電極形成領域が被覆されるようなフォト
レジストパターンを形成する工程である。
ル側にゲート電極をマスクとしてn形不純物をイオン注
入するために、pチャネル側を被覆するようなフォトレ
ジストパターンを形成する工程である。
チャネル側にゲート電極をマスクとしてp形不純物をイ
オン注入するために、nチャネル側を被覆するようなフ
ォトレジストパターンを形成する工程である。
または抵抗となる第2層多結晶シリコン膜をパターニン
グするために、半導体基板上に堆積された多結晶シリコ
ン膜上に配線および抵抗領域を被覆するようなフォトレ
ジストパターンを形成する工程である。
ジストパターンを形成した状態で、その他の領域に不純
物を導入する際のマスクとなるフォトレジストパターン
をネガ・プロセスによってパターニングする工程であ
る。
形成するためのフォトレジストパターンをポジ・プロセ
スで形成する工程である。Al−1・フォト工程P10
は、第1層配線をパターニングする工程である。
層配線と第2層配線とを接続する接続孔を開口するため
のフォトレジストパターンを形成する工程である。
線をパターニングするための工程である。ボンディング
パッド・フォト工程P13は、表面保護膜にボンディン
グパッドに対応する100μm程度の開口を形成するた
めの工程であり、表面保護膜上にボンディングパッド形
成領域以外を被覆するフォトレジストパターンを形成す
る工程である。
フォト工程P1、nチャネル・フォト工程P5、pチャ
ネル・フォト工程P6およびボンディングパッド・フォ
ト工程P13は、最小寸法が比較的大きいので、一般
に、位相シフトマスクを用いる必要がないが、その他の
フォト工程では、本実施の形態の位相シフトマスクを露
光に際して用いる。
増幅系のネガ形フォトレジストを用いてゲート電極を形
成し、コンタクト・フォト工程P9では、化学増幅系の
ポジ形フォトレジストを用いて接続孔を形成する。これ
により、ゲート電極のゲート長および接続孔の開口径
を、光露光方式で用いる露光光の波長以下(例えば0.3
μm程度)に微細にすることができる。
以下の効果を得ることが可能となる。
の接続孔パターンを同一時の露光処理によって転写する
場合に、寸法の異なる複数の接続孔パターンを高い寸法
精度で、しかも、大きい接続孔パターンの近傍にゴース
ト露光を生じることなく、また、小さな接続孔パターン
の露光不足を生じることもなく良好に転写することが可
能となる。
数の接続孔パターンを転写する場合、露光波長よりも大
きく寸法が異なる複数の接続孔パターンを転写する場
合、または露光波長よりも微細な接続孔パターンと露光
波長よりも大きな接続孔パターンの両方を転写する場合
であっても、同一時の露光処理において高い寸法精度で
良好に転写することができる。
上やチップサイズの縮小を推進することが可能となる。
装置の歩留りおよび信頼性を向上させることが可能とな
る。
ンの加工精度を緩和することができる。このため、位相
シフトマスクの検査および修正を容易にすることがで
き、位相シフトマスクの製造を容易にすることが可能と
なる。
の低コスト化を推進することが可能となる。
施の形態である位相シフトマスクの要部平面図、図22
は図21のXXII−XXII線の断面図である。なお、図21
および図22においては、図面を見易くするため、遮光
パターンおよび位相シフトパターンにそれぞれ斜線およ
び網掛けのハッチングが付けてある。
上に同じ寸法の複数のパターンを転写しようとした場合
に生じる不具合を回避する場合に適用して有効な位相シ
フトマスクの構造について説明する。
は、半導体ウエハ上に同じ寸法の複数個のパターンを転
写しようとした場合であっても、パターンの配置状況等
によって転写されるパターンの寸法が異なってしまう場
合がある。
互いに平行に隣接して配置されるような場合に、中央に
位置する接続孔パターンの寸法が、周囲の接続孔パター
ンよりも大きくなってしまう場合がある。これは、中央
の光透過領域を透過した光のエッジ部分の光強度が、そ
の両側の光透過領域を透過した光によって強められるこ
とに起因する。
ような不具合を回避すべく、図21および図22に示す
ように、各光透過領域の主光透過領域3の寸法は同一に
して、中央の光透過領域の位相シフトパターン2の寸法
を、その両側の光透過領域の位相シフトパターン2の寸
法よりも大きめに設定している。
光のパターンのエッジにおいて光の位相差操作による効
果が良好に行われるようにすることができるので、透過
光パターンの光振幅波形における裾の部分の広がりを抑
え、その部分の光波形の立ち上がりを急峻にすることが
できる。このため、中央の接続孔パターンが、その両側
の接続孔パターンよりも大きくなってしまうのを防止す
ることが可能となっている。
前記実施の形態1の(5) および(6)で得られた効果の他
に、以下の効果を得ることが可能となる。
続孔パターンを転写しようとした場合に、接続孔パター
ンの配置状況によって寸法が異なってしまうのを防止す
ることが可能となる。
なパターンを高い寸法精度で良好に形成することができ
るので、素子集積度の向上やチップサイズの縮小を推進
することが可能となる。
の歩留りおよび信頼性を向上させることが可能となる。
施の形態である位相シフトマスクの要部平面図、図24
は図23のXXIV−XXIV線の断面図、図25は図23の位
相シフトマスクを用いた半導体集積回路装置の製造工程
を示すフロー図、図26〜図30は図23の位相シフト
マスクの製造工程中における要部断面図である。なお、
図23および図24においては、図面を見易くするた
め、遮光パターンおよび位相シフトパターンにそれぞれ
斜線および網掛けのハッチングが付けてある。
態1と同様に、同一時の露光処理によって、例えば露光
波長よりも微細で、かつ、寸法が異なる複数個の接続孔
パターン群を半導体ウエハ上に転写する場合について説
明する。
図24に示すように、位相シフトパターン2が溝によっ
て形成されている。光の位相差操作は、この溝の深さに
よって調節されている。なお、遮光パターン1はマスク
基板MB上に直接接触した状態で形成されている。
シフトパターン2を形成する溝の底面にダメージ等を与
え微細な凹凸を形成することにより、位相シフトパター
ン2の配置領域における露光光の光透過率を前記実施の
形態1と同様に下げている。
置の製造方法を図25のプロセスフロー図に沿って、図
26〜図30等を用いて説明する。
遮光領域の回路パターンデータと、位相シフト領域の回
路パターンのデータに分けて作成する(工程201a,
201b)。
施の形態1と同様に、位相シフト領域における露光光の
光透過率を下げるような条件付けを設定しておく。
を用意する(工程202)。すなわち、マスク基板M上
には、例えばCr等からなる遮光膜1aが堆積され、さ
らに、その遮光膜1a上には電子線描画用のレジスト膜
7が堆積されている。
線描画用のレジスト膜7に、上記した位相シフトパター
ンデータを用いて位相シフトパターンを電子線描画方法
等によって転写する。
に示すように、それによって形成された電子線描画用の
レジストパターン7aをエッチングマスクとして、その
マスクから露出する遮光膜1aおよびマスク基板MBを
順にエッチング法等によってエッチング除去する。これ
により、位相シフトパターン2用の溝をマスク基板MB
に形成する。
2用の溝は、レジストパターン7aを用いて遮光膜1a
のパターンを形成した後、レジストパターン7aを除去
し、その後に残る遮光膜1aのパターンをエッチングマ
スクとしてエッチング処理しパターン形成しても良い。
ク基板MBに位相シフトパターン2用の溝を、例えばド
ライエッチング法等のような異方性のエッチング法によ
って形成する。このエッチングガスとしては、例えばC
HF3 とO2(5%)との混合ガスを用い、ガス圧力は例
えば0.05Torr 、印加電力は例えば700W程度であ
る。
する溝の底面にダメージを与えて露光光の光透過率を下
げる。これにより、位相シフトパターン2の配置領域に
おける露光光の光透過率は、例えば80%程度となる。
は、位相シフトパターンの領域内において、主光透過領
域との境界に接しないようにした微小なドットパターン
を追加して露光した後、このようなドットパターンをマ
スクとして位相シフト領域のマスク基板MBに対してエ
ッチング処理を施す。これにより、位相シフトパターン
2を形成する溝の底面において、ドットパターンのある
領域と無い領域とで微小な凹凸を形成することにより、
位相シフトパターン2を透過する露光光の透過率をさら
に下げるようにする(工程203)。
7aを除去した後、マスク基板MB上にパターン形成さ
れた遮光膜1aのパターン等の外観を検査する(工程2
04)。
MBのパターン形成面上に、電子線描画用のレジスト膜
8を塗布した後、さらに、その上面に導電性ポリマ膜9
を塗布する。
データに基づいて、マスク基板MB上の電子線描画用の
レジスト膜8に、遮光領域の回路パターンを電子線描画
方法等によって転写する。
理を施し、さらに、図29に示すように、それによって
形成された電子線描画用のレジストパターン8aをエッ
チングマスクとして遮光膜1aをエッチング法等によっ
てパターニングする。
フトパターン2を形成した後、電子線描画用のレジスト
パターン8aを除去することにより、図30に示すよう
に、位相シフトマスクMを作成する(工程205)。
遮光パターン1および位相シフトパターン2を前記実施
の形態1と同様に検査および修正した後(工程20
6)、縮小投影露光工程(工程207)に移行する。
マスクMを上記した露光装置4(図5参照)に設置する
とともに、半導体集積回路を形成する半導体ウエハを露
光装置4の試料ステージ4b(図5参照)上に載置す
る。
ターンを転写するためのフォトレジスト膜が塗布されて
いる。また、半導体ウエハには、集積回路素子とその周
辺部に位相シフトマスクMとの重ね合わせマークが形成
されている。
5上の半導体集積回路チップパターン毎に形成された重
ね合わせマークを検出し、位相シフトマスクM上の重ね
合わせマークと位置合わせを行う。
露光波長の紫外線または遠紫外線を位相シフトマスクM
および露光装置4の投影光学系を介して半導体ウエハに
照射する。
パターンの投影像を半導体ウエハ上のフォトレジスト膜
に結像させる。この際、位相シフトパターン2の透過光
が明像を形成しない。
ハ上に形成した集積回路チップ単位で行い、半導体ウエ
ハ上でマーク検出と露光とを複数回繰り返すことにより
行われる。
フォトレジスト膜を堆積した場合は、露光光が照射され
た箇所が現像処理により除去され、露光光が照射されな
かった箇所がパターンとして残る。したがって、そのフ
ォトレジスト膜は、位相シフトマスクM上の主光透過領
域3(図21参照)に対応する領域に開口部が形成され
るようなパターンとなる。
ッチングマスクとして、半導体ウエハに対してエッチン
グ処理を施すことにより、半導体ウエハ上に所定のパタ
ーンを形成する。
ンにおいては、例えば寸法の異なる複数の接続孔パター
ンを、半導体ウエハ上に堆積された絶縁膜に形成し、そ
の下層の導体層を露出させる(工程208)。
記実施の形態1と同じ効果を得ることが可能となる。
施の形態である位相シフトマスクの要部平面図、図32
は図31のXXXII −XXXII 線の断面図である。なお、図
31および図32においては、図面を見易くするため、
遮光パターンおよび位相シフトパターンにそれぞれ斜線
および網掛けのハッチングが付けてある。
態1と同様に、同一時の露光処理によって、例えば露光
波長よりも微細で、かつ、寸法が異なる複数個の接続孔
パターン群を半導体ウエハ上に転写する場合について説
明する。
図32に示すように、遮光膜に長方形状に開口された寸
法の異なる複数の主光透過領域3が形成されているとと
もに、その各主光透過領域3の周囲に遮光パターン1を
挟んで、主光透過領域3の各辺に平行に延在するように
開口された補助光透過領域が形成されており、その補助
光透過領域に位相シフトパターン2が配置されている。
光と、その周囲の補助光透過領域を透過した露光光との
位相を反転させることにより、主光透過領域3の透過光
のパターンにおけるエッジ部の広がりを抑え、パターン
転写精度を向上させる構造となっている。
3と同様に溝によって形成されている。露光光の位相差
は溝の深さによって調節されている。なお、この位相シ
フトパターン2の配置された補助光透過領域は、実際の
半導体ウエハ上には転写されない。
相シフトパターン2を透過する露光光の透過率が前記実
施の形態1と同様に下げられている。この光透過率を下
げる方法は、前記実施の形態3等と同じである。すなわ
ち、位相シフトパターン2を形成する溝の底面に微細な
凹凸を設けることにより低減されている。
た光透過領域の寸法が、転写される接続孔パターンの寸
法に応じて変えてある。すなわち、小さい接続孔パター
ンを転写する主光透過領域3の周囲の補助光透過領域は
小さく(図31の最も左のパターン)、大きな接続孔パ
ターンを転写する主光透過領域3の周囲の補助光透過領
域は大きく、それらの接続孔パターンの中位の大きさの
接続孔パターンを転写する主光透過領域3の周囲の補助
光透過領域は中位の大きさに形成されている。
記実施の形態1と同じ効果を得ることが可能となる。
施の形態である位相シフトマスクの要部平面図、図34
は図33のXXXIV −XXXIV 線の断面図、図35(a)〜
(c)は図33の位相シフトマスクを用いた場合の半導
体ウエハ上の露光振幅および露光強度の説明図、図36
〜図42は図33の位相シフトマスクの製造工程中にお
ける要部断面図である。なお、本実施の形態5の説明で
用いる図面においては、図面を見易くするため、遮光領
域および第1の位相シフトパターンの配置領域にそれぞ
れ斜線および網掛けのハッチングを付している。
処理によって半導体ウエハ上に転写されるパターンが、
例えば寸法が同一の複数個の配線パターン群であって、
その中には露光波長よりも微細な寸法または隣接間隔の
パターンを有するような場合について説明する。
相シフト形成用の半透明膜を介して堆積された遮光膜の
一部が開口されて形成されている。この遮光膜は、例え
ばCr等のような露光光に対する光透過率が1%以下の
遮光材料からなり、この遮光膜の配置領域は遮光領域と
なり、遮光膜の開口領域は露光光を透過する光透過領域
となっている。
の光透過領域内に、4つの帯状の主光透過領域3が互い
に平行に配置されており、その主光透過領域3の各々の
周囲に縁取るように位相シフトパターン(第1の位相シ
フトパターン)2Aが配置されているとともに、互いに
隣接する主光透過領域3のいずれか一方にその全体を覆
うように位相シフトパターン(第2の位相シフトパター
ン)2Bが配置されている。なお、図33においては図
面を見易くするため位相シフトパターン2Bを太い枠で
示している。
的にフォトレジスト膜に転写する領域であって、位相シ
フトパターン2A, 2Bが配置されておらず、マスク基
板MBが剥き出しになっている。
態1等と同じくエッジ強調のための位相シフトであり、
ここを透過した露光光の位相を反転させるためのパター
ンである。すなわち、主光透過領域3を透過した露光光
と、位相シフトパターン2Aの配置領域を透過した露光
光とで位相差を生じさせ、透過した光パターンの外周部
において光の干渉を生じさせることにより、半導体ウエ
ハ上に転写されるパターンの転写精度を向上させるよう
になっている。
は、位相シフトパターン2Aを形成する半透明膜の厚さ
によって調節されている。また、位相シフトパターン2
Aの明像は実際の半導体ウエハ上には転写されない。
位相シフトパターン2Aが、例えばモリブデンシリサイ
ド(MoSi)等のような半透明膜からなり、その露光
光の光透過率が、例えば20%〜80%程度、好ましく
は20%〜50%程度になるように設定されている。本
実施の形態5においては、例えばその光透過率を20%
となるようにした。
わち、位相シフトパターンの光透過率を実効的に下げな
い技術を採用すると位相シフトマスク上で必要な位相シ
フトパターンの寸法は、位相シフトパターンが形成され
ていない領域(主光透過領域に対応)の寸法の約1/2
以下にしなければならない。
シフトパターン2の加工が極めて困難であると同時に、
この位相シフトパターンの加工精度によって位相シフト
マスクの精度が実効的に決まることになり、露光光の位
相を良好に操作することが可能な位相シフトマスクの製
造が非常に困難である。また、その検査や修正も非常に
困難である。したがって、半導体集積回路装置の製造コ
ストの増加等を招くことにもなる。
露光光の透過率を下げることにより、位相シフトマスク
Mにおける位相シフトパターン2Aの加工精度に余裕を
持たせることが可能となっている。
ことが可能な位相シフトマスクMの設計および製造を容
易にすることが可能となっている。また、製造された位
相シフトマスクMのパターン欠陥の有無を検査するため
の検査工程や欠陥修正工程も容易にしかも良好に行うこ
とが可能となっている。
光光に対する光透過率を好ましくは20%〜50%とし
たのは、上述のように、その光透過率をそれよりも上げ
るとそれだけ、位相シフトパターン2Aの加工寸法精度
が厳しくなることを考慮したものである。
Bは、例えばSOG(Spin On Glass)法等によって形成
された二酸化シリコン(SiO2)等からなり、その位相
反転操作は、その膜厚によって調節されている。この位
相シフトパターン2Bは、前記位相シフトパターン2A
と異なり、透過率を実効的に100%近くとして透過光
を低下させないようにしている。
いに隣接する主光透過領域3のいずれか一方に配置され
ている。すなわち、図33の右側の光透過領域におい
て、例えば一番左の主光透過領域3と左から数えて3番
目の主光透過領域3との上に位相シフトパターン2Bが
配置されている。したがって、互いに隣接する主光透過
領域3を透過した光の位相が反転されるようになってい
る。
部が上記した位相シフトパターン2Aの上部に重なるよ
うに形成されている。そして、互いに隣接する主光透過
領域3の境界領域においては、位相シフトパターン2B
の端部が位相シフトパターン2Aの幅の中心位置まで配
置されている。このようにして、エッジ部分での位相反
転を生じさせている。
トレジスト膜に孤立した配線パターンを転写するための
領域であり、中央には主光透過領域3が配置され、その
外周には位相シフトパターン2Aが配置されている。
影露光した場合における半導体ウエハ上での露光光の振
幅分布および強度分布を図35に示す。
いた場合、同図(b)に示すように、互いに隣接する主
光透過領域を透過した光の位相が良好に反転していると
ともに、その主光透過領域の境界領域においても透過光
の反転操作が良好に行われていることが分かる。
て得られる露光強度の波形においても主光透過領域3に
対応する部分では充分な光強度が得られているともに、
その各々の裾の部分が急峻な立ち上がりを形成してお
り、精度の高い良好なパターンが転写されることが分か
る。
Mの製造方法を図36〜図42によって説明する。
を用意する。すなわち、マスク基板MB上には、例えば
MoSi等からなる半透明膜2aを介して、例えばCr
等からなる遮光膜1aが堆積されている。さらに、その
遮光膜1a上には電子線描画用のレジスト膜7が堆積さ
れている。
パターン2A(図34参照)を形成するための膜であ
り、その膜厚は、位相シフトパターンを透過した光と位
相シフトパターンの無い主光透過領域を透過した光との
間に位相反転が生じるように設定されている。また、半
透明膜2aは、上記したように露光光に対する光透過率
が、例えば20%程度に下げられている。
子線描画用のレジスト膜7に、第1の位相シフトパター
ンデータを用いて位相シフトパターンを電子線描画方法
等によって転写する。この場合、パターンの位置精度お
よび寸法精度を、例えば0.1μm以下とすることができ
る。
描画用のレジスト膜7がポジ形かネガ形かによって、そ
の露光部分または未露光部分を現像液により除去し、図
37に示すように、電子線描画用のレジストパターン7
aを形成する。
チングマスクとして遮光膜1aおよび半透明膜2aをエ
ッチング法等によってパターニングする。この際、レジ
ストパターン7aによって遮光膜1aをパターニングし
た後、レジストパターン7aを除去し、残された遮光膜
1aのパターンをエッチングマスクとして、下層の半透
明膜2aの露出部分をエッチング除去しても良い。
7aを除去した後、マスク基板MB上にパターン形成さ
れた遮光膜1aのパターン等の外観を検査する。
MBのパターン形成面上に、電子線描画用のレジスト膜
8を塗布した後、さらに、その上面に導電性ポリマ膜9
を塗布する。
基づいて、マスク基板MB上の電子線描画用のレジスト
膜8に、上記した遮光領域の回路パターンを電子線描画
方法等によって転写する。
MBの転写領域の周辺部に半導体ウエハとの位置合わせ
のための上記した重ね合わせパターンを露光する。この
重ね合わせマークのパターンは、使用する縮小投影露光
装置によって指定されるものである。
理を施す。この際、電子線描画用のレジスト膜8がポジ
形かネガ形かによって、その露光部分または未露光部分
を現像液により除去し、図39に示すように、電子線描
画用のレジストパターン8aを形成する。
ーン8aをエッチングマスクとして遮光膜1aをエッチ
ング法等によってパターニングする。これにより、遮光
パターン1および位相シフトパターン2Aを形成した
後、電子線描画用のレジストパターン8aを除去する。
後、図40に示すように、マスク基板MB上に、第2の
位相シフトパターンを形成すべく、例えばSiO2 等か
らなる透明膜18をSOG法等によって堆積した後、さ
らにその上に電子線描画用のレジスト膜19および導電
性ポリマ膜20を順に堆積する。
子線描画用のレジスト膜19に、第2の位相シフトパタ
ーンデータを用いて位相シフトパターンを電子線描画方
法等によって転写する。
描画用のレジスト膜7がポジ形かネガ形かによって、そ
の露光部分または未露光部分を現像液により除去し、図
41に示すように、電子線描画用のレジストパターン1
9aを形成する。
ッチングマスクとして透明膜19をエッチング法等によ
ってパターニングすることにより、第2の位相シフトパ
ターン2Bをパターン形成する。
去することにより、図42に示すような位相シフトマス
クMを製造する。
遮光パターン1および位相シフトパターン2A, 2Bの
外観を検査する。この際に発見された遮光膜の残り欠陥
等は、例えばレーザ光を照射して除去することにより修
正することができる。
の効果を得ることが可能となる。
ーン2の加工精度を緩和することができる。このため、
位相シフトマスクMの検査および修正を容易にすること
ができ、位相シフトマスクMの製造を容易にすることが
可能となる。
の低コスト化を推進することが可能となる。
施の形態である位相シフトマスクの要部拡大平面図、図
44および図45は図43のA−A線およびB−B線の
断面図、図46および図47の(a)〜(c)は図43
の位相シフトマスクを用いた場合の半導体ウエハ上の露
光振幅および露光強度の説明図、図48は図43の位相
シフトマスクを用いた半導体集積回路装置の製造工程を
示すフロー図である。
よって半導体ウエハ上に転写されるパターンが、例えば
互いに近接した複数の配線パターン群と孤立した配線パ
ターンとの両方を有し、その中には露光波長よりも微細
な寸法(幅等)または隣接間隔のパターンを有するよう
な場合に用いる位相シフトマスクついて説明する。
DRAM(Dynamic Random AccessMemory)のメモリセ
ル領域におけるワード線、すなわち、メモリセル選択M
OS・FETのゲート電極のパターン等もある。
マスクの全体平面構成は前記実施の形態1(図1参照)
と同じなので説明を省略し、ここでは、その転写パター
ン形成領域の構成を説明する。
面図と、そのA−A線およびB−B線の断面図とをそれ
ぞれ図43、図44および図45に示す。なお、図43
においては、図面を見易くするため、遮光領域および位
相シフト領域にそれぞれ斜線および網掛けのハッチング
を付している。
光に対する光透過率が1%以下の遮光材料からなり、そ
の一部が除去されて2つの光透過領域P1,P2 が示され
ている。この遮光膜1aの配置領域は、遮光領域、すな
わち、遮光パターン1を形成している。また、遮光膜1
aが除去された2つの光透過領域P1,P2 は、露光光を
透過する光透過領域を形成しており、平面的に互いに離
れた位置に配置されている。
過領域P1 (図43の左側)には、複数の帯状の主光透
過領域3が互いに平行に配置されている。また、相対的
に平面寸法の小さな光透過領域P2 (図43の右側)に
は、1本の帯状の主光透過領域3が配置されている。
透過領域3は、半導体ウエハ上に転写される複数の配線
パターンに対応している。その複数の主光透過領域3の
幅は設計上互いに等しい。また、個々の主光透過領域3
の幅は、その長手方向の全領域においても設計上に等し
い。
の主光透過領域3は、半導体ウエハ上に転写される孤立
した配線パターンに対応している。この主光透過領域3
の幅は、その長手方向の全領域において設計上に等し
い。
み、完全に等しくなくても設計上の誤差の範囲ならば等
しいとすることを意味している。
透過領域3のうち、所定の主光透過領域3(図43の左
から2番目と5番目)は、その一部が他の主光透過領域
3の長手方向寸法よりも長く延在されており、その延在
部分(図43の下方:B−B線部分およびその周囲)に
おいては、その周囲に他の光透過領域が配置されておら
ず孤立した主光透過領域3と等しくなっている。この延
在部分は、例えば配線パターンの引き出しパターン部分
に対応しており、設計上、露光処理後の半導体ウエハ上
においても延在パターンとして転写されることが要求さ
れている部分である。
域3および小形の光透過領域P2 における主光透過領域
3の各々において、その外周には、その周囲を縁取るよ
うに所定幅の位相シフトパターン(第1の位相シフトパ
ターン)2Aが配置されている(図43〜図45におい
ては網掛けのハッチングで示す)。
過した露光光の位相Φを反転させるためのパターンであ
る。すなわち、1つの光透過領域を透過した露光光にお
いて、主光透過領域3を透過した露光光と、位相シフト
パターン2Aの配置領域を透過した露光光とで位相差を
生じさせ(互いに反転)、透過した光パターンの外周部
において光の干渉を生じさせることにより、半導体ウエ
ハ上に転写されるパターンの転写精度を向上させるよう
になっている。なお、この位相差操作は、位相シフトパ
ターン2Aの厚さで調節されている。
記実施の形態1〜5と同様に、例えばモリブデンシリサ
イド(MoSi)等のような半透明膜からなり、その露
光光の光透過率が、例えば20%〜80%程度、好まし
くは20%〜50%程度になるように設定されている。
本実施の形態6においては、例えばその光透過率を20
%となるようにした。
ーンの光透過率を実効的に下げない技術を採用すると位
相シフトマスクM上で必要な位相シフトパターンの寸法
は、位相シフトパターンが形成されていない領域(主光
透過領域に対応)の寸法の約1/2以下にしなければな
らないが、その寸法は微細であるため、位相シフトパタ
ーン2の加工が極めて困難であり、かつ、この位相シフ
トパターンの加工精度によって位相シフトマスクMの精
度が実効的に決定され、露光光の位相を良好に操作する
ことが可能な位相シフトマスクの製造、検査および修正
が非常に困難となる等の弊害が生じるからである。
露光光の透過率を下げ、位相シフトマスクMにおける位
相シフトパターン2Aの加工精度に余裕を持たせること
により、位相シフトパターン2Aの寸法を、主光透過領
域3と同等かそれ以上に設定することが可能となってい
る。したがって、露光光の位相を良好に操作することが
可能な位相シフトマスクMの設計および製造を容易にす
ることができる。また、製造された位相シフトマスクM
のパターン欠陥の有無を検査するための検査工程や欠陥
修正工程も容易にしかも良好に行うことができる。
光光に対する光透過率を好ましくは20%〜50%とし
たのは、上述のように、その光透過率をそれよりも上げ
るとそれだけ、位相シフトパターン2Aの加工寸法精度
が厳しくなることを考慮したものである。なお、位相シ
フトパターン2Aの光透過率を下げないで、そのパター
ン幅を広げると、透過光の量が多くなりパターンを良好
に転写することができない。
光透過領域P1 において、互いに隣接する主光透過領域
3のいずれか一方に、位相シフトパターン(第2の位相
シフトパターン)2Bが、主光透過領域3の全体を覆
い、隣接する主光透過領域3間における位相シフトパタ
ーン2Aの幅方向の中間位置に端部が形成されるように
配置されている(図43の左から2番目と4番目)。
接する主光透過領域3を透過した光の間で位相Φを反転
させるためのパターンである。すなわち、大形の光透過
領域P1 を透過した露光光において、位相シフトパター
ン2Bが配置された主光透過領域3を透過した露光光
と、それに隣接する主光透過領域3であって位相シフト
パターン2Bが配置されていない主光透過領域3の配置
領域を透過した露光光とで位相差を生じさせ(互いに反
転)ることにより、半導体ウエハ上に転写されるパター
ンの転写精度を向上させるようになっている。なお、こ
の位相差操作は、位相シフトパターン2Bの厚さで調節
されている。
記実施の形態5と同様に、例えばSOG(Spin On Glas
s )法等によって形成されたシリコン酸化膜(ガラス材
料)からなり、光透過率を実効的に100%近くとして
透過光を低下させないようにしている。
域3に配置された位相シフトパターン2Bにおいて、孤
立パターンと等価部分では、他の部分よりも幅広となっ
ている。これは、主として位相シフトパターン2Bの平
面的な位置ずれを考慮したものであるが、位相シフトパ
ターン2Bの剥離を抑制する機能をも有している。この
剥離を抑制する観点からは、図43で互いに離れている
位相シフトパターン2B同士を遮光膜1a上においてつ
ながるようにパターニングしても良い。
影露光した場合における半導体ウエハ上での露光光の振
幅分布および強度分布を図46および図47に示す。な
お、図46は図43の位相シフトマスクMのA−A線箇
所において透過した露光光の振幅分布および強度分布を
示し、図47は図43の位相シフトマスクMのB−B線
箇所において透過した露光光の振幅分布および強度分布
を示している。
過領域を透過した露光光においては、図46(b)に示
すように、互いに隣接する主光透過領域3を透過した光
の位相が良好に反転し、かつ、その個々の主光透過領域
3の境界領域においても透過光の位相が良好に反転して
いる。また、小形の光透過領域P2 を透過した露光光に
おいても、図46(b)に示すように、孤立した主光透
過領域3の境界領域において透過光の位相が良好に反転
している。
形の光透過領域P2 のいずれを透過した光においても、
図46(c)に示すように、半導体ウエハ上に得られる
露光強度の波形においては、主光透過領域3に対応する
部分では充分な光強度が得られ、かつ、その各々の裾の
部分が急峻な立ち上がりを形成している。したがって、
パターンが高い寸法精度で、かつ、鮮明に転写されるこ
とが分かる。
過領域P1 における所定の主光透過領域3の延在部分で
あって孤立パターンと等価になっている部分および小形
の光透過領域P2 における孤立した主光等価領域3を透
過した露光光においては、図47(b)に示すように、
その個々の主光透過領域3の境界領域において透過光の
位相が良好に反転している。
孤立パターンと等価部分および小形の光透過領域P2 の
いずれを透過した光においても、図47(c)に示すよ
うに、半導体ウエハ上に得られる露光強度の波形におい
ては、主光透過領域3に対応する部分では充分な光強度
が得られ、かつ、その各々の裾の部分が急峻な立ち上が
りを形成している。したがって、互いに隣接する配線パ
ターンの1つから延在された配線パターン部分および孤
立した配線パターンが、高い寸法精度で、かつ、鮮明に
転写されることが分かる。
像は実際の半導体ウエハ上には転写されない。
の製造方法および半導体集積回路装置の製造方法を図4
8のプロセスフローにより説明する。
遮光領域の回路パターンデータと、位相シフト領域のパ
ターンのデータとに分けて作成する(工程301a、工
程301b、工程301c)。
位相シフトパターンの露光光に対する光透過率を下げる
ような条件付けを設定しておく。一般的に位相シフトマ
スク上の光透過領域の一辺の寸法が露光波長に対して2
倍程度以下の場合、投影光学系を通して半導体ウエハ上
に転写される光強度がシフトするため、位相シフトマス
クのパターン寸法が微細になるに従って、その寸法精度
が厳しくなる。これに伴って、位相シフトマスク自体の
加工精度もパターン寸法が微細になるにつれて低下して
しまう。
のように第1位相シフトパターンの光透過率を下げるこ
とにより、位相シフトパターンを位相シフトマスクM上
において実効的に大きい寸法で形成することができるの
で、位相シフトパターンの設計寸法の自由度を向上させ
ることが可能となっている。
て、例えば半導体集積回路の配線パターンでは、複数の
矩形の組み合わせを基本とし、これら矩形が所定のパタ
ーン幅、長さおよび所定の間隔で複数配列されている場
合を想定する。そして、これらのパターンと直交する方
向のパターンは、基本的に異なる配線層に形成すること
で対応できる。
積回路の配線パターンは、層単位に分けて一旦位相シフ
トマスク上に形成し、露光装置の投影光学系を通して半
導体ウエハ上に転写する。その際に、上記パターンの
幅、間隔の少なくとも一方を露光波長より小さくするこ
とは、投影露光を用いると一般的に困難なので、この問
題を解決する手段として、マスク面を透過する露光光に
位相差を生じさせる位相シフト領域を設ける。
形と図形とのオーバーラップがある場合、重ね除去処理
(転写領域の切り出し)が行われる。重ね除去処理は、
例えばパターンデータによって形成される図形をメモリ
マップ上に展開し、論理和(OR)処理する。また、近
接するパターンが含まれる領域にウィンドウを設けて、
計算機の処理時間の短縮を図っている。
るソート処理を行う。このソートは、パターンデータを
近接するパターンの面積比率が大きい方向(例えば、X
軸方向またはY軸方向)に、所定の間隔(例えば、半導
体集積回路パターンの配線ピッチ)でグループ分けして
並び替える。
いて位相シフトパターンデータの形成処理が行われる。
この処理方法としては、各図形の寸法に対応して、分類
し、拡大幅を変えるものである。すなわち、パターンを
x方向またはy方向に順次並び替え、これに対応させ
て、それぞれのパターンを所定の幅だけ拡大する。これ
により、第1の位相シフトパターンおよび第2の位相シ
フトパターンのデータを作成する。
と、位相シフト領域のパターンのデータとに基づいて位
相シフトマスク上のパターンを形成する。その具体的な
方法は、前記実施の形態5と同じである。
ーン形成用の半透明膜を被着した後、その上に遮光膜を
被着する(工程302)。続いて、その半透明膜および
遮光膜を上記したパターンデータに基づいてパターニン
グすることにより、半透明膜で構成される第1の位相シ
フトパターンを形成する(工程303)。その後、第1
の位相シフトパターンを有するマスク基板上のパターン
(遮光膜および半透明膜)を検査する(工程304)。
いて、マスク基板上の遮光膜をパターニングすることに
より、上記した大形と小形の光透過領域を形成した後
(工程305)、この遮光パターン(遮光膜)および位
相シフトパターン(半透明膜)等を検査する(工程30
6)。続いて、このマスク基板上に遮光パターンおよび
第1位相シフトパターンを被覆するように透明膜をSO
G法等で被着した後、その透明膜を第2の位相シフトパ
ターンデータを用いてパターニングすることにより第2
の位相シフトパターンを形成する(工程307)。その
後、この遮光パターン(遮光膜)、第1位相シフトパタ
ーン(半透明膜)および第2位相シフトパターン等を検
査する(工程308)。
を製造した後、露光処理に移行し(工程309)、半導
体ウエハ上に集積回路パターンを形成する。なお、この
露光処理および露光装置については、前記実施の形態1
等で説明したので、ここではその説明を省略する。ま
た、このような位相シフトマスクを用いて製造する半導
体集積回路装置の具体例についても前記実施の形態1で
説明したので、ここではその説明を省略する。
記実施の形態1で得られた効果の他に以下の効果を得る
ことが可能となる。
隣接する主光透過領域3のうちの所定の主光透過領域3
から延在するパターン部分であって孤立パターンと等価
となる部分をも半導体ウエハ上に鮮明に転写することが
可能となる。
る主光透過領域3のパターンを半導体ウエハ上に鮮明に
転写することが可能となる。
施の形態であるフォトマスクの要部拡大平面図、図50
は図49のA−A線の断面図、図51は図49のB−B
線の断面図である。
9〜図51に示す。なお、図50および図51は、図4
9のA−A線およびB−B線の断面図を示している。こ
の位相シフトマスクMの構造は前記実施の形態6とほぼ
同じである。
3のうちの所定の主光透過領域3(図49の左から2番
目と5番目)から延在するパターン部分(孤立パターン
と等価な部分)の幅が、その主光透過領域3の他の部分
(周囲に他の主光透過領域3が配置されている部分)の
幅よりも広く形成されている。
ン部分は周囲に他の光透過領域が配置されず孤立パター
ンと等価となっているため、転写すべきパターンの線幅
が細いと、半導体ウエハ上における光強度が低くなる結
果、当該パターン部分が半導体ウエハ上に良好に転写さ
れず設計値よりも細くなってしまったり、引き出し長さ
が短くなってしまったりする現象が生じるので、それを
抑制するためである。
うな位相シフトマスクMを用いて露光処理を施すと、主
光透過領域3において、孤立パターンと等価のパターン
部分に対応する半導体ウエハ上の転写パターン部分の幅
は、当該主光透過領域3の他のパターン部分に対応する
半導体ウエハ上の転写パターン部分の幅よりも若干幅広
となる。
記実施の形態6で得られた効果の他に以下の効果を得る
ことが可能となる。
隣接する主光透過領域3のうちの所定の主光透過領域3
から延在するパターン部分であって孤立パターンと等価
となるパターン部分の幅を他の部分の幅よりも広くした
ことにより、半導体ウエハ上において当該パターン部分
を透過した光おける光強度を充分に確保することができ
るので、当該パターン部分を半導体ウエハ上に鮮明に転
写することが可能となる。
施の形態である位相シフトマスクの要部拡大平面図、図
53は図52のA−A線の断面図である。
より半導体ウエハ上に転写されるパターンが、例えば互
いに近接した複数の接続孔パターンと孤立した複数の接
続孔パターンとの両方を有し、その中には露光波長より
も微細な寸法(幅等)または隣接間隔のパターンを有す
る場合に用いる位相シフトマスクついて説明する。
マスクの全体平面構成は前記実施の形態1(図1参照)
と同じなので説明を省略し、ここでは、その転写パター
ン形成領域の構成を説明する。
面図と、そのA−A線の断面図とをそれぞれ図52およ
び図53に示す。なお、図52および図53において
は、図面を見易くするため、遮光領域および位相シフト
の配置領域にそれぞれ斜線および網掛けのハッチングを
付している。
光に対する光透過率が1%以下の遮光材料からなり、そ
の一部が除去されて複数の開口領域が示されている。こ
の遮光膜1aの配置領域は、遮光領域、すなわち、遮光
パターン1を形成している。また、この開口領域は、露
光光を透過する光透過領域を形成しており、平面的に互
いに離れた位置に配置されている。
の左側)は、図52の横方向に延在する長方形状に形成
されており、その領域内には、複数の正方形状の主光透
過領域3が所定の間隔を隔てて直線上に並んで配置され
ている。また、他方の小さな光透過領域P4 (図52の
右側)には、1つの正方形状の主光透過領域3が配置さ
れている。
主光透過領域3は、半導体ウエハ上に転写される複数の
接続孔パターンに対応している。その複数の主光透過領
域3の大きさは設計上互いに等しい。また、小形の光透
過領域P4 における1つの主光透過領域3は、半導体ウ
エハ上に転写される孤立した接続孔パターンに対応して
いる。いずれの接続孔パターンも半導体集積回路装置の
回路パターンとして実質的に寄与するものである。な
お、ここで言う設計上とは、誤差を含み、完全に等しく
なくても設計上の誤差の範囲ならば等しいとすることを
意味している。
過領域3および小形の光透過領域P4 における主光透過
領域3の各々において、その外周には、その周囲を縁取
るように所定幅の位相シフトパターン(第1の位相シフ
トパターン)2Aが配置されている(図52〜図54に
おいては網掛けのハッチングで示す)。
過した露光光の位相Φを反転させるためのパターンであ
る。すなわち、1つの光透過領域P3,P4 を透過した露
光光において、主光透過領域3を透過した露光光と、位
相シフトパターン2Aの配置領域を透過した露光光とで
位相差を生じさせ(互いに反転)、透過した光パターン
の外周部において光の干渉を生じさせることにより、半
導体ウエハ上に転写されるパターンの転写精度を向上さ
せるようになっている。なお、この位相差操作は、位相
シフトパターン2Aの厚さで調節されている。
記実施の形態1〜7と同様に、例えばモリブデンシリサ
イド(MoSi)等のような半透明膜からなり、その露
光光の光透過率が、例えば20%〜80%程度、好まし
くは20%〜50%程度になるように設定されている。
本実施の形態8においては、例えばその光透過率を20
%となるようにした。
パターン2Aの寸法を、主光透過領域3と同等かそれ以
上に設定することが可能となっている。したがって、露
光光の位相を良好に操作することが可能な位相シフトマ
スクMの設計および製造を容易にすることができる。ま
た、製造された位相シフトマスクMのパターン欠陥の有
無を検査するための検査工程や欠陥修正工程も容易にし
かも良好に行うことができる。
状の光透過領域P3 において、互いに隣接する主光透過
領域3のいずれか一方に、位相シフトパターン(第2の
位相シフトパターン)2Bが、その主光透過領域3の全
体を覆うように、かつ、互いに隣接する主光透過領域3
間の位相シフトパターン2Aの幅方向中間に端部が配置
されるように配置されている(図52の左から2番目と
4番目の列)。
接する主光透過領域3を透過した光の間で位相Φを反転
させるためのパターンである。すなわち、長方形状の光
透過領域P3 を透過した露光光において、位相シフトパ
ターン2Bが配置された主光透過領域3を透過した露光
光と、それに隣接する主光透過領域3であって位相シフ
トパターン2Bが配置されていない主光透過領域3の配
置領域を透過した露光光とで位相差を生じさせ(互いに
反転)ることにより、半導体ウエハ上に転写されるパタ
ーンの転写精度を向上させるようになっている。なお、
この位相差操作は、位相シフトパターン2Bの厚さで調
節されている。
記実施の形態1〜7と同様に、例えばSOG(Spin On
Glass )法等によって形成されたシリコン酸化膜(ガラ
ス材料)からなり、光透過率を実効的に100%近くと
して透過光を低下させないようにしている。
透明膜は、個々互いに離れているが、それらを遮光パタ
ーン1(斜線のハッチング領域)上でつながるようにし
ても良い。例えば同一列上の個々の位相シフトパターン
2をつなげて全体として帯状になるようにしても良い。
また、位相シフトパターン2Bを配置しない箇所だけ透
明膜を除去し、全ての位相シフトパターンが遮光膜上で
つながり一体的になっているようにしても良い。これに
より、位相シフトパターン2Bの剥離を低減できる。
およびこれを用いた露光方法や露光装置については前記
実施の形態1で説明したので、ここではその説明を省略
する。また、この位相シフトマスクMを用いた具体的な
半導体集積回路装置の製造工程についても前記実施の形
態1で説明したので、ここではその説明を省略する。
いて半導体ウエハ上に転写された接続孔パターンの平面
形状は、例えばほぼ円形状となる。また、位相シフトパ
ターン2A, 2Bの明像は実際の半導体ウエハ上には転
写されない。
実施の形態1で得られた効果の他に、以下の効果を得る
ことが可能となる。
立した接続孔パターンとの両方を同一の露光処理により
半導体ウエハ上に鮮明に転写することが可能となる。
施の形態である位相シフトマスクの要部拡大平面図、図
55は図54のA−A線の断面図である。
4および図55に示す。なお、図55は、図54のA−
A線の断面図を示している。
の形態8とほぼ同じである。異なるのは、次の通りであ
る。
に近接する複数の接続孔パターンを転写する領域に、当
該接続孔パターンを転写するための領域であって、遮光
膜1aが除去されてなる光透過領域P5 が当該接続孔パ
ターンに対応するように複数個形成されている。
域P5 のいずれか一方にその全体を覆うように位相シフ
トパターン2Bが配置されており、その位相シフトパタ
ーン2Bがマスク基板MBの厚さ方向に掘られた溝で構
成されている。この位相シフトパターン2Bは、互いに
隣接した光透過領域P5 を透過した光の間で位相を反転
させて、半導体ウエハ上に接続孔パターンを鮮明に転写
させる機能を有している。
第1の位相シフトパターン2Aが配置されておらず、光
透過領域P5 がそのまま主光透過領域3となっている。
これは、仮にその光透過領域P5 に前記実施の形態8と
同様に位相シフトパターン2Aを配置したとすると、そ
の主光透過領域3のうち、位相シフト用の溝が掘られた
箇所では、その主光透過領域3を透過した光の位相と、
その主光透過領域3の外周の位相シフトパターン2Aを
透過した光の位相とが同相となり、半導体ウエハ上にお
いては当該主光透過領域3および位相シフトパターン2
Aを透過した光が強め合う結果、半導体ウエハ上に転写
される接続孔パターンの径が他の接続孔パターンの径よ
りも大きくなってしまうからである。
周に配置された複数の光透過領域P5 は、半導体ウエハ
上にダミーの接続孔パターンを転写するための領域とな
る。このダミーの接続孔パターンは、半導体集積回路装
置の回路に実質的には寄与しないパターンである。
においては、当該光透過領域P5 が最外周に配置されそ
の外周片側に他の光透過領域P5 が配置されないことか
ら他の光透過領域P5 に比べて透過光の位相差操作が充
分に行われない結果、当該光透過領域P5 を透過した光
によって転写される接続孔パターンの径が他の接続孔パ
ターンの径に比べて小さくなってしまうからである。
記実施の形態1, 8で得られた効果と同様の効果を得る
ことが可能となる。
実施の形態である位相シフトマスクの要部拡大平面図、
図57は図56のA−A線の断面図、図58は図56の
B−B線の断面図である。
56〜図58に示す。この位相シフトマスクMの構造は
前記実施の形態7とほぼ同じである。異なるのは、第2
の位相シフトパターン2Bが、マスク基板MBとは別体
の位相シフト用基板21に形成されていることである。
な合成石英ガラス等からなり、その屈折率は、例えば1.
47程度、露光光に対する光透過率は、例えば90%以
上である。この位相シフト用基板21は、位相シフトパ
ターン2Bの形成面をマスク基板MBの主面(半透明膜
2aおよび遮光膜1aが形成された面)に対向させ、か
つ、その位相シフトパターン2Bの位置が前記実施の形
態7と同様の位相差操作が与えられるように平面的に位
置決めされた状態で、マスク基板MBと重ね合わされ接
合されている。
相シフト用基板21の厚さ方向に掘られた溝で形成され
ており、従来の遮光膜付きの石英基板上にミラー反転し
たパターンデータを用い電子線描画方法などを用いて形
成できる。
いる。この溝は、ドライエッチング処理、ウエットエッ
チング処理またはドライエッチング処理後にウエットエ
ッチング処理を施すことで形成されている。ここで、ウ
エットエッチング処理を採用することで、溝の表面を滑
らかにすることができるので、溝の表面に微細な凹凸が
形成されていることに起因する光透過率の低下や透過光
の位相の乱れを抑制することが可能となる。
されている。これにより、位相シフト用基板21を透過
した光の位相の乱れを抑制できる。すなわち、位相シフ
トを透明膜で形成した場合、その表面に下地の半透明膜
や遮光膜の段差の影響で凹凸が生じ、透過光の位相に乱
れが生じる場合があるが、本実施の形態10では、位相
シフトパターン2Bを形成する溝の底面が平坦になって
いるので、透過光の位相の乱れを抑制できる。したがっ
て、パターン転写精度を向上でき、パターンを鮮明に転
写することができる。なお、ここで、設計上とは誤差を
含み、完全に平坦な場合と、完全ではないが位相差操作
に支障をきたさない程度の平坦も含むことを意味してい
る。
記実施の形態1, 7で得られた効果の他に、以下の効果
を得ることが可能となる。
用基板21に形成した溝で形成し、その溝の底面を平坦
にすることにより、位相シフトパターン2Bを透過した
光の位相の乱れを抑制することができるので、パターン
転写精度および解像度を向上させることが可能となる。
シフト用基板21で覆う構造とすることにより、位相シ
フトマスクMの洗浄処理時または洗浄処理後における半
透明膜2aおよび遮光膜1aの剥離を防止することがで
きるので、位相シフトマスクMの寿命を向上させること
が可能となる。
実施の形態であるフォトマスクの要部拡大平面図、図6
0は図59のA−A線の断面図、図61は図59のB−
B線の断面図、図62は変形例である図59のA−A線
の断面図、図63は変形例である図59のB−B線の断
面図である。
ハ上に転写するパターンについては、前記実施の形態6
等と同じである。この本実施の形態11の位相シフトマ
スクを図59〜図61に示す。
する複数の配線パターンに対応する領域には、遮光膜1
aが開口されて個々の配線パターンに対応するように複
数の帯状の光透過領域P6 が、互いに平行に近接した状
態で、かつ、その隣接間に遮光膜1aを挟んだ状態で配
置されている。
の幅は、解像限界以下に微細にしてある。また、その光
透過領域P6 の一群から離れた平面位置に、遮光膜1a
が開口されて形成された1つの帯状の光透過領域P2 が
孤立した状態で配置されている。
P2 には、主光透過領域3と、位相シフトパターン2A
とが配置されている。
側に位置する一方の光透過領域P6(図59の左から1
番目)においては、位相シフトパターン2Aが、主光透
過領域3の外周全体を取り囲むようには配置されておら
ず、主光透過領域3の外周において、周囲に他の光透過
領域が隣接されない外周部分に沿って縁取るように配置
されている。
は、位相シフトパターン2Aが、周囲に他の開口領域が
隣接しない領域、すなわち、主光透過領域3の長手方向
端部および主光透過領域3における孤立パターン部分の
外周を縁取るように配置されている。ただし、この光透
過領域P6 には、その全領域を覆うように第2の位相シ
フトパターン2Bが配置されている。
(図59の左から3番目と4面目)においては、位相シ
フトパターン2Aが、主光透過領域3の長手方向両端部
に配置されている。また、図59の4番目の光透過領域
P6 には、その全領域を覆うように第2の位相シフトパ
ターン2Bが配置されている。
は、位相シフトパターン2Aが、主光透過領域3の外周
全体を取り囲むようには配置されておらず、主光透過領
域3の外周において、周囲に他の光透過領域が隣接され
ない外周部分に沿って縁取るように配置されている。
シフトパターン2Aが、主光透過領域3の外周に沿って
所定の幅を持って縁取るように配置されている。
の形態1等と同じくエッジ強調のための位相シフトであ
り、ここを透過した露光光の位相を反転させるためのパ
ターンである。すなわち、主光透過領域3を透過した露
光光と、位相シフトパターン2Aの配置領域を透過した
露光光との間に位相差を生じさせ、透過した光パターン
の外周部において光の干渉を生じさせることにより、半
導体ウエハ上に転写されるパターンの転写精度を向上さ
せるようになっている。
隣接する開口領域を透過した光の間で位相が反転させる
ための位相シフトである。すなわち、互いに隣接する開
口領域において、位相シフトパターン2Bが配置されて
いる領域を透過した露光光と、配置されていない領域を
透過した露光光との間に位相差を生じさせ、半導体ウエ
ハ上に転写されるパターンの転写精度を向上させるよう
になっている。
の形態6等と同様に、図60に示すように、透明膜で形
成されている。ただし、位相シフトパターン2Bは、透
明膜に限定されるものではない。すなわち、前記実施の
形態10と同様に、図62および図63に示すように、
位相シフト用基板21をマスク基板MBに重ね合わせ、
その位相シフト用基板21に溝を掘ることで位相シフト
パターン2Bを形成する構造としても良い。
前記実施の形態1, 6または実施の形態10と同様の効
果を得ることが可能となる。
実施の形態である位相シフトマスクの要部拡大平面図、
図65は図64のA−A線の断面図、図66は図64の
B−B線の断面図である。
に転写しようとしているパターンについては前記実施の
形態6〜11と同じである。この実施の形態12の位相
シフトマスクを図64〜図66に示す。
6と同様に、2つの光透過領域P1,P2 が示されてい
る。光透過領域P1 は、互いに近接する複数の配線パタ
ーンを転写する領域に対応している。また、光透過領域
P2 は、孤立配線パターンを転写する領域に対応してい
る。
過領域P1 において、複数の配線パターンの隣接領域に
対応する部分に配置される複数の主光透過領域が互いに
接して配置され一体的になっている場合を示している。
外周に沿って縁取るように位相シフトパターン2Aが配
置されている。この位相シフトパターン2Aは、前記実
施の形態1等と同じく半透明膜で構成されエッジ強調の
ための位相シフトであり、ここを透過した露光光の位相
を反転させるためのパターンである。すなわち、主光透
過領域3を透過した露光光と、位相シフトパターン2A
の配置領域を透過した露光光との間に位相差を生じさ
せ、透過した光パターンの外周部において光の干渉を生
じさせることにより、半導体ウエハ上に転写されるパタ
ーンの転写精度を向上させるようになっている。
接領域対応する部分と、孤立パターンに等価な部分との
境界部分には位相シフトパターン2Aが部分的に配置さ
れていない箇所もある。これは、その部分近傍に対応す
るパターンの転写状態を良好にするためである。
いて、互いに隣接する配線パターンに対応する領域のい
ずれか一方には、位相シフトパターン2Bが配置されて
いる。この位相シフトパターン2Bは、ここを透過した
光の位相と、位相シフトパターン2Bに隣接する領域で
あって位相シフトパターン2Bの配置されない領域を透
過した光の位相との間に位相差を生じさせ(互いに反
転)、半導体ウエハ上に配線パターンを転写し、その転
写されるパターンの転写精度を向上させるようになって
いる。
の形態6等と同様に、図65および図66に示すよう
に、透明膜で形成されている。ただし、位相シフトパタ
ーン2Bは、透明膜に限定されるものではない。すなわ
ち、前記実施の形態10の説明で用いた図62および図
63と同様に、位相シフト用基板21をマスク基板MB
に重ね合わせ、その位相シフト用基板21に溝を掘るこ
とで位相シフトパターン2Bを形成する構造としても良
い。
いては、前記実施の形態6等で説明しているので、ここ
では説明を省略する。
前記実施の形態1, 6または実施の形態10と同様の効
果を得ることが可能となる。
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでもない。
転写されるパターンが接続孔パターンの場合について説
明したが、これに限定されるものではなく種々適用可能
であり、例えば配線パターン等のような他のパターンの
転写にも適用できる。また、全ての実施の形態におい
て、配線パターンと接続孔パターンとを1回の露光処理
で転写する場合にも適用できる。
は、位相シフト技術を用いる方法のみについて説明した
が、これに限定されるものではなく、例えば半導体集積
回路装置の製造方法における全露光処理において、前記
実施の形態1〜12の位相シフト技術を用いる方法と、
位相シフト技術を使用しない従来の通常の遮光マスクを
用いる方法等とを適宜使い分けることにより、露光波長
以上またはそれ以下のレジストパターンを形成すること
ができる。
は、位相シフトマスクのパターンを製造する際に電子線
を用いた場合について説明したが、これに限定されるも
のではなく種々変更可能であり、例えばレーザビームや
集束イオンビームを用いても良い。
は、本発明をSRAMの製造方法に適用した場合につい
て説明したが、これに限定されるものではなく種々変更
可能であり、例えばDRAM(Dynamic Random Access
Memory)やフラッシュメモリ(EEPROM;Electric
ally Erasable Programmable ROM)等のような他のメモ
リ回路またはマイクロプロセッサ等のような論理回路に
適用することができる。
シフトパターンを溝によって形成した場合ついて説明し
たが、これに限定されるものではなく、例えば前記実施
の形態1と同様にして半透明膜で形成しても良い。
シフトパターンを半透明膜によって形成した場合につい
て説明したが、これに限定されるものではなく、例えば
前記実施の形態3等と同様にして溝で形成しても良い。
なされた発明をその背景となった利用分野である半導体
集積回路装置の製造工程における露光処理に適用した場
合について説明したが、それに限定されるものではな
く、例えば液晶基板、磁気ヘッドあるいはプリント配線
基板等の製造における露光処理等のような他の露光処理
に適用することも可能である。
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。
透過率を下げたことにより、位相シフトマスクにおける
位相シフトパターンの加工精度を緩和させることが可能
となる。
検査および修正の容易性を向上させることが可能とな
る。
トマスクの製造の容易性を向上させることが可能とな
る。したがって、半導体集積回路装置のコスト低減を推
進することが可能となる。
透過率を下げ、かつ、その寸法をフォトレジスト膜に転
写される各々のパターン毎に変えたことにより、寸法の
異なる複数のパターンを同一時の露光処理によって転写
する場合に、寸法の異なる複数のパターンを高い精度
で、しかも小さなパターンにおいて露光不足を生じるこ
となく、大きなパターンの近傍においてゴースト露光が
生じることなく良好にパターンを転写することが可能と
なる。
のパターンと孤立パターン等価部分とを有するような配
置の異なる複数のパターンを同一時の露光処理によって
転写する場合に、配置の異なる複数のパターンを、高い
精度で、しかも孤立パターン等価部分において露光不足
を生じることなく、隣接領域におけるパターンの近傍に
おいてゴースト露光が生じることなく良好に転写するこ
とが可能となる。すなわち、隣接領域における複数のパ
ターンも孤立パターン等価部分も鮮明に転写することが
可能となる。
おいて、前記孤立パターン等価部分に対応する領域の幅
を他の領域部分の幅に比べて広くしたことにより、孤立
パターン等価部分における露光光の光強度を充分に確保
できるので、孤立パターン等価部分を高い精度で鮮明に
転写することが可能となる。
長よりも微細な複数のパターンを良好に転写することが
可能となる。したがって、半導体集積回路装置の歩留り
および信頼性を向上させることが可能となる。
長よりも微細な複数のパターンを良好に転写することが
可能となる。したがって、半導体集積回路装置の素子集
積度の向上およびサイズの縮小を推進することが可能と
なる。
透過率を下げ、かつ、その寸法をフォトレジスト膜に転
写される複数のパターンの配置状況等によって変えたこ
とにより、フォトレジスト膜上に同一寸法の複数のパタ
ーンを転写する場合に配置状況等によって寸法が変わっ
てしまう不具合を防止することが可能となる。
細な複数のパターンを良好に転写することが可能とな
る。したがって、半導体集積回路装置の歩留りおよび信
頼性を向上させることが可能となる。
細な複数のパターンを良好に転写することが可能とな
る。したがって、半導体集積回路装置の素子集積度の向
上およびサイズの縮小を推進することが可能となる。
域を透過した各々の光の位相差を反転させる構造の位相
シフトマスクにおいて、一対の主光透過領域の各々の周
囲に、光透過率を下げた第1の位相シフトパターンを設
け、かつ、一対の主光透過領域の一方に光透過率を下げ
ていない第2の位相シフトパターンを設けたことによ
り、位相シフトパターンの全体的な加工精度を緩和させ
ることが可能となる。
の検査および修正の容易性を向上させることが可能とな
る。
フトマスクの製造の容易性を向上させることが可能とな
る。したがって、半導体集積回路装置のコスト低減を推
進することが可能となる。
の全体構成の一例を示す平面図である。
いた場合の半導体ウエハ上の露光振幅および露光強度の
説明図である。
路装置の製造工程を示すフロー図である。
要部断面図である。
中における要部断面図である。
程中における要部断面図である。
工程中における要部断面図である。
工程中における要部断面図である。
回路装置の製造工程中における要部断面図である。
回路装置の図13に続く製造工程中における要部断面図
である。
回路装置の図14に続く製造工程中における要部断面図
である。
回路装置の図15に続く製造工程中における要部断面図
である。
回路装置の図16に続く製造工程中における要部断面図
である。
回路装置の図17に続く製造工程中における要部断面図
である。
回路装置の図18に続く製造工程中における要部断面図
である。
置の製造工程中における露光工程を抜き出して示したフ
ロー図である。
スクの要部平面図である。
スクの要部平面図である。
積回路装置の製造工程を示すフロー図である。
ける要部断面図である。
造工程中における要部断面図である。
造工程中における要部断面図である。
造工程中における要部断面図である。
造工程中における要部断面図である。
スクの要部平面図である。
スクの要部平面図である。
を用いた場合の半導体ウエハ上の露光振幅および露光強
度の説明図である。
ける要部断面図である。
造工程中における要部断面図である。
造工程中における要部断面図である。
造工程中における要部断面図である。
造工程中における要部断面図である。
積回路装置の製造工程中における要部断面図である。
積回路装置の図41に続く製造工程中における要部断面
図である。
スクの要部拡大平面図である。
を用いた場合の半導体ウエハ上の露光振幅および露光強
度の説明図である。
を用いた場合の半導体ウエハ上の露光振幅および露光強
度の説明図である。
積回路装置の製造工程を示すフロー図である。
の要部拡大平面図である。
スクの要部拡大平面図である。
スクの要部拡大平面図である。
の要部拡大平面図である。
の要部拡大平面図である。
る。
る。
スクの要部拡大平面図である。
ン) 2B 位相シフトパターン(第2の位相シフトパター
ン) 2a 半透明膜 3 主光透過領域 4 露光装置 4a 露光光源 4b 試料ステージ 4c1 ,4c2 ミラー 4d シャッタ 4e フライアイレンズ 4f コンデンサレンズ 4g 縮小投影光学レンズ系 4h アライメント光学系 4h1 〜15h5 集光レンズ 4h6 ,15h7 ハーフミラー 4h8 位置合わせ光源 4h9 モニタカメラ 4h10 ミラー 5 半導体ウエハ 5s 半導体基板 6 フォトレジスト膜 7 電子線描画用のレジスト膜 7a レジストパターン 8 電子線描画用のレジスト膜 8a レジストパターン 9 導電性ポリマ膜 10p pウエル 10n nウエル 11 フィールド絶縁膜 12g ゲート電極 12pd, 12nd 半導体領域 12i ゲート絶縁膜 13a〜13c 層間絶縁膜 14L 配線 14R 抵抗 15a, 15b 接続孔 16L1 第1層配線 16L2 第2層配線 17 表面保護膜 18 透明膜 19 電子線描画用のレジスト膜 19a レジストパターン 20 導電性ポリマ膜 21 位相シフト用基板 M 位相シフトマスク MB マスク基板 A1,A2 転写パターン形成領域 B1 〜B4,C1 〜C4,D1 〜D4 重ね合わせマークパ
ターン NB 遮光帯 P1 〜P6 光透過領域
Claims (10)
- 【請求項1】 露光光源から放射された所定波長の露光
光をフォトマスクおよび投影露光光学系を介して半導体
ウエハ上のフォトレジスト膜に照射することにより、前
記フォトレジスト膜に複数の集積回路パターンを転写す
る工程を有する半導体集積回路装置の製造方法であっ
て、 前記フォトマスクには、前記複数の集積回路パターンを
フォトレジスト膜に転写するための複数の光透過領域
が、前記フォトマスクのマスク基板上の遮光膜の一部を
開口することで形成され、 前記複数の光透過領域の各々には、透過光の位相を反転
させる領域であって前記フォトレジスト膜に転写されな
い第1の位相シフトパターンが配置される位相シフト領
域と、前記第1の位相シフトパターンが配置されない領
域であって前記フォトレジスト膜に集積回路パターンを
転写するための主光透過領域とが配置されており、 前記位相シフト領域における露光光の透過率を、前記主
光透過領域における露光光の透過率よりも下げ、かつ、
前記複数の光透過領域の各々における位相シフト領域の
平面寸法を、前記フォトレジスト膜に転写される集積回
路パターンの寸法または配置の少なくとも一方に応じて
変えたことを特徴とする半導体集積回路装置の製造方
法。 - 【請求項2】 露光光源から放射された所定波長の露光
光をフォトマスクおよび投影露光光学系を介して半導体
ウエハ上のフォトレジスト膜に照射することにより、前
記フォトレジスト膜に複数の集積回路パターンを転写す
る工程を有する半導体集積回路装置の製造方法であっ
て、 前記フォトマスクには、位相シフトパターンが配置され
ない領域であって前記フォトレジスト膜に複数の集積回
路パターンを転写するための複数の主光透過領域と、前
記複数の主光透過領域の各々の周囲に遮光パターンを介
して配置された補助光透過領域とが、前記フォトマスク
のマスク基板上の遮光膜の一部を開口することで形成さ
れ、 前記補助光透過領域は、透過光の位相を反転させる機能
を有し、かつ、前記フォトレジスト膜に転写されない第
1の位相シフトパターンが配置されて位相シフト領域を
形成しており、 前記位相シフト領域における露光光の透過率を、前記主
光透過領域における露光光の透過率よりも下げ、かつ、
前記位相シフト領域の平面寸法を、前記フォトレジスト
膜に転写されるパターンの寸法または配置の少なくとも
一方に応じて変えたことを特徴とする半導体集積回路装
置の製造方法。 - 【請求項3】 露光光源から放射された所定波長の露光
光をフォトマスクおよび投影露光光学系を介して半導体
ウエハ上のフォトレジスト膜に照射することにより、前
記フォトレジスト膜に複数の集積回路パターンを転写す
る工程を有する半導体集積回路装置の製造方法であっ
て、 前記フォトマスクには前記複数の集積回路パターンをフ
ォトレジスト膜に転写するための光透過領域が、前記マ
スク基板上の遮光膜の一部を開口することで形成され、 前記光透過領域には、前記フォトレジスト膜に複数の集
積回路パターンを転写するための領域であって隣接して
配置される一対の主光透過領域が配置され、 前記一対の主光透過領域の各々の周囲には、主光透過領
域を透過した光の位相に対して透過光の位相を反転させ
る機能を有し、かつ、露光光の透過率がフォトマスクの
マスク基板の透過率よりも下がるように設定された第1
の位相シフトパターンが配置され、 前記一対の主光透過領域の一方の主光透過領域には、他
方の主光透過領域を透過した光の位相に対して透過光の
位相を反転させる機能を有し、かつ、露光光の透過光が
実効的に低下しないような第2の位相シフトパターン
が、その端部を前記一対の主光透過領域間における前記
第1の位相シフトパターン上に一部分重ならせた状態で
配置されていることを特徴とする半導体集積回路装置の
製造方法。 - 【請求項4】 露光光源から放射された所定波長の露光
光をフォトマスクおよび投影露光系を介して、半導体ウ
エハ上のフォトレジスト膜に照射することにより、前記
フォトレジスト膜に複数の集積回路パターンを転写する
工程を有する半導体集積回路装置の製造方法であって、 前記フォトマスクのマスク基板の集積回路パターンは、
光透過率が90%以上の第1光透過領域および第2光透
過領域と、光透過率が3%以上80%以下の第3光透過
領域および第4光透過領域とを含み、 前記第1光透過領域と第3光透過領域とが境界を接し、
それぞれの領域を透過した露光光の位相が互いに反転
し、 前記第2光透過領域と第4光透過領域とが境界を接し、
それぞれの領域を透過した露光光の位相が互いに反転
し、 前記第1光透過領域および第2光透過領域を透過した露
光光の位相が互いに反転し、 前記第3光透過領域と第4光透過領域とが境界を接する
か、または光透過率が1%以下の遮光領域を介して近接
し、それぞれの光透過領域を透過した露光光の位相が互
いに反転し、 前記フォトマスクに所定の波長の露光光を照射し、前記
半導体ウエハ上のフォトレジスト上に前記複数の集積回
路パターンを転写する工程を有することを特徴とする半
導体集積回路装置の製造方法。 - 【請求項5】 露光光源から放射された所定波長の露光
光をフォトマスクおよび投影露光系を介して、半導体ウ
エハ上のフォトレジスト膜に照射することにより、前記
フォトレジスト膜に複数の集積回路パターンを転写する
工程を有する半導体集積回路装置の製造方法であって、 前記フォトマスクには、遮光領域と、平面寸法の異なる
第1光透過領域および第2光透過領域と、前記第1光透
過領域および第2光透過領域に近接し、かつ、透過光の
位相を反転させる第3光透過領域および第4光透過領域
とを有し、 前記第3光透過領域および第4光透過領域は、その光透
過率が前記フォトレジスト膜にその独立したパターンを
転写させないようにフォトマスクのマスク基板の光透過
率よりも低くされ、かつ、その各々の平面寸法が前記第
1光透過領域および第2光透過領域の平面寸法に応じて
変えてあり、(a)前記フォトマスクと、前記フォトレ
ジスト膜が被着された半導体ウエハとを投影露光装置に
配置する工程と、(b)前記所定波長の露光光を、前記
フォトマスクに照射し、それを透過した露光光におい
て、前記第3光透過領域および第4光透過領域を透過し
た光の位相と、それぞれ前記第1光透過領域および第2
光透過領域を透過した光の位相とが互いに反転させる工
程と、(c)前記フォトマスクを透過した露光光を投影
露光装置により集光し、前記第1光透過領域および第2
光透過領域の転写像を前記半導体ウエハのフォトレジス
ト膜に転写する工程とを有することを特徴とする半導体
集積回路装置の製造方法。 - 【請求項6】 露光光源から放射された所定波長の露光
光をフォトマスクおよび投影露光光学系を介して半導体
ウエハ上のフォトレジスト膜に照射することにより、前
記フォトレジスト膜に集積回路パターンを転写する工程
を有する半導体集積回路装置の製造方法であって、 前記集積回路パターンは、互いに近接する複数のパター
ンを有し、かつ、前記複数のパターンのうちの所定のパ
ターンは、近傍に他のパターンが配置されない孤立パタ
ーン等価部分を有し、 前記フォトマスクには前記互いに近接する複数のパター
ンおよび前記孤立パターン等価部分をフォトレジスト膜
に転写するための光透過領域が、前記マスク基板上の遮
光膜の一部を開口することで形成され、 前記光透過領域には、前記フォトレジスト膜に互いに近
接する複数のパターンおよび前記孤立パターン等価部分
を転写するための領域であって、前記孤立パターン等価
部分の対応箇所以外で互いに隣接して配置され、かつ、
前記孤立パターン等価部分に対応する箇所でいずれか一
方の一部分が孤立した状態で配置される一対の主光透過
領域が配置され、 前記一対の主光透過領域の各々の周囲には、主光透過領
域を透過した光の位相に対して透過光の位相を反転させ
る機能を有し、かつ、露光光の透過率がフォトマスクの
マスク基板の透過率よりも下がるように設定された第1
の位相シフトパターンが配置され、 前記一対の主光透過領域の一方の主光透過領域には、他
方の主光透過領域を透過した光の位相に対して透過光の
位相を反転させる機能を有し、かつ、露光光の透過率が
前記フォトマスクのマスク基板の光透過率と略同一にな
るように設定された第2の位相シフトパターンが、その
端部が前記一対の主光透過領域間における前記第1の位
相シフトパターン上を覆うように配置されていることを
特徴とする半導体集積回路装置の製造方法。 - 【請求項7】 露光光源から放射された所定波長の露光
光をフォトマスクおよび投影露光光学系を介して半導体
ウエハ上のフォトレジスト膜に照射することにより、前
記フォトレジスト膜に集積回路パターンを転写する工程
を有する半導体集積回路装置の製造方法であって、 前記集積回路パターンは、互いに近接する複数のパター
ンを有し、かつ、前記複数のパターンのうちの所定のパ
ターンは、近傍に他のパターンが配置されない孤立パタ
ーン等価部分を有し、 前記フォトマスクには前記互いに近接する複数のパター
ンおよび前記孤立パターン等価部分をフォトレジスト膜
に転写するための光透過領域が、前記マスク基板上の遮
光膜の一部を開口することで形成され、 前記光透過領域には、前記フォトレジスト膜に互いに近
接する複数のパターンおよび前記孤立パターン等価部分
を転写するための領域であって、前記孤立パターン等価
部分の対応箇所以外で互いに接して配置され一体とな
り、かつ、前記孤立パターン等価部分に対応する箇所で
いずれか一方の一部分が孤立した状態で配置される一対
の主光透過領域が配置され、 前記光透過領域の外周および前記主光透過領域の孤立パ
ターン等価部分の外周には、主光透過領域を透過した光
の位相に対して透過光の位相を反転させる機能を有し、
かつ、露光光の透過率がフォトマスクのマスク基板の透
過率よりも下がるように設定された第1の位相シフトパ
ターンが配置され、 前記一対の主光透過領域の一方の主光透過領域には、他
方の主光透過領域を透過した光の位相に対して透過光の
位相を反転させる機能を有し、かつ、露光光の透過率が
前記フォトマスクのマスク基板の光透過率と略同一にな
るように設定された第2の位相シフトパターンが配置さ
れていることを特徴とする半導体集積回路装置の製造方
法。 - 【請求項8】 請求項6または7記載の半導体集積回路
装置の製造方法において、前記主光透過領域において、
前記孤立パターン等価部分に対応する領域の幅が他の領
域部分の幅に比べて広いことを特徴とする半導体集積回
路装置の製造方法。 - 【請求項9】 請求項6、7または8記載の半導体集積
回路装置の製造方法において、前記第2の位相シフトパ
ターンは、前記マスク基板上に被着された位相シフト膜
からなり、その膜厚によって露光光の位相反転が調節さ
れていることを特徴とする半導体集積回路装置の製造方
法。 - 【請求項10】 請求項6、7または8記載の半導体集
積回路装置の製造方法において、前記第2の位相シフト
パターンは、前記マスク基板の主面に重ね合わされた位
相シフト用基板に掘られた溝で形成されていることを特
徴とする半導体集積回路装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06257698A JP3619664B2 (ja) | 1997-03-24 | 1998-03-13 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9-70017 | 1997-03-24 | ||
JP7001797 | 1997-03-24 | ||
JP06257698A JP3619664B2 (ja) | 1997-03-24 | 1998-03-13 | 半導体集積回路装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10326009A true JPH10326009A (ja) | 1998-12-08 |
JP3619664B2 JP3619664B2 (ja) | 2005-02-09 |
Family
ID=26403623
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06257698A Expired - Fee Related JP3619664B2 (ja) | 1997-03-24 | 1998-03-13 | 半導体集積回路装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3619664B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6829008B1 (en) * | 1998-08-20 | 2004-12-07 | Canon Kabushiki Kaisha | Solid-state image sensing apparatus, control method therefor, image sensing apparatus, basic layout of photoelectric conversion cell, and storage medium |
US6934010B2 (en) | 2001-02-27 | 2005-08-23 | Asml Masktools B.V. | Optical proximity correction method utilizing gray bars as sub-resolution assist features |
US6939649B2 (en) | 2001-10-12 | 2005-09-06 | Renesas Technology Corp. | Fabrication method of semiconductor integrated circuit device and mask |
JP2006030319A (ja) * | 2004-07-12 | 2006-02-02 | Hoya Corp | グレートーンマスク及びグレートーンマスクの製造方法 |
-
1998
- 1998-03-13 JP JP06257698A patent/JP3619664B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6829008B1 (en) * | 1998-08-20 | 2004-12-07 | Canon Kabushiki Kaisha | Solid-state image sensing apparatus, control method therefor, image sensing apparatus, basic layout of photoelectric conversion cell, and storage medium |
US6934010B2 (en) | 2001-02-27 | 2005-08-23 | Asml Masktools B.V. | Optical proximity correction method utilizing gray bars as sub-resolution assist features |
US6939649B2 (en) | 2001-10-12 | 2005-09-06 | Renesas Technology Corp. | Fabrication method of semiconductor integrated circuit device and mask |
JP2006030319A (ja) * | 2004-07-12 | 2006-02-02 | Hoya Corp | グレートーンマスク及びグレートーンマスクの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3619664B2 (ja) | 2005-02-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6794118B2 (en) | Process for fabricating semiconductor integrated circuit device, and exposing system and mask inspecting method to be used in the process | |
US5418092A (en) | Process for manufacturing semiconductor integrated circuit device, exposure method and mask for the process | |
JP3197484B2 (ja) | フォトマスク及びその製造方法 | |
US7252910B2 (en) | Fabrication method of semiconductor integrated circuit device and mask fabrication method | |
JP2001230186A (ja) | 半導体集積回路装置の製造方法 | |
US6706452B2 (en) | Method of manufacturing photomask and method of manufacturing semiconductor integrated circuit device | |
JP4178291B2 (ja) | 半導体装置の製造方法及び製造用レチクルセット | |
JP2000019710A (ja) | 半導体集積回路装置の製造方法 | |
JP2008172249A (ja) | 半導体集積回路装置の製造方法 | |
US5237393A (en) | Reticle for a reduced projection exposure apparatus | |
JP3619664B2 (ja) | 半導体集積回路装置の製造方法 | |
JP2001110719A (ja) | 露光方法 | |
JP2003173014A (ja) | 位相シフトマスクの製造方法、位相シフトマスク、および、装置 | |
JP2000131824A (ja) | 半導体集積回路装置の製造方法 | |
CN110058484B (zh) | 拼接式光刻制作工艺的光掩模、半色调光掩模及其制法 | |
JP2006319369A (ja) | 半導体集積回路装置の製造方法 | |
JP2006303541A (ja) | 半導体集積回路装置の製造方法 | |
US6537709B2 (en) | Photo mask having film formed from halftone material, method of manufacturing photo mask, and method of manufacturing semiconductor device | |
JP2008147584A (ja) | 検査データ作成方法および検査方法 | |
JP3135508B2 (ja) | パターン形成方法およびデバイス生産方法 | |
JPH0876355A (ja) | ホトマスク、パタン形成方法及び半導体装置の製造方法 | |
US6910203B2 (en) | Photomask and method for qualifying the same with a prototype specification | |
US7361434B2 (en) | Phase shift mask | |
JP2010153922A (ja) | 半導体装置の製造方法 | |
JP3696982B2 (ja) | 半導体集積回路露光用のフォトマスク |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040330 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040803 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041001 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041102 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041115 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071119 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121119 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 9 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |