KR101309752B1 - 오버레이 정밀도와 패턴 배치 에러를 동시에 검출하기 위한구조 및 방법 - Google Patents

오버레이 정밀도와 패턴 배치 에러를 동시에 검출하기 위한구조 및 방법 Download PDF

Info

Publication number
KR101309752B1
KR101309752B1 KR1020087010597A KR20087010597A KR101309752B1 KR 101309752 B1 KR101309752 B1 KR 101309752B1 KR 1020087010597 A KR1020087010597 A KR 1020087010597A KR 20087010597 A KR20087010597 A KR 20087010597A KR 101309752 B1 KR101309752 B1 KR 101309752B1
Authority
KR
South Korea
Prior art keywords
periodic
elements
measurement
overlay
layer
Prior art date
Application number
KR1020087010597A
Other languages
English (en)
Other versions
KR20080059622A (ko
Inventor
번드 슐츠
Original Assignee
글로벌파운드리즈 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 글로벌파운드리즈 인크. filed Critical 글로벌파운드리즈 인크.
Priority claimed from PCT/US2006/032757 external-priority patent/WO2007040855A1/en
Publication of KR20080059622A publication Critical patent/KR20080059622A/ko
Application granted granted Critical
Publication of KR101309752B1 publication Critical patent/KR101309752B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70681—Metrology strategies
    • G03F7/70683—Mark designs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electron Beam Exposure (AREA)

Abstract

본 발명은 단일 측정 구조(200)로부터 오버레이 에러와 패턴 배치 에러 정보를 얻는 기술을 제공한다. 이것은 단일 측정 구조(221, 241)의 2개 이상의 서로 다른 디바이스층에 주기적 서브구조들(210, 220, 240, 250)을 형성함으로써 달성되는데, 적어도 1개의 분할부(200) 및 비분할부(211, 251)가 서로 다른 디바이스층들에 제공된다.
오버레이, 변위, PPE

Description

오버레이 정밀도와 패턴 배치 에러를 동시에 검출하기 위한 구조 및 방법{STRUCTURE AND METHOD FOR SIMULTANEOUSLY DETERMINING AN OVERLAY ACCURACY AND PATTERN PLACEMENT ERROR}
본 발명은 집적회로의 제조 분야에 관한 것으로, 더욱 상세하게는 마이크로구조(microstructure) 피쳐들을 제조하는데 사용되는 스택형 물질층을 형성하고 패터닝함에 있어서 오버레이 정밀도와 패턴 배치 에러(pattern placement error)를 측정하기 위한 방법 및 구조에 관한 것이다.
집적회로와 같은 마이크로구조를 제조하기 위해서는 정밀하게 제어된 크기의 미세 영역들이 가령 실리콘 기판, 실리콘-온-절연막(SOI) 기판, 또는 기타 적절한 캐리어(carrier) 물질들과 같은 적절한 기판의 물질층에 형성되게 하는 것이 필요하다. 이렇게 정밀하게 제어된 크기의 미세 영역들은 포토리소그래피, 식각, 주입, 증착, 산화 공정 등을 수행하여 상기 물질층을 패터닝함으로써 생성되는데, 보통 상기 패터닝 공정 중 적어도 어떤 단계에서는 이러한 미세 영역들을 정의하도록 마스크 층을 처리될 상기 물질층 위에 형성할 수 있다. 일반적으로 마스크층은 리소그래피 공정에 의해 패터닝되는 포토레지스트층으로 이루어지거나 포토레지스트층에 의하여 형성될 수 있다. 리소그래피 공정 중 레지스트가 웨이퍼 표면 상에 스핀 코팅되고 그 다음 레티클과 같은 해당 리소그래피 마스크를 통해 선택적으로 자외선 방사에 노출됨에 따라 레지스트층에 레티클 패턴이 이미지화되어 그 내부에 잔상(latent image)이 형성되게 된다. 포토레지스트를 현상한 다음에는 레지스트의 타입(즉, 포지티브 레지스트나 네가티브 레지스트)에 따라, 노출 부분들이나 노출되지 않은 부분들이 제거되어 포토레지스트층에 필요한 패턴이 형성된다.
정교한 집적회로들에서 패턴들의 크기가 꾸준히 감소함에 따라, 디바이스의 피쳐를 패터닝하는데 사용되는 장비는 관련 제조 공정의 분해능이나 오버레이 정밀도와 관련하여 매우 엄격한 기준을 맞추어야만 한다. 이러한 점에서, 분해능은 소정의 제조 변수 조건 하에서 최소 크기의 이미지를 인쇄하기 위한 일관된 역량을 나타내기 위한 척도로 이해할 수 있다. 분해능을 향상시키는데 있어서의 중요한 요인 중 하나는 리소그래피 공정에서 나타나는데, 포토마스크나 레티클에 함유된 패턴들이 광학 이미지 시스템을 통해 광학적으로 전사된다. 이에 따라, 개구수, 초점 심도 및 사용된 광원의 파장과 같은 리소그래피 시스템의 광학적 특성들을 꾸준히 향상시키기 위해 많은 노력을 기울여왔다.
리소그래피 이미지화기(imagery)의 품질은 극소 크기의 피쳐 사이즈(feature size)를 만드는데 매우 중요하다. 어쨌든 이와 필적하게 중요한 것은 기판 표면에 배치될 수 있는 이미지의 정밀도이다. 보통 집적회로와 같은 마이크로구조들은 연속적으로 물질층을 패터닝함으로써 형성되는데, 여기서 연속된 물질층 상의 피쳐들은 서로 공간적으로 연관되어 있다. 후속 물질층에 형성되는 각 패턴은 이전에 패 터닝된 물질층에 형성된 해당 패턴에 특정 등록 허용한도(registration toleraces) 내에서 정렬되어야 한다. 이러한 등록 허용한도들은 예를 들어 레지스트 두께, 베이킹 온도, 노출량과 시간 및 현상 조건들과 같은 변수들이 비균일하기 때문에 기판 상의 포토레지스트 이미지가 다양하다는 것에 기인한다.
또한 식각 공정에서의 비균일성은 식각된 피쳐들의 변형을 야기할 수 있다. 또한, 포토마스크의 이미지를 기판에 포토리쏘그래피컬하게 전사하는 동안 현재 물질층의 패턴 이미지를 이전에 형성된 물질층의 식각되거나 아니면 정의된 패턴에 오버레이(overlay)하는 데 있어서 불확실성이 존재한다. 이미징 시스템이 두 층을 완벽하게 오버레이시킬 수 있는 성능에는 몇 가지 요인이 작용하는 바, 이들 요인에는 가령 마스크 세트 내에서의 결함들, 서로 다른 노출 시간들에서의 온도 차이 및 정렬 기구의 제한된 등록 용량 등이 있다. 최종적으로 얻어질 수 있는 최소 피쳐 사이즈를 결정하기 위한 중요 기준은 개별 기판 층들에 피쳐들을 만들기 위한 분해능과 그리고, 상기 설명된 요인들 특히, 리소그래피 공정이 기여하는 총 오버레이 에러이다.
따라서, 분해능-특정 물질층 내에서 최소 피쳐 크기(CD(critical dimension)라고 불림)를 만들어 내는 신뢰도 및 재현 능력-을 지속적으로 모니터하는 것과, 연속적으로 형성되고 서로 정렬되는 물질층 패턴의 오버레이 정밀도를 지속적으로 정하는 것이 꼭 필요하다.
오버레이 측정에 있어서, 일반적으로 두 개의 독립적인 구조들-즉, 프린트될 각각의 층에 대해 하나의 구조-이 특정 제조 공정들에 의해 형성되고 대칭 중심들 사이의 변위(displacement)가 결정된다. 종종, 소위 박스-인-박스(box-in-box) 마크들이 사용되는데, 측정 과정 동안 동축(concentric) 정렬 마크들이 촬상(image)되는 CCD(charge couple device) 픽셀의 단위들로 마크들의 변위를 측정함으로써 각 층들에 동축적으로(concentrically) 패터닝된다. 그러나, 마이크로구조들의 피쳐 크기를 크게 감소시키기 위해서는, 변위를 검출하고 이에 따라 반복되는 경계값 검출(edge finding routines)에 기초하여 두 오버레이 마크들 사이의 오버레이 에러를 정량화하는 것은 더 이상 적절하지 않다. 따라서, 최근에는 오버레이 측정의 신뢰도를 높이기 위해 소위 개량된 영상 측정학(AIM; advanced imaging metrology) 마크가 점차적으로 사용되고 있다. AIM 마크들은 주기적 구조(periodic structure)를 보여 주기 때문에 매우 효과적인 측정 기술을 사용할 수 있게 한다. 이에 따라, 주기적인 오버레이 마크들을 사용함으로써 향상된 성능의 오버레이 측정법을 얻을 수 있다. 피쳐의 크기가 작아지면, 단일 다이(die) 내에서의 오버레이 특징들과 상당히 큰 구조의 오버레이 마크들 사이에서 불일치(discrepancy) 점이 관측될 수 있는데, 상기 불일치는 보통 기판의 절단선(scribe line)에 위치하며, 이에 따라 절단선에 있는 타겟으로부터 얻은 측정 데이터의 신빙성이 떨어지게 한다. 이러한 불일치에 대한 하나의 이유는 리소그래피 장치가 다이 내에서 일반적으로 발견되는 미세 구조들, 가령 게이트 전극들, STI(shallow trench isolation) 구조들 등을 오버레이 마크들을 형성하는데 일반적으로 사용되는 상대적으로 큰 구조물들과 비교하여 다른 방식으로 이미지화 할 수 있다는 사실에 있다. 이러한 패턴 및 오버레이 차이 정도의 크기 의존 현상을 패턴 배치 에러(PPE; pattern placement error)라고 부른다. 결과적으로, 상기 패턴 배치 에러는 다이 내에서 실제 미세 구조 피쳐에 기여에 관해 절단선 내의 오버레이 마크들로부터 얻은 오버레이 측정값 결과를 보정하기 위해서 정량화되어야만 한다. 패턴 배치 에러는 소위 동시 AIM (simultaneous AIM) 오버레이 마크들로 측정될 수 있는데, 도시된 도 1a와 1b를 참조하면 더 자세하게 설명될 것이다.
삭제
도 1a는 오버레이 측정 구조(100)를 개략적으로 나타낸 평면도로, 상기 오버레이 측정 구조(100)는 특정 기판 부분(101)에 형성될 수 있으며, 상기 특정 기판 부분(101)은 보통 복수 개의 다이를 가지는 어떤 적절한 기판의 절단선에 위치하고, 상기 다이 내에는 실제로 기능하는 미세 구조 피쳐가 형성되어 있다. 오버레이 측정 구조(100)는 AIM 마크의 형태로 제공될 수 있으며, 상기 구조(100)는 주기적 구조로 이루어질 수 있는데, 상기 구조는 적어도 2개의 독립적인 방향으로 오버레이 에러를 측정할 수 있게 한다. 이 실시예에서, 상기 구조(100)는 4개의 외부 주기적 구조(101o)를 포함하여 이루어지는데, 그 중 2개는 x-축 방향에 따라 지향된(oriented) 선들과 공간들을 가지는 반면, 남은 2개의 주기적 구조(101o)는 y-축 방향에 따라 지향된 선들과 공간들을 가진다. 이와 유사하게, 4개의 내부 주기적 구조(101i)가 제공되는 바, 그 중 2개의 내부 주기적 구조(101i)는 x-축 방향으로 향하는 선들과 공간들을 가지며 각각 외부 구조(101o)에 인접하여 위치한다. 또한, 남은 2개의 내부 구조(101i)는 y-축 방향으로 향하게 되며 해당 외부 구조들(101o)에 인접하여 위치한다. 여기서, 조합된 오버레이 측정 구조(100)이 x- 및 y-축 방향에 대해 각각 주기적 구조들(101o와 101i)을 포함하는 2개 층의 오버레이 정밀도에 대한 정보를 보유하도록 하기 위해서 외부 구조들(101o)과 내부 구조들(101i)은 서로 다른 층에 형성된다.
상기 구조(100)은 후술하는 공정 순서를 따라 형성될 수 있는데, 외부 주기적 구조(101o)가 해당 디바이스의 층, 가령 STI 트렌치들이 형성되는 층에 먼저 형성될 수 있다는 것을 가정할 수 있다. 물질층의 각 순서를 선택하는 것은 임의적이고, 상기 구조(100)의 형성 원리가 1개 이상의 이전 층 상부에 추가 물질층을 형성하기 위한 포토리소그래피 단계와 관련된 어떤 선 또는 후공정(front-end and back-end process) 순서에 상응하여 적용될 수 있음이 인식되어야 할 것이다. 외부 주기적 구조들(101o)에 따른 패턴은, 고려하고 있는 상기 기판의 위 및 기판 부분(101)의 위에 형성되는 해당 레지스트 층에 포토리소그래피로 이미지화될 수 있다. 그 결과, 어떤 다이 영역들(미도시)에 있어서, 예를 들어 STI 트렌치들과 같은 해당 패턴은 외부 주기적 구조들(101o)과 동시에 정의할 수 있다. 상기 레지스트 층을 현상한 후, 다이와 상기 주기적 구조(101o)에 해당 패턴을 형성하기 위해 비등방성 식각법, 증착법, 화학적 기계적 연마(CMP; chemical mechanical polishing) 등과 같은 좋다고 인정된 해당 제조 단계 순서가 수행될 수 있다. 다음으로, 가령 게이트 전극 구조들이나 폴리실리콘 라인들 등과 같은 먼저 패터닝된 층 상에 미세 구조 피쳐를 형성하기 위한 공정 순서가 수행될 수 있다. 다음, 가령 박막 게이트 절연층의 형성 및 게이트 전극 물질의 연속 증착 등과 같은 잘 정립된 산화 및 증착 공정들이 복수 회 수행될 수 있으며, 상기 구조를 패터닝하기 위해 추가 포토리소그래피 공정이 이어지고, 이에 따라 상기 기판 부분(101)에 주기적 내부 구조들(101i)를 동시에 형성한다. 전술한 바와 같이, 상기 내부 및 외부 구조들(101i, 101o)의 개별 라인들과 공간들은 동일한 설계 규칙에 따라서 형성되지 않을 수 있으며, 내부 및 외부 주기적 구조들(101i, 101o) 사이의 오프셋(offset) 감지를 향상시키기 위해서 측정법에 필요한 요건에 따라 패터닝될 수 있다. 따라서, 내부 및 외부 주기적 구조(101i, 101o)의 피치는 다이 영역 내에 형성된 어떤 실제 디바이스 피쳐의 CD와 비교해서 상당히 클 수 있다. 결과적으로, x-와 y-축 방향에 관한 오버레이 정밀도는 오버레이 측정 구조(100) 자체에 대해서는 적당히 높은 정확도로 측정될 수 있으나, 오버레이 측정 구조(100)에서의 크기에 비해 상당히 작은 크리티컬 디멘전의 구조 피쳐를 그 내부에 형성한 실제의 다이 영역 내에서는 오버레이 정밀도의 정확한 측정이 어려울 수 있다. 따라서, 오버레이 구조(100)에 추가하여, 소위 동시 AIM 오버레이 마크가 자주 사용되는데, 여기서 주기적 구조 피쳐의 적어도 몇몇 개는 다이 영역들의 실제 디바이스 피쳐들을 위한 개별적인 설계 규칙에 따라 형성된 "미세 구조(fine structure)"를 포함할 수 있다.
내부 및 외부 주기적 구조들(101i, 101o)로 표시되는 서로 다른 2개의 층의 오버레이 정밀도를 결정함에 있어, 가령 광학 데이터를 얻기 위한 도구와 같은 측정 도구는 상기 구조(100)에 대해 정렬되며 각 작업 구역들(110i, 110o)-주기적 구조(101i, 101o)에 개별 측정 영역을 정의한다-로부터 데이터가 얻어진다. 예컨대, 내부 주기적 구조(101i)에 상응하는 개별 동작 구역(110i) 내의 선들과 공간들의 위치가 결정될 수 있으며, 그 다음 상응하는 외부 주기적 구조(101o)에 대해 결정된 선들과 공간들에 대한 상응 위치 정보와 비교될 수 있다. 이러한 정보를 기초로 하여, x-와 y-축 방향으로의 오버레이 정밀도에 대한 필요한 정보가 얻어질 수 있다.
도 1b는 동시 AIM 오버레이 측정 구조(150)을 개략적으로 도시한 것으로, 상기 동시 오버레이 측정 구조(150)는 상기 오버레이 측정 구조(100)에 추가하여 기판 부분(101)에 형성될 수 있다. 동시 오버레이 측정 구조(150)는 내부 주기적 구조들(151i)과 외부 주기적 구조들(151o)을 포함하여 구성될 수 있으며, 상기 내부 및 외부 주기적 구조들(151i, 151o) 중 하나는 미세 구조도 포함할 수 있는 바, 상기 미세구조는 도시된 예에서 외부 주기적 구조들(151o)에 형성된 152로 나타내었다. 내부 주기적 구조(151i)와 외부 주기적 구조(151o)는 전술한 바와 같이, 동일 물질층 내에, 예를 들어 STI 층에 형성됨이 인식되어야 할 것이다. 동시 오버레이 측정 구조(150)의 형성에 관하여, 내부 및 외부 주기적 구조(151i, 151o) 중 하나에 미세 구조(152)를 제공하기 위해 다른 리소그래피 마스크를 사용하는 것을 제외하고는 상기 구조(100)와 관련하여 전술한 것과 동일한 기준이 적용된다. 또한, 내부 및 외부 주기적 구조(151i, 151o) 사이의 오프셋 양은 설계에 따라 소정의 값-바람직하게는 0-으로 설정되는데, 이에 따라 미세 구조(152)의 어떤 시프트(shift)라도 결정할 수 있게 하는 바, 여기서, 상기 미세 구조(152)는 미세 구조 없는 주기적 구조(151i)(즉, 비분할된(non-segmented) 주기적 구조(151i))에 관련하여 분할된(segmented) 구조로도 지칭될 수 있다.
전술한 바와 같이, 패턴 배치 에러 때문에 해당 시프트가 명확한 오버레이 에러의 형태로 검출될 수 있으며, 이러한 측정은, 도 1a에 도시된 바와 같이, 오버레이 측정 구조(100)로 측정된 서로 다른 2개의 디바이스 사이의 실제 오버레이 에 러를 정정하기 위한 측정값을 얻기 위하여 다이 영역 내에 패턴 배치 에러의 기여도를 평가하는 데 사용될 수 있다. 따라서, 복잡한 미세 구조 디바이스들을 측정하는 동안, 가령 상기 구조(100과 150)와 같은 적어도 2개의 오버레이 측정 구조들이 제공되어야만 하며, 매우 복잡한 어플리케이션에 있어서는 오히려 한 개의 동시 오버레이 측정 구조(150)가 오버레이 정밀도가 측정되어야만 하는 각 층에 대해 제공된다. 따라서, 3개의 오버레이 측정 구조들, 다시 말해, 오버레이용 구조 1개(예컨대 구조(100)), 서로 다른 리소그래층의 PPE 특정화용 2개(예컨대 구조(150))가 제공된다. 도 1c는 이러한 상태를 개략적으로 도시한 것이다. 여기서 3개의 오버레이 구조(100, 150 및 150)이 제공되며 상기 2개의 구조(150) 각각은 서로 다른 층에 형성된다.
생산성 향상과 제조비 감소에 대한 요구가 증대되고 있기 때문에, 절단선들의 크기 또한 축소되고 있으며, 이에 따라 절단선에 어떤 측정 영역에 대한 가능한 공간이 매우 한정된다.
이러한 상황을 감안하여, 전술한 여러 문제에 대한 효과를 없애거나 아니면 적어도 감소시킴과 동시에, 오버레이 에러들을 결정하기 위한 향상된 기술이 요구된다.
이하 본 발명의 몇몇 측면에 대해서 기본적인 이해를 제공하기 위해 본 발명에 대한 간단한 요약이 개시된다. 본 요약은 본 발명을 속속들이 나타낸 개요가 아니다. 본 발명의 핵심적인 구성요소들을 확인하거나 본 발명의 범위를 묘사하도록 의도된 것은 아니다. 본 발명의 하나의 목적은 발명의 더 상세한 설명의 도입부로서 본 발명의 몇몇 개념들을 간단한 형태로 개시하고자 하는 것이다.
일반적으로, 본 발명은 가령 집적 회로 등과 같은 미세 구조 피쳐를 제조하는 동안 배치 에러들을 평가할 수 있게 하는 기술에 관한 것으로, 해당 측정 구조를 제공하기 위해 필요한 공간의 크기가 종래 기술에 비해 감소될 수 있으며, 이와 동시에 일부 실시예에 있어서는 단일 측정 수행 동안에 얻어진 위치 정보의 양이 증가할 수 있다. 상기 목적을 달성하기 위해 스택형(stacked) 측정 구조가 제공되며, 상기 구조는 단일 측정 사이클 동안에 엑세스될 수 있는 소정 측정 사이트 내에서의 내부층(inner-layer) 배치 에러들과 층간(inter-layer) 배치 에러들에 대한 정보를 얻을 수 있게 해 주는 주기적 부분을 포함하여 이루어진다.
본 발명의 일 실시예에 따르면, 오버레이 측정 구조는 기판 상의 제1디바이스 층의 특정 측정 사이트에 형성된 제1주기적 구조를 포함하여 구성되며, 상기 제1주기적 구조는 제1주기적 서브구조(sub-structure)와 제2주기적 서브구조를 포함하여 구성된다. 각 제1 및 제2주기적 서브구조들은 일부는 제1분할부(segmented portion)를 포함하는 복수 개의 제1구조 엘리먼트를 포함한다. 또한, 오버레이 측정 구조는 상기 제1디바이스 층 위에 위치하는 제2디바이스 층에 형성된 제2주기적 구조를 포함하여 구성되며, 제2주기적 구조는 제1주기적 서브구조와 일부가 제2분할부를 포함하는 복수 개의 제2구조 엘리먼트를 포함하는 제2서브구조를 포함하여 구성된다. 또한 상기 제1과 제2주기적 구조들은 특정 측정 위치에 스택형 주기적 구조를 형성한다.
본 발명의 다른 실시예에 따르면, 본 발명에 따른 방법은 반도체 디바이스 제조용으로 쓰일 수 있는 기판의 소정 측정 사이트에 스택형 주기적 측정 구조를 형성하는 단계를 포함하며, 상기 스택형 주기적 구조는 제1층에 형성된 제1분할부 및 제1비분할부와, 제2층에 형성된 제2분할부 및 제2비분할부를 포함하여 구성된다. 상기 방법은 상기 제1과 제2 분할부 및 비분할부로부터 위치 정보를 얻는 단계와 기판의 소정 측정 사이트 바깥 상에 형성된 구조 피쳐들의 오버레이 정밀도를 측정하는 단계를 더 포함하여 구성된다.
본 발명의 또 다른 실시예에 따른 방법은 반도체 디바이스 제조용으로 쓰일 수 있는 기판의 소정 측정 위치에 스택형 주기적 측정 구조를 형성하는 단계를 포함하여 구성된다. 스택형 주기적 구조는 제1층에 형성된 제1분할부 및 제1비분할부를 포함하여 구성되며, 제2층에 형성된 제2분할부 및 제2비분할부를 포함하여 구성된다. 스택형 주기 측정 구조를 형성하기 위한 노출 공정 동안에 제1층이나 제2층의 분할부와 비분할부 중 하나는 제1노출 필드(exposure field)에 위치하며, 다른 부분은 상기 제1노출 필드와 오버레이되는 제2노출 필드에 위치한다. 또한, 상기 방법은 제1과 제2분할부 및 비분할부 각각으로부터 위치 정보를 얻는 단계와 위치 정보를 기초로 하여 격자 뒤틀림(grid distortion)과 오버레이 정밀도(overlay accuracy) 중 하나를 평가하는 단계를 포함하여 구성된다.
본 발명은 첨부한 도면에 관한 하기 설명을 참조하여 이해될 수 있을 것이며, 유사한 숫자는 유사한 구성요소를 나타낸다.
도 1a는 각 디바이스층에 각각 형성된 비분할된 주기적 서브구조를 포함하는 종래의 오버레이 구조를 개략적으로 나타낸 평면도이다.
도 1b는 단일 디바이스층에 형성된 분할 및 비분할 서브구조를 포함하는 종래의 동시 오버레이 측정 구조를 개략적으로 나타낸 평면도이다.
도 1c는 두 개의 서로 다른 디바이스층들의 PPE와 오버레이 정밀도를 측정하기 위한 종래의 측정 구조들을 포함하는 절단선을 개략적으로 나타낸 평면도이다.
도 2a는 일 실시예에 따라 내부층 및 층간 위치 정보를 동시에 얻기 위해 스택형 구조 내에 분할 및 비분할 서브구조들을 포함하는 측정 구조를 개략적으로 나타낸 평면도이다.
도 2b는 도 2a에 도시된 구조와 유사한 단일 측정 구조를 개략적으로 나타낸 확대도이다.
도 2c와 2d는 도 2b의 IIc-IIc와 IId-IId선에 따른 개략적인 단면도이다.
도 2e와 2f는 추가 실시예에 따른 다기능 측정 구조와 측정 디바이스의 적절한 작업 영역을 개략적으로 도시한 평면도이다.
도 2g는 본 발명의 추가 실시예에 따른 측정 구조를 개략적으로 나타낸 평면도로, 상기 구조의 적어도 일부는 가령 단면 분석을 기초로 한 위치 정보, 이웃 노출 필드들 사이의 격자 뒤틀림에 대한 정보 등과 같은 추가 정보를 얻기 위하여 사용된다.
본 발명이 다양한 변경이나 다른 형태들로 될 수 있으나, 그것의 특정 실시예는 도면들에 실시예 방식으로 도시되었으며 본 명세서에서 상세하게 설명된다. 그러나 본 명세서에 설명된 특정한 실시예들은 본 발명을 개시된 특정 형태들로 한정하고자 한 것이 아니며, 반면, 본 발명이 본 발명의 청구항에 의해 정의된 원리 및 범위에 포함되는 모든 변경, 등가물 및 대안들을 포함하도록 의도되었음이 이해 되어야 할 것이다.
본 발명의 실시예들이 이하 설명된다. 더욱 명확히 하기 위하여, 실제 실시예들의 모든 피쳐들이 본 명세서에 기술되는 것은 아니다. 물론 이러한 어떤 실제 실시예의 개발에 있어서, 가령 각 실시 때마다 달라질 수 있는 시스템에 관련된 제약, 그리고 비즈니스 관련된 제약들에 맞추는 것처럼, 개발자의 특정 목적을 달성하기 위해서는 많은 수의 실시에 특정된 판단이 이루어져야만 한다는 것이 인정되어야 할 것이다. 또한 이러한 개발 노력은 복잡하고 시간이 소요되나, 그럼에도 불구하고 당업자에게는 일상적인 일이 될 것이며 본 명세서의 공개에 대해 이득을 얻을 수 있음이 인정되어야 할 것이다.
본 발명은 첨부된 도면을 참조하여 이하 기술된다. 다양한 구조들과, 시스템들 및 디바이스들이 설명만을 위해서, 그리고 당업자에게 잘 알려진 세세한 부분으로 본 발명이 모호해지지 않도록 하기 위해서 도면에 개략적으로 도시되었다. 그럼에도 첨부된 도면은 본 발명의 실시예를 도시하고 설명하기 위해 포함되었다. 본 명세서에서 쓰인 단어들과 구(句)들은 관련 업계의 당업자들에게 이해되는 그러한 단어와 구들과 일관된 의미를 가지도록 이해되고 해석되어야 할 것이다. 단어나 구에 대한 특정한 정의, 예컨대 당업자에게 있어 일상적이고 관습적인 의미와 다른 정의가 없으면 본 명세서의 용어나 구와 일관되게 사용되었음을 의미하도록 의도되었다. 특정 의미, 예컨대 당업자가 이해하고 있는 것과 다른 의미를 가지도록 의도된 용어나 구의 정도에 대해서는, 그런 특정한 정의는 직접적이고 모호하지 않게 그 단어나 구의 특정한 정의를 제공하는 확실한 방식으로 명세서상에 명백하게 설명될 것이다.
일반적으로, 본 발명은 향상된 기능성을 가지는 개선된 측정 구조를 제공한다. 개선된 측정 구조는 시간당 효율이 개선된 방식으로, 그리고 몇몇 실시예에서는 실질적으로 동시에 일어나는 방식으로, 오버레이 정밀도 및/또는 패턴 배치 에러 및/또는 격자 뒤틀림 등과 같은 정보를 제공할 수 있다. 개선된 측정 구조는 또한 기판 상의 공간을 적게 차지한다. 이러한 목적을 달성하기 위해, 새로운 구성의 측정 구조가 제공되는 바, 위치 에러에 관해 모니터링하도록 각각의 디바이스층에 2개의 주기적 패턴들이 형성되며, 해당 측정 구조로부터 내부층 위치 에러들과 층간 위치 에러들이 단일 측정 사이클에서 추출될 수 있도록 하기 위해서 전체적인 스택형 구성이 고가인 기판 공간이 과도하게 낭비되지 않게 하면서 얻어진다. 여기서, 용어 "스택형(stacked)"은 측정 지역과 관련하여 이해되어야 할 것이다. 즉, 측정 지역 내에서 스택형 구조는 2개의 서브구조들이 각각 다른 것의 위에 위치하고 서로에 대해 측면 오프셋(laterally offset)될 수 있는 구성을 포함할 수 있다.이것은 각 층에 있어서 해당 구조 부분이 상대적으로 큰 구조 엘리먼트들(비분할된 구조 엘리먼트로도 지칭됨)로 형성되어 제공된다는 점에서 달성될 수 있으며, 반면에 상기 층의 다른 부분은 "미세 구조(fine structure)"를 나타내는 구조 엘리먼트들로 형성되며, 이에 따라 이 구조 엘리먼트들 또한 분할된 구조 엘리먼트들로 지칭될 수 있다.
전술한 바와 같이, 2개 이상의 연속 디바이스 층들에 미세 피쳐를 형성하기 위한 패터닝 공정은 패턴 밀도, 피쳐의 크기 등에 상당히 의존할 수 있는데, 이에 따라, 실제 디바이스 영역 외부의 특정 측정 사이트(site)들에 있는 상대적으로 큰 구조 엘리먼트들이 실제 디바이스 영역 내의 피쳐들의 위치 에러들에 관련하여 평가될 때, 해당 측정 결과들을 생성함에 있어서 중대한 불일치(discrepancy)가 생길 수 있다. 1개 이상의 측정 구조들이 단일 디바이스 각 층 내의 내부층 배치 에러를 검출하기 위해 제공되기 때문에 이에 따라 기판 공간의 상당한 양을 낭비하는 종래의 접근방식과는 다르게, 본 발명에서는 다기능 측정 구조를 사용함으로써 상당히 증가된 양의 정보가 단위 면적에서 추출될 수 있다. 또한 본 명세서에서 기술되는 측정 과정은 실질적으로 동시에 증가된 양의 정보를 얻을 수 있도록 개선되었다. 또한 본 명세서에 개시된 측정 구조의 독창적인 구성에 따르면, 단면 분석을 통해 측정 데이터를 얻고/얻거나 가령 격자 뒤틀림 등과 같은 다른 리소그래피 특정 배치 에러들을 검출하기 위해 상기 구조를 사용함으로써 더 개선될 수 있다. 이하 도 2a-2e를 참조하여 본 발명의 추가 실시예에 대해 더 상세히 설명한다.
도 2a는 디바이스(290)를 개략적으로 나타낸 평면도로, 상기 디바이스는 미소기계(micromechanical) 및 마이크로전자공학(microelectronic) 공정을 기초로 형성된 반도체 디바이스, 미소기계 디바이스, 마이크로-광학 디바이스 또는 이것의 조합을 나타낼 수 있다. 상기 디바이스(290)는 적절한 기판을 포함하여 구성되며, 상기 기판으로부터 특정 부분(201)이 상기 디바이스(290)의 제조 공정 중 정보 수득의 가능성을 제공하기 위해 그 안에 측정 위치들을 정의할 수 있는 기판 위치(position)를 표시할 수 있다. 예를 들어, 상기 부분(201)은 반도체 디바이스의 절단선을 표시할 수 있으며, 복수 개의 특정 미세구조 피쳐가 형성된 다이 영역(미도시)을 포함한다. 측정 사이트(205)는 상기 부분(201) 내에 정의될 수 있는 바, 상기 측정 사이트(205)는 어떤 물리적인 경계들에 의해 경계지어지지 않을 수 있으나, 그 안에 단일(single) 샘플링 공정에서 특정 측정 과정에 의해 이용할 수 있는 측정 구조(200)를 위치시킴으로써 기능적으로 정의될 수 있다. 예컨대, 상기 측정 진영(205)은 실질적으로 측정 구조(200)의 크기에 의해 정의되는데, 상기 측정 구조(200)는 어떤 적절한 측정 도구에 의해 수행되는 단일 정렬 과정에 의해 검출될 수 있거나 측정될 수 있도록 선택된다. 예컨대, 도 1c에서의 다양한 측정 구조들(100, 150)은 일반적으로 3개의 서로 다른 측정 사이트들을 정의하는 바, 각 측정 구조들로부터 데이터를 얻기 위한 측정 과정은 적어도 한 번의 정렬 과정 및 상기 측정 구조들 각각에 대한 후속적인 데이터 입수를 필요로하다.
일 실시예에서, 측정 구조(200)는 제1디바이스층에 형성된 제1주기적 구조(230)와 제2디바이스층에 형성된 제2주기적 구조(260)을 포함할 수 있다. 제1주기적 구조(230)는 차례로 제1주기적 서브구조, 즉 부분(210)과 제2주기적 서브구조, 즉 부분(220)을 포함할 수 있다. 마찬가지로, 제2주기적 구조(260)는 제1주기적 서브구조, 즉 부분(240)과 제2주기적 서브구조, 즉 부분(250)을 포함할 수 있다. 제1과 제2서브 구조들(210, 220)에는 복수 개의 구조 엘리먼트들(211, 221)이 포함될 수 있으며, 그 중 몇몇은 실질적으로 연속된, 예컨대 비분할된 엘리먼트들의 형태로 제공되고 다른 것은 분할된 엘리먼트들의 형태로 제공된다. 본 명세서에서 분할된 구조 엘리먼트들은 비분할 엘리먼트의 최소 측면크기보다 작은 측면 크기로 정의될 수 있는 어떤 패턴을 포함하도록 고려될 수 있다.
예컨대, 도시된 일 실시예에 있어서, 상기 구조 엘리먼트들(211)은 비분할된 엘리먼트들로 제공될 수 있으며, 여기서 구조 엘리먼트들(221)은 그 안에 "선들(lines)"과 "공간들(spaces)"의 패턴들이 형성된 분할된 엘리먼트들로서 제공될 수 있는데, 여기서 상기 선들과 공간들은 각기 다른 특성-토폴로지의 차이를 포함하는 것이 꼭 필요한 것은 아니나 라인들과 공간들이라는 용어에 내포될 수 있다-을 가지는 해당 영역에 의해 표시될 수 있다. 편의상, 이러한 용어들은 본 명세서 전체에 걸쳐서 사용될 것이나, 본 발명을 라인들과 공간들의 문자 그대로의 의미로 한정하고자 하는 것은 아니다. 그보다는 "분할된(segmented)"이라는 용어는 각 분할된 부분 내에 어떤 유형의 패턴닝을 포함하며, 여기서 패터닝은 가령 엘리먼트(211)과 같은 비분할된 엘리먼트들의 측면 크기들보다 작은 측면 크기들과 관계된 어떤 기하학적 구성을 지칭한다. 따라서, 분할된 엘리먼트들(221)은 비아들, 라인 세그먼트들과 상기 디바이스(290) 내의 실제 디바이스 영역에서 닥칠 수도 있는 패턴 밀도와 형태 크기를 만들기 위해 적절하게 고려되어야 할 것들 등을 포함할 수 있다. 따라서, 몇 개의 실시예에서는, 분할된 회로 엘리먼트들(221)이 어떤 특정 디바이스 층-주기적 구조(230)가 형성된다-의 설계 형태에 대적할 만 한 측면 크기들을 기초로 하여 분할될 수 있다. 이와 유사하게 주기적 서브구조(240, 250)는 각각 구조 엘리먼트들(241, 251)에 포함될 수 있으며, 그 중 몇개는 분할된 엘리먼트들의 형태로 제공될 수 있으며, 그 중 나머지는 비분할된 엘리먼트들로서 제공될 수 있다. 세그먼트(segmentation)의 유형과 어떠한 측면 크기들에 관해서는 전술한 것과 동일한 기준이 적용된다. 어떤 실시예에 있어서는 분할된 엘리먼트(241)가 세그먼트의 유형 및/또는 세그먼트의 측면 크기가 달라질 수 있다는 점에서 분할된 엘리먼트들(221)과 다를 수 있다. 이 경우, 분할된 엘리먼트(221, 241)의 각 유형에는 가령 각 개별 층의 패턴 배치 에러 상의 정보와 같은 내부층 위치 정보가 더 정확하게 얻어질 수 있도록 해당 층에 적절한 특정 설계 규칙이 도입될 수 있다. 또한, 몇몇 실시예들에 있어서, 서브구조들(210, 220, 240, 250)은 분할된 구조 엘리먼트들과 비분할된 구조 엘리먼트들의 조합을 각각 포함할 수 있다.
또한, 각 서브구조들(210, 220, 240, 250)의 구조 엘리먼트들의 개수는 설계와 디바이스 요건에 따라 달라질 수 있는데, 각 서브구조당 적어도 3개 이상의 구조가 제공되는 것이 효과적이다. 덧붙여, 몇몇 실시예에 도시된 바와 같이, 제1주기적 구조(230)를 포함하는 제1과 제2서브 구조들(210, 220)은 제2주기적 구조(260)의 제1주기적 서브구조(240)가 그 사이에 측면으로 배치되도록 위치한다. 다른 실시예에 있어서, 제1과 제2서브 구조(210, 220)는 서로 인접하여 배치될 수 있으며 제1과 제2서브 구조들(240, 250) 또한 유사하게 서로 인접하여 위치한다. 측정 구조(200)는 내부층 위치 정보와 층간 위치 정보를 실시예에 도시된 바와 같이 적어도 1개의 소정 방향-y방향일 수도 있다-에 관해 제공하도록 설계된다. 이러한 점에서, 내부층 위치 정보는 제1과 제2서브구조들(210, 220) 또는 그 부분들의 서로에 대한 임의의 변위로서 여겨질 수 있고, 한편 층간(inter-layer) 위치 정보는 1개 이상의 서브구조들(240, 250) 또는 그 부분들에 대한 1개 이상의 제1 및 제2서브구조들(210, 220) 또는 그 부분들의 상대적인 변위를 표시하는 임의의 정보로서 여겨질 수 있다. 예컨대, 주기적 서브구조(210)와 주기적 서브구조(250) 사이의 상대 변위는 도 1a에 참조하여 도시된 종래 측정 구조(100)에서 측정된 것처럼 해당 오버레이에 해당하는 각 디바이스 층들 사이의 오버레이 에러로서 생각될 수 있다. 내부층 위치 정보의 일 실시예는 서브구조(210과 220) 사이의, 예컨대 패턴 배치 에러로 도시된 것과 같은 상대 변위일 수 있으며, 도 1b를 참조해 보면 동시 오버레이 측정 구조(150)에 의해 얻은 내부층 배치 에러에 상응한다. 또한, 도 2a에 도시한 바와 같이, 복수 개의 측정 구조들(200)이 향상된 측정 정밀도를 제공하기 위해 제공되며, 또한 가령 x-방향과 같은, 적어도 1가지 이상의 소정 방향에 관해 위치 정보를 측정할 가능성을 제공한다.
본 발명의 추가 실시예에 따른 측정 구조(200)를 개략적으로 나타낸 확대도이다. 몇몇 실시예들에서 분할된 엘리먼트들(241, 221)은 다르게 선택될 수 있다. 복수 개의 예시적인 세그먼트들(242a, 242b, 242c, 222a, 222b, 222c)이 도시되었으나 청구항에 달리 언급되지 않은 이상 본 발명을 한정하는 것으로 여겨져서는 안 될 것이다. 예컨대, 세그먼트들(242a, 242b, 242c) 중 하나는 상기 서브구조(240)에서 사용될 수 있으며, 세그먼트들(222a, 222b, 222c) 중 하나는 서브구조(220)에 대해 사용될 수 있다. 전술한 바와 같이, 1개 이상의 세그먼트들(222a, 222b, 222c, 242a, 242b, 242c)을 가지는 가령 221이나 241 엘리먼트들과 같은 분할된 구조 엘리먼트들은 서브구조들(210과 250) 중 어느 하나나 둘 다에 제공될 수도 있다. 상기 구조 엘리먼트(211, 241, 221, 251)의 크기나 형태는 소정 주기, 다시 말해 복수 개의 구조 엘리먼트들의 하나의 소정 방향에 따른 실질적으로 동일한 반복이 얻어지는 한, 적절한 방식으로 선택될 수 있음이 더 인정되어야 할 것이다.
즉, 개개의 구조 엘리먼트들(211, 241, 221, 251)의 크기나 형태는 직사각형(도시됨), 사각형, T형, L형 등일 수 있는 바, 여기서 전체적인 크기들은 바람직하게는 가령 마이크로스코피 등과 같은 광학 검출 기술을 이용하여 필요한 위치 정보를 얻을 수 있도록 선택될 수 있다. 반면에, 엘리먼트들(241, 221)의 세그먼트 또는 미세 구조는 오버레이 정밀도 상의 패턴 밀도 및/또는 피쳐 크기의 영향에서의 유의미한 정보를 제공할 수 있도록 실제 디바이스 형태의 설계 규칙에 따라 선택될 수 있다. 몇몇 실시예들에 있어서, 후술되겠지만, 가령 도 2b의 엘리먼트들(211이나 241)과 같은 아래에 놓인 층의 몇몇 구조 엘리먼트들은 몇몇 구조 엘리먼트들(241이나 251)에 의해, 적어도 일부에 대해서 오버라이트(overwrite)될 수 있는데, 이는 오버라이트된 부분을 단면 샘플로 준비하는 경우에, 예컨대 전자 마이크로스코피, x선 마이크로스코피 등의 단면 분석기로 정확하게 분석할 수 있다.
도 2c는 도 2a에 도시된 IIc 섹션에 따른 도 2b의 측정 구조(200)를 개략적으로 나타낸 단면도이다. 제1디바이스층(202)이 실리콘 기반의 집적 회로의 STI(shallow trench isolation)를 나타낸다면, 제1디바이스층(202)은 기판의 일부(201) 위에 형성되며, 예를 들어 가령 실리콘 다이옥사이드, 실리콘 나이트라이드 등과 같은 특정 물질로 충전된 트렌치들의 형태로 제1주기적 구조(230), 즉 구조 엘리먼트들(211과 221)을 포함할 수 있다. 다른 예에서는 제1디바이스층(202)이 금속화층을 나타낼 수 있으며, 상기 구조 엘리먼트들(211, 221)은 금속이 충전된 라인들이나 다른 영역들을 나타낼 수 있다. 상기 제1디바이스층(202) 위에는 제2디바이스층(203)이 형성되는데, 상기 제2디바이스층은 제2주기적 구조(260), 즉 구조 엘리먼트들(241과 251)을 포함할 수 있다. 이전 예의 STI층에 있어서, 구조 엘리먼트들(241, 251)은 예를 들어 게이트 전극 물질층 위에 형성된 레지스트 패턴, 폴리실리콘을 포함하는 패터닝된 스택층 등으로 형성될 수 있다. 예를 들어, 복잡한 집적회로들에서, 임계 치수들(critical dimension), 즉 게이트 전극이 있는 STI에서의 치수는 50nm 이하일 수 있기 때문에, 증가하는 패턴 배치 에러들로 인하여 오버레이 정밀도가 피쳐 사이즈들에 상당히 의존한다. 결과적으로, 복잡한 어플리케이션들에서, 구조 엘리먼트(241 및/또는 221)는 각 디바이스층(202, 203)에서의 임계 치수에 비견되는 치수들을 가지는 세그먼트(도 2c의 단면도에는 미도시)를 포함할 수 있다.
도 2d는 도 2a에 도시된 IId 섹션에 따라 개략적으로 나타낸 단면도이다. 본 예에서, 개별 구조 엘리먼트들(221과 241) 각각은 3개의 "서브엘리먼트들(sub-elements)"(221들과 241들)을 각각 포함하며, 서브구조(220과 240)에서 사용된 해당 세그먼트를 표시할 수 있다 (도 2a).
측정 구조(200)는 가령 집적 회로들의 회로 엘리먼트들과 같은 실제 미세 구조 피쳐들을 형성하는 데 사용되는 잘 정립된 공정 기술에 따라 형성할 수 있다. 이러한 잘 정립된 공정 순서 동안에, 상응하도록 디자인된 포토마스크가 제공되며, 예를 들어 도 2a에 도시된 바와 같이 상기 측정 구조(200)나 복수 개의 측정 구조용 해당 패턴을 포함하여 구성되는 바, 이는 상기 구조(200)나 그것의 많은 조합들을 소정 기판 부분(201)에 적절히 선택된 각기 다른 방향들로 위치시키기 위해서이다. 다시 말해서, 제1제조 순서 동안에, 제1디바이스층(202)이 예컨대 포토리소그래피, 식각 기술, 증착 기술, 주입 기술, 평탄화 기술 등을 이용하여 형성될 수 있으며, 그 다음 제2디바이스층(203)이 형성되는데, 여기서, 포토리소그래피 단계가 수행되고나서 미세 구조 피쳐들과 측정 구조(200), 즉 제2주기적 구조(260)(도 2a)의 피쳐들을 제1주기적 구조(230)에 정렬한다. 그 다음, 상기 디바이스(290)는 측정 과정에 들어가며 이에 대해 도 2e를 참조하여 상세히 설명한다.
도 2e는 상기 측정 구조(200)로부터 위치 정보를 얻기 위한 측정 공정 동안의 디바이스(290)를 개략적으로 나타낸 평면도이다. 가령 현미경 등과 같은 해당 측정 디바이스의 작업 구역들을 기초로 한 측정 과정과 유사하게, 측정 디바이스가 종래의 기술에서의 일반적인 경우와 같이 단지 2영역의 작업 구역들만 제공할 수 있게 사용된다면 제1 또는 내부 작업 구역(270)과 제2 또는 외부 작업 구역(280)이 정의될 수 있다. 측정하는 동안 내부 및 외부 작업 영역들(270, 280)의 오버랩이 효과적으로 억제되도록 측정 구조(200)를 설계할 때 측정 디바이스의 용량이 고려되어야 할 것이며, 해당 작업 영역들은 각 2개의 주기적 서브구조로부터만 위치 정보를 얻기 위하여 배치될 수 있다. 측정 디바이스 및/또는 개별적인 서브구조(210, 240, 220, 250)의 적정 디자인을 조정함으로써, 제1과 제2작업 영역들(270, 280)은 각 2개의 주기적 서브구조 상에 연속하여 일반적으로 배치될 수 있는 바, 이로써 해당 서브구조들의 상대 위치를 나타내는 위치 정보를 얻기 위함이다.
결론적으로, 하기한 측정들이 순차적으로 수행된다: (1) 서브구조(210) 위의 작업 영역(270)과 서브구조(240) 위의 작업 영역(280) - 제1디바이스층(202)의 내부층 위치 정보, 예컨대 PPE를 얻음; (2) 서브구조(240) 위의 작업 영역(170)과 서브구조(250) 위의 작업 영역(280) - 제2디바이스층(203)의 가령 PPE와 같은 내부층 위치 정보를 얻음; (3) 서브구조((210) 위의 작업 영역(270)과 서브구조(250) 위의 작업 영역(280) - 비분할된 서브구조들 사이의 층간 위치 정보, 즉 오버레이 정보 얻음; (4) 서브구조(240) 위의 작업 영역(270)과 서브구조(220) 위의 작업 영역(280) - 분할된 서브구조들에 관련한 층간 위치 정보, 즉 오버레이 정보 얻음; (5) 서브구조(210) 위의 작업 영역(270)과 서브구조(240) 위의 작업 영역(280) - 비분할된 서브구조와 분할된 서브구조 유형의 층간 위치 정보 얻음 및; (6) 서브구조(220) 위의 작업 영역(270)과 서브구조(250) 위의 작업 영역(280) - 분할된 유형 대 비분할된 유형의 층간 위치 정보 얻음.
그 결과, 내부층 및 층간 위치 정보는 상기 구조(200)를 이용하여 구할 수 있으며, 여기서 공정 전략에 따라 모든 얻어진 정보는 상기 디바이스(290)의 오버레이 정밀도를 평가하는 데 사용될 수 있으며, 또는 상기 정보의 단지 일부분만 얻고/얻거나 평가될 수 있으며, 이에 따라 측정 시간이 줄어든다.
또 다른 실시예에 따르면, 데이터 수득을 향상시키기 위해 측정 공정이 도입될 수 있다. 이것을 위해, 작업 영역들(270, 280)은 2개의 각 서브영역들로 각각 나눠질 수 있으며, 도 2e의 구조들(200) 중 한 개에 예시적으로 도시한 것과 같이, 작업 영역(270)에 대해서는 270a, 270b, 작업 영역(280)에 대해서는 280a, 280b로 표시하었다. 이 실시예에서, 측정 데이터가 서브구조들(210, 220, 240, 250)으로부터 동시에 얻어질 수 있다. 이 경우, 작업 영역들(270a, 270b, 280a, 280b)의 해당 이미지 컨텐츠로부터 위치 에러들을 추출하고 계산하기 위한 해당 측정 알고리즘이 모든 가능한 조합들이나 원하는 조합들에 대해 병행하여, 그리고 각각 서로 독립적으로 적용될 수 있다. 따라서, 상기한 경우와 유사하게 6개 이상의 독립적인 측정 데이터를 동시에 얻을 수 있다: (1) 작업 서브 영역들(270a와 270b) - 제1디바이스층(202)의 내부층 정보; (2) 작업 서브 영역들(280a와 280b) - 제2디바이스층(203)의 내부층 정보; (3) 작업 서브 영역들(270a와 280a) - 비분할과 분할 유형의 오버레이 에러 정보; (4) 작업 서브 영역들(270b와 280b) - 분할과 비분할 유형의 오버레이 에러 정보; (5) 작업 서브 영역들(270a와 280b) - 비분할과 비분할 유형의 오버레이 에러 정보; 및 (6) 작업 서브 영역들(280a와 270b) - 분할과 분할 유형의 오버레이 에러 정보.
필요에 따라, 해당 측정 데이터가 얻어질 수 있으며 상기 데이터는 오버레이 정밀도를 평가할 수 있도록 어떤 방법으로 평가되고 조합될 수 있다. 그 결과 도 1c에 도시된 바와 같은 종래 기술에 비해 증가된 양의 정보를 측정 구조(200)로부터 추출할 수 있는 바, 이는 단지 제1과 제2디바이스층의 내부층 정보와, 비분할-비분할 유형의 내부층 에러 정보만을 각 측정 실시 때마다 얻을 수 있기 때문이다. 또한, 측정 구조(200)의 크기에 따라, 종래 기술에 비해 디바이스(290)의 현저히 감소된 바닥 면적(floor space)으로부터 증가된 양의 정보를 얻을 수 있다. 개별 구조 엘리먼트들(211,241, 221, 251)의 사이즈는 작업 구역(270과 280)과, 필요한 경우 해당 서브 구역들을 각각 정의할 수 있도록 적절하게 선택되기 때문에, 도 1c에 도시된 구조들(100, 150) 중 한 개에 상응하는 다소 확장된 전체 면적을 가지게 하지만, 그럼에도 불구하고 사용된 바닥 면적을 크게 감소시킬 수 있음이 인정되어야 할 것이다. 다른 실시예에서는 도 2a나 도 2e에 도시된 것과 같은 4개의 구조들(200)에 대해 상기 구조들(100, 150) 중 하나에 대해서와 유사한 크기로 사용될 수 있다.
도 2f는 추가 실시예에 따른 구조(200)을 개략적으로 나타낸 것으로, 제1과 제2주기적 구조들(230과 260)이 삽입 없이 나란한 구성으로 정렬되었다. 개별 작업 구역들(270과 280)은 적절한 서브구역들(270a, 270b 및 280a, 280b)에 상응하게 분할된다.
도 2g는 본 발명의 추가 실시예들에 따른 구조(200)를 개략적으로 도시한 것으로, 향상된 기능의 구조(200)를 얻을 수 있다. 일 실시예에서, 상기 구조(200)는 제3디바이스층에 한 개 이상의 주기적 서브구조들이 형성되도록 설계될 수 있다. 예컨대, 실시예에 도시된 것처럼, 서브 구조들(210과 220)은 가령 전술한 202층과 같은 제1디바이스층에 형성될 수 있으며, 서브 구조(240)는 가령 전술한 203층과 같은 제2디바이스층에 형성될 수 있으며, 250a로 지칭되는 서브구조(250)는 제3디바이스층에 형성될 수 있는 바, 여기서 상기 제3디바이스층은 제1과 제2디바이스층 아래나 위 또는 그 사이에 위치한다.
결론적으로, 작업 서브구역, 즉, 270a, 270b, 280a, 280b의 서브구역들에 관한 측적 기술을 사용하여, 이하의 측정 데이터를 측정구조(200)로부터 동시에 얻을 수 있다: (1) 작업 서브구역 270a과 270b - 제1층의 내부층 위치 정보; (2) 작업 서브구역 280a과 280b - 제2와 제3층의 오버레이 정보; (3) 작업 서브 구역 270a과 280a - 비분할-분할된 유형의 제1과 제2층의 오버레이 정보; (4) 작업 서브구역 270b과 280b - 분할-비분할된 유형의 제1과 제3층의 오버레이 정보; (5) 작업 서브구역 270a 과 280b - 비분할-비분할 유형의 제1과 제3층의 오버레이 정보; 및 (6) 작업 서브구역 270b과 280a - 분할-분할된 제2와 제1층의 오버레이 정보.
결과적으로, 향상된 "확장(span)"과 관련한 오버레이 정밀도를 관측할 수 있으면서도 매우 감소된 양의 바닥 공간만이 필요하며, 동시 측정 기술들이 사용되는 경우에는 측정 시간이 매우 단축되는 향상된 기능을 얻을 수 있다. 제3디바이스층에 1개 이상의 서브구조들을 배치시키는 것과 관련하여서는 다양한 조합들이 가능함이 인정되어야 할 것이다.
추가 실시예에 있어서, 동일 디바이스층에 형성된, 2개 부분 또는 서브구조들이 도 2e에 노출 필드(206과 207)로 표시한 것과 같은 인접하는 오버랩(overlap) 노출 필드들에 위치하도록 하기 위해 측정 구조(200)가 기판 부분(201) 내에 위치할 수 있다. 즉, 단일 디바이스층에 형성된 서브구조들(210과 220)은 노출 필드(206)에 형성될 수 있으며, 가령 구조(220)과 같은 상기 구조들 중 하나도 노출 필드(207) 내에 배치된다. 다른 실시예들(미도시)에 있어서, 측정 구조(200)는 노출 필드(206과 207)의 오버레이 영역들 모두가 예컨대 구조들(240과 220) 사이에 위치하도록 설계될 수 있으며, 이에 따라 서브구조(210)가 노출 필드(206) 내에만 형성되고 동일층에 형성된 서브구조(220)가 노출 필드(207)에만 형성되도록 한다. 어떤 경우에 있어서도 예컨대 격자 뒤틀림 등에 관련된 중요한 정보가 얻어질 수 있으며, 이러한 정보는 분리 서브영역에 기초하여 도 2e에 참조로 도시된 측정 기술을 사용함과 동시에 획득가능하다.
추가 실시예에서 측정 구조(200)는 예컨대 서브구조(250a)와 같은 서브구조들 중 하나가 측정 구조의 오버랩 영역을 나타내도록 설계될 수 있는 바, 즉, 특정 서브구조(미도시)가 제1층에 추가로 형성될 수 있고 이어서 제2층의 해당 서브구조에 의해 오버라이트될 수 있으며 이에 따라 오버랩 영역(250a)를 형성한다. 이 경우 전술한 것과 동일한 양의 정보를 얻을 수 있지만, 추가적으로 위치 정보가 오버랩 영역(250a)에 보존되며, 이후 단계에서 위치정보가, 예컨대 전자 마이크로스코피, x-선 마이크로스코피 등을 이용한 단면 분석으로 추출될 수 있다. 이러한 목적을 위해 해당 영역의 샘플이 예컨대 FIB(focused ion beam) 기술에 의해 오버랩 영역(250a)에 준비될 수 있다. 이 방법에서 향상된 정도의 정밀도를 가진 정보가 측정 기술 관련 고해상도에 의해 얻어질 수 있으며, 이에 따라 광학 기술들로 얻어진 측정 데이터들을 스케일링 하거나 표준화(normalizing)하는 데 사용되는 "측정(calibration)" 또는 "참조(reference)" 데이터를 얻을 가능성을 제공한다. 예를 들어, 도 2g에 표시된 바와 같은 비분할 오버레이 부분을 사용하는 대신, 예컨대, 가령 제2층에 형성된 구조(240)과 같은 서브구조(220)는 해당하는 분할된 서브구조에 의해 오버라이트될 수 있으며, 이에 따라 CD를 기초로 한 오버레이 정밀도에 관한 향상된 정보를 제공하며, 이후 비파괴 기술을 이용하여 얻은 측정 데이트를 재고 평가하는 데 사용될 수 있다.
그 결과, 본 발명은 미세 구조 디바이스들의 절단선 영역들에 필요한 측정 시간 및/또는 바닥 공간이 감소된 효율적인 데이터를 얻는 향상된 기술을 제공하는 바, 서로 다른 층에 형성된 주기적 부분들을 포함하는 측정 구조에 있어서 단일 측정 장소로부터 내부층 정보와 층간 정보를 얻을 수 있는 방식으로 제공한다. 또한, 몇몇 실시예들에 있어서, 측정 순서는 내부층 정보와 층간 정보가 동시에 얻어질 수 있도록 적용될 수 있으며, 이에 따라 측정 과정을 향상시킴과 동시에 측정 데이터의 해석의 정밀도를 향상시킬 수 있다. 이에 더해, 가령 단면 분석 측정 데이터, 격자 뒤틀림 데이터 등과 같은 추가 정보가 오버레이 및 PPE 데이터와 함께 얻어질 수 있기 때문에, 종래의 오버레이와 PPE 구조들과 비교하여 향상된 기능의 측정 구조를 제공한다.
상기 개시된 특정 실시예들은 단지 예시적인 것이며, 본 발명은 본 명세서에서 나타난 장점을 가지도록 당업자에게 자명한 방법으로 균등한 방법으로 달리 수정되고 실행될 수 있을 것이다. 예를 들어 상기 설명된 공정 단계들은 다른 순서로 수행될 수 있다. 또한 본 명세서에 나타난 구조나 설계의 상세한 점에 있어서 어떤 한정도 의도된 것이 아니며 청구항에 기재된 것과 다르게 의도된 것이 아니다. 따라서, 본 명세서에 개시된 특정한 실시예들은 변경되고 수정될 수 있으며 이러한 모든 변경들이 본 발명의 범위 및 원리 내에서 고려될 수 있음은 자명하다. 그러므로, 본 명세서에서 추구하고자 하는 보호 범위는 청구항에서 보여질 것이다.

Claims (17)

  1. 기판에 형성된 특정 측정 사이트의 제1 디바이스층에 형성된 제1 주기적 구조와, 상기 제1 주기적 구조는 제1 주기적 서브구조 및 제2 주기적 서브구조를 포함하고, 상기 제1 주기적 구조의 상기 제1 및 제2 주기적 서브구조 각각은 복수 개의 제1 구조 엘리먼트들을 포함하고, 상기 제1 구조 엘리먼트들의 제1 서브세트는 분할된 구조 엘리먼트(segmented structure element)들을 포함하며, 상기 제1 구조 엘리먼트들의 제2 서브세트는 상기 제1 구조 엘리먼트들의 상기 제1 서브세트의 상기 분할된 구조 엘리먼트들과 정렬된 비분할된(non-segmented) 구조 엘리먼트들을 포함하고, 그리고
    상기 제1 디바이스층 위에 위치한 제2 디바이스층에 형성된 제2 주기적 구조를 포함하여 구성되고, 상기 제2 주기적 구조는 제1 주기적 서브구조와 제2 주기적 서브구조를 포함하고, 상기 제2 주기적 구조의 상기 제1 및 제2 주기적 서브구조 각각은 복수 개의 제2 구조 엘리먼트들을 포함하고, 상기 제2 구조 엘리먼트들의 제1 서브세트는 분할된 구조 엘리먼트들을 포함하고, 상기 제2 구조 엘리먼트들의 제2 서브세트는 상기 제2 구조 엘리먼트들의 상기 제1 서브세트의 상기 분할된 구조 엘리먼트들과 정렬된 비분할된 구조 엘리먼트들을 포함하고, 상기 제1 및 제2 주기적 구조는 상기 특정 측정 사이트 내에 주기적 스택 구조를 형성하는 것을 특징으로 하는 오버레이 측정 구조.
  2. 제1 항에 있어서, 상기 제1 주기적 구조의 상기 제1 및 제2 주기적 서브구조는 적어도 하나의 소정 방향에 관한 상대적인 변위에 대한 위치 정보를 제공하도록 서로에 대해 지향되어 있는 것을 특징으로 하는 오버레이 측정 구조.
  3. 제2 항에 있어서, 상기 제2 주기적 구조의 상기 제1 및 제2 주기적 서브구조는 상기 적어도 하나의 소정 방향에 관한 상대적 변위에 대한 위치 정보를 제공하도록 서로에 대해 지향되어 있는 것을 특징으로 하는 오버레이 측정 구조.
  4. 제2 항 또는 제3 항에 있어서, 상기 제1 주기적 구조의 상기 제1 주기적 서브구조는 상기 제2 주기적 구조의 상기 제1 주기적 서브구조에 인접하여 위치하는 것을 특징으로 하는 오버레이 측정 구조.
  5. 제1 항에 있어서, 상기 제1 주기적 구조와 상기 제2 주기적 구조의 일부가 서로 오버랩하는 오버랩 영역을 더 포함하는 것을 특징으로 하는 오버레이 측정 구조.
  6. 제1 항에 있어서, 상기 제1 및 제2 디바이스층들과 층 스택(layer stack)을 형성하도록 상기 기판 위에 위치한 제3 디바이스층에 형성된 제3 주기적 구조를 더 포함하며, 상기 제3 주기적 구조는 복수 개의 제3 구조 엘리먼트들을 포함하고, 적어도 하나의 소정 방향에 대해 상기 제1 및 제2 주기적 구조들에 관련된 상대적 변위에 대한 위치 정보를 제공하도록 지향되는 것을 특징으로 하는 오버레이 측정 구조.
  7. 반도체 디바이스들을 제조하는 데 사용될 수 있는 기판의 소정의 측정 사이트(site)에 스택형 주기적 측정 구조를 형성하는 단계와, 상기 스택형 주기적 구조는 제1 층에 형성된 제1 복수의 분할된(segmented) 엘리먼트들 및 상기 제1 복수의 분할된 엘리먼트들과 정렬된 제1 복수의 비분할된(non-segmented) 엘리먼트들 그리고 제2 층에 형성된 제2 복수의 분할된 엘리먼트들 및 상기 제2 복수의 분할된 엘리먼트들과 정렬된 제2 복수의 비분할된 엘리먼트들을 포함하며;
    상기 제1 및 제2 복수의 분할 및 비분할된 엘리먼트들 각각으로부터 위치 정보를 획득하는 단계와; 그리고
    상기 획득된 위치 정보에 근거하여 상기 소정의 측정 사이트 외부의 상기 기판 위에 형성된 구조적 피쳐들의 오버레이 정밀도를 결정하는 단계를 포함하는 것을 특징으로 하는 방법.
  8. 제7 항에 있어서, 상기 오버레이 정밀도를 결정하는 단계는 상기 제1 층과 제2 층 사이의 오버레이 에러를 결정하기 위하여 상기 제1 복수의 분할된 엘리먼트들과 상기 제1 복수의 비분할된 엘리먼트들 중 적어도 하나로부터 얻은 측정 데이터 및 상기 제2 복수의 분할된 엘리먼트들과 상기 제2 복수의 비분할된 엘리먼트들 중 적어도 하나로부터 얻은 측정데이터를 평가하는 것을 포함하는 것을 특징으로 하는 방법.
  9. 제7 항에 있어서, 상기 스택형 주기적 구조를 형성하는 단계는 상기 측정 사이트에 오버랩 영역을 형성하는 단계를 포함하며, 상기 제1 복수의 분할된 엘리먼트들과 상기 제1 복수의 비분할된 엘리먼트들 중 적어도 하나는 상기 오버랩 영역 내의 상기 제2 복수의 분할된 엘리먼트들과 상기 제2 복수의 분할된 엘리먼트들 중 적어도 하나와 오버랩되는 것을 특징으로 하는 방법.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
KR1020087010597A 2005-09-30 2006-08-23 오버레이 정밀도와 패턴 배치 에러를 동시에 검출하기 위한구조 및 방법 KR101309752B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102005046973.6A DE102005046973B4 (de) 2005-09-30 2005-09-30 Struktur und Verfahren zum gleichzeitigen Bestimmen einer Überlagerungsgenauigkeit und eines Musteranordnungsfehlers
DE102005046973.6 2005-09-30
US11/421,099 2006-05-31
US11/421,099 US7667842B2 (en) 2005-09-30 2006-05-31 Structure and method for simultaneously determining an overlay accuracy and pattern placement error
PCT/US2006/032757 WO2007040855A1 (en) 2005-09-30 2006-08-23 Structure and method for simultaneously determining an overlay accuracy and pattern placement error

Publications (2)

Publication Number Publication Date
KR20080059622A KR20080059622A (ko) 2008-06-30
KR101309752B1 true KR101309752B1 (ko) 2013-09-23

Family

ID=37852684

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087010597A KR101309752B1 (ko) 2005-09-30 2006-08-23 오버레이 정밀도와 패턴 배치 에러를 동시에 검출하기 위한구조 및 방법

Country Status (6)

Country Link
US (1) US7667842B2 (ko)
JP (1) JP2009510770A (ko)
KR (1) KR101309752B1 (ko)
CN (1) CN101278237B (ko)
DE (1) DE102005046973B4 (ko)
TW (1) TWI469182B (ko)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005046973B4 (de) * 2005-09-30 2014-01-30 Globalfoundries Inc. Struktur und Verfahren zum gleichzeitigen Bestimmen einer Überlagerungsgenauigkeit und eines Musteranordnungsfehlers
US20080036984A1 (en) * 2006-08-08 2008-02-14 Asml Netherlands B.V. Method and apparatus for angular-resolved spectroscopic lithography characterization
NL1036336A1 (nl) * 2007-12-27 2009-06-30 Asml Netherlands Bv Method of creating an alignment mark on a substrate and substrate.
KR20090128337A (ko) * 2008-06-10 2009-12-15 어플라이드 머티리얼즈 이스라엘 리미티드 반복 패턴을 갖는 물체를 평가하는 방법 및 시스템
DE102009035290B4 (de) * 2009-07-30 2021-07-15 Carl Zeiss Smt Gmbh Verfahren und Vorrichtung zur Bestimmung der relativen Lage einer ersten Struktur zu einer zweiten Struktur oder eines Teiles davon
TWI401549B (zh) * 2009-12-02 2013-07-11 Ind Tech Res Inst 二維陣列疊對圖樣之設計方法、疊對誤差量測方法及其量測系統
US9927718B2 (en) 2010-08-03 2018-03-27 Kla-Tencor Corporation Multi-layer overlay metrology target and complimentary overlay metrology measurement systems
WO2012022584A1 (en) * 2010-08-18 2012-02-23 Asml Netherlands B.V. Substrate for use in metrology, metrology method and device manufacturing method
TWI413815B (zh) * 2010-11-09 2013-11-01 Sumika Technology Co A pattern difference film with a registration mark
US8336011B2 (en) * 2011-02-07 2012-12-18 GlobalFoundries, Inc. Methods for fabricating an electrically correct integrated circuit
US10890436B2 (en) 2011-07-19 2021-01-12 Kla Corporation Overlay targets with orthogonal underlayer dummyfill
US9349660B2 (en) * 2011-12-01 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit manufacturing tool condition monitoring system and method
TWI475597B (zh) * 2012-02-08 2015-03-01 Hitachi High Tech Corp Pattern evaluation method and pattern evaluation device
CN104471484B (zh) * 2012-07-05 2018-02-06 Asml荷兰有限公司 用于光刻术的量测
US9093458B2 (en) * 2012-09-06 2015-07-28 Kla-Tencor Corporation Device correlated metrology (DCM) for OVL with embedded SEM structure overlay targets
NL2011816A (en) 2012-11-30 2014-06-04 Asml Netherlands Bv Method of determining dose and focus, inspection apparatus, patterning device, substrate and device manufacturing method.
US8976356B2 (en) * 2013-02-28 2015-03-10 Kabushiki Kaisha Toshiba Measurement mark, method for measurement, and measurement apparatus
US9052595B2 (en) * 2013-03-15 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Lithography process
CN105143986B (zh) * 2013-03-20 2017-04-26 Asml荷兰有限公司 用于测量微结构的非对称性的方法和设备、位置测量方法、位置测量设备、光刻设备和器件制造方法
TWI625816B (zh) * 2013-04-10 2018-06-01 克萊譚克公司 在目標設計及生產中之直接自行組裝
CN103279016B (zh) * 2013-05-31 2017-03-01 上海华力微电子有限公司 一种提高叠对测量精度的方法
KR102333504B1 (ko) * 2013-06-27 2021-12-01 케이엘에이 코포레이션 계측 타겟의 편광 측정 및 대응 타겟 설계
JP2015079830A (ja) * 2013-10-16 2015-04-23 三菱電機株式会社 光半導体装置、光半導体装置の製造方法、及び光モジュールの製造方法
CN105023911B (zh) * 2014-04-15 2018-05-25 联华电子股份有限公司 标记分段方法及应用其的半导体结构制造方法
NL2014647A (en) * 2014-05-13 2016-03-31 Asml Netherlands Bv Substrate and Patterning Device for use in Metrology, Metrology Method and Device Manufacturing Method.
JP6393397B2 (ja) 2014-06-30 2018-09-19 エーエスエムエル ネザーランズ ビー．ブイ． リソグラフィ装置の照射線量決定方法、検査装置およびデバイス製造方法
US10228320B1 (en) 2014-08-08 2019-03-12 KLA—Tencor Corporation Achieving a small pattern placement error in metrology targets
KR101986258B1 (ko) * 2014-08-29 2019-06-07 에이에스엠엘 네델란즈 비.브이. 메트롤로지 방법, 타겟 및 기판
CN105702662B (zh) * 2014-11-27 2018-12-21 中芯国际集成电路制造(上海)有限公司 套准标记及其形成方法
CN111948239B (zh) * 2015-04-28 2024-01-12 科磊股份有限公司 计算上高效的基于x射线的叠盖测量系统与方法
JP6723269B2 (ja) * 2015-05-15 2020-07-15 ケーエルエー コーポレイション 焦点感応オーバーレイターゲットを使用する焦点決定のためのシステムおよび方法
US9435852B1 (en) * 2015-09-23 2016-09-06 GlobalFoundries, Inc. Integrated circuit (IC) test structure with monitor chain and test wires
NL2017466A (en) * 2015-09-30 2017-04-05 Asml Netherlands Bv Metrology method, target and substrate
US9470987B1 (en) * 2015-10-22 2016-10-18 United Microelectronics Corp. Overlay mask
JP7117242B2 (ja) * 2016-01-11 2022-08-12 ケーエルエー コーポレイション ホットスポット及び処理窓監視
US10018919B2 (en) * 2016-05-29 2018-07-10 Kla-Tencor Corporation System and method for fabricating metrology targets oriented with an angle rotated with respect to device features
US10095122B1 (en) 2016-06-30 2018-10-09 Kla-Tencor Corporation Systems and methods for fabricating metrology targets with sub-resolution features
CN106783672A (zh) * 2016-11-30 2017-05-31 武汉新芯集成电路制造有限公司 一种用于验证Overlay机台精度的标准片、制作方法及验证方法
EP3339959A1 (en) * 2016-12-23 2018-06-27 ASML Netherlands B.V. Method of determining a position of a feature
US10748821B2 (en) * 2017-04-26 2020-08-18 Samsung Electronics Co., Ltd. Method and system for measuring pattern placement error on a wafer
JP2018185452A (ja) * 2017-04-27 2018-11-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US11073487B2 (en) * 2017-05-11 2021-07-27 Kla-Tencor Corporation Methods and systems for characterization of an x-ray beam with high spatial resolution
US10795268B2 (en) * 2017-09-29 2020-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for measuring overlay errors using overlay measurement patterns
US10962888B2 (en) 2017-11-29 2021-03-30 Taiwan Semiconductor Manufacturing Co., Ltd Structures for acoustic wave overlay error determination using periodic structures
US10474040B2 (en) * 2017-12-07 2019-11-12 Kla-Tencor Corporation Systems and methods for device-correlated overlay metrology
US10705435B2 (en) 2018-01-12 2020-07-07 Globalfoundries Inc. Self-referencing and self-calibrating interference pattern overlay measurement
CN110071093B (zh) * 2018-01-23 2020-11-27 瀚宇彩晶股份有限公司 显示面板
US10504851B2 (en) 2018-02-26 2019-12-10 Globalfoundries Inc. Structure and method to improve overlay performance in semiconductor devices
US10707175B2 (en) 2018-05-22 2020-07-07 Globalfoundries Inc. Asymmetric overlay mark for overlay measurement
JP7345542B2 (ja) * 2018-07-30 2023-09-15 ケーエルエー コーポレイション デバイスオーバレイ誤差低減
US11075169B2 (en) * 2018-12-19 2021-07-27 Micron Technology, Inc. Integrated-circuitry overlay alignment mark, a substrate comprising an overlay alignment mark, a method of forming an overlay alignment mark in the fabrication of integrated circuitry, and a method of determining overlay alignment in the fabrication of integrated circuitry
JP7308284B2 (ja) 2019-03-25 2023-07-13 ケーエルエー コーポレイション 改善された計量用自己モアレ格子デザイン
CN114895532A (zh) * 2020-01-02 2022-08-12 长江存储科技有限责任公司 一种套刻标记方法、套刻测量方法及套刻标记
CN113325661A (zh) * 2020-02-28 2021-08-31 中芯国际集成电路制造(上海)有限公司 光罩图形测量方法及其系统
US11686576B2 (en) * 2020-06-04 2023-06-27 Kla Corporation Metrology target for one-dimensional measurement of periodic misregistration
CN115881563A (zh) * 2021-09-28 2023-03-31 上海华力集成电路制造有限公司 一种提高自对准多重成像技术套刻量测准确性的方法
CN114623787B (zh) * 2022-03-10 2024-05-03 长鑫存储技术有限公司 用于校准套刻量测准确性的校准标记及测量方法、校准方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030026471A1 (en) 2000-08-30 2003-02-06 Michael Adel Overlay marks, methods of overlay mark design and methods of overlay measurements
WO2003071471A1 (en) 2002-02-15 2003-08-28 Kla-Tencor Technologies Corporation Overlay metrology and control method
US20050174574A1 (en) 2000-06-22 2005-08-11 Kla-Tencor Corporation Overlay alignment mark design

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5962173A (en) * 1997-03-27 1999-10-05 Vlsi Technology, Inc. Method for measuring the effectiveness of optical proximity corrections
US7317531B2 (en) * 2002-12-05 2008-01-08 Kla-Tencor Technologies Corporation Apparatus and methods for detecting overlay errors using scatterometry
WO2002019415A1 (en) * 2000-08-30 2002-03-07 Kla-Tencor Corporation Overlay marks, methods of overlay mark design and methods of overlay measurements
US6486954B1 (en) * 2000-09-01 2002-11-26 Kla-Tencor Technologies Corporation Overlay alignment measurement mark
TW526573B (en) * 2000-12-27 2003-04-01 Koninkl Philips Electronics Nv Method of measuring overlay
US6819426B2 (en) * 2001-02-12 2004-11-16 Therma-Wave, Inc. Overlay alignment metrology using diffraction gratings
US20030002043A1 (en) * 2001-04-10 2003-01-02 Kla-Tencor Corporation Periodic patterns and technique to control misalignment
US6884552B2 (en) * 2001-11-09 2005-04-26 Kla-Tencor Technologies Corporation Focus masking structures, focus patterns and measurements thereof
US6982793B1 (en) * 2002-04-04 2006-01-03 Nanometrics Incorporated Method and apparatus for using an alignment target with designed in offset
SG120949A1 (en) * 2002-09-20 2006-04-26 Asml Netherlands Bv Alignment system and methods for lithographic systems using at least two wavelengths
IL156589A0 (en) * 2003-06-23 2004-01-04 Nova Measuring Instr Ltd Method and system for automatic target finding
TW594852B (en) * 2003-09-02 2004-06-21 Nanya Technology Corp Method of evaluating mask registration
US6937337B2 (en) * 2003-11-19 2005-08-30 International Business Machines Corporation Overlay target and measurement method using reference and sub-grids
US7261985B2 (en) * 2004-03-12 2007-08-28 Litel Instruments Process for determination of optimized exposure conditions for transverse distortion mapping
DE102005046973B4 (de) * 2005-09-30 2014-01-30 Globalfoundries Inc. Struktur und Verfahren zum gleichzeitigen Bestimmen einer Überlagerungsgenauigkeit und eines Musteranordnungsfehlers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050174574A1 (en) 2000-06-22 2005-08-11 Kla-Tencor Corporation Overlay alignment mark design
US20030026471A1 (en) 2000-08-30 2003-02-06 Michael Adel Overlay marks, methods of overlay mark design and methods of overlay measurements
WO2003071471A1 (en) 2002-02-15 2003-08-28 Kla-Tencor Technologies Corporation Overlay metrology and control method

Also Published As

Publication number Publication date
US7667842B2 (en) 2010-02-23
DE102005046973A1 (de) 2007-04-05
US20070076205A1 (en) 2007-04-05
KR20080059622A (ko) 2008-06-30
DE102005046973B4 (de) 2014-01-30
TWI469182B (zh) 2015-01-11
CN101278237B (zh) 2010-12-08
CN101278237A (zh) 2008-10-01
JP2009510770A (ja) 2009-03-12
TW200746250A (en) 2007-12-16

Similar Documents

Publication Publication Date Title
KR101309752B1 (ko) 오버레이 정밀도와 패턴 배치 에러를 동시에 검출하기 위한구조 및 방법
US7666559B2 (en) Structure and method for determining an overlay accuracy
US7244533B2 (en) Method of the adjustable matching map system in lithography
US7876438B2 (en) Apparatus and methods for determining overlay and uses of same
US7557921B1 (en) Apparatus and methods for optically monitoring the fidelity of patterns produced by photolitographic tools
US6762111B2 (en) Method of manufacturing a semiconductor device
US7368208B1 (en) Measuring phase errors on phase shift masks
KR101555084B1 (ko) 집적회로 필드들의 임계 치수 또는 오버레이 변화 결정
US5952132A (en) Method for forming a stepper focus pattern through determination of overlay error
WO2003071471A1 (en) Overlay metrology and control method
US10831110B2 (en) Lithographic overlay correction and lithographic process
WO2007040855A1 (en) Structure and method for simultaneously determining an overlay accuracy and pattern placement error
US7736844B2 (en) Overlay mark and method of forming the same
US8174673B2 (en) Method for wafer alignment
TWI764562B (zh) 多步驟製程檢測方法
US6800403B2 (en) Techniques to characterize iso-dense effects for microdevice manufacture
EP3492984A1 (en) Measurement method, inspection apparatus, patterning device, lithographic system and device manufacturing method
JP2970473B2 (ja) アライメント方法およびアライメント誤差検査方法
US5928820A (en) Method for measuring pattern line width during manufacture of a semiconductor device
KR100457223B1 (ko) 정렬 마크로 이용 가능한 중첩도 측정 패턴 형성방법
US20080278701A1 (en) Defocus determination method using sub-resolution feature (srf) printing
US7175951B1 (en) Two mask in-situ overlay checking method
NL2020324A (en) Metrology Method and Method of Device Manufacture

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee