TWI469182B - 用於同時決定疊對準確度及圖案放置誤差之結構與方法 - Google Patents

Description

用於同時決定疊對準確度及圖案放置誤差之結構與方法

本發明係有關製造積體電路之領域，尤係有關一種於形成及圖案化用於製造微結構特徵部位(feature)的堆疊材料層時用來估計疊對準確度(overlay accuracy)及圖案放置誤差(Pattern Placement Error；簡稱PPE)之方法及結構。

諸如積體電路等的微結構之製造需要在諸如矽基材、絕緣層上覆矽(Silicon On Insulator；簡稱SOI)基材、或其他適當的載體材料等的適當基材之材料層中形成有精確控制的尺寸之一些微小區域。藉由執行微影、蝕刻、離子植入、沈積、及氧化製程等的製程，在材料層中產生圖案，而產生有精確控制的尺寸之這些微小區域，其中通常至少在圖案產生製程的某一階段中，可在將要被處理的該材料層之上形成一遮罩層(mask layer)，用以界定這些微小區域。一般而言，遮罩層可包含由微影製程產生圖案的光阻層，或可利用該光阻層形成該遮罩層。在該微影製程期間，可將光阻旋轉塗佈到晶圓表面上，然後經由諸如光罩(reticle)等的對應的微影遮罩(lithography mask)而使該光阻選擇性地曝光於紫外線輻射，因而將光罩的圖案成像在該光阻層，以便在該光阻層中形成潛影(1atent image)。在將該光阻顯影之後，視該光阻的類型是正光阻或負光阻而定，去除被曝光的部分或未被曝光的部分，以便在該光阻層中形成所需的圖案。

因為複雜的積體電路中之圖案的尺寸不斷地縮減，所以用來產生裝置特徵部位的圖案之設備必須符合與所涉及的製程的解析度及疊對準確度有關的極嚴格之要求。在這一點上，解析度被視為在預定的製造變化狀況下用來指定印製最小尺寸的影像的一致性能力之基準。微影製程代表了改善解析度時的一個重要因素，在微影製程中，係經由光學成像系統將光遮罩(photomask)或光罩中包含的圖案以光學方式轉移到基材。因此，作了許多努力以不斷地改善微影系統的諸如數值孔徑(numerical aperture)、聚焦深度(depth of focus)、以及所使用光源的波長等的光學特性。

在產生極小的特徵尺寸(feature size)時，微影成像的品質是極端重要的。然而，至少同樣重要的是可在基材表面上將影像定位之準確度。通常係相繼地在各材料層中產生圖案，使各後續的材料層上的特徵部位具有一相對的空間關係，而製造諸如積體電路等的微結構。必須將後續材料層中形成的每一圖案在指定的重合公差之內對準前一產生圖案的材料層中形成之對應的圖案。係因諸如光阻厚度、烘烤溫度、曝光劑量及時間、以及顯影狀況等的參數之不一致而產生的基材上的光阻影像之變化，而造成了這些重合公差。此外，蝕刻製程的不一致也可能導致被蝕刻的特徵部位之變化。此外，以微影法將光遮罩的影像轉移到基材上時，存在了使現有材料層的圖案影像與前一形成的材料層中被蝕刻的或以其他方式界定的圖案重疊之不確定性。諸如一組光罩內之瑕疵、不同曝光時間的溫度差異、以及對準工具的有限重合能力等的數種因素影響了成像系統完美地使兩層重疊之能力。因此，決定最後可得到的最小特徵尺寸之首要準則是用來產生個別基材層中之特徵部位的解析度、以及尤其是在微影製程中由上述因素造成的總疊對誤差(overlay error)。

因此，不斷地監視特定材料層內之解析度(亦即，可靠且可再現地產生也被稱為關鍵尺寸(Critical Dimension；簡稱CD)之最小特徵尺寸之能力)且不斷地決定已相繼形成的且必須相互對準的各材料層的圖案之疊對準確度是必要的。

在疊對量測技術中，通常係以指定的製程形成兩個獨立的結構(亦即，將要被印製的每一層中之一個結構)，並決定各對稱中心間之位移。經常使用在每一層中以同心方式產生圖案之所謂的對準測試標記(box－in－box mark)，其方式為量測於同心對準標記在量測程序期間用來將同心對準標記成像的電荷耦合裝置(Charge Coupled Device；簡稱CCD)的各像素單元中之位移。然而，對於微結構的愈來愈小的特徵尺寸而言，根據邊緣尋找(edge finding)程序進行的對位移之偵測、以及對兩疊對標記間之疊對誤差之量化可能不再是適用的。因此，最近愈來愈常使用所謂的先進成像量測(Advanced Imaging Metrology；簡稱AIM)標記，以便增強疊對量測的可靠性。AIM標記呈現週期性結構，因而能夠使用極先進的量測技術。因此，可藉由使用週期性疊對標記，而得到更佳的疊對量測績效。然而，在愈來愈小的特徵尺寸之情形下，可觀測到單一晶粒內的疊對特性間之差異、以及通常被設置在基材的切割線(scribe line)中之疊對標記之頗為較大的結構，因而使自切割線中之目標取得的量測資料之可靠性較低。此種差異的一個理由在於：微影工具可能以與將通常被用來形成疊對標記的較大結構成像不同的一種方式將通常出現在晶粒內的諸如閘電極及淺溝槽隔離(Shallow Trench Isolation；簡稱STI)結構等的細微結構成像。此種不同疊對程度的與圖案及尺寸相依之現象稱之為圖案放置誤差(Pattern Placement Error；簡稱PPE)。因此，必須將圖案放置誤差量化，以便修正自切割線內的疊對標記得到的與構成晶粒內的實際微結構特徵部位有關之疊對量測結果。如將於下文中參照第1a及1b圖而更詳細說明的，可以所謂的同時AIM疊對標記便利地量測圖案放置誤差。

第1a圖示出可在指定的基材部分(101)上形成的疊對量測結構(100)之俯視示意圖，該疊對量測結構(100)通常可設置在載有複數個在其內形成實際的功能性微結構特徵部位的晶粒的任何通當的基材之切割線內。可以AIM標記之形式提供疊對量測結構(100)，亦即，結構(100)可包含週期性結構，而該週期性結構可量測沿著至少兩個獨立方向的一疊對誤差。在該例子中，結構(100)包含四個外週期性結構(101o)，其中兩個外週期性結構(101o)的方向具有沿著x方向之線(line)與間隙(space)，而其餘兩個外週期性結構(101o)則具有大致沿著y方向的線與間隙。同樣地，提供了四個內週期性結構(101i)，其中兩個內週期性結構(101i)具有朝向x方向之線與間隙且係鄰近各別定向的外週期性結構(101o)而設置。此外，其餘兩個內週期性結構(101i)的方向係沿著y方向，且都設置在鄰近對應的外週期性結構(101o)。因而，係在不同的層中形成外結構(101o)及內結構(101i)，使合併的疊對量測結構(100)含有與分別包括週期性結構(101o)及(101i)的兩層的沿著x方向及y方向之疊對準確度有關之資訊。

可根據下文所述之流程而形成結構(100)，其中可假定可先在諸如容納STI溝槽的層等的對應之裝置層中形成外週期性結構(101o)。請注意，對材料層的各別順序之選擇是任意的，且可將形成結構(100)的原理相應地應用於涉及用來在一個或多個先前層的頂部上產生另外的材料層的圖案的微影步驟之任何前端或後端製程序列。可將根據外週期性結構(101o)的圖案以微影方式成像到在所考慮的基材之上且亦在基材部分(101)之上形成的對應的光阻層。因此，在任何晶粒區(圖中未示出)中，可以與外週期性結構(101o)同時界定諸如STI溝槽等的對應之圖案。在將該光阻層顯影之後，可執行其中包括非等向性蝕刻(anisotropic etch)技術、沈積技術、以及化學機械研磨(Chemical Mechanical Polishing；簡稱CMP)等的對應的已為大家認可之製造步驟序列，以便在晶粒及週期性結構(101o)中形成對應的圖案。然後可執行製程序列，以便在先前產生圖案的層上形成諸如閘電極結構及多晶矽線等的微結構特徵部位。因此，可執行複數個已為大家接受的氧化及沈積製程，例如，形成薄閘極絕緣層以及後續沈積閘電極材料等的製程，然後執行用來產生該結構的圖案之另一微影製程，因而同時在基材部分(101)中形成週期性內結構(101i)。如前文中指出的，可能無法根據相同的設計規則而形成內及外週期性結構(101i)、(101o)的個別線與間隙，但是可根據量測要求而產生該等線與間隙的圖案，以便增強對內與外週期性結構(101i)、(101o)間之任何偏移的偵測。因此，內及外週期性結構(101i)、(101o)的間距可能比晶粒區內形成的實際裝置特徵部位之任何關鍵尺寸大許多。因此，可在適度高的精確度下估計疊對量測結構(100)本身沿著x及y方向的疊對準確度，但是可能無法精確地估計實際晶粒區內所形成的具有比疊對量測結構(100)中之尺寸小許多的關鍵尺寸的結構特徵部位之疊對準確度。因此，除了疊對結構(100)之外，經常使用所謂的同時AIM疊對標記，其中週期性結構的至少某些特徵部位包含根據晶粒區中之實際裝置特徵部位之各別設計規則而形成之“細微結構”。

於決定內及外週期性結構(101i)、(101o)所代表的兩個不同層之疊對準確度時，將諸如用來取得光學資料的工具等的量測工具對準結構(100)，且自用來界定每一週期性結構(101i)、(101o)中之各別量測區的各別的工作區(110i)、(110o)取得資料。例如，可決定對應於內週期性結構(101i)的各別工作區(110i)內之線與間隙的位置，然後可將該位置與為對應的外週期性結構(101o)決定的線與間隙之對應的位置資訊比較。可根據該資訊，而得到與沿著x及y方向的疊對準確度有關之所需資訊。

第1b圖示出除了疊對量測結構(100)之外可在基材部分(101)中形成的同時AIM疊對量測結構(150)之示意圖。同時疊對量測結構(150)可包含內週期性結構(151i)及外週期性結構(151o)，其中內及外週期性結構(151i)、(151o)中之一週期性結構亦包含細微結構，在所示例子中，係以外週期性結構(151o)中形成的細微結構(152)代表該細微結構。我們當了解,如前文所述,係在相同的材料層內(例如，在STI層中)形成內週期性結構(151i)以及外週期性結構(151o)。就同時疊對量測結構(150)的形成而論，可應用前文中參照結構(100)所述之相同準則，但不同之處在於將不同的微影遮罩用來提供內及外週期性結構(151i)、(151o)中之一週期性結構中的細微結構(152)。此外，在設計上要將內與外週期性結構(151i)、(151o)間之偏移量設定為預定值(最好是零)，因而可決定與沒有細微結構的週期性結構(151i)(亦即，沒有分段的週期性結構(151i))有關的亦可稱之為分段結構之細微結構(152)之任何移動。

如前文所述，由於圖案放置誤差，可偵測到形成之明顯的疊對誤差之對應的移位，可將該措施用來評估晶粒區內的圖案放置誤差之貢獻，以便得到用來修正第1a圖所示的疊對量測結構(100)所量測的兩個不同裝置層間之實際疊對誤差之措施。因此，在量測複雜的微結構裝置期間，必須提供諸如結構(100)及(150)等的至少兩個疊對量測結構，其中在非常複雜的應用中，甚至為必須決定疊對準確度的每一層提供同時疊對量測結構(150)。因此，可提供三個疊對量測結構，亦即，提供一個用於疊對的疊對量測結構(亦即，結構(100))、以及用於兩個不同的微影層的PPE特徵化之疊對量測結構(亦即，結構(150))。第1c圖示出此種情況之示意圖。此處，示出了三個疊對結構(100)、(150)、及(150)，其中係在不同的層中形成兩個結構(150)中之每一結構。

由於對更高的生產力及更低的製造成本之愈來愈高的需求，所以也可能減少切割線的尺寸，因而顯著地限制了切割線內之任何量測區的可用空間。

有鑑於此種情形，目前存在對用來決定疊對誤差同時避免或至少減輕前文所述的一個或多個問題的影響之一種強化技術之需求。

下文中提供了本發明的簡化概要,以提供對本發明的某些態樣的基本了解。該概要並不是本發明的徹底的概述。其目的並不是識別本發明的關鍵性或緊要的元件,也不是描述本發明的範圍。其唯一目的只是以簡化的形式提供某些觀念，作為將於後文中提供的更詳細的說明之前言。

一般而言本發明係有關一種可在形成諸如積體電路等的微結構特徵部位期間評估定位誤差之技術，其中與傳統的技術比較時，可減少提供對應的量測結構所需的空間量，而於此同時，在某些實施例中，可增加單一量測事件期間取得的位置資訊量。為達到此一目的，提供了一種堆疊式量測結構，該結構在單一量測週期中可被存取的預定量測部位內包含了一些週期性部分，可取得與層內定位誤差及層間定位誤差有關的資訊。

根據本發明的一個實施例，疊對量測結構包含在基材上形成的指定量測部位的第一裝置層中形成之第一週期性結構，其中該第一週期性結構包含第一週期性次結構及第二週期性次結構。該第一及第二週期性次結構分別包含複數個第一結構元件，某些該複數個第一結構元件包含第一分段部分。此外，該疊對量測結構包含設置在該第一裝置層之上的第二裝置層中形成之第二週期性結構，其中該第二週期性結構包含第一週期性次結構及第二週期性次結構，該第二週期性次結構包含複數個第二結構元件，某些該複數個第二結構元件包含第二分段部分。此外，該第一及第二週期性結構在該指定量測部位中形成週期性堆疊式結構。

根據本發明的另一實施例，一種方法包含下列步驟：在可用來製造半導體裝置的基材之預定量測部位中形成堆疊式週期性量測結構，其中該堆疊式週期性結構包含在第一層中形成之第一分段部分及第一非分段部分、以及在第二層中形成之第二分段部分及第二非分段部分。該方法進一步包含下列步驟：自該第一與第二分段及非分段部分中之每一部分取得位置資訊；以及決定在該預定量測部位之外的該基材之上形成的結構特徵部位之疊對準確度。

根據本發明的又一實施例，一種方法包含下列步驟：在可用來製造半導體裝置的基材之預定量測部位中形成堆疊式週期性量測結構。該堆疊式週期性結構包含在第一層中形成之第一分段部分及第一非分段部分，並包含在第二層中形成之第二分段部分及第二非分段部分。在用來形成該堆疊式週期性量測結構的曝光製程期間，該第一或第二層的該分段及非分段部分中之一部分被定位在第一曝光場(exposure field)中，且另一部分被定位在與該第一曝光場重疊的第二曝光場中。此外，該方法包含下列步驟：自該第一與第二分段及非分段部分中之每一部分取得位置資訊；以及根據該位置資訊而評估格狀畸變(grid distortion)及疊對準確度中之一者。

下文中將說明本發明之實施例。為了顧及說明的清晰,本說明書中將不說明真實的實施例之所有特徵。然而,我們當了解,於開發任何此類真實的實施例時,必須作出許多與實施例相關的決定,以便達到開發者的特定目標,例如符合與系統相關的及與業務相關的限制條件,而這些限制條件將隨著不同的實施例而變。此外,我們當了解,此種開發工作可能是複雜且耗時的，但對已從本發明的揭示事項獲益的對此項技術具有一般知識者而言，仍然將是一種例行的工作。

現在將參照各附圖而說明本發明。只為了解說之用，而在該等圖式中以示意圖之方式示出各種結構、系統、及裝置，以便不會以熟習此項技術者習知的細節模糊了本發明。然而，加入該等附圖，以便描述並解說本發明之各例子。應將本說明書所用的字及辭彙了解及詮釋為具有與熟習相關技術者對這些字及辭彙所了解的一致之意義。不會因持續地在本說明書中使用一術語或辭彙，即意味著該術語或辭彙有特殊的定義(亦即與熟習此項技術者所了解的一般及慣常的意義不同之定義)。如果想要使一術語或辭彙有特殊的意義(亦即與熟習此項技術者所了解的意義不同之意義)，則會將在本說明書中以一種直接且毫不含糊地提供該術語或辭彙的特殊定義之下定義之方式明確地述及該特殊的定義。

一般而言，本發明提供了一種具有較多功能的改良式量測結構。該改良式量測結構可以一種有時間效率之方式且在某些實施例中以一種大致同時之方式提供與疊對準確度、及(或)圖案放置誤差、及(或)格狀畸變等的定位誤差有關之資訊。該改良式量測結構亦可耗用基材上較少的空間。為達到此一目的，提供了一種用於量測結構的新結構，其中在將要針對定位誤差而監視的每一裝置層中形成至少兩個週期性圖案，其中得到了並未過度浪費珍貴的基材空間之整體堆疊式結構，因而可在單一量測週期中自對應的量測結構取得與層內定位誤差及層間定位誤差有關的資訊。因而，術語“堆疊式(stacked)”應被理解為與量測部位有關，亦即，在量測部位內，堆疊式結構可包含兩個次結構被設置在彼此之上且該等兩個次結構亦可相互有橫向偏移之配置。可以下列方式實現該堆疊式結構：在每一層中，提供了以亦可被稱為非分段結構元件之較大的結構元件形成之對應的結構部分，而係以呈現“細微結構”的結構元件構成同一層中之其他部分，因而這些結構元件也可被稱為分段結構元件。

如前文所述,用來在兩個或更多個接續的裝置層中形成微結構特徵部位之圖案產生製程與圖案密度及特徵尺寸等的因素顯著地相依，因而當針對實際裝置區內之特徵部位的定位誤差而評估該實際裝置區之外的指定量測部位中之較大的結構元件時，於產生對應的量測結果時可能造成顯著的差異。在傳統的方法中，提供了用來決定每一單一裝置層內之層內定位誤差的一個或多個量測結構，因而耗用了相當多的基材空間量，而與傳統的方法不同，使用本發明的多功能量測結構時，可自每一單位面積取得顯著增加的資訊量。此外，可強化本說明書中述及的該量測程序，因而可大致同時取得增加的資訊量。此外，根據本發明揭示的創新之量測結構配置，可使用該結構而藉由橫斷面分析取得量測資料，且(或)決定諸如格狀畸變等的其他與微影有關之定位誤差，因而獲致進一步的強化。現在將參照第2a至2e圖而更詳細地說明本發明的進一步實施例。

第2a圖示出裝置(290)之俯視示意圖，該裝置(290)可代表根據微機械及微電子製程而形成的半導體裝置、微機械裝置、微光學裝置、或以上各項之任何組合。裝置(290)包含適當的基材，該基材的指定部分(201)可代表基材位置，該基材位置可用來在其中界定一些量測部位，用以在裝置(290)的製程期間提供取得資訊之可能性。例如，該部分(201)可代表其中包含複數個已形成了指定的微結構特徵部位的晶粒區(圖中未顯示)的半導體裝置之切割線。可在該部分(201)內界定量測部位(205)，其中量測部位(205)可能不以任何實體邊界為邊界，而是可在其中定位可在單一抽樣程序中由指定的量測程序使用之量測結構(200)，因而在功能上界定該量測部位(205)。例如，量測結構(200)的尺寸可大致界定量測部位(205)，又可選擇量測結構(200)，而可由任何適當量測工具執行的單一對準程序所偵測並量測。例如，第1c圖所示之各量測結構(100)、(150)通常界定三個不同的量測部位，這是因為用來自每一量測結構取得資料的量測程序可能針對每一量測結構而需要至少一個對準程序及後續的資料擷取程序。

在一個實施例中，量測結構(200)可包含在第一裝置層中形成的第一週期性結構(230)、以及在第二裝置層中形成的第二週期性結構(260)。第一週期性結構(230)又可包含第一週期性次結構或部分(210)及第二週期性次結構或部分(220)。同樣地，第二週期性結構(260)可包含第一週期性次結構或部分(240)及第二週期性次結構或部分(250)。可由複數個結構元件(211)、(221)構成第一及第二次結構(210)、(220)，其中係以大致連續元件(亦即，非分段元件)的形式提供某些結構元件，而係以分段元件的形式提供其他的結構元件。在本說明書的上下文中，可將分段結構元件視為包含可由小於非分段元件的最小橫向尺寸的橫向尺寸界定之任何圖案。

例如，在所示之實施例中，可以非分段元件之形式提供結構元件(211)，而可以在其中形成“線”與“間隙”的圖案之分段元件之形式提供結構元件(221)，其中可以具有不同特性的對應的區域代表該等線與間隙，而該等不同的特性不必然包括術語線與間隙可能暗示的拓撲上之差異。為了方便，可在本說明書的全文中使用這些術語，然而，其用意並非在將本發明限制在線與間隙的刻板之意義。此外，術語“分段的”亦可包括每一分段部分內的任何類型之圖案產生，其中圖案產生意指涉及小於諸如元件(211)等的非分段元件橫向尺寸的橫向尺寸之任何類型的幾何配置。因此，如同亦可能在裝置(290)內之實際裝置區中遇到的，分段元件(221)亦可包括被認為適於產生圖案密度及特徵尺寸之通孔及線段等。因此，在某些實施例中，可根據大致等於在其中形成週期性結構(230)的特定裝置層的任何設計特徵部位尺寸之橫向尺寸而將分段電路元件(221)分段。同樣地，可由結構元件(241)、(251)分別構成週期性次結構(240)、(250)，其中可以分段元件的形式提供某些結構元件，而係以非分段元件的形式提供其他的結構元件。關於“分段”的類型、以及任何橫向尺寸，適用前文所述的相同準則。我們當了解，在某些實施例中，分段元件(241)可能與分段元件(221)不同之處在於：分段的類型及(或)分段的橫向尺寸可能是不同的。在此種情形中，可根據對應層的設計規則細節而適當地改作每一類型的分段元件(221)、(241)，以便可更精確地取得諸如與每一個別層中之圖案放置誤差有關的資訊等的層內位置資訊。此外，在某些實施例中，次結構(210)、(220)、(240)、(250)可分別包含分段及非分段結構元件的組合。

此外，可根據設計及裝置要求而變更每一次結構(210)、(220)、(240)、(250)中之結構元件的數目，其中可有利地在每一次結構中提供至少三個或更多個結構元件。此外，如某些實施例中所示，可定位其中包含第一週期性結構(230)的第一及第二次結構(210)、(220)，使得第二週期性結構(260)的第一週期性次結構(240)被橫向配置在其間。在其他的實施例中，可以相互鄰近之方式定位第一及第二次結構(210)、(220)，且同樣地，可以相互鄰近之方式定位第一及第二次結構(240)、(250)。量測結構(200)被設計成提供與至少一預定方向(在所示之實施例中，該預定方向可以是y方向)有關的層內位置資訊及層間位置資訊。在這一點上，可將層內位置資訊視為第一與第二次結構(210)、(220)或其部分之相互之間的任何位移，而可將層間位置資訊視為用來描述一個或多個之第一及第二次結構(210)、(220)或其部分與一個或多個之次結構(240)、(250)或其部分有關之相對位移之任何資訊。例如，可將週期性次結構(210)與週期性次結構(250)之間之相對位移視為各別裝置層間之疊對誤差，而該疊對誤差對應於前文中參照第1a圖所述的傳統量測結構(100)中量測的疊對誤差。層內位置資訊的一個例子可以是例如以次結構(210)與(220)間之圖案放置誤差描述之相對位移，而該相對位移對應於以前文中參照第1b圖所述的同時疊對量測結構(150)取得的層內定位誤差。此外，如第2a圖所示，可提供複數個量測結構(200)，以便提供增強的量測準確度，且亦提供決定與例如x方向之至少一另外的預定方向有關的位置資訊之可能性。

第2b圖示出根據本發明的另一實施例的量測結構(200)之一放大示意圖。在某些實施例中，可以不同的方式選擇分段元件(241)及(221)。圖中示出複數個例示的分段(242a)、(242b)、(242c)、(222a)、(222b)、(222c)，且除非在申請專利範圍中另有陳述，否則不應將該等例示的分段視為對本發明的限制。例如，可將分段(242a)、(242b)、(242c)中之一分段用於次結構(240)，並可將分段(222a)、(222b)、(222c)中之一分段用於次結構(220)。如前文所述,亦可在次結構(210)及(250)中之一者或兩者中提供諸如具有一個或多個分段(222a)、(222b)、(222c)、(242a)、(242b)、(242c)的元件(221)或(241)等的分段結構元件。我們又當了解，可以任何適當的方式選擇結構元件(211)、(241)、(221)、(251)的尺寸及形狀，只要得到預定的週期性(亦即，沿著一預定方向的複數個結構元件之大致相同的重複)即可。亦即，個別結構元件(211)、(241)、(221)、(251)的尺寸及形狀可以是長方形的(如圖所示)、正方形的、T形的、以及L形的等的形狀，其中可選擇整體尺寸，以便最好是以諸如顯微鏡技術等的光學偵測技術取得所需的位置資訊。另一方面，可根據實際裝置特徵部位的設計規則而選擇元件(241)、(221)的分段或細微結構，以便提供與圖案密度及(或)特徵尺寸對疊對準確度的影響有關之有意義的資訊。在將於下文中說明的某些實施例中，可由某些結構元件(241)或(251)至少部分地“覆寫”下層之某些結構元件，諸如第2b圖所示的元件(211)或(221)，因而當將被覆寫的部分準備為橫斷面樣本時，可諸如以電子顯微鏡技術或x光顯微鏡技術等的技術利用橫斷面分析法進行精確的分析。

第2c圖示出根據第2a圖所示之斷面IIc的第2b圖中之量測結構(200)之橫斷面示意圖。在基材部分(201)之上形成第一裝置層(202)，且該第一裝置層(202)可包含第一週期性結構(230)，亦即，在第一裝置層(202)代表基於矽的積體電路的淺溝槽隔離(STI)層之情形下，第一裝置層(202)可包含諸如形式為以二氧化矽及氮化矽等的特定材料填滿溝槽之結構元件(211)及(221)。在其他的例子中，第一裝置層(202)可代表金屬層，其中結構元件(211)及(221)可代表被金屬填滿的線或其他區域。在第一裝置層(202)之上形成第二裝置層(203)，該第二裝置層(203)可包含第二週期性結構(260)，亦即，結構元件(241)及(251)。在前一STI層的例子中，可諸如以在閘電極材料層之上形成的光阻圖案以及其中包含多晶矽的產生圖案之層堆疊等構成該等結構元件(241)、(251)。例如，在複雜的積體電路中，關鍵尺寸(亦即，在容納閘電極的STI層中之尺寸)可以是50奈米(nm)或更小，因而使疊對準確度因較高的圖案放置誤差而顯著地取決於特徵尺寸。結果，在複雜的應用中，結構元件(241)及(或)(221)可包含涉及大致等於各別裝置層(202)、(203)中遇到的關鍵尺寸的尺寸之分段(第2c圖的橫斷面圖中並未示出)。

第2d圖示出根據第2a圖所示斷面IId之橫斷面示意圖。在該例子中，個別結構元件(221)及(241)中之每一結構元件可分別包含三個“次元件”(221s)及(241s)，該等“次元件”(221s)、(241s)可代表次結構(220)及(240)(第2a圖)中使用的對應之分段。

可根據用來製造諸如積體電路的電路元件等的實際微結構特徵部位之已為大家接受的製程技術而形成量測結構(200)。在該已為大家接受的流程期間，提供其中包含例如第2a圖所示的量測結構(200)或複數個量測結構(200)的對應的圖案之相應設計之光遮罩，以便將該結構(200)或具有經適當選擇的不同方向的該結構(200)的任意數目之組合設置在預定的基材部分(201)。亦即，在第一製造序列期間，可諸如使用微影、蝕刻技術、沈積技術、離子植入技術、以及平坦化技術等的技術形成第一裝置層(202)，然後可形成第二裝置層(203)，其中將執行微影步驟，因而將微結構特徵部位、以及量測結構(200)特徵部位(亦即，第二週期性結構(260)(第2a圖))對準第一週期性結構(230)。然後可使裝置(290)接受將於下文中參照第2e圖而更詳細說明之量測程序。

第2e圖示出於用來自量測結構(200)取得位置資訊的量測程序期間的裝置(290)之俯視示意圖。與根據諸如顯微鏡等的對應的量測裝置的工作區之量測程序類似，如果使用了如同先前技術的典型情形的只可提供兩個工作區之量測裝置，則可界定第一或內工作區(270)、以及第二或外工作區(280)。於設計量測結構(200)時，可考慮到該量測裝置的能力，以便可有效地抑制內及外工作區(270)、(280)在量測期間的重疊，並可放置該等對應的工作區，以便只自該等各別的兩個週期性次結構取得位置資訊。在相應地調整該量測裝置且(或)適當地設計個別次結構(210)、(240)、(220)、(250)的情形下，通常可將該第一及第二工作區(270)、(280)相繼共同放置在該等各別的兩個週期性次結構上，以便因而取得用來指示該等對應的次結構的相對定位之位置資訊。

因此，可循序地執行下列的量測：(1)次結構(210)之上的工作區(270)、及次結構(240)之上的工作區(280)，因而得到第一裝置層(202)的例如PPE的層內位置資訊；(2)次結構(240)之上的工作區(270)、及次結構(250)之上的工作區(280)，因而得到第二裝置層(203)的例如PPE的層內位置資訊；(3)次結構(210)之上的工作區(270)、及次結構(250)之上的工作區(280)，因而得到層間位置資訊，亦即各非分段次結構間之疊對資訊；(4)次結構(240)之上的工作區(270)、及次結構(220)之上的工作區(280)，因而得到層間位置資訊，亦即與各分段次結構有關的疊對資訊；(5)次結構(210)之上的工作區(270)、及次結構(240)之上的工作區(280)，因而得到類型為非分段次結構與分段次結構間之層間位置資訊；以及(6)次結構(220)之上的工作區(270)、及次結構(250)之上的工作區(280)，因而得到類型為分段次結構與非分段次結構間之層間位置資訊。

因此，可以結構(200)取得層內及層間位置資訊，其中根據製程策略，可將所取得的所有資訊用於評估裝置(290)的疊對準確度，或可只取得及(或)評估部分的資訊，因而減少量測時間。

根據進一步的實施例，可調整該量測程序，以便強化資料擷取。為達到此一目的，如針對第2e圖中之其中一個結構(200)而舉例示出的，可將工作區(270)、(280)分別分成兩個各別的次區(標示為工作區(270)的次區(270a)、(270b)、以及工作區(280)的次區(280a)、(280b)。在該實施例中，可同時自次結構(210)、(220)、(240)、(250)取得量測資料。在此種情形中，可將用來自工作區(270a)、(270b)、(280a)、(280b)的對應的影像內容提取及計算定位誤差之各對應的量測演算法平行地或相互獨立地應用於所有可能的組合、或任何所需的組合。因此，與前文所述之情形類似，可同時取得多達六個獨立的量測資料：(1)工作次區(270a)及(270b)，因而得到第一裝置層(202)的層內資訊；(2)工作次區(280a)及(280b)，因而得到第二裝置層(203)的層內資訊；(3)工作次區(270a)及(280a)，因而得到類型為非分段次結構與分段次結構間之疊對誤差資訊；(4)工作次區(270b)及(280b)，因而得到類型為分段次結構與非分段次結構間之疊對誤差資訊；(5)工作次區(270a)及(280b)，因而得到類型為非分段次結構與非分段次結構間之疊對誤差資訊；以及(6)工作次區(280a)及(270b)，因而得到類型為分段次結構與分段次結構間之疊對誤差資訊。

根據要求，可取得對應的量測資料，並可以任何方式評估並合併對應的量測資料，以便評估疊對準確度。因此，與第1c圖所示之傳統技術相比時，可自量測結構(200)取得更多的資訊量，這是因為傳統技術只可在每一量測事件中取得第一及第二裝置層的層內資訊，以及類型為非分段次結構與非分段次結構間之層內誤差資訊。此外，根據量測結構(200)的尺寸，與傳統的技術相比時，可自裝置(290)之小許多之佔用面積取得較多的資訊量。我們當了解,可適當地選擇個別的結構元件(211)、(241)、(221)、及(251)之尺寸，以便可各別地界定工作區(270)及(280)，且若有需要，可界定對應的次區，因而可得到對應於第1c圖所示之結構(100)、(150)中之單一結構的稍微大的整體區域，且仍然實現所佔用面積的顯著減少。在其他的實施例中，可將與結構(100)、(150)中之一個結構的尺寸類似之尺寸用於第2a圖或第2e圖所示之四個結構(200)。

第2f圖以示意圖示出根據進一步的實施例之結構(200)，其中係以並列組態而沒有交插之方式配置第一及第二週期性結構(230)及(260)。各別的工作區(270)及(280)被相應地分成通當的次區(270a)、(270b)以及(280a)、(280b)。

第2g圖以示意圖示出根據本發明之進一步的實施例之結構(200)，其中可得到結構(200)的強化之功能。在一個實施例中，可將結構(200)設計成：在第三裝置層中形成該等週期性次結構中之至少一個週期性次結構。例如，在所示之例子中，可以如前文所述之方式在例如層(202)的第一裝置層中形成次結構(210)及(220)，可以如前文所述之方式在例如層(203)的第二裝置層中形成次結構(240)，且可在可位於該第一及第二裝置層之下或之上或之間的第三裝置層中形成現在被稱為次結構(250a)之次結構(250)。因此，使用涉及工作次區(亦即，次區(270a)、(270b)、(280a)、(280b))的量測技術時，可自量測結構(200)同時取得下列的量測資料：(1)工作次區(270a)及(270b)，因而得到第一層的層內位置資訊；(2)工作次區(280a)及(280b)，因而得到第二及第三層的疊對資訊；(3)工作次區(270a)及(280a)，因而得到類型為非分段次結構與分段次結構間之第一及第二層的疊對資訊；(4)工作次區(270b)及(280b)，因而得到類型為分段次結構與非分段次結構間之第一及第三層的疊對資訊；(5)工作次區(270a)及(280b)，因而得到類型為非分段次結構與非分段次結構間之第一及第三層的疊對資訊；以及(6)工作次區(270b)及(280a)，因而得到類型為分段次結構與分段次結構間之第二及第一層的疊對資訊。

因此，得到了強化的功能，該功能可容許觀測與強化的“量程(span)”有關的疊對準確度，但只需要顯著減少的佔用面積，且在使用同時量測技術之情形下，將具有顯著減少的量測時間。我們當了解，還有與將一個或多個次結構放置在第三裝置層有關的其他組合。

在進一步的實施例中，可將量測結構(200)設置在基材部分(201)內，使同一裝置層中形成的兩個部分或次結構被設置在鄰近第2e圖所示的曝光場(206)及(207)之重疊的曝光場。亦即，可在曝光場(206)中形成在單一裝置層中形成的次結構(210)、(220)，其中譬如結構(220)的其中一個結構也係被定位在曝光場(207)內。在其他的實施例(圖中未示出)中，可將量測結構(200)設計成使曝光場(206)及(207)的重疊區域被設置在例如結構(240)與(220)之間，因而確保：只在曝光場(206)內形成次結構(210)，且只由曝光場(207)形成在同一層內形成之次結構(220)。無論是哪一種情形，都可取得諸如與格狀畸變等的有關之珍貴資訊，其中可同時取得該資訊，這是因為使用了前文中參照第2e圖所述的根據分割次區之量測技術。

在又進一步的實施例中，可將量測結構(200)設計成使例如次結構(250a)之其中一個次結構代表量測結構(200)的重疊區，亦即，特定的次結構(圖中未示出)可額外地形成於第一層中，且可後續由第二層的對應的次結構“覆寫”，因而形成了該重疊區(250a)。在此種情況，可以前文所述的方式取得相同的資訊量，且額外地將位置資訊“保存”在重疊區(250a)，而在後續的階段中，可諸如使用電子顯微鏡技術及x光顯微鏡技術等的技術而以橫斷面分析法取得該位置資訊。為達到此目的，可例如以聚焦離子束(Focused Ion Beam；簡稱FIB)技術在重疊區(250a)中準備對應的斷面樣本。在此種方式下，可因所涉及量測技術的高解析度而取得具有增強準確度的資訊，因而提供了可用來量表化(scaling)或正規化(normalizing)光學技術所接收的量測資料的“校準”或“參考”資料之可能性。例如，並不使用諸如第2g圖所示的非分段疊對部分，而是可以例如在第二層中形成的次結構(240)的對應的分段次結構覆寫次結構(220)，因而提供了與根據關鍵尺寸的疊對準確度有關之強化資訊，且然後可將該強化資訊用來相應地校準及評估以非破壞性(non－destructive)技術取得的量測資料。

因此，本發明提供了一種用較短的量測時間及(或)較小的微結構裝置的切割線區域中的必要佔用面積之強化技術來取得有效的資訊，其中量測結構包含在不同的裝置層中形成之一些週期性部分，且該等週期性部分的形成方式可在單一量測部位中自該量測結構取得層內資訊以及層間資訊。此外，在某些實施例中，可調整量測程序，以便可同時取得層內資訊及層間資訊，因而大幅強化該量測程序，且同時可強化量測資料的解譯準確度。此外，實現了比傳統疊對及PPE結構更強的量測結構功能，這是因為可連同疊對及PPE資料而取得諸如橫斷面分析量測資料及格狀畸變資料等額外的資料。

前文所揭示的該等特定實施例只是供舉例，這是因為熟習此項技術者在參閱本發明的揭示事項之後，可易於以不同但等效之方式修改並實施本發明。例如，可按照不同的順序執行前文所述的製程步驟。此外，除了下文的申請專利範圍所述者之外，不得將本發明限制在本說明書所示的結構或設計之細節。因此，顯然可改變或修改前文所揭示的該等特定實施例，且將把所有此類的變化視為在本發明的範圍及精神內。因此，本發明所尋求的保護係述於下文的申請專利範圍。

100．．．疊對量測結構

101．．．指定的基材部分

101i,151i．．．內週期性結構

101o,151o．．．外週期性結構

110i,110o．．．工作區

150．．．同時AIM疊對量測結構

152．．．細微結構

200．．．量測結構

201．．．指定基材部分

202．．．第一裝置層

203．．．第二裝置層

205．．．量測部位

206,207．．．曝光場

210,240．．．第一週期性次結構

211,221,241,251．．．結構元件

220,250．．．第二週期性次結構

221s,241s．．．次元件

222a,222b,222c,242a,242b,242c．．．分段

230．．．第一週期性結構

250a．．．次結構

260．．．第二週期性結構

270．．．內工作區

270a,270b,280a,280b．．．次區

280．．．外工作區

290．．．裝置

若參照前文中之說明，並配合各附圖，將可了解本發明，在這些附圖中，相同的代號識別類似的元件，這些附圖有：第1a圖示出先前技術的疊對結構之俯視示意圖，該疊對結構包含一些非分段週期性次結構，且係在各別的裝置層中形成每一非分段週期性次結構；第1b圖示出其中包含在單一裝置層中形成的分段及非分段次結構的先前技術的同時疊對量測結構之俯視示意圖；第1c圖示出其中包含用來決定PPE及對於兩個不同裝置層的疊對準確度的先前技術的量測結構的切割線之俯視示意圖；第2a圖示出根據一個實施例其中包含用來同時取得層內及層間位置資訊的堆疊式結構中之分段及非分段次結構的量測結構之俯視示意圖；第2b圖示出類似於第2a圖所示的結構的單一量測結構之放大示意圖；第2c及2d圖示出沿著第2b圖的IIc－IIc及IId－IId線截取之橫斷面示意圖；第2e及2f圖示出根據進一步的實施例的量測裝置的多功能量測結構及通當的工作區之俯視示意圖；以及第2g圖示出根據本發明進一步的實施例的量測結構之俯視示意圖，其中係將該結構的至少一部分用來取得諸如根據橫斷面分析的位置資訊以及與各相鄰曝光場間之格狀畸變有關的資訊等額外的資訊。

雖然本發明易於作出各種修改及替代形式,但是該等圖式中係以舉例方式示出本發明的一些特定實施例,且已在本文中詳細說明了這些特定實施例。然而,我們當了解,本說明書對這些特定實施例的說明之用意並非將本發明限制在所揭示的該等特定形式,相反地,本發明將涵蓋最後的申請專利範圍所界定的本發明的精神及範圍內之所有修改、等效物、及替代。

200．．．量測結構

201．．．指定基材部分

205．．．量測部位

210,240．．．第一週期性次結構

211,221,241,251．．．結構元件

220,250．．．第二週期性次結構

230．．．第一週期性結構

260．．．第二週期性結構

290．．．裝置

Claims (22)

1. 一種疊對量測結構，包含：在基材上形成的指定量測部位的第一裝置層中形成之第一週期性結構，該第一週期性結構包含第一週期性次結構及第二週期性次結構，該第一週期性結構中之該第一及第二週期性次結構分別包含複數個第一結構元件，其中，該等第一結構元件的第一子集包含分段結構元件，以及該等第一結構元件的第二子集包含非分段結構元件對準於該等第一結構元件的該第一子集中之該分段結構元件；以及在設置在該第一裝置層之上的第二裝置層中形成之第二週期性結構，該第二週期性結構包含第一週期性次結構及第二週期性次結構，該第二週期性結構中之該第一及第二週期性次結構分別包含複數個第二結構元件，其中，該等第二結構元件的第一子集包含分段結構元件，以及該等第二結構元件的第二子集包含非分段結構元件對準於該等第二結構元件的該第一子集中之該分段結構元件，該第一及第二週期性結構在該指定量測部位中形成週期性堆疊式結構。
2. 如申請專利範圍第1項之疊對量測結構，其中該第一及第二週期性結構間之相互方向被設定，以便提供與沿著至少一個預定方向的相對位移有關之位置資訊。
3. 如申請專利範圍第2項之疊對量測結構，其中該第一週期性結構的該第一及第二週期性次結構間之相互方 向被設定，以便提供與沿著該至少一個預定方向的相對位移有關之位置資訊。
4. 如申請專利範圍第3項之疊對量測結構，其中該第二週期性結構的該第一及第二週期性次結構間之相互方向被設定，以便提供與沿著該至少一個預定方向的相對位移有關之位置資訊。
5. 如申請專利範圍第3項之疊對量測結構，其中該第一週期性結構的該第一週期性次結構係設置在鄰近該第二週期性結構的該第一週期性次結構之處。
6. 如申請專利範圍第4項之疊對量測結構，其中該第一週期性結構的該第一週期性次結構係設置在鄰近該第二週期性結構的該第一週期性次結構之處。
7. 如申請專利範圍第1項之疊對量測結構，其中該第一週期性結構的該第一週期性次結構的該等第一結構元件中之每一第一結構元件包含分段結構元件。
8. 如申請專利範圍第7項之疊對量測結構，其中該第一週期性結構的該第二週期性次結構的該等第一結構元件中之每一第一結構元件包含非分段結構元件。
9. 如申請專利範圍第7項之疊對量測結構，其中該第二週期性結構的該第一週期性次結構的該等第二結構元件中之每一第二結構元件包含分段結構元件。
10. 如申請專利範圍第9項之疊對量測結構，其中該第二週期性結構的該第二週期性次結構的該等第二結構元件中之每一第二結構元件包含非分段結構元件。
11. 如申請專利範圍第1項之疊對量測結構，進一步包含重疊區，在該重疊區中，該第一週期性結構及該第二週期性結構的部分係相互重疊。
12. 如申請專利範圍第1項之疊對量測結構，進一步包含在第三裝置層中形成之第三週期性結構，該第三裝置層係設置在該基材之上，而與該第一及第二裝置層形成層堆疊，該第三週期性結構包含複數個第三結構元件，且該第三週期性結構之方向被設定，以便提供沿著至少一個預定方向且與該第一及第二週期性結構有關的相對位移有關之位置資訊。
13. 一種製造積體電路之方法，包含下列步驟：在可用來製造半導體裝置的基材之預定量測部位中形成堆疊式週期性量測結構，該堆疊式週期性結構包含在第一層中形成之第一複數個分段元件及對準於該第一複數個分段元件之第一複數個非分段元件、以及在第二層中形成之第二複數個分段元件及對準於該第二複數個分段元件之第二複數個非分段元件；自該第一與第二複數個分段及非分段元件中之每一元件取得位置資訊；以及根據該所取得的位置資訊而決定在該預定量測部位之外的該基材之上形成的結構特徵部位之疊對準確度。
14. 如申請專利範圍第13項之方法，其中自該第一與第二複數個分段及非分段元件中之每一元件取得位置資 訊之該步驟包含下列步驟：以指定工作區將該第一與第二複數個分段及非分段元件抽樣，以便自一些各別的工作區內取得一些各別組的量測資料。
15. 如申請專利範圍第14項之方法，其中決定該疊對準確度之該步驟包含下列步驟：評估自該第一複數個分段元件取得的量測資料以及自該第一複數個非分段元件取得的量測資料，以便決定該第一層中之圖案放置誤差。
16. 如申請專利範圍第14項之方法，其中決定該疊對準確度之該步驟包含下列步驟：評估自該第二複數個分段元件取得的量測資料以及自該第二複數個非分段元件取得的量測資料，以便決定該第二層中之圖案放置誤差。
17. 如申請專利範圍第14項之方法，其中決定該疊對準確度之該步驟包含下列步驟：評估自該第一複數個分段元件及該第一複數個非分段元件中之至少一個元件取得的量測資料以及自該第二複數個分段元件及該第二複數個非分段元件中之至少一個元件取得的量測資料，以便決定該第一層與該第二層間之疊對誤差。
18. 如申請專利範圍第13項之方法，其中形成該堆疊式週期性結構之該步驟包含下列步驟：在該量測部位中形成重疊區，該第一複數個分段元件及該第一複數個非分段元件中之至少一個元件在該重疊區中與該第二複數個分段元件及該複數個第二非分段元件中之至少一個元件重疊。
19. 如申請專利範圍第18項之方法，進一步包含下列步驟：以電子顯微鏡技術及x光顯微鏡技術中之至少一種顯微鏡技術自該重疊區取得量測資料。
20. 如申請專利範圍第19項之方法，其中以電子顯微鏡技術及x光顯微鏡技術中之至少一種顯微鏡技術自該重疊區取得量測資料之步驟包含下列步驟：自該重疊區準備橫斷面樣本。
21. 如申請專利範圍第19項之方法，進一步包含下列步驟：將以電子顯微鏡技術及x光顯微鏡技術中之至少一種顯微鏡技術取得的該量測資料用來評估該位置資訊。
22. 一種製造積體電路之方法，包含下列步驟：在可用來製造半導體裝置的基材之預定量測部位中形成堆疊式週期性量測結構，該堆疊式週期性結構包含在第一層中形成之第一複數個分段元件及對準於該第一複數個分段元件之第一複數個非分段元件、以及在第二層中形成之第二複數個分段元件及對準於該第二複數個分段元件之第二複數個非分段元件，在曝光期間，該第一及第二層中之一層的該第一複數個分段及非分段元件中之一元件被定位在第一曝光場中，且該第一與第二複數個分段及非分段元件中之另一元件被定位在與該第一曝光場重疊的第二曝光場中；自該第一與第二複數個分段及非分段元件中之每一元件取得位置資訊；以及根據該位置資訊而評估格狀畸變及疊對準確度。