JP7308284B2 - 改善された計量用自己モアレ格子デザイン - Google Patents

Description

本発明は総じて計量に関し、より具体的には計量用格子に関する。

（関連出願への相互参照）
ここに、「ＯＶＬ計測用自己モアレターゲット設計の新規手法」(NEW APPROACH FOR SELF-MOIRE TARGET DESIGN FOR OVL MEASUREMENT)と題する２０１９年３月２５日付米国仮特許出願第６２／８２３３４２号を参照し、参照によりその開示内容を繰り入れ且つそれに基づく優先権を主張する。

更に、本発明の主題に関連する以下の特許を参照し、参照によりその開示内容を繰り入れる：
共に「非分解デバイス類似ピッチ計測用自己モアレターゲット設計原理」(SELF-MOIRE TARGET DESIGN PRINCIPLES FOR MEASURING UNRESOLVED DEVICE-LIKE PITCHES)と題し、本発明のそれと同じ譲受人に譲受されている２０１６年５月１９日出願の特許文献１及び２０１７年１２月１日出願の特許文献２。

本件技術分野では様々な種類の計量用格子が知られている。

米国特許第９，８６４，２０９号明細書 米国特許第１０，１０１，５９２号明細書

本発明の狙いは、新規で速やかな印刷が可能な計量ターゲット用格子を提供し高度に正確な計測を実現することにある。

ここに、本発明のある好適実施形態によれば、計量用の格子であって、ピッチＰを有する複数個のユニットが備わる周期構造を備え、それら複数個のユニットのうち少なくとも１個のユニットが、ピッチＰより小さい第１サブピッチＰ１を有する少なくとも１個の第１周期サブ構造と、当該少なくとも１個のユニット内で当該第１周期サブ構造に対し横並び配列且つ分離されている少なくとも１個の第２周期サブ構造と、を有し、その第２周期サブ構造が、ピッチＰより小さく且つ第１サブピッチＰ１とは異なる第２サブピッチＰ２を有し、少なくとも一通りのモアレピッチＰ_ｍ＝Ｐ１・Ｐ２／（Ｐ２－Ｐ１）がもたらされるようＰ１及びＰ２が選定されていて、ピッチＰが第１サブピッチＰ１及び第２サブピッチＰ２の整数倍である格子が、提供される。

好ましくは、Ｐ１及びＰ２を半導体デバイス類似ピッチとする。

本発明のある好適実施形態によれば、Ｐ／Ｐ_ｍが１に実質的に等しいものとされる。

或いは、Ｐ／Ｐ_ｍが２に実質的に等しいものとされる。

好ましくはＰ≧２００ｎｍとする。更に好ましくは、Ｐ１及びＰ２を２００ｎｍ未満とする。

好ましくは、第１及び第２周期サブ構造を共通軸に沿い設け、Ｐ１及びＰ２をその共通軸沿いで定義する。

好ましいことに、半導体デバイスの層間位置ずれを計測するための計量ターゲットであって、少なくとも２個の格子を有し、当該少なくとも２個の格子のうち少なくとも１個が本発明の好適実施形態の格子を構成していて、当該少なくとも２個の格子が相互積層構成の態で配列されている計量ターゲットも、提供される。

好ましくは、それら少なくとも２個の格子を、同じモアレピッチを呈するものとする。

或いは、それら少なくとも２個の格子を、相異なるモアレピッチを呈するものとする。

更に、本発明の別の好適実施形態によれば、計量用の格子を形成する方法であって、ピッチＰを有する複数個のユニットを有する周期構造を準備し、但しそれら複数個のユニットのうち少なくとも１個のユニットを、ピッチＰより小さい第１サブピッチＰ１を有する少なくとも１個の第１周期サブ構造と、当該少なくとも１個のユニット内で第１周期サブ構造に対し横並び配列且つ分離されている少なくとも１個の第２周期サブ構造と、を有するものとし、その第２周期サブ構造を、ピッチＰより小さく且つ第１サブピッチＰ１とは異なる第２サブピッチＰ２を有するものとし、少なくとも一通りのモアレピッチＰ_ｍ＝Ｐ１・Ｐ２／（Ｐ２－Ｐ１）がもたらされるようＰ１及びＰ２を選定し、ピッチＰを第１サブピッチＰ１及び第２サブピッチＰ２の整数倍とする方法が、提供される。

本発明の方法のある好適実施形態によれば、Ｐ１及びＰ２が半導体デバイス類似ピッチとされる。

好ましくは、Ｐ／Ｐ_ｍを１に実質的に等しくする。或いは、Ｐ／Ｐ_ｍを２に実質的に等しくする。

好ましくはＰ≧２００ｎｍとする。更に好ましくは、Ｐ１及びＰ２を２００ｎｍ未満とする。

好ましくは、更に、共通軸沿いに存することとなるよう第１及び第２周期サブ構造を配列する方法とし、Ｐ１及びＰ２をその共通軸沿いで定義する。

好ましくは、更に、半導体デバイスの層間位置ずれを計測するための計量ターゲットが形成されるよう少なくとも２個の格子を相互積層構成の態で配列する方法とし、当該少なくとも２個の格子のうち少なくとも１個を、本発明の方法によりもたらされる格子とする。

好ましくは、それら少なくとも２個の格子を、同じモアレピッチを呈するものとする。

或いは、それら少なくとも２個の格子を、相異なるモアレピッチを呈するものとする。

後掲の詳細記述並びに以下の図面から、本発明についてより理解できよう。

本発明の好適実施形態に従い構成され動作する計量計測用格子の模式的概略上面図である。 図１に示されている種類の格子の一部分を形成するユニットの模式的概略上面図である。 本発明の別の好適実施形態に従い構成され動作する相互積層格子を有する計量ターゲットの模式的概略側面図である。 本発明の更に別の好適実施形態に従い構成され動作する相互積層格子を有する計量ターゲットの模式的概略側面図である。 図１～図４のうち何れかに示されている種類の格子を用いる計量方法を描いた概略フローチャートである。

まず、本発明の好適実施形態に従い構成され動作する計量計測用格子の模式的概略上面図たる図１と、図１に示されている種類の格子の一部分を形成するユニットの模式的概略上面図たる図２とを参照する。

図１及び図２に見られる通り、提供される格子１００は、複数個の反復ユニット１０４により形成された周期パターン化構造１０２を備えている。ここでは、例示により、格子１００のうち、一見して互いにそっくりな２個のユニット１０４全体が収まる部分が示されている。格子１００は半導体デバイス上への形成向けに好適に適合化されているので、そのデバイス上に形成されている格子から得られる計測結果に基づき、そのデバイスに関する計量計測を容易に行うことができる。そうした計量計測には撮像計測、モアレ干渉依拠計測、スキャタロメトリ（散乱計測法）依拠計測その他の種類の計測が含まれうる。察せられる通り、デバイスのデザインルールピッチが通常は光学計測ツールにより分解（解像）されないスケールのものであるので、こうした計測は、デバイスそれ自体に対し直接にではなく、格子１００等の構造を対象にして実行される。とりわけ好適なことに、図３及び図４を参照して後に詳述する通り、複数個の格子層を備えるターゲットに格子１００を組み込み、半導体デバイスの製造に際し層間位置ずれの計測に用いることができる。

ピッチＰを有する周期構造１０２が諸ユニット１０４により好適に形成されている。ピッチＰは、好適なことに、米国カリフォルニア州所在のＫＬＡ Ｃｏｒｐｏｒａｔｉｏｎから商業的に入手可能なＡｒｃｈｅｒ（商標）ファミリのツール、例えばＡ７００（商品名）及びＡＴＬ１００（商品名）等、標準的な光学計測ツールにより分解可能な大きさである。例えば、ピッチＰを数百又は数千ナノメートルのオーダとすることができる。本発明のある好適実施形態によれば、ピッチＰを２００～４５００ｎｍの範囲内とすることができる。本発明の別の好適実施形態によれば、ピッチＰを１２００～２５００ｎｍの範囲内とすることができる。こうしたピッチは、通常、その上に格子１００が形成される半導体デバイスのデバイスデザインルールのピッチよりも、かなり大きい。

図２にて最もはっきりと見受けられる通り、ユニット１０４のうち少なくとも１個のユニットが、少なくとも１個の第１周期サブ構造１１０と、それに対し整列されている少なくとも１個の第２周期サブ構造１１２とを備えている。ここでは例示により格子１００の各ユニット１０４が示されており、第１周期サブ構造１１０及び第２周期サブ構造１１２がその内部に備わっている。第１及び第２の周期サブ構造１１０及び１１２は、好適にも、ユニット１０４のほぼ全体に沿い併設されユニット１０４が画定されるよう、共通軸１１４に沿い横並び構成の態で配列されている。第１及び第２の周期サブ構造１１０及び１１２は、相互分離されていて非交絡又は重複的な構成の態で好適に横並び配列されている。

第１周期サブ構造１１０は好適にも第１サブピッチＰ１を有しており、第２周期サブ構造１１２は好適にも第２サブピッチＰ２、但しＰ１とは異なるそれを有している。サブピッチＰ１及びＰ２は好適にもピッチＰよりかなり小さく、またひときわ好適にもデバイス類似ピッチとされており、従って、格子１００が併用される半導体デバイスのデバイスデザインルールピッチとピッチＰ１及びＰ２とが好適にも同じオーダの大きさとなっている。例えば、Ｐ１及びＰ２を１０ｎｍから２００ｎｍ未満までの間とすることができる。先に説明した通り、それらがサイズ的にデバイスデザインルールピッチに類似しているため、第１及び第２のサブピッチＰ１及びＰ２それ自体は、光学ツールでは直に分解されない。しかしながら、第１及び第２のサブピッチＰ１及びＰ２を適宜選定することで、

に従う少なくとも一通りのモアレピッチＰ_ｍであり、光学ツールにより好適にも計測可能且つ分解可能なものが、もたらされるようにすることができる。即ち、サブピッチＰ１及びＰ２が小さすぎて光学ツールでは計測できないにもかかわらず、それらピッチの組合せによりもたらされるモアレピッチは計測可能であり、それに由来する信号に基づき情報を得ることができる。

本発明の好適な実施形態によれば、パターン１０２のピッチＰがＰ１の整数倍となり、Ｐ２の整数倍となり、且つそれぞれパターン１０２内にあるサブ構造１１０及び１１２のサブピッチＰ１及びＰ２の組合せによりもたらされ等式（１）により定まるモアレピッチＰ_ｍの整数倍となるよう、Ｐ、Ｐ１及びＰ２が選定される。本発明の発明者が見出したところによれば、Ｐ／Ｐ１及びＰ／Ｐ_ｍが整数に等しいという関係が満たされている場合に、パターン１０２により画定される層にてＰ／Ｐ２が整数に等しいという条件が満たされると、第１及び第２のサブ構造１１０及び１１２上での散乱によって、ピッチＰ１及びＰ２を有する二通りのエバネッセントモードが発生する。これらのモードは、パターン１０２により画定される層の外側ではエバネッセント（消衰的）である。逆に、その層内では、それら二通りのモードの振幅が０次伝搬電界の振幅に比肩するので、パターン１０２により画定される層内の電界Ｅでありパターン１０２内サブピッチＰ１及びＰ２に起因するものを、

に従い記述することができる；但し、ａ_１，ｂ_１は順にＰ１，Ｐ２に係る振幅係数である。

故に、第１サブピッチＰ１を有する第１サブ構造１１０に発するモードが第２サブピッチＰ２を有する第２サブ構造１１２により再散乱されること、並びにそれとは主客逆の再散乱によって、「自己モアレ」モードが発生し、等式（１）により記述されるモアレピッチ並びにａ_１・ｂ_－１及びａ_－１・ｂ_１に比例する振幅を有する諸次回折波が、そのターゲット全体に亘り伝搬することとなる。この振幅は、０次電界の振幅に比肩するオーダの大きさとなりうる。もたらされるモアレピッチは光学ツールにより計測可能であり分解されるので、半導体デバイスの位置ずれに関する計測を、格子１００のパターン１０２を形成しているサブ構造１１０及び１１２のピッチが非分解であるにもかかわらず、格子１００を有するターゲットを用い実行することができる。

デバイス類似ピッチを有する非分解周期構造を備え、そのデバイス類似ピッチの大きさがデバイスデザインルールピッチのオーダの格子であり、しかし分解計測可能なモアレピッチがそのデバイス類似ピッチがもとで生じる格子を、本発明の好適実施形態に従い提供することは、非常に有益なことである。格子サブ構造のピッチがデバイス類似ピッチであることが計量計測の正確性の改善につながり、デバイスデザインルールのそれよりかなり大きなオーダの大きさのピッチを有するターゲットに基づき得られる計量計測値よりも、実デバイスへの関連性が高い計量計測値がもたらされることとなる。

本発明の好適実施形態の際立った長所は、パターン１０２を構成するユニット１０４の長手方向差し渡しが定まるよう、少なくとも第１及び第２のサブ構造１１０及び１１２を単純な横並び構成、好ましくはコリニアな構成の態で配列してあり、その配列内で第１及び第２のサブ構造１１０及び１１２が相互分離されていて非交絡又は重複的となっていることである。この配列は先に詳述した通り本発明の発明者による発見に基づくものであり、それによれば、パターン１０２のピッチＰがその内部のサブ構造１１０及び１１２の第１及び第２サブピッチ双方の整数倍である場合に、二重散乱を被りモアレモードをもたらすエバネッセントモードが発生する。ユニット１０４を形成する第１及び第２のサブ構造１１０及び１１２の直線配列は、迅速に印刷可能であり大きなフィーチャ間ギャップを伴わないものであり、これはプロセス互換性及び正確性の良好化につながる。更に、第１及び第２のサブ構造１１０及び１１２間で効率的な再散乱が生じるので、本件技術分野で既知な従来型光学ツールにより計測可能なモアレモードがもたらされることとなる。

図１及び図２ではピッチＰ、Ｐ１及びＰ２が等縮尺で示されておらず、相異なる様々なピッチのスケール間差異を明瞭に差別化すべく高度に模式的な要領で描かれている。

更に、本発明は、各ユニット内に２個のサブ構造しかないもの、例えばここで図示したサブ構造１１０及び１１２しかないものには限られない。寧ろ、パターン１０２のピッチがその内部の各周期サブ構造のサブピッチの整数倍である、という条件を各サブ構造のピッチが満たしていれば、総パターン１０２を構成する各ユニット内により多数のサブ構造があってもよい。

好適なことに、格子１００は、パターン１０２の各ユニット１０４のピッチＰを二部分に分割することで、設計することができる。それに対し光学計測を実行する際に格子１００から生じる信号の分析の容易さからすると、ユニット１０４のピッチＰを二等分するのが望ましい。とはいえ、格子１００を対象にして実行される具体的な計測の性質によっては、ピッチＰを２個超の部分に分割しそのうち２個以上の部分を相等しくないものにすることもありうる。

第１及び第２のサブ構造１１０及び１１２は、好適なことに、ピッチＰを有するユニット１０４の各分割部分内でそれぞれ対称配置されている。第１サブ構造１１０の中心及び第２サブ構造１１２の中心により、ユニット１０４における第１及び第２の対称中心が形成されている。それに対し光学計測を実行する際にその格子１００から生じる信号の対称中心を、第１及び第２のサブ構造１１０及び１１２の対称中心のうち一方に対応付けるため、Ｐ／Ｐ_ｍを１又は２に等しく設定するのが望ましい。これにより、その信号の分析が簡略化され、それに含まれる不明瞭さが低減される。とはいえ、本発明の実施形態によってはＰ／Ｐ_ｍが２超の整数に等しいものとされうる。

例えば、Ｐ１を、リソグラフィデザインルールピッチに等しい９０ｎｍに設定することができる。必要な計測信号ピッチは等式（１）により与えられるモアレピッチに等しいので、Ｐ２は、等式（１）を変形して得られる

に基づき設定すればよく、格子１００のパターン１０２のピッチはＰ＝Ｐ_ｍ又はＰ＝２Ｐ_ｍに従い設定するのが望ましい。

本発明の格子例えば格子１００を複数個、互いに又は他の格子デザインに対し積層配置することで、その製造に際し半導体デバイスの諸層間の位置ずれの計測を実施するのに役立つターゲットを、形成することができる。

ここで、図３に、本発明の好適実施形態に従い構成され動作する計量ターゲットの例示的積層実施形態３００を示す。図３に見られる通り、積層ターゲット３００を、半導体デバイスの第１層３０２及び第２層３０４上に形成することができる。格子１００のデザインに全体として似たタイプの第１ターゲット層３１０が第１層３０２上に好適に形成されており、やはり格子１００のデザインに全体として似たタイプであるが第１ターゲット層３１０のそれらとは設計パラメタが異なる第２ターゲット層３１２が、第２層３０４上に好適に形成されている。

格子１００のそれに似た格子デザインをそれぞれ有する第１及び第２の格子層による積層ターゲット３００の形成は一例に過ぎず、これに代え、ターゲット３００を、格子１００のそれに似た格子デザインを有するターゲット層１個を備えると共に、格子１００のそれとは似ていないが本件技術分野に習熟した者（いわゆる当業者）には周知な様々な種類がある従来型の周期格子デザインに似た格子デザインを有する別のターゲット層を備えるものと、することもできる。

第１ターゲット層３１０は、好適にも、ピッチＰ_Ｌ１を有する複数個の反復ユニット３２４により形成された周期パターン化構造３２２を備えている。ここでは、例示により、ターゲット３００のうち、ユニット３２４が丸ごと１個収まる部分が示されている。とはいえ、察せられる通り、第１ターゲット層３１０内により多数のユニット、例えば５個又は６個のユニットがあってもよい。

ユニット３２４のうち少なくとも１個が、好適にも、少なくとも１個の第１周期サブ構造３３０と、それに対し整列している少なくとも１個の第２周期サブ構造３３２とを備えている。ここでは例示によりユニット３２４が示されており、その内部には第１周期サブ構造３３０及び第２周期サブ構造３３２が備わっている。第１及び第２の周期サブ構造３３０及び３３２は、好適にも、ユニット３２４のほぼ全体に沿い併設されユニット３２４が画定されるよう、共通軸に沿い横並び構成の態で配列されている。第１及び第２の周期サブ構造３３０及び３３２は、好適にも相互分離されていて非交絡又は重複的な構成の態で、横並び配列されている。

第１周期サブ構造３３０は好適にも第１サブピッチＰ１を有しており、第２周期サブ構造３３２は、好適にも、Ｐ１とは異なる第２サブピッチＰ２を有している。サブピッチＰ１及びＰ２は好適にもピッチＰ_Ｌ１よりかなり小さく、とりわけ好適なことに、ターゲット３００が併用される半導体デバイスのデバイスデザインルールピッチと同じオーダの大きさのデバイス類似ピッチである。先に説明した通り、デバイスデザインルールピッチとサイズ的に類似しているため、第１及び第２のサブピッチＰ１及びＰ２自体は、光学ツールにより直に分解することができない。しかしながら、ピッチＰ_Ｌ１と第１及び第２のピッチＰ１及びＰ２とを適宜選定することで、

に従い、パターン３２２につき、少なくとも一通りの第１モアレピッチＰ_ｍ１が生じるようにすることができる。この場合に、第１モアレピッチＰ_ｍ１を、例えば準法線照明並びに約０．７の数値開口という条件下で、光学システムにより分解されえないオーダの大きさとすることができる。例えば、第１モアレピッチＰ_ｍ１を５００～６００ｎｍのオーダとすることができる。これに代え、第１モアレピッチＰ_ｍ１を、計測可能なモアレパターンが生じるオーダの大きさとすることもできる。本発明のとりわけ好適な実施形態によれば、Ｐ_Ｌ１、Ｐ１及びＰ２を適宜選定することで、パターン３２２のピッチＰ_Ｌ１をＰ１の整数倍とし、Ｐ２の整数倍とし、且つそれぞれパターン３２２内にあるサブ構造３３０及び３３２のピッチＰ１及びＰ２の組合せによりもたらされ等式（４）により定義されるモアレピッチＰ_ｍ１の整数倍とすることができる。

第２ターゲット層３１２は、好適にもピッチＰ_Ｌ１とは異なるピッチＰ_Ｌ２を有する複数個の反復ユニット３４４により形成された周期パターン化構造３４２を、好適にも備えている。ここでは、例示により、ターゲット３００のうち、ユニット３４４丸ごと１個が収まり且つその隣のユニット３４４の半端部分が収まる部分が示されている。とはいえ、察せられる通り、パターン３４２内により多数のユニット、例えば５個又は６個のユニットがあってもよい。

ユニット３４４うち少なくとも１個が、好適にも、少なくとも１個の第１周期サブ構造３５０と、それに対し整列している少なくとも１個の第２周期サブ構造３５２とを備えている。ここでは例示によりユニット３４４が示されており、その内部に第１周期サブ構造３５０及び第２周期サブ構造３５２が備わっている。第１及び第２の周期サブ構造３５０及び３５２は、好適にも、ユニット３４４のほぼ全体に沿い併設されユニット３４４が画定されるよう、共通軸に沿い横並び構成の態で配列されている。第１及び第２の周期サブ構造３５０及び３５２は、好適にも、相互分離されていて非交絡又は重複的な構成の態で、横並び配列されている。

第１周期サブ構造３５０は好適にも第３サブピッチＰ３を有しており、第２周期サブ構造３５２は、好適にも、Ｐ３とは異なる第４サブピッチＰ４を有している。ピッチＰ３及びＰ４は好適にもピッチＰ_Ｌ２よりかなり小さく、とりわけ好適なことに、ターゲット３００が併用される半導体デバイスのデバイスデザインルールピッチと同じオーダの大きさのデバイス類似ピッチである。例えば、Ｐ１、Ｐ２、Ｐ３及びＰ４を約３０ｎｍ付近とすることができる。先に説明した通り、デバイスデザインルールピッチとサイズ的に類似しているため、第３及び第４のピッチＰ３及びＰ４自体は、光学ツールにより直に分解されない。しかしながら、ピッチＰ_Ｌ２と第３及び第４のピッチＰ３及びＰ４とを適宜選定することで、

に従い、パターン３４２につき、少なくとも一通りの第２モアレピッチＰ_ｍ２が生じるようにすることができる。この場合に、第２モアレピッチＰ_ｍ２を、第１モアレピッチＰ_ｍ１とは異なるものにし、光学システムにより分解されえないものとすることができる。本発明のとりわけ好適な実施形態によれば、Ｐ_Ｌ２、Ｐ３及びＰ４を適宜選定することで、パターン３４２のピッチＰ_Ｌ２をＰ３の整数倍とし、Ｐ４の整数倍とし、且つそれぞれパターン３４２内にあるサブ構造３５０及び３５２のピッチＰ３及びＰ４の組合せによりもたらされ等式（５）により定義される第２モアレピッチＰ_ｍ２の整数倍とすることができる。

第１及び第２のターゲット層３１０及び３１２により生成される回折次数間の相互作用による、積層ターゲット３００の総モアレピッチＰ_ｍＴを与える式は、

であり、この総モアレピッチＰ_ｍＴは好適にも光学ツールにより計測及び分解することができる。即ち、ピッチＰ１、Ｐ２、Ｐ３及びＰ４が小さすぎて光学ツールでは計測できないにもかかわらず、それらピッチの組合せによりもたらされるモアレピッチは計測可能であり、それに由来する信号に基づき、デバイス位置ずれに関する情報を得ることができる。

デバイス類似ピッチを有する非分解周期構造が備わる層を少なくとも１個備え、そのデバイス類似ピッチの大きさがデバイスデザインルールピッチのオーダであり、しかし分解計測可能な総モアレピッチがそのデバイス類似ピッチがもとで諸ターゲット層により生じる積層ターゲットを、本発明の好適実施形態に従い提供することは、非常に有益なことである。ターゲットのサブ構造がデバイス類似ピッチであることはデバイス製造の際の位置ずれ計測の正確性の改善につながり、デバイスデザインルールのそれよりかなり大きなオーダの大きさのピッチを有するターゲットに基づき得られる位置ずれ値よりも、実デバイスへの関連性が高い位置ずれ値がもたらされることとなる。

本発明の好適実施形態の長所は、ターゲット３００の各ターゲット層のパターンを構成する諸ユニットの長手方向差し渡しがそれぞれ定まるよう、サブ構造３３０及び３３２並びに３５０及び３５２それぞれを単純な横並び構成、好ましくはコリニアな構成の態で配列してあり、その配列内で各ユニット内のサブ構造が相互分離されていて非交絡又は重複的となっていることである。この配列は、迅速に印刷可能であり大きなフィーチャ間ギャップを伴わないものであり、これはプロセス互換性及び正確性の良好化につながる。更に、第１及び第２のターゲット層３１０及び３１２間で効率的な再散乱が生じるので、本件技術分野で既知な従来型光学ツールにより計測可能な計測可能モアレモードが生じることとなる。

図３ではピッチＰ_Ｌ１、Ｐ_Ｌ２、Ｐ１、Ｐ２、Ｐ３及びＰ４が等縮尺で示されておらず、相異なる様々なピッチのスケール間の差異を明瞭に差別化すべく高度に模式的な表現形態で描かれている。

更に、本発明は、２個の層例えば第１及び第２の層３１０及び３１２しか含まれていないものに限られず、ターゲット３００の設計条件次第では付加的な層が備わることもある。

加えて、第１層３１０内サブ構造と第２層３１２内サブ構造との間の相互作用を無視しうるため、それらサブ構造を任意の好適な空間的配列に従い相互配列することができるので、図３に描かれている通り整列させる必要はない。

理解し得る通り、積層ターゲット３００が、必ずしも、相異なるモアレピッチを呈する諸層を備える必要はない。ある種のスキャタロメトリ依拠計量システムでは、そのいくつかの側面においてターゲット３００に総じて似ているが、それに備わる２個以上の層のモアレピッチが実質的に等しい積層ターゲットを実現することが、有益たりうる。これに加え又は代え、それらの層のうち１個を、そのターゲット内の他の層のモアレピッチと実質的に等しいピッチを有する従来型周期ターゲットを備えるものと、することもできる。

そうしたターゲットの一例を図４に示す。ここに、図４には、本発明の好適実施形態に従い構成され動作する付加的なターゲット４００であり、スキャタロメトリ依拠計量システムにてとりわけ役立つものが、描かれている。図４に見られる通り、積層ターゲット４００は、半導体デバイスの第１層４０２及び第２層４０４上に形成することができる。第１層４０２はピッチＰ_Ｌ１を有する複数個の反復ユニットを備えるものとすることができ、第２層４０４はピッチＰ_Ｌ２を有する複数個の反復ユニットを備えるものとすることができる。第１層４０２及び第２層４０４内の各反復ユニットは、第１サブピッチＰ１を有する第１サブ構造４１０と、第２サブピッチＰ２を有する第２サブ構造４１２とを、備えるものとすることができる。この例示では、第１層４０２内と第２層４０４内とで第１及び第２のサブ構造４１０及び４１２が互いに反転している。しかしながら、こうすることは必須ではない。

互いに反転配列されているにせよ、第１及び第２の層４０２及び４０４は同じサブ構造を備えるものであるので、それら二層のモアレピッチは同一であり、ターゲット４００はスキャタロメトリ依拠計量システムにてひときわ役立つものとなる。

次に図５、即ち図１～図４のうち何れかの格子を少なくとも１個備えるターゲットを用い半導体デバイス製造時に位置ずれを計測する方法を描いた概略フローチャートを参照する。

図５に見られる通り、半導体デバイス製造時位置ずれ計測方法５００は第１ステップ５０２、即ち格子が備わる少なくとも１個の層を有するターゲットを有し、デバイス類似非分解ピッチを有するサブフィーチャがその格子に備わる半導体デバイスを準備するステップを以て、始めることができる。とりわけ好ましくは、その格子層を、ピッチＰを有する反復パターンが備わるものとし、その反復パターンの各ユニットを、互いに異なるデバイス類似ピッチを有する少なくとも２個のサブ構造が備わるものとし、それらサブ構造を、各ユニットが画定されるよう横並びの相互分離的な構成の態で配列する。好ましいことに、それら少なくとも２個のサブ構造のピッチが互いに異なるデバイス類似ピッチであるため、光学ツールにより分解されるモアレピッチがもたらされる。

第２のステップ５０４に見られる通り、次いでそのターゲットを照明することで、そのターゲットのサブフィーチャによりもたらされた分解モアレピッチに由来するモアレパターンを、発現させることができる。

第３のステップ５０６に見られる通り、次いで、得られたモアレパターンを分析することで、そのターゲットが組み込まれている半導体デバイスにおける位置ずれ関連情報を、導出することができる。

いわゆる当業者には理解し得る通り、本発明は、具体的に図示され上述されたものには限られない。本発明の技術的範囲は、上述した様々な特徴のコンビネーション及びサブコンビネーションの双方並びにその修正物であり、何れも従来技術に属していないものを包含する。

Claims (20)

1. 計量用の格子であって、
   ピッチＰを有する複数個のユニットが備わる周期構造を備え、それら複数個のユニットのうち少なくとも１個のユニットが、
   前記ピッチＰより小さい第１サブピッチＰ１を有する少なくとも１個の第１周期サブ構造と、
   前記少なくとも１個のユニット内で前記第１周期サブ構造に対し横並び配列で分離されていて非交絡の少なくとも１個の第２周期サブ構造と、を備え、その第２周期サブ構造が、前記ピッチＰより小さく且つ前記第１サブピッチＰ１とは異なる第２サブピッチＰ２を有し、少なくとも一通りのモアレピッチＰ_ｍ＝Ｐ１・Ｐ２／（Ｐ２－Ｐ１）がもたらされるようＰ１及びＰ２が選定されていて、当該ピッチＰが当該第１サブピッチＰ１及び当該第２サブピッチＰ２の整数倍である格子。
2. 請求項１に係る格子であって、Ｐ１及びＰ２が半導体デバイス類似ピッチである格子。
3. 請求項２に係る格子であって、Ｐ／Ｐ_ｍが１に実質的に等しい格子。
4. 請求項２に係る格子であって、Ｐ／Ｐ_ｍが２に実質的に等しい格子。
5. 請求項１に係る格子であって、Ｐ≧２００ｎｍである格子。
6. 請求項５に係る格子であって、Ｐ１及びＰ２が２００ｎｍ未満である格子。
7. 請求項１に係る格子であって、前記第１及び第２周期サブ構造が共通軸沿いにあり、Ｐ１及びＰ２がその共通軸沿いで定義される格子。
8. 半導体デバイスの層間位置ずれを計測するための計量ターゲットであって、少なくとも２個の格子を備え、当該少なくとも２個の格子のうち少なくとも１個が請求項１の格子を構成していて、当該少なくとも２個の格子が相互積層構成の態で配列されている計量ターゲット。
9. 請求項８に係る計量ターゲットであって、前記少なくとも２個の格子が同じモアレピッチを呈する計量ターゲット。
10. 請求項８に係る計量ターゲットであって、前記少なくとも２個の格子が相異なるモアレピッチを呈する計量ターゲット。
11. 計量用の格子を形成する方法であって、
    ピッチＰを有する複数個のユニットが備わる周期構造を準備し、但しそれら複数個のユニットのうち少なくとも１個のユニットを、
    前記ピッチＰより小さい第１サブピッチＰ１を有する少なくとも１個の第１周期サブ構造と、
    前記少なくとも１個のユニット内で前記第１周期サブ構造に対し横並び配列で分離されていて非交絡の少なくとも１個の第２周期サブ構造と、を備えるものとし、その第２周期サブ構造を、前記ピッチＰより小さく且つ前記第１サブピッチＰ１とは異なる第２サブピッチＰ２を有するものとし、少なくとも一通りのモアレピッチＰ_ｍ＝Ｐ１・Ｐ２／（Ｐ２ーＰ１）がもたらされるようＰ１及びＰ２を選定し、当該ピッチＰを当該第１サブピッチＰ１及び当該第２サブピッチＰ２の整数倍とする方法。
12. 請求項１１に係る方法であって、Ｐ１及びＰ２が半導体デバイス類似ピッチである方法。
13. 請求項１２に係る方法であって、Ｐ／Ｐ_ｍが１に実質的に等しい方法。
14. 請求項１２に係る方法であって、Ｐ／Ｐ_ｍが２に実質的に等しい方法。
15. 請求項１１に係る方法であって、Ｐ≧２００ｎｍである方法。
16. 請求項１５に係る方法であって、Ｐ１及びＰ２が２００ｎｍ未満である方法。
17. 請求項１１に係る方法であって、更に、共通軸沿いに存することとなるよう前記第１及び第２周期サブ構造を配列し、Ｐ１及びＰ２をその共通軸沿いで定義する方法。
18. 請求項１１に係る方法であって、更に、半導体デバイスの層間位置ずれを計測するための計量ターゲットが形成されるよう少なくとも２個の格子を相互積層構成の態で配列し、当該少なくとも２個の格子のうち少なくとも１個を、請求項１１の格子を構成するものとする方法。
19. 請求項１８に係る方法であって、前記少なくとも２個の格子が同じモアレピッチを呈する方法。
20. 請求項１８に係る方法であって、前記少なくとも２個の格子が相異なるモアレピッチを呈する方法。
    

Images