TWI417942B - 二維陣列疊對圖樣組之設計方法、疊對誤差量測方法及其量測系統 - Google Patents
二維陣列疊對圖樣組之設計方法、疊對誤差量測方法及其量測系統 Download PDFInfo
- Publication number
- TWI417942B TWI417942B TW098143306A TW98143306A TWI417942B TW I417942 B TWI417942 B TW I417942B TW 098143306 A TW098143306 A TW 098143306A TW 98143306 A TW98143306 A TW 98143306A TW I417942 B TWI417942 B TW I417942B
- Authority
- TW
- Taiwan
- Prior art keywords
- dimensional array
- pattern
- overlay pattern
- overlay
- diffraction spectrum
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
本揭露係關於一種疊對誤差的量測方法及其系統,特別係關於一種一組二個二維陣列疊對圖樣組之設計方法、疊對誤差之量測方法及其量測系統。
隨著半導體製程技術不斷地向上提升,對微影疊對量測的精準度要求日趨嚴格。根據ITRS(International Technology Roadmap for Semiconductor)指出,半導體製程疊對誤差的容忍度約為線寬的六分之一,而相對允許的量測誤差僅為線寬的六十分之一。因此傳統影像式疊對量測(image-based overlay metrology)方法,受限於光學繞射極限與鄰近效應(proximity effect)的影響,已經無法達到下世代結構參數量測精度的要求。而繞射式疊對量測方法有別於影像式疊對量測,不受光學繞射極限與鄰近效應的限制,並且具備高量測重複性(repeatability)與再現性(reproducibility),將成為一個重要的疊對誤差測技術。
繞射式疊對量測系統主要由散射儀與資料比對軟體所組成,而其中所利用的資料分析比對方法主要分為理論模型(theoretical model)資料庫比對和經驗法則(empirical model)比對兩種方法。其中理論模型主要是藉由理論如嚴格耦合波理論(Rigorous Coupled Wave Theory,RCWT)、時域有限差分法等計算一組散射圖譜,並藉由與量測圖譜比對來求得疊對誤差。在操作實務上,由於光柵的線寬、厚度、側壁角、疊對誤差等參數具有相互耦合性,故實際在分析時任一參數的誤判都會造成疊對量測求解上的誤差。
經驗法則是設計一系列(至少四個以上)不同疊對誤差的量測圖樣,並實際製作疊對光柵結構於晶圓上,藉由一系列疊對光柵的繞射圖譜量測分析,建立一經驗值迴歸線用於量測值的比對分析,其好處為不需使用理論值建立比對資料庫,因此可以克服多個參數彼此互相關聯所造成的問題,但其缺點為須在晶圓上建立許多光柵圖樣,也使量測時間增長。
本揭露提供一種二維陣列疊對圖樣組之設計方法、疊對誤差之量測方法及其量測系統,其可消除結構參數之交互影響,使得疊對誤差量測具有更高之靈敏度,且無需製作大數量的疊對光柵結構於晶圓上,可縮短疊對誤差的量測時間。
本揭露之一實施範例揭示一種二維陣列疊對圖樣組之設計方法。首先,選取複數個二維陣列疊對圖樣組,該複數個二維陣列疊對圖樣組具有不同之疊對誤差,並計算各二維陣列疊對圖樣組之模擬繞射光譜的差分值。之後,根據該模擬繞射光譜的差分值選擇一靈敏疊對圖樣組。最後,根據該靈敏疊對圖樣組之結構參數設計一二維陣列疊對圖樣組。
本揭露之另一實施範例揭示一種二維陣列疊對圖樣組之量測方法。首先中量測一待測二維陣列疊對圖樣組之量測繞射光譜,再計算該待測二維陣列疊對圖樣組之量測繞射光譜的差分值。之後,進行一比對程序以從一資料庫中找出一匹配差分值,其中該資料庫儲存複數個二維陣列疊對圖樣組之模擬繞射光譜的差分值及其所對應之疊對誤差。最後,根據該匹配差分值,決定該待測二維陣列疊對圖樣組之疊對誤差。
本揭露之再一實施範例揭示一種疊對誤差量測系統,其包含一角度散射儀系統、一資料處理模組、一資料庫及一比對單元。角度散射儀系統用以擷取一待測二維陣列疊對圖樣組之量測繞射光譜。資料處理模組用以計算該待測二維陣列疊對圖樣組之量測繞射光譜的差分值。資料庫用以儲存複數個二維陣列疊對圖樣組之模擬繞射光譜的差分值及其所對應之疊對誤差。該比對單元根據該資料庫之儲存資料比對該資料處理模組所計算之差分值,以得到一匹配疊對誤差。
上文已經概略地敍述本揭露之技術特徵,俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其它技術特徵將描述於下文。本揭露所屬技術領域中具有通常知識者應可瞭解,下文揭示之概念與特定實施範例可作為基礎而相當輕易地予以修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應可瞭解,這類等效的建構並無法脫離後附之申請專利範圍所提出之本揭露的精神和範圍。
本揭露應用一二維陣列疊對圖樣組(包含二個二維陣列疊對圖樣)的模擬繞射光譜之差分值。本揭露所設計之二維陣列疊對圖樣可消除結構參數之交互影響。另一方面本揭露亦可建立足夠程度的理論模型資料,俾便省去在晶圓上製作大數量量測圖樣之工作。
圖1顯示本揭露之二維陣列疊對圖樣組的設計方法之一實施範例。在步驟101中,選取複數個二維陣列疊對圖樣組,該複數個二維陣列疊對圖樣組具有不同之疊對誤差。根據本揭露之一實施範例,圖2A、2B例示一二維陣列疊對圖樣組之側視圖,其包含二維陣列疊對圖樣20A、20B。疊對圖樣20A、20B各包含一上層二維陣列光柵12、一中間層14及一下層二維陣列光柵16。疊對圖樣20A及20B具有相同的結構參數,惟其上層二維陣列光柵12及下層二維陣列光柵16的疊對誤差不同。舉例而言,疊對圖樣20A及20B具有相同的節距(Pitch)、線寬(critical dimension,CD)、側壁角、厚度(T1
、T2
及T3
)等結構參數,而其疊對圖樣20A之疊對誤差為一設定疊對誤差Δx,疊對圖樣20B之疊對誤差為該設定疊對誤差Δx加上一個固定差值之和。根據本揭露之實施範例,該固定差值為20nm,但本揭露並不以此為限。本領域熟悉該項技術者可以瞭解,固定差值之設定會隨著所使用之具有不同結構參數之疊對圖樣而有所改變。相應於圖2A、2B,圖3A、3B例示二維陣列疊對圖樣20A、20B之下視圖。
在步驟102中,計算各二維陣列疊對圖樣組之模擬繞射光譜的差分值。本實施例之差分值可為均方根誤差(Root Mean Square Error,RMSE)值。根據本揭露之一實施範例,若給定二維陣列疊對圖樣之結構參數、疊對誤差(Δx、Δy)及固定差值後,即可產生該條件下的模擬繞射光譜。舉例來說,可利用嚴格耦合波理論(Rigorous Coupled-Wave Theory,RCWT)等技術分別模擬出圖3A、3B中之二維陣列疊對圖樣的模擬繞射光譜,進而計算兩模擬繞射光譜之差分值。
在步驟103中,根據各二維陣列疊對圖樣組之模擬繞射光譜的差分值選擇一靈敏疊對圖樣組。申言之,根據本揭露之一實施範例,改變圖3A、3B中之二維陣列疊對圖樣之疊對誤差,即可得如圖4的光譜差分曲線圖。圖4係為在特定Δy(0nm、20nm、40nm、60nm、80nm、100nm、120nm、140nm、160nm、180nm及200nm)情況下,Δx對繞射光譜之差分值的變化圖。
圖5例示可能選擇之曲線。根據本揭露之一實施利,在Δx=140-200nm之區段,Δy=0nm及Δy=160nm時具有較大的斜率。為了使所設計之二維陣列疊對圖樣具有對稱性,因此本實施範例所選擇之靈敏疊對圖樣組之二個二維陣列疊對圖樣在X軸方向及Y方向之疊對誤差分別為(160nm,160nm)及(180nm,180nm)。此結構參數設計實際製備於晶圓之疊對圖樣後,將具有較高的量測靈敏度及較小的結構參數變異。最後,在步驟104中,根據在步驟103中所選擇之靈敏疊對圖樣組之結構參數設計一二維陣列疊對圖樣組。圖6A及圖6B分別顯示所設計之二維陣列疊對圖樣之下視圖。
此外,若將各二維陣列疊對誤差組之疊對誤差與其相應之差分值予以整理並建構一資料庫,之後量測一待測二維陣列疊對圖樣組之繞射光譜再計算其差分值,即可在資料庫中找出匹配差分值對應之疊對圖樣組,而得知該待測二維陣列疊對圖樣組的結構參數。
圖7例示本揭露之疊對誤差量測方法之一實施範例。首先在步驟701中量測一待測二維陣列疊對圖樣組之量測繞射光譜,再計算該待測二維陣列疊對圖樣組之量測繞射光譜的差分值(步驟702)。該待測二維陣列疊對圖樣組包含二個二維陣列疊對圖樣,其包含一上層二維陣列光柵、一中間層及一下層二維陣列光柵。之後,在步驟703中進行一比對程序,以從一資料庫中找出一匹配差分值,其中該資料庫儲存複數個二維陣列疊對圖樣組之模擬繞射光譜的差分值及其所對應之疊對誤差。最後,在步驟704中根據該匹配差分值,決定該待測二維陣列疊對圖樣組之疊對誤差。
申言之,建構該資料庫包含選取複數個二維陣列疊對圖樣組,該複數個二維陣列疊對圖樣組具有不同之疊對誤差。之後,計算各二維陣列疊對圖樣組之模擬繞射光譜的差分值。各二維陣列疊對圖樣組包含一第一二維陣列疊對圖樣及一第二二維陣列疊對圖樣,且該第一二維陣列疊對圖樣與該第二二維陣列疊對圖樣之疊對誤差具有一固定差值。該第一二維陣列疊對圖樣或該第二二維陣列疊對圖樣包含一上層二維陣列光柵、一中間層及一下層二維陣列光柵。該上層二維陣列光柵結構及該下層二維陣列結構具有相同之節距、線寬及側壁角。根據本揭露之實施範例,該固定差值為20nm,但本揭露並不以此為限。本領域熟悉該項技術者可以瞭解,固定差值之設定會隨著所使用之具有不同結構參數之疊對圖樣而有所改變。
此外,計算各二維陣列疊對圖樣組之模擬繞射光譜的離散值包含產生該第一二維陣列疊對圖樣與該第二二維陣列疊對圖樣之模擬繞射光譜,再計算該第一二維陣列疊對圖樣與該第二二維陣列疊對圖樣之模擬繞射光譜的差分值。該差分值可為均方根誤差值,而產生該第一二維陣列疊對圖樣與該第二二維陣列疊對圖樣之模擬繞射光譜包含利用嚴格耦合波理論。
圖8例示根據本揭露之疊對誤差的量測系統800,其包括一角度散射儀系統802、一資料處理模組804、一資料庫806及一比對單元808。該角度散射儀系統802用以擷取一待測二維陣列疊對圖樣組之量測繞射光譜。該待測二維陣列疊對圖樣組包含一第一二維陣列疊對圖樣及一第二二維陣列疊對圖樣。該第一二維陣列疊對圖樣或該第二二維陣列疊對圖樣包含一上層二維陣列光柵結構及一下層二維陣列光柵結構。該資料處理模組804用以計算該待測二維陣列疊對圖樣組之量測繞射光譜的差分值。該差分值係為均方根誤差值。該資料庫806用以儲存複數個二維陣列疊對圖樣組之模擬繞射光譜的差分值及其所對應之疊對誤差,其中該複數個二維陣列疊對圖樣組具有不同之疊對誤差,各二維陣列疊對圖樣組包含一第三二維陣列疊對圖樣及一第四二維陣列疊對圖樣,且該第三二維陣列疊對圖樣與該第四二維陣列疊對圖樣之疊對誤差具有一固定差值。該第三二維陣列疊對圖樣或該第四二維陣列疊對圖樣包含一上層二維陣列光柵結構及一下層二維陣列光柵結構。該上層二維陣列光柵結構及該下層二維陣列光柵結構具有相同之節距、線寬及側壁角。該資料庫806之建構方式,如同前述資料庫之建構方式。該比對單元808根據該資料庫之儲存資料比對該資料處理模組所計算之差分值,以得到一匹配疊對誤差。
本揭露之技術內容及技術特點已揭示如上,然而熟悉本項技術之人士仍可能基於本揭露之教示及揭示而作種種不背離本揭露精神之替換及修飾。因此,本揭露之保護範圍應不限於實施範例所揭示者,而應包括各種不背離本揭露之替換及修飾,並為以下之申請專利範圍所涵蓋。
101-104...步驟
701-704...步驟
12...上層二維陣列光柵
14...中間層
16...下層二維陣列光柵
Δx、Δy...疊對誤差
Pitch...節距
CD...線寬
T1
、T2
、T3
...厚度
802...角度散射儀系統
804...資料處理模組
806...資料庫
808...比對單元
圖1顯示本揭露之二維陣列疊對圖樣組之設計方法的流程圖;
圖2A例示一二維陣列疊對圖樣之側視圖;
圖2B例示另一二維陣列疊對圖樣之側視圖;
圖3A例示一二維陣列疊對圖樣之下視圖;
圖3B例示另一二維陣列疊對圖樣之下視圖;
圖4例示一繞射光譜的示意圖;
圖5例示另一繞射光譜的示意圖;
圖6A例示一設計之二維陣列疊對圖樣之下視圖;
圖6B例示另一設計之二維陣列疊對圖樣之下視圖;
圖7顯示本揭露之二維陣列疊對圖樣組之量測方法的流程圖;以及
圖8例示本揭露之疊對誤差之量測系統的方塊圖。
101-104...步驟
Claims (19)
- 一種二維陣列疊對圖樣組之設計方法,包含下列步驟:選取複數個二維陣列疊對圖樣組,該複數個二維陣列疊對圖樣組具有不同之疊對誤差;計算各二維陣列疊對圖樣組之模擬繞射光譜的差分值;根據該模擬繞射光譜的差分值選擇一靈敏疊對圖樣組;以及根據該靈敏疊對圖樣組之結構參數設計一二維陣列疊對圖樣組;其中各二維陣列疊對圖樣組包含一第一二維陣列疊對圖樣及一第二二維陣列疊對圖樣,且該第一二維陣列疊對圖樣與該第二二維陣列疊對圖樣之疊對誤差具有一固定差值。。
- 根據請求項1所述之設計方法,其中該第一二維陣列疊對圖樣或該第二二維陣列疊對圖樣包含一第一二維陣列光柵結構及一第二二維陣列光柵結構。
- 根據請求項2所述之設計方法,其中該第一二維陣列光柵結構及該第二二維陣列光柵結構具有相同之節距、線寬及側壁角。
- 根據請求項1所述之設計方法,其中計算各二維陣列疊對圖樣組之模擬繞射光譜的差分值之步驟包含:產生該第一第一二維陣列疊對圖樣及該第二二維陣列疊對圖樣之模擬繞射光譜;以及計算該第一第一二維陣列疊對圖樣及該第二二維陣列 疊對圖樣之模擬繞射光譜的差分值。
- 根據請求項4所述之設計方法,其中產生該第一二維陣列疊對圖樣及該第二二維陣列疊對圖樣之模擬繞射光譜包含使用嚴格耦合波理論。
- 根據請求項1所述之設計方法,其中根據該模擬繞射光譜的差分值選擇該靈敏疊對圖樣組之步驟包含:根據該複數個二維陣列疊對圖樣組之差分值及疊對誤差,繪製一光譜差分曲線圖;以及根據該光譜差分曲線圖中之曲線的斜率,選取該靈敏疊對圖樣組。
- 根據請求項1所述之設計方法,其中該差分值係為均方根誤差值。
- 一種疊對誤差量測方法,包含下列步驟:量測一待測二維陣列疊對圖樣組之量測繞射光譜;計算該待測二維陣列疊對圖樣組之量測繞射光譜的差分值;進行一比對程序以從一資料庫中找出一匹配差分值,其中該資料庫儲存複數個二維陣列疊對圖樣組之模擬繞射光譜的差分值及其所對應之疊對誤差;選取複數個具有不同疊對誤差之二維陣列疊對圖樣組;計算各二維陣列疊對圖樣組之模擬繞射光譜的差分值,其中各二維陣列疊對圖樣組包含一第一二維陣列疊對圖樣及一第二二維陣列疊對圖樣,且該第一二維陣列疊對圖樣與該第二二維陣列疊對圖樣之疊對誤差具有一固定 差值;以及根據該匹配差分值,決定該待測二維陣列疊對圖樣組之疊對誤差。
- 根據請求項8所述之量測方法,其中該第一二維陣列疊對圖樣或該第二二維陣列疊對圖樣包含一第一二維陣列光柵結構及一第二二維陣列光柵結構。
- 根據請求項9所述之量測方法,其中該第一二維陣列光柵結構及該第二二維陣列光柵結構具有相同之節距、線寬及側壁角。
- 根據請求項8所述之量測方法,其中計算各二維陣列疊對圖樣組之模擬繞射光譜的差分值之步驟包含:產生該第一第一二維陣列疊對圖樣及該第二二維陣列疊對圖樣之模擬繞射光譜;以及計算該第一第一二維陣列疊對圖樣及該第二二維陣列疊對圖樣之模擬繞射光譜的差分值。
- 根據請求項11所述之量測方法,其中產生該第一二維陣列疊對圖樣及該第二二維陣列疊對圖樣之模擬繞射光譜包含使用嚴格耦合波理論。
- 根據請求項8所述之量測方法,其中該差分值係為均方根誤差值。
- 一種疊對誤差量測系統,包含:一角度散射儀系統,用以擷取一待測二維陣列疊對圖樣組之量測繞射光譜;一資料處理模組,用以計算該待測二維陣列疊對圖樣組之量測繞射光譜的差分值; 一資料庫,用以儲存複數個二維陣列疊對圖樣組之模擬繞射光譜的差分值及其所對應之疊對誤差;以及一比對單元,根據該資料庫之儲存資料比對該資料處理模組所計算之差分值,以得到一匹配疊對誤差;其中該複數個二維陣列疊對圖樣組具有不同之疊對誤差,各二維陣列疊對圖樣組包含一第三二維陣列疊對圖樣及一第四二維陣列疊對圖樣,且該第三二維陣列疊對圖樣與該第四二維陣列疊對圖樣之疊對誤差具有一固定差值。
- 根據請求項14所述之量測系統,其中該待測二維陣列疊對圖樣組包含一第一二維陣列疊對圖樣及一第二二維陣列疊對圖樣。
- 根據請求項15所述之量測系統,其中該第一二維陣列疊對圖樣或該第二二維陣列疊對圖樣包含一第一二維陣列光柵結構及一第二二維陣列光柵結構。
- 根據請求項14所述之量測系統,其中該差分值係為均方根誤差值。
- 根據請求項14所述之量測系統,其中該第三二維陣列疊對圖樣或該第四二維陣列疊對圖樣包含一第三二維陣列光柵結構及一第四二維陣列光柵結構。
- 根據請求項18所述之量測系統,其中該第一三維陣列光柵結構及該第四二維陣列光柵結構具有相同之節距、線寬及側壁角。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW098143306A TWI417942B (zh) | 2009-12-17 | 2009-12-17 | 二維陣列疊對圖樣組之設計方法、疊對誤差量測方法及其量測系統 |
US12/648,895 US8250497B2 (en) | 2009-12-17 | 2009-12-29 | Method for designing two-dimensional array overlay target sets and method and system for measuring overlay errors using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW098143306A TWI417942B (zh) | 2009-12-17 | 2009-12-17 | 二維陣列疊對圖樣組之設計方法、疊對誤差量測方法及其量測系統 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201123263A TW201123263A (en) | 2011-07-01 |
TWI417942B true TWI417942B (zh) | 2013-12-01 |
Family
ID=44152964
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW098143306A TWI417942B (zh) | 2009-12-17 | 2009-12-17 | 二維陣列疊對圖樣組之設計方法、疊對誤差量測方法及其量測系統 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8250497B2 (zh) |
TW (1) | TWI417942B (zh) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI401549B (zh) * | 2009-12-02 | 2013-07-11 | Ind Tech Res Inst | 二維陣列疊對圖樣之設計方法、疊對誤差量測方法及其量測系統 |
JP5391055B2 (ja) * | 2009-12-25 | 2014-01-15 | 東京エレクトロン株式会社 | 半導体装置の製造方法及び半導体装置の製造システム |
US8108805B2 (en) * | 2010-03-26 | 2012-01-31 | Tokyo Electron Limited | Simplified micro-bridging and roughness analysis |
NL2009294A (en) * | 2011-08-30 | 2013-03-04 | Asml Netherlands Bv | Method and apparatus for determining an overlay error. |
WO2014062972A1 (en) | 2012-10-18 | 2014-04-24 | Kla-Tencor Corporation | Symmetric target design in scatterometry overlay metrology |
KR20190057429A (ko) | 2013-12-30 | 2019-05-28 | 에이에스엠엘 네델란즈 비.브이. | 메트롤로지 타겟의 디자인을 위한 방법 및 장치 |
KR101860038B1 (ko) | 2013-12-30 | 2018-05-21 | 에이에스엠엘 네델란즈 비.브이. | 메트롤로지 타겟의 디자인을 위한 방법 및 장치 |
CN105874388B (zh) | 2013-12-30 | 2019-03-15 | Asml荷兰有限公司 | 用于量测目标的设计的方法和设备 |
WO2015101459A1 (en) | 2013-12-30 | 2015-07-09 | Asml Netherlands B.V. | Method and apparatus for design of a metrology target |
US9087176B1 (en) | 2014-03-06 | 2015-07-21 | Kla-Tencor Corporation | Statistical overlay error prediction for feed forward and feedback correction of overlay errors, root cause analysis and process control |
US10228320B1 (en) | 2014-08-08 | 2019-03-12 | KLA—Tencor Corporation | Achieving a small pattern placement error in metrology targets |
US10210606B2 (en) | 2014-10-14 | 2019-02-19 | Kla-Tencor Corporation | Signal response metrology for image based and scatterometry overlay measurements |
US10185303B2 (en) * | 2015-02-21 | 2019-01-22 | Kla-Tencor Corporation | Optimizing computational efficiency by multiple truncation of spatial harmonics |
US9753373B2 (en) | 2015-11-12 | 2017-09-05 | United Microelectronics Corp. | Lithography system and semiconductor processing process |
WO2017146785A1 (en) * | 2016-02-25 | 2017-08-31 | Kla-Tencor Corporation | Analyzing root causes of process variation in scatterometry metrology |
US10983005B2 (en) | 2016-12-15 | 2021-04-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Spectroscopic overlay metrology |
JP7545278B2 (ja) * | 2020-09-25 | 2024-09-04 | キヤノン株式会社 | サンプルショット領域のセットを決定する方法、計測値を得る方法、情報処理装置、リソグラフィ装置、プログラム、および物品製造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200952037A (en) * | 2008-06-13 | 2009-12-16 | Ind Tech Res Inst | Method for designing overlay targets and method and system for measuring overlay error using the same |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010109212A (ko) * | 2000-05-31 | 2001-12-08 | 시마무라 테루오 | 평가방법, 위치검출방법, 노광방법 및 디바이스 제조방법,및 노광장치 |
US7317531B2 (en) * | 2002-12-05 | 2008-01-08 | Kla-Tencor Technologies Corporation | Apparatus and methods for detecting overlay errors using scatterometry |
US6766211B1 (en) * | 2000-10-03 | 2004-07-20 | International Business Machines Corporation | Structure and method for amplifying target overlay errors using the synthesized beat signal between interleaved arrays of differing periodicity |
US7061615B1 (en) * | 2001-09-20 | 2006-06-13 | Nanometrics Incorporated | Spectroscopically measured overlay target |
US6982793B1 (en) * | 2002-04-04 | 2006-01-03 | Nanometrics Incorporated | Method and apparatus for using an alignment target with designed in offset |
US7111256B2 (en) * | 2002-06-05 | 2006-09-19 | Kla-Tencor Technologies Corporation | Use of overlay diagnostics for enhanced automatic process control |
EP1614153A2 (en) * | 2003-04-08 | 2006-01-11 | AOTI Operating Company, Inc. | Overlay metrology mark |
US7746446B2 (en) * | 2004-03-31 | 2010-06-29 | Nikon Corporation | Alignment condition determination method and apparatus of the same, and exposure method and apparatus of the same |
KR101191057B1 (ko) * | 2004-08-19 | 2012-10-15 | 가부시키가이샤 니콘 | 얼라인먼트 정보 표시 방법과 그 프로그램, 얼라인먼트방법, 노광 방법, 디바이스 제조 방법, 표시 시스템, 표시장치, 프로그램 및 측정/검사 장치 |
US7808643B2 (en) * | 2005-02-25 | 2010-10-05 | Nanometrics Incorporated | Determining overlay error using an in-chip overlay target |
WO2007086511A1 (ja) * | 2006-01-30 | 2007-08-02 | Nikon Corporation | 処理条件決定方法及び装置、表示方法及び装置、処理装置、測定装置及び露光装置、基板処理システム、並びにプログラム及び情報記録媒体 |
WO2007142350A1 (ja) * | 2006-06-09 | 2007-12-13 | Nikon Corporation | パターン形成方法及びパターン形成装置、露光方法及び露光装置、並びにデバイス製造方法 |
US7352439B2 (en) * | 2006-08-02 | 2008-04-01 | Asml Netherlands B.V. | Lithography system, control system and device manufacturing method |
US7643666B2 (en) * | 2006-08-08 | 2010-01-05 | Asml Netherlands B.V. | Method and apparatus for angular-resolved spectroscopic lithography characterization |
US20080036984A1 (en) * | 2006-08-08 | 2008-02-14 | Asml Netherlands B.V. | Method and apparatus for angular-resolved spectroscopic lithography characterization |
US7911612B2 (en) * | 2007-06-13 | 2011-03-22 | Asml Netherlands B.V. | Inspection method and apparatus, lithographic apparatus, lithographic processing cell and device manufacturing method |
US7473502B1 (en) * | 2007-08-03 | 2009-01-06 | International Business Machines Corporation | Imaging tool calibration artifact and method |
US7812943B2 (en) * | 2007-10-29 | 2010-10-12 | The United States Of America As Represented By The Secretary Of Commerce | Zeroeth order imaging |
NL1036098A1 (nl) * | 2007-11-08 | 2009-05-11 | Asml Netherlands Bv | Inspection method and apparatus, lithographic apparatus lithographic, processing cell and device manufacturing method. |
NL1036459A1 (nl) * | 2008-02-13 | 2009-08-14 | Asml Netherlands Bv | Method and apparatus for angular-resolved spectroscopic lithography characterization. |
US8248617B2 (en) * | 2008-04-22 | 2012-08-21 | Zygo Corporation | Interferometer for overlay measurements |
US20090296075A1 (en) * | 2008-05-29 | 2009-12-03 | Nanometrics Incorporated | Imaging Diffraction Based Overlay |
NL2003404A (en) * | 2008-09-16 | 2010-03-17 | Asml Netherlands Bv | Inspection method and apparatus, substrate, lithographic apparatus, lithographic processing cell and device manufacturing method. |
EP2302360B1 (en) * | 2009-09-24 | 2013-01-23 | ASML Netherlands B.V. | Method and apparatus for reconstruction of microscopic structures |
JP5663027B2 (ja) * | 2009-10-12 | 2015-02-04 | エーエスエムエル ネザーランズ ビー.ブイ. | 基板上のオブジェクトの概略構造を決定する方法、検査装置、コンピュータプログラム、及びコンピュータ可読媒体 |
TWI401549B (zh) * | 2009-12-02 | 2013-07-11 | Ind Tech Res Inst | 二維陣列疊對圖樣之設計方法、疊對誤差量測方法及其量測系統 |
-
2009
- 2009-12-17 TW TW098143306A patent/TWI417942B/zh active
- 2009-12-29 US US12/648,895 patent/US8250497B2/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200952037A (en) * | 2008-06-13 | 2009-12-16 | Ind Tech Res Inst | Method for designing overlay targets and method and system for measuring overlay error using the same |
Also Published As
Publication number | Publication date |
---|---|
US8250497B2 (en) | 2012-08-21 |
US20110154272A1 (en) | 2011-06-23 |
TW201123263A (en) | 2011-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI417942B (zh) | 二維陣列疊對圖樣組之設計方法、疊對誤差量測方法及其量測系統 | |
TWI733150B (zh) | 多重圖案化參數之量測 | |
KR102274476B1 (ko) | 다중 처리 단계로부터의 정보로 반도체 계측 | |
US20220107175A1 (en) | Machine Learning in Metrology Measurements | |
US20190250521A1 (en) | Combined imaging and scatterometry metrology | |
KR101257954B1 (ko) | 특성 시그니처 매칭을 이용한 스케터로메트리 방법 | |
CN106062939B (zh) | 用于基于图像的叠对测量的信号响应计量 | |
TWI364784B (en) | Method for designing overlay targets and method and system for measuring overlay error using the same | |
TWI631476B (zh) | 用於裝置上之量測之方法及系統 | |
JP6789920B2 (ja) | 被検査物上の関心対象領域の座標決定 | |
CN106796900B (zh) | 验证计量目标及其设计 | |
TWI671835B (zh) | 圖案化結構中之量測用度量衡測試結構設計及量測方法 | |
KR20170005059A (ko) | 스캐터로메트리 기반 오버레이 측정들을 위한 신호 응답 계측 | |
TW201622032A (zh) | 多重圖案化處理之度量 | |
TWI401549B (zh) | 二維陣列疊對圖樣之設計方法、疊對誤差量測方法及其量測系統 | |
KR20150141241A (ko) | 반도체 소자의 검사 방법, 반도체 검사 시스템, 및 이들을 이용한 반도체 소자의 제조방법 | |
Li et al. | Faster diffraction-based overlay measurements with smaller targets using 3D gratings | |
WO2015121867A1 (en) | Overlay design optimization |