JP2008503897A - 位置合わせ処理プロセスの改良された統合を提供する細長い構造物 - Google Patents
位置合わせ処理プロセスの改良された統合を提供する細長い構造物 Download PDFInfo
- Publication number
- JP2008503897A JP2008503897A JP2007518093A JP2007518093A JP2008503897A JP 2008503897 A JP2008503897 A JP 2008503897A JP 2007518093 A JP2007518093 A JP 2007518093A JP 2007518093 A JP2007518093 A JP 2007518093A JP 2008503897 A JP2008503897 A JP 2008503897A
- Authority
- JP
- Japan
- Prior art keywords
- alignment
- structures
- elongated
- region
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
Description
1または2以上の半導体部品上に、複数の細長い構造物を形成するステップであって、前記細長い構造物の各々は、対応する長い寸法と対応する短い寸法とを有し、対応する長い寸法は、対応する短い寸法よりも長いところのステップと、
前記1または2以上の半導体部品の少なくとも一つの上に、複数のアライメント構造物を形成するステップであって、前記複数のアライメント構造物は、アライメント領域を定形し、該アライメント領域は、第1の外方アライメント構造物と、第2の外方アライメント構造物とによって平面内に区画され、下側に延伸するところのステップと、
を有し、
前記複数の細長い構造物のうちの少なくとも一つの一部は、前記アライメント領域に含まれることを特徴とする方法が提供される。
複数のアライメント構造物を有する1または2以上の半導体部品であって、前記複数のアライメント構造物は、アライメント領域を定形し、該アライメント領域は、現在の層上で、第1の外方アライメント構造物の外側の端部から、第2の外方アライメント構造物の外側の端部にまで延伸しており、前記アライメント領域は、下方に向かって、1または2以上の既存の層にまで延伸しているところの半導体部品と、
前記1または2以上の半導体部品のうちの一つの上に設置された、1または2以上の細長い構造物であって、前記1または2以上の細長い構造物は、少なくとも一部が前記アライメント領域内にあるところの細長い構造物と、
を有する機器が提供される。
Claims (33)
前記1または2以上の半導体部品の少なくとも一つの上に、複数のアライメント構造物を形成するステップであって、前記複数のアライメント構造物は、アライメント領域を定形し、該アライメント領域は、第1の外方アライメント構造物と、第2の外方アライメント構造物とによって平面内に区画され、下側に延伸するところのステップと、
を有し、
前記複数の細長い構造物のうちの少なくとも一つの一部は、前記アライメント領域に含まれることを特徴とする方法。
対応する短い寸法および長手軸に沿った対応する長い寸法を有する、複数の細長い構造物の各々の方に、前記光を透過させるステップであって、前記光は、前記位置合わせ処理プロセスの際に、前記複数の細長い構造物のうちの少なくとも一つと相互作用するところのステップと、
前記複数のアライメント構造物と相互作用した光、および前記複数の細長い構造物と相互作用した光を、受光された光として受光するステップと、
前記受光された光に基づいて、アライメントパラメータを定めるステップと、
を有する方法。
前記1または2以上の半導体部品のうちの一つの上に設置された、1または2以上の細長い構造物であって、前記1または2以上の細長い構造物は、少なくとも一部が前記アライメント領域内にあるところの細長い構造物と、
を有する機器。
前記1または2以上の半導体部品は、リソグラフィシステム内に含まれていることを特徴とする請求項22に記載の機器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/875,081 US20050286052A1 (en) | 2004-06-23 | 2004-06-23 | Elongated features for improved alignment process integration |
PCT/US2005/019882 WO2006007297A1 (en) | 2004-06-23 | 2005-06-03 | Elongated features for improved alignment process integration |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008503897A true JP2008503897A (ja) | 2008-02-07 |
Family
ID=34980271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007518093A Pending JP2008503897A (ja) | 2004-06-23 | 2005-06-03 | 位置合わせ処理プロセスの改良された統合を提供する細長い構造物 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20050286052A1 (ja) |
JP (1) | JP2008503897A (ja) |
CN (1) | CN1973371A (ja) |
TW (1) | TWI267158B (ja) |
WO (1) | WO2006007297A1 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009212518A (ja) * | 2008-03-04 | 2009-09-17 | Asml Netherlands Bv | アラインメントマークを設ける方法、デバイス製造方法及びリソグラフィ装置 |
JP2010267682A (ja) * | 2009-05-12 | 2010-11-25 | Bondtech Inc | アライメント装置、アライメント方法および半導体装置 |
JP2014132605A (ja) * | 2013-01-04 | 2014-07-17 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
KR20150013428A (ko) * | 2012-05-22 | 2015-02-05 | 케이엘에이-텐코 코포레이션 | 직교 하지층 더미필을 갖는 오버레이 타겟 |
US10890436B2 (en) | 2011-07-19 | 2021-01-12 | Kla Corporation | Overlay targets with orthogonal underlayer dummyfill |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7564554B2 (en) * | 2006-06-30 | 2009-07-21 | Intel Corporation | Wafer-based optical pattern recognition targets using regions of gratings |
US8004678B2 (en) * | 2007-06-26 | 2011-08-23 | Intel Corporation | Wafer level alignment structures using subwavelength grating polarizers |
US8343713B2 (en) * | 2008-08-08 | 2013-01-01 | Macronix International Co., Ltd. | Method for patterning material layer |
US8329360B2 (en) * | 2009-12-04 | 2012-12-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus of providing overlay |
US9927718B2 (en) * | 2010-08-03 | 2018-03-27 | Kla-Tencor Corporation | Multi-layer overlay metrology target and complimentary overlay metrology measurement systems |
CN103019052B (zh) * | 2011-09-23 | 2015-10-21 | 中芯国际集成电路制造(北京)有限公司 | 光刻对准标记以及包含其的掩模板和半导体晶片 |
JP6003272B2 (ja) | 2012-06-15 | 2016-10-05 | 富士通セミコンダクター株式会社 | 露光方法および露光装置 |
US9093458B2 (en) * | 2012-09-06 | 2015-07-28 | Kla-Tencor Corporation | Device correlated metrology (DCM) for OVL with embedded SEM structure overlay targets |
KR102312241B1 (ko) * | 2012-11-21 | 2021-10-13 | 케이엘에이 코포레이션 | 프로세스 호환 세그먼팅된 타겟들 및 설계 방법들 |
KR102333504B1 (ko) | 2013-06-27 | 2021-12-01 | 케이엘에이 코포레이션 | 계측 타겟의 편광 측정 및 대응 타겟 설계 |
CN104253113B (zh) * | 2013-06-28 | 2017-07-11 | 上海华虹宏力半导体制造有限公司 | 一种测量时使用的定位标记及其识别方法 |
JP6465540B2 (ja) * | 2013-07-09 | 2019-02-06 | キヤノン株式会社 | 形成方法及び製造方法 |
TWI704647B (zh) * | 2015-10-22 | 2020-09-11 | 聯華電子股份有限公司 | 積體電路及其製程 |
US10504851B2 (en) | 2018-02-26 | 2019-12-10 | Globalfoundries Inc. | Structure and method to improve overlay performance in semiconductor devices |
CN113675074B (zh) * | 2020-05-15 | 2023-09-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体版图及其形成方法、形成的半导体结构及方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0864500A (ja) * | 1994-08-25 | 1996-03-08 | Hitachi Ltd | 信号処理方法および位置検出光学系の調整方法およびターゲットパターンならびに露光方法および露光装置 |
JP2001022097A (ja) * | 1999-07-06 | 2001-01-26 | Mitsubishi Electric Corp | 多層配線プロセス用転写マーク構造および多層配線プロセス用転写マーク作成方法 |
JP2003203852A (ja) * | 2002-01-09 | 2003-07-18 | Mitsubishi Electric Corp | アライメントマーク構造およびその製造方法、アライメントマーク検出方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63104348A (ja) * | 1986-10-21 | 1988-05-09 | Toko Inc | 半導体装置 |
US5032890A (en) * | 1988-01-30 | 1991-07-16 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit with dummy patterns |
US5278105A (en) * | 1992-08-19 | 1994-01-11 | Intel Corporation | Semiconductor device with dummy features in active layers |
TW272310B (en) * | 1994-11-09 | 1996-03-11 | At & T Corp | Process for producing multi-level metallization in an integrated circuit |
JP3638778B2 (ja) * | 1997-03-31 | 2005-04-13 | 株式会社ルネサステクノロジ | 半導体集積回路装置およびその製造方法 |
US6790742B2 (en) * | 1998-06-03 | 2004-09-14 | United Microelectronics Corporation | Chemical mechanical polishing in forming semiconductor device |
US6087733A (en) * | 1998-06-12 | 2000-07-11 | Intel Corporation | Sacrificial erosion control features for chemical-mechanical polishing process |
JP2000012431A (ja) * | 1998-06-22 | 2000-01-14 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US6396160B1 (en) * | 1999-09-14 | 2002-05-28 | International Business Machines Corporation | Fill strategies in the optical kerf |
JP4307664B2 (ja) * | 1999-12-03 | 2009-08-05 | 株式会社ルネサステクノロジ | 半導体装置 |
JP2001313293A (ja) * | 2000-05-01 | 2001-11-09 | Seiko Epson Corp | 半導体装置 |
US6486066B2 (en) * | 2001-02-02 | 2002-11-26 | Matrix Semiconductor, Inc. | Method of generating integrated circuit feature layout for improved chemical mechanical polishing |
KR100599054B1 (ko) * | 2001-04-11 | 2006-07-12 | 삼성전자주식회사 | 투과량 조절 마스크 및 그 제조방법 |
US7190823B2 (en) * | 2002-03-17 | 2007-03-13 | United Microelectronics Corp. | Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same |
TW569320B (en) * | 2002-08-14 | 2004-01-01 | Macronix Int Co Ltd | Method for defining a dummy pattern around alignment mark on a wafer |
US7139081B2 (en) * | 2002-09-09 | 2006-11-21 | Zygo Corporation | Interferometry method for ellipsometry, reflectometry, and scatterometry measurements, including characterization of thin film structures |
KR100462887B1 (ko) * | 2002-10-22 | 2004-12-17 | 삼성전자주식회사 | 필드 게이트 이미지의 폭을 보강하는 위상 에지 위상 변이마스크 및 제조방법 |
US6955987B2 (en) * | 2002-12-03 | 2005-10-18 | Mosel Vitelic, Inc. | Comparison of chemical-mechanical polishing processes |
US6803291B1 (en) * | 2003-03-20 | 2004-10-12 | Taiwan Semiconductor Manufacturing Co., Ltd | Method to preserve alignment mark optical integrity |
-
2004
- 2004-06-23 US US10/875,081 patent/US20050286052A1/en not_active Abandoned
-
2005
- 2005-06-03 WO PCT/US2005/019882 patent/WO2006007297A1/en active Application Filing
- 2005-06-03 JP JP2007518093A patent/JP2008503897A/ja active Pending
- 2005-06-03 CN CNA2005800211872A patent/CN1973371A/zh active Pending
- 2005-06-03 TW TW094118415A patent/TWI267158B/zh not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0864500A (ja) * | 1994-08-25 | 1996-03-08 | Hitachi Ltd | 信号処理方法および位置検出光学系の調整方法およびターゲットパターンならびに露光方法および露光装置 |
JP2001022097A (ja) * | 1999-07-06 | 2001-01-26 | Mitsubishi Electric Corp | 多層配線プロセス用転写マーク構造および多層配線プロセス用転写マーク作成方法 |
JP2003203852A (ja) * | 2002-01-09 | 2003-07-18 | Mitsubishi Electric Corp | アライメントマーク構造およびその製造方法、アライメントマーク検出方法 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009212518A (ja) * | 2008-03-04 | 2009-09-17 | Asml Netherlands Bv | アラインメントマークを設ける方法、デバイス製造方法及びリソグラフィ装置 |
US8115938B2 (en) | 2008-03-04 | 2012-02-14 | Asml Netherlands B.V. | Method of providing alignment marks, device manufacturing method and lithographic apparatus |
JP2010267682A (ja) * | 2009-05-12 | 2010-11-25 | Bondtech Inc | アライメント装置、アライメント方法および半導体装置 |
US10890436B2 (en) | 2011-07-19 | 2021-01-12 | Kla Corporation | Overlay targets with orthogonal underlayer dummyfill |
KR20150013428A (ko) * | 2012-05-22 | 2015-02-05 | 케이엘에이-텐코 코포레이션 | 직교 하지층 더미필을 갖는 오버레이 타겟 |
JP2015520377A (ja) * | 2012-05-22 | 2015-07-16 | ケーエルエー−テンカー コーポレイション | 直交下層ダミーフィルを有するオーバレイターゲット |
KR102272361B1 (ko) * | 2012-05-22 | 2021-07-05 | 케이엘에이 코포레이션 | 직교 하지층 더미필을 갖는 오버레이 타겟 |
KR20210086716A (ko) * | 2012-05-22 | 2021-07-08 | 케이엘에이 코포레이션 | 직교 하지층 더미필을 갖는 오버레이 타겟 |
KR102473825B1 (ko) * | 2012-05-22 | 2022-12-02 | 케이엘에이 코포레이션 | 직교 하지층 더미필을 갖는 오버레이 타겟 |
JP2014132605A (ja) * | 2013-01-04 | 2014-07-17 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
TWI267158B (en) | 2006-11-21 |
WO2006007297A1 (en) | 2006-01-19 |
CN1973371A (zh) | 2007-05-30 |
US20050286052A1 (en) | 2005-12-29 |
TW200605255A (en) | 2006-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008503897A (ja) | 位置合わせ処理プロセスの改良された統合を提供する細長い構造物 | |
US7175945B2 (en) | Focus masking structures, focus patterns and measurements thereof | |
KR102114512B1 (ko) | 디바이스형 산란측정 오버레이 타겟 | |
JP6320387B2 (ja) | 埋設sem構造オーバーレイ標的を用いたovlのためのデバイス相関計測法(dcm) | |
US7368208B1 (en) | Measuring phase errors on phase shift masks | |
US20070108368A1 (en) | Focus masking structures, focus patterns and measurements thereof | |
US7468331B2 (en) | Angled elongated features for improved alignment process integration | |
CN101937904B (zh) | 半导体器件及其制造方法 | |
JP2009130184A (ja) | アライメント方法、露光方法、パターン形成方法および露光装置 | |
US20050025352A1 (en) | Position detecting method | |
JP2008139251A (ja) | イオン注入パターン検出方法 | |
US7056625B2 (en) | Focus detection structure | |
US7642021B2 (en) | Method of mapping lithography focus errors | |
US20080160425A1 (en) | Mask With Focus Measurement Pattern And Method For Measuring Focus Value In Exposure Process Using The Same | |
KR100810157B1 (ko) | 다수 개의 연장 피처 및 정렬 피처를 형성하는 방법 및이들 피처를 포함하는 장치와 정렬 파라미터를 결정하는방법 | |
US7387965B2 (en) | Reference pattern for creating a defect recognition level, method of fabricating the same and method of inspecting defects using the same | |
JP4455035B2 (ja) | 位置特定方法 | |
Katz et al. | OPO residuals improvement with imaging metrology for 3D NAND | |
US7639370B2 (en) | Apparatus for deriving an iso-dense bias | |
US20060266953A1 (en) | Method and system for determining a positioning error of an electron beam of a scanning electron microscope | |
KR100687398B1 (ko) | 반도체 장치의 오버레이 측정 방법 | |
TW202314223A (zh) | 測定方法,測定裝置,及標記 | |
KR20050033687A (ko) | 오버레이 측정방법 | |
KR20070075982A (ko) | 반도체 소자의 중첩 마크 형성 방법 | |
KR20060039644A (ko) | 반도체소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101008 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101019 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110114 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110121 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110419 |