KR100810157B1 - 다수 개의 연장 피처 및 정렬 피처를 형성하는 방법 및이들 피처를 포함하는 장치와 정렬 파라미터를 결정하는방법 - Google Patents
다수 개의 연장 피처 및 정렬 피처를 형성하는 방법 및이들 피처를 포함하는 장치와 정렬 파라미터를 결정하는방법 Download PDFInfo
- Publication number
- KR100810157B1 KR100810157B1 KR1020067027040A KR20067027040A KR100810157B1 KR 100810157 B1 KR100810157 B1 KR 100810157B1 KR 1020067027040 A KR1020067027040 A KR 1020067027040A KR 20067027040 A KR20067027040 A KR 20067027040A KR 100810157 B1 KR100810157 B1 KR 100810157B1
- Authority
- KR
- South Korea
- Prior art keywords
- alignment
- features
- feature
- way
- extension
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
정렬 또는 오버레이의 개선된 집적 및 다른 공정. 정렬 기판과 같은 반도체 부분은 정렬 마크 또는 오버레이 피처에 포함될 수 있는 다수 개의 피처를 갖는다. 더미피케이션 피처와 같은 연장 피처는 정렬 피처 근처에서 사용된다. 예를 들어, 라인 형태를 이루는 더미피케이션 피처가 정렬 영역에 사용될 수 있으며, 정렬 공정으로부터의 광은 정렬 피처 및 연장 피처와 상호 작용할 수 있다. 연장 피처는 정렬 피처와 동일한 층 또는 상이한 층에 위치할 수도 있다. 연장 피처와 정렬 마크는 정렬 피처의 콘트라스트를 개선하기 위해 사용된 밝기 모드(밝은 필드, 어두운 필드)에 따라 서로를 향한다.
Description
집적회로는 일련의 패턴화된 층을 형성함으로써 제조된다. 집적회로 제조에 사용되기도 하는 하나의 공정은 화학 기계적 연마(CMP) 공정이다. 화학 기계적 연마 공정은 연마 시스템과 기판(예를 들어, 웨이퍼) 표면 간의 화학적, 물리적 상호작용을 이용하여 표면의 평면성을 개선시킨다.
CMP 공정에서의 고려사항 하나는 웨이퍼가 표면을 따라 일정하게 연마되어서, 원하는 정도의 평면성을 획득할 수 있어야 한다는 것이다. 그러나 보다 많은 피처(feature)를 갖는 기판의 영역은 일반적으로 보다 적은 피처를 갖는 영역과는 다른 비율로 연마된다.
연마의 불균일성을 줄이기 위해, 소위 "더미피케이션(dummification)"피처라 불리는 특별한 피처가 추가될 수 있다. 도 1은 일정하게 정렬된 사각형 피처(120)를 갖는 더미피케이션 래티스(lattice)(110)를 보여준다. 이러한 피처들은 보다 균일한 피처 밀도를 제공하지만 실제적인 회로 설계에 필요하지 않을 수도 있다. 그러므로 더미피케이션은 CMP 공정의 불균일성을 개선시킬 수 있다. 예를 들어, CMP 공정은 더미피케이션 영역의 밀도를 그 주변부와 보다 근접하게 매칭시킴으로써 개선될 수도 있다. 그러나 피처(110)는 정렬 피처 근처에서 사용될 때 문제가 있을 수 있다.
정렬 피처는 일반적으로 이전 층에 적절한 정렬을 판별하기 위해 리소그래피 시스템에 의해 사용되는 평행 라인 세트로, 그 결과 새로운 층은 이전에 패턴화된 층들과 올바른 공간적 관계를 갖도록 패턴화될 수 있다. 정렬 피처는 밝은 필드(비디오) 정렬 또는 어두운 필드(회절) 정렬을 사용하여 검출된다. 이러한 스킴들을 사용하여, (더미피케이션 피처(110)와 같은) 정렬 피처 근처에 위치한 피처들은 정렬 광과 상호 작용하여 정렬 피처의 적절한 검출을 방해할 수 있다. 그 결과, 더미피케이션은 일반적으로 정렬 피처 근처의 영역에서 생략된다.
도 1은 더미피케이션 피처의 래티스를 도시한 도면,
도 2는 단일 축 정렬을 위한 정렬 피처를 도시한 도면,
도 3a는 정렬 영역에 포함된 사각형 더미피케이션 피처를 갖는 도 2에 도시된 것과 같은 정렬 피처를 갖는 정렬 영역을 도시한 도면,
도 3b는 도 3a에 도시한 것과 같은 구성에 기초해서 정규화되고 시뮬레이션된 콘트라스트(contrast)의 그래프,
도 4a는 종래기술에 따른 더미피케이션이 없는 영역에서의 정렬 피처를 도시한 도면,
도 4b는 도 4a에 도시된 것과 같은 구성에 기초해서 정규화되고 시뮬레이션된 콘트라스트의 그래프,
도 5a는 구현 예에 따른 정렬의 집적 및 제조 공정을 개선할 수 있는 연장된 피처를 도시한 도면,
도 5b는 구현 예에 따른 연장된 더미피케이션 피처와 정렬 피처의 구현 예를 도시한 도면,
도 5c는 도 5b에 도시된 것과 같은 구성에 기초해서 정규화되고 시뮬레이션된 콘트라스트의 그래프,
도 6a는 4 구역 더미피케이션 영역을 포함하는 구현 예를 도시한 도면,
도 6b는 KLA 오버레이 마크(overlay mark) 구조를 포함하는 도 6a의 구현 예를 도시한 도면,
도 7은 주기적인 피처 어레이의 단면도,
도 8a는 어두운 필드 정렬과 사용될 수 있는 연장된 피처의 구현 예를 도시한 도면,
도 8b는 니콘 정렬 시스템을 위한 더미피케이션 피처의 구현 예를 도시한 도면,
도 8c는 ASML 정렬 시스템을 위한 더미피케이션 피처의 구현 예를 도시한 도면.
여러 도면에서 유사한 참조 부호는 유사한 구성요소를 나타낸다.
본 명세서에서 기술하는 시스템과 기법은 정렬의 집적과 제조 공정을 개선할 수 있다.
도 2는 사각형 더미피케이션 피처(220) 근처에 위치한 정렬 피처(230A 내지 230C)(예를 들어, 트렌치)의 예를 보여준다. 정렬 피처(230A 내지 230C)는 연속하는 층들이 올바른 공간적 관계를 가지고 패턴화되도록 하기 위해 리소그래피 시스템을 정렬하는 데에 사용될 수 있다. 정렬 피처(230A 내지 230C)는 약 0.1 마이크론에서 약 4 마이크론 또는 그 이상에 이르는 라인 폭 L을 갖고, 약 4 내지 약 20 마이크론의 폭을 갖는 스페이스(space)에 의해 분리 될 수도 있다. 물론, 많은 다른 라인 및 스페이스 폭이 사용될 수도 있다.
정렬 공정에서, 광은 하나 또는 그 이상의 측정 축을 따라 스캐닝 된다. 광은 피처(230A 내지 230C)와 상호작용하고 검출기에서 검출된다. 정렬 피처 근처의 다른 피처도 정렬 광과 상호 작용할 수 있어서 정렬 피처를 검출하는 것을 더욱 어렵게 만들 수 있다.
정렬 피처(230A 내지 230C)는 정렬 영역(238)을 정의할 수 있는데, 정렬 영역(238)은 피처(230A 내지 230C)의 바깥 에지(231A 및 231C)에 의해 정의되고 피처(230A)의 상부(232A)로부터 피처(230C)의 상부(232C)까지 확장되는 라인과 피처(230A)의 하부(233A)로부터 피처(230C)의 하부(233C)까지 확장되는 라인에 의해 추가 정의되는 영역에 이른다. 정렬 영역(238)은 정렬 피처가 형성된 층뿐만 아니라 이전의 층들에까지 확장된다. (현재 층 상부 또는 이전 층 내의) 정렬 영 역(238) 내부에 위치한 정렬 피처가 아닌 다른 피처들은 정렬 광과 상호 작용하므로 정렬 공정 동안에 정렬 피처의 검출을 방해한다.
몇몇 구현 예에서, 확장된 정렬 영역(235)이 정의될 수 있다. 확장된 정렬 영역(235)은 정렬 영역(238)의 상부 및 하부 경계의 확장에 의해 상부 및 하부에 접하지만, 왼쪽으로 라인(236)과 접하고 오른쪽으로 라인(237)과 접한다. 라인(236)은 바깥 에지(231A)로부터 약 S 내지 약 2S의 거리를 유지하는 반면 라인(237)은 바깥 에지(231C)로부터 약 S 내지 약 2S의 거리를 유지할 수 있다. 확장된 정렬 영역(235)은 이전 층으로도 확장된다. 확장된 정렬 영역(235) 내부의 피처도 정렬 광과 상호 작용하므로 정렬 피처를 검출하는 것이 더욱 어려워진다. 예를 들어, 라인(236)과 바깥 에지(231A) 사이에 위치한 영역(235)의 일부 내의 피처는 정렬 마크의 에지의 검출을 방해할 수 있다.
정렬은 밝은 필드(비디오) 또는 어두운 필드(회절) 정렬을 사용하여 달성될 수 있다. 밝은 필드 정렬에서, 정렬 피처는 밝아지고 정렬은 검출된 이미지를 사용하여 판별된다. 어두운 필드 정렬에서, 간섭성 광(예를 들어 레이저 소스로부터의 광)이 정렬 피처에 입사된다. 그 결과에 따른 회절 패턴이 검출되어 리소그래피 시스템의 정렬을 판별하는데 사용된다.
정렬 마크는 단일 축 또는 이중 축 정렬 마크로 불릴 수도 있다. 단일 축 마크는 단일 방향(예를 들어, x 또는 y 방향)으로 리소그래피 시스템을 정렬하는데 사용된다. 시스템을 x 및 y 양방향(또는 동등하게, 두 개의 평행하지 않은 방향, 그 결과 두 개의 방향이 정렬 평면에 놓인다.)으로 정렬하기 위해, 두개의 단일 축 마크가 사용될 수도 있다. 이중 축 정렬 마크가 리소그래피 시스템을 두 방향(예를 들어, x 및 y 방향, 또는 정렬 평면에 놓이는 다른 방향)으로 정렬하기 위해 사용될 수 있다.
도 3a는 연장된 정렬 피처가 단일 축의 밝은 필드 정렬 트렌치(330A 내지 330C)를 포함하고 더미피케이션 피처(320)가 정렬 피처 근처에 사용되는 예를 보여준다. 도 3a에서, 밝은 영역이 라인 또는 올라간 영역을 나타내는 반면, 어두운 영역은 홀 또는 트렌치와 같이 하락된 영역을 나타낸다. "근처(near)"라는 용어는 정렬 피처와 동일한 층 상의 더미피케이션 피처뿐만 아니라 이전 층 내의 더미피케이션 피처에도 적용됨을 나타낸다. 정렬 공정 동안에 정렬 광과 상호 동작하여 정렬 피처를 검출하도록 구성된 검출기에 의해 수신될 수 있는 광을 생성하기 위해 위치한다면, 더미피케이션 피처는 정렬 피처 "근처"에 위치한다.
예를 들어, 더미피케이션 피처(320)는 (영역(338)의 바깥뿐만 아니라) 정렬 영역(338) 내부에 포함된다. 더미피케이션 피처(320)는 정렬 트렌치(330A 내지 330C)와 동일한 층 위 또는 다른(예를 들어, 이전) 층 위에 위치할 수 있다. 정렬 영역(338) 내부의 더미피케이션 피처(320)는 정렬 피처를 검출하는 능력을 방해하는 콘트라스트 변화를 일으킬 수 있다.
이러한 예는 도 3b에 도시된다. 도 3b는 50% 밀도의 사각형 더미피케이션 래티스 위로 포개진 도 3a의 트렌치(330A 내지 330C)와 같은 세 개의 정렬 트렌치의 밝은 필드 콘트라스트 신호 시뮬레이션을 나타낸다. 더미피케이션 래티스에 의해 생성된 신호는 더미피케이션이 없는 정렬 영역 보다 정렬 마크이 위치를 검출하 는 것을 더욱 어렵게 만들 수 있다.
도 4a 및 도 4b는 이러한 문제점과 맞서는 스킴을 보여준다. 도 4a는 더미피케이션 피처가 없는 확장된 정렬 영역(435)을 나타낸다. 도 4a의 구현 예에서, 영역(435)은 도 2의 정렬 영역(238)과 유사하게 정의된 정렬 영역(438)보다 더 크다는 것을 나타낸다. 즉, 정렬 피처 그 자체 영역에 의해 정의되는 것보다 더 큰 영역에 대해서는 더미피케이션이 생략된다. 도 4b는 도 4a의 이미지를 y 방향으로 집적함으로써 얻어진 밝은 필드 콘트라스트 신호 시뮬레이션을 보여준다. 도 4b에 도시한 바와 같이, 더미피케이션 영역으로부터의 기여는 정렬 피처 근처에서 더미피케이션 영역을 생략함으로써 감소하거나 제거될 수 있다.
이러한 것이 정렬 피처의 검출을 보다 쉽게 만든다하더라도, 공정 변화의 이슈에 기인한 공정 집적 문제를 일으킬 수도 있다. 예를 들어, CMP 공정은 주변 영역보다 영역(435)을 더 연마함으로써, 웨이퍼의 주변부와 영역(435) 간의 인터페이스 그리고 영역(435) 내에서 다른 결함을 유발하거나 오목하게 만들 수도 있다.
도 5a는 정렬 피처 검출과는 지나치게 상관없이 공정 집적을 개선시키는 다수 개의 연장된 피처(525)의 구현 예를 보여준다. 피처(525)가 더미피케이션을 위한 것이라 하더라도 이하에서 서술하는 것은 정렬 피처 근처에 위치할 수 있는 다른 피처에 적용됨을 알아야 한다. 그러나 후속하는 논의에서 피처(525)는 더미피케이션에 사용될 수 있기 때문에 더미피케이션으로 불린다.
더미피케이션 피처(525)는 연장된다. 즉, 긴 수치(예를 들어, 길이)가 짧은 수치(예를 들어, 폭)보다 더 크다. 예를 들어, 연장된 더미피케이션 피처의 길이 는 적어도 폭의 세 배가 될 수 있다. 물론, 긴 수치 대 짧은 수치의 비율은 더 큰, 예를 들어 10 : 1이 될 수도 있다. 더미피케이션 피처는 라인 형태를 가지므로, 더미피케이션은 라인/스페이스 더미피케이션으로 불리기도 한다.
다수 개의 연장된 피처 중이 하나의 적어도 일부분은 정렬 영역에 포함될 수 있다. 즉, 더미피케이션 피처(525)의 적어도 일부분은 도 2의 영역(238)의 것과 유사하게 정의된 도 5b의 영역(538)과 같은 정렬 영역 내에 포함될 수 있다. 도 5a의 구현 예에서, 피처 반복 방향은 y 방향인 반면, 측정 축은 x 방향이 된다. 즉, 더미피케이션 반복 방향은 측정 축과 수직된다.
도 5b는 세 개의 수직적 트렌치(530A 내지 530C)가 수평적 라인/스페이스 더미피케이션 피처(525) 위로 포개지는 구현 예를 보여준다. 물론 다른 개수와 구성의 정렬 피처가 사용될 수도 있다.
도 5c는 도 5b에서 보여준 것과 같은 수평적 라인/스페이스 더미피케이션 피처(525)와 정렬 피처(530A 내지 530C)와 함께 얻어질 수 있는 시뮬레이션된 밝은 필드 콘트라스트 신호를 나타낸다. 사각형 더미피케이션 피처와 함께 생성된 중간 신호보다는 오히려, 더미피케이션으로부터 생성된 배경 콘트라스트 신호가 일반적으로 일정하다. 그래서 신호는 신호의 질과는 상관없이 상당히 증폭될 수 있다. 이는 정렬 피처가 사용될 신호를 상대적으로 약하게 생성하도록 만든다. 비록 도 5a의 피처(525)의 밀도가 50%이지만 다른 밀도가 사용될 수도 있다. 50%와 다른 밀도를 위한 콘트라스트 신호의 양은 상이한 밀도에 대해서 달라지지만 그 또한 일반적으로 일정하다. 그러므로 신호는 정렬 피처를 검출하는 능력과 지나치게 타협 하지 않고 증폭될 수 있다.
도 5a를 다시 참조하면, 더미피케이션 피처(525) 중의 하나의 폭이 L로 표시되는 반면, 두 개의 연속하는 더미피케이션 피처(525) 간의 특정 스페이스의 폭은 S로 표시된다. 도 5a가 비록 라인 폭을 모두 동일하게 나타내고 있지만, 라인 폭들은 그럴 필요가 없다(예를 들어, i 라인들에 대해서 서로 다른 값들 Li가 서로 다른 라인에 사용될 수 있다.) 유사하게, 스페이스의 폭도 변할 수 있다. 라인과 스페이스의 폭이 변한다 하더라도 라인 밀도는 일반적으로 원하는 피처 밀도를 제공하도록 선택된다. 예를 들어, 정렬 피처 근처의 모든 피처 밀도가 층의 주변 패턴 밀도가 원하는 수준의 평면성을 얻는데 충분하도록 보다 근접하게 매칭시키도록 하기 위해 라인 밀도가 선택될 수 있다.
정렬 피처 근처의 피처 밀도와 패턴 밀도는 모두 특정 윈도우 크기에 기초하여 일반적으로 논의된다. 즉, 피처 밀도는 피처 사이의 스페이스 보다는 피처에 의해 스팬(span)되는 윈도우의 퍼센트이다. 윈도우 크기는 결정된 밀도가 전체 밀도를 정확히 반영하도록 충분히 큰 반면, 피처 밀도에서의 공간적 변화를 반영하도록 충분히 작게 선택된다.
다른 종류의 정렬 피처는 오버레이 피처이다. 오버레이 측정의 목적은 연속하는 층들이 얼마나 잘 정렬되는 지를 판별하는 것이다. 리소그래피 시스템을 정렬하는 것에 더하여, 도 5b의 피처(525)와 같은 라인/스페이스 더미피케이션 피처가 오버레이 측정을 위해 사용될 수 있다. 오버레이 측정은 일반적으로 KLA-Tencor에 의해 제조된 레지스트레이션(registration) 툴과 같은 레지스트레이션 툴 을 사용하여 얻어진다.
도 6a는 4 구역 더미피케이션 영역(605)이 사용된 구현 예를 나타낸다. 영역(605)은 특정 층 내에서 패턴화되기도 하는데, KLA-Tencor Advanced Imaging Metrology(AIM) 오버레이 마크와 같은 오버레이 마크는 더미피케이션 영역(605)을 포함하는 층 위의 다른 층 내에서 패턴화된다.
영역(605)을 사용하여 오버레이를 측정하기 위해, 영역(605)을 포함하는 층이 형성된다. 오버레이 마크의 정렬 피처를 포함하는 다른 층이 이어서 형성됨에 따라, 영역(605)의 각 구역의 더미피케이션 반복 방향은 해당 구역 바로 위의 오버레이 마크 방향과 수직을 이룬다. 이어서 오버레이 구조의 밝은 필드 콘트라스트 신호들이 얻어지고 각 구역에 해당하는 4개의 디스크리트(discreet) 영역으로 분해된다. 도 6b는 4 구역 더미피케이션 영역(605)과 (KLA 오버레이 구조와 같은) 오버레이 마크 구조(617) 모두를 도시하고 있다.
몇몇 구현 예에서, 라인/스페이스 더미피케이션은 어두운 필드 정렬 스킴과 함께 사용될 수 있다. 전술한 바와 같이, 현재 사용되는 더미피케이션의 주기성은 x 및 y 측정 방향 모두에서 강한 회절 신호를 생성할 수도 있으므로, 신호 대 잡음비가 충분히 낮은 경우에는 정렬 피처 회절 신호의 검출을 방해할 수도 있는 주기적인 생성 및 파괴 회절 신호를 유발한다.
회절 시스템에서, i번째 스캐터링 각 θi는 i * λ/P이고, 여기서 λ는 입사광의 파장이고 P는 스캐터링 피처의 주기이다. 도 7은 피치 P를 갖는 스캐터링 피처(711)의 주기적 어레이의 단면도를 나타낸다. 간섭성 소스로부터의 광이 (예를 들어, 정상 표면 입사로) 입사되어 신호 검출에 사용되는 회절 오더(order)를 생성한다.
어두운 필드 시스템의 예는 니콘(Nikon) 시스템이며, 니콘 시스템에서 레이저 스캔 정렬(LSA) 회절성 정렬 시스템은 -2, -1, 1 그리고 2 오더를 획득하는 반면 0번째 오더는 검출 시스템에 의해 차단된다. 몇몇 니콘 시스템은 약 8 마이크론의 주기를 갖는 피처와 파장 632.8 nm의 입사 방사(radiation)에 최적화된다. 예를 들어, 시스템은 검출 영역(728)에서 광을 검출함으로써 상기 회절 오더를 획득할 수 있다. (예를 들어, 도 2의 영역(238) 또는 영역(235)에 유사하게 정의된 정렬 영역에서) 정렬 피처 근처에 위치하며 서로 다른 주기성을 갖는 스캐터링 피처들은 스캐터링 각이 검출 영역(728) 내부에 떨어지면 검출 가능한 회절 신호를 생성할 수도 있다.
도 8a는 어두운 필드 정렬과 함께 사용될 수도 있는 더미피케이션 피처(825)의 구현 예를 나타낸다. 도 8a에서, 더미피케이션 반복 방향은 측정 축과 평행이다. 이는 측정 축과 반복 방향이 서로 수직인 밝은 필드 구현 예와는 다르다는 것을 알게 한다.
도 8b는 니콘 LSA 시스템에 대한 더미피케이션 피처(825)의 구현 예를 나타낸다. 세 개의 어두운 필드 정렬 피처(830A 내지 830C)는 다수 개의 더미피케이션 피처(825) 위로 포개진다. 도 8b에서, 상대적으로 내려간 영역(예를 들어, 트렌치)은 회색으로 표시되는 반면 상대적으로 올라간 영역(예를 들어, 라인)은 흰색으로 표시된다. 도시된 측정 축과 더미피케이션 반복 방향은 x 방향인 반면, 정렬 피처 회절 축은 y 방향이다. 도 8c는 ASML 정렬 마크에 대한 더미피케이션 피처(825)의 구현 예를 나타낸다. 도 8c에서, 더미피케이션 반복 방향은 y 방향이다.
전술한 바와 같은 정렬 피처는 다음에서와 같이 사용될 수도 있다. 정렬 피처가 리소그래피 시스템을 정렬하기 위해 사용되는 구현 예에 대해, 광은 하나 이상의 연장된 정렬 피처(예를 들어, 다수 개의 라인 형태의 정렬 피처)로 전송될 수 있으며, 여기서 연장된 더미피케이션 피처는 정렬 피처 근처에 위치한다. 광은 정렬 피처와 더미피케이션 피처 모두와 상호 작용한다. 그러나 정렬 및 더미피케이션 피처의 상대적인 오리엔테이션과 형태 때문에, 더미피케이션 피처에 대응하는 수신광은 일반적으로 일정한 배경 신호가 된다.
이어서 수신광은 리소그래피 시스템의 정렬 상태를 판별하기 위해 분해 된다. 리소그래피 시스템에서 기판 상의 정렬 마크와 관련된 일부분의 위치 에러는 판별되어 웨이퍼가 노출된 동안에 수용 가능한 범위 내까지 리소그래피 시스템에 의해 교정될 수 있다.
정렬 피처가 오버레이를 판별하기위해 사용되는 구현 예에 대해, 광은 하나 이상의 연장된 정렬 피처(예를 들어, 오버레이 마크에 포함된 연장된 정렬 피처)로 전송되는데, 여기서 연정된 더미피케이션 피처는 정렬 피처 근처에 위치한다. 다시, 광은 정렬 피처와 더미피케이션 피처 모두와 상호 작용하지만 더미피케이션 피처로부터의 기여는 일반적으로 일정하다. 수신광은 분해될 수 있고 오버레이는 판별될 수 있다.
밝은 필드와 어두운 필드 스킴 모두는 연장된 더미피케이션 피처와 함께 사용될 수 있다. 그러나 더미피케이션 피처와 정렬 피처의 상대적인 오리엔테이션은 박은 필드 또는 어두운 필드 정렬이 사용되는 지에 의존한다.
많은 구현 예를 기술해 왔다. 그럼에도 불구하고, 본 발명의 정신과 범주로부터 출발하지 않고도 다양한 변형이 가능할 것이라는 것이 이해될 것이다. 예를 들어, 더미피케이션 피처의 형태와 각에서의 여러 변형이 사용될 수 있다. 일반적으로 원하는 신호 대 잡음비가 있을 것이며 더미피케이션 피처에 기인한 일부 잡음은 견딜 수 있을 것이다. 또한, 특정한 층 설계에 대한 수용 가능한 라인/스페이스 밀도가 범위가 존재할 수도 있다.
또한, 전술한 것이 특정 "더미피케이션"피처와 함께 사용하는 이러한 기법들을 기술하였지만 이러한 기법들은 임의의 반도체 피처와 함께 사용될 수도 있음을 이해해야 한다. 또한, 앞에서는 웨이퍼 상에 패턴화된 더미피케이션 및 정렬 피처를 논의하였지만, 그들은 마스크, 레티클, 기판 등과 같은 하나 이상의 반도체 부분에 결합될 수도 있다. 따라서 다른 구현 예들은 후속하는 청구항들의 범주에 속하게 된다.
Claims (33)
- 하나 이상의 반도체 부분 상에 다수 개의 연장 피처(a plurality of elongated features) - 상기 연장 피처 각각은 짧은 연동 치수와 상기 짧은 연동 치수보다 큰 긴 연동 치수를 가짐 - 를 형성하는 단계와,상기 하나 이상의 반도체 부분 중의 적어도 하나의 반도체 부분 상에 다수 개의 정렬 피처(alignment features)를 형성하는 단계를 포함하며,상기 다수 개의 정렬 피처는 정렬 영역을 정의하고, 상기 정렬 영역은 평면 내에서 제 1 바깥 정렬 피처와 제 2 바깥 정렬 피처에 의해 경계지워지고 아래로 확장되며, 상기 다수 개의 연장된 피처 중의 적어도 하나의 일부분이 상기 정렬 영역에 포함되는방법.
- 제 1 항에 있어서,상기 연장 피처가 기판 상에 형성된 더미피케이션 피처(dummification features)를 포함하는방법.
- 제 1 항에 있어서,상기 다수 개의 연장 피처 중의 하나 이상이 제 1 정렬 피처와 제 2 정렬 피처 사이에 적어도 부분적으로 위치하는방법.
- 제 1 항에 있어서,상기 다수 개의 정렬 피처는 현재 층 내에 형성되고, 상기 다수 개의 연장 피처 중의 하나 이상은 이전 층 내에 형성되는방법.
- 제 1 항에 있어서,상기 연장 피처는 라인 형태를 이루는방법.
- 제 5 항에 있어서,상기 연장 피처 각각은 대응하는 라인 폭을 갖고, 상기 연장 피처 중의 적어 도 하나가 상기 연장 피처 중의 다른 하나와는 상이한 대응하는 라인 폭을 갖는방법.
- 제 5 항에 있어서,인접하는 연장 피처는 대응하는 스페이스 폭을 갖는 스페이스에 의해 분리되는방법.
- 제 7 항에 있어서,제 1 인접 연장 피처 쌍의 제 1 대응 스페이스 폭이 제 2 인접 연장 피처 쌍의 제 2 대응 스페이스 폭과는 다른방법.
- 제 1 항에 있어서,상기 정렬 피처가 리소그래피 시스템의 정렬 파라미터를 결정하도록 구성된방법.
- 제 1 항에 있어서,상기 정렬 피처가 오버레이 파라미터를 결정하도록 구성된방법.
- 제 1 항에 있어서,상기 하나 이상의 반도체 부분이 마스크, 레티클(reticle) 그리고 상기 기판 중의 적어도 하나를 포함하는방법.
- 짧은 치수와 제 1 축을 따라 긴 치수를 갖는 다수 개의 연장 정렬 피처에 광을 전송하며, 상기 전송된 광이 정렬 공정 동안에 상기 다수 개의 정렬 피처와 상호 작용하는 단계와,다수 개의 연장 피처에 상기 광을 전송하며, 상기 다수 개의 연장 피처 각각은 짧은 연동 치수와 긴 축을 따라 긴 연동 치수를 가지며, 상기 광이 상기 정렬 공정 동안에 상기 다수 개의 연장 피처 중의 적어도 하나와 상호 작용하는 단계와,수신광으로서, 상기 다수 개의 정렬 피처와 상호 작용한 광을 수신하고, 상기 다수 개의 연장 피처와 상호 작용한 광을 수신하는 단계와,상기 수신광에 기초하여 정렬 파라미터를 결정하는 단계를포함하는 방법.
- 제 12 항에 있어서,상기 수신광은 상기 다수 개의 정렬 피처 중의 적어도 하나로부터 반사된방법.
- 제 12 항에 있어서,상기 수신광은 상기 다수 개의 정렬 피처 중의 적어도 하나에 의해 흩어지는 회절광을 포함하는방법.
- 제 14 항에 있어서,상기 회절광은 적어도 하나의 비영차 회절광(non-zeroth order diffracted light)을 포함하는방법.
- 제 12 항에 있어서,상기 다수 개의 정렬 피처의 긴 축과 상기 다수 개의 연장 피처의 긴 축이 상당히 평행한방법.
- 제 16 항에 있어서,상기 다수 개의 연장 피처가 상기 다수 개의 정렬 피처보다 집적회로의 더 하부 층에 형성되는방법.
- 제 12 항에 있어서,상기 다수 개의 정렬 피처의 긴 축과 상기 다수 개의 연장 피처의 긴 축이 실질적으로 수직인방법.
- 제 12 항에 있어서,상기 정렬 파라미터는 리소그래피 시스템의 정렬을 나타내는방법.
- 제 12 항에 있어서,상기 정렬 파라미터는 회로 구조의 제 1 층과 제 2 층 사이의 오버레이를 나타내는방법.
- 제 12 항에 있어서,상기 연장 피처가 더미피케이션 피처를 포함하는방법.
- 다수 개의 정렬 피처 - 상기 다수 개의 정렬 피처는 정렬 영역을 정의하고, 상기 정렬 영역은 제 1 바깥 정렬 피처의 바깥 에지로부터 현재 층 위의 제 2 바깥 정렬 피처의 바깥 에지까지 확장되고, 상기 정렬 영역은 하나 이상의 이전 층까지 아래로 확장됨 - 를 갖는 하나 이상의 반도체 부분과,상기 하나 이상의 반도체 부분 중의 하나의 반도체 부분 상에 위치한 하나 이상의 연장 피처를 포함하고, 상기 하나 이상의 연장 피처는 상기 정렬 영역 내에 적어도 부분적으로 위치하는장치.
- 제 22 항에 있어서,상기 하나 이상의 연장 피처는 상기 현재 층 상의 상기 정렬 영역에 적어도 부분적으로 포함되는장치.
- 제 22 항에 있어서,상기 하나 이상의 연장 피처는 이전 층 상의 상기 정렬 영역 내에 적어도 부분적으로 포함되는장치.
- 제 22 항에 있어서,상기 하나 이상의 연장 피처는 길이 및 폭을 갖고, 상기 길이는 상기 폭의 적어도 세 배인장치.
- 제 22 항에 있어서,상기 하나 이상의 연장 피처가 라인 형태를 이루는장치.
- 제 26 항에 있어서,상기 다수 개의 정렬 피처가 라인 형태를 이루는장치.
- 제 22 항에 있어서,상기 하나 이상의 연장 피처가 상기 다수 개의 정렬 피처와 상당히 평행한장치.
- 제 27 항에 있어서,상기 하나 이상의 연장 피처가 상기 다수 개의 정렬 피처와 실질적으로 수직 인장치.
- 제 22 항에 있어서,상기 다수 개의 정렬 피처가 정렬 마크에 포함되는장치.
- 제 22 항에 있어서,상기 다수 개의 정렬 피처가 오버레이 구조에 포함되는장치.
- 제 22 항에 있어서,상기 하나 이상의 반도체 부분이 마스크, 레티클 그리고 반도체 기판 중의 적어도 하나를 포함하는장치.
- 제 22 항에 있어서,리소그래피 시스템을 더 포함하고, 상기 하나 이상의 반도체 부분이 리소그래피 시스템에 포함되는장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020067027040A KR100810157B1 (ko) | 2004-06-23 | 2005-06-03 | 다수 개의 연장 피처 및 정렬 피처를 형성하는 방법 및이들 피처를 포함하는 장치와 정렬 파라미터를 결정하는방법 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/875,081 | 2004-06-23 | ||
KR1020067027040A KR100810157B1 (ko) | 2004-06-23 | 2005-06-03 | 다수 개의 연장 피처 및 정렬 피처를 형성하는 방법 및이들 피처를 포함하는 장치와 정렬 파라미터를 결정하는방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070023767A KR20070023767A (ko) | 2007-02-28 |
KR100810157B1 true KR100810157B1 (ko) | 2008-03-06 |
Family
ID=41626498
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020067027040A KR100810157B1 (ko) | 2004-06-23 | 2005-06-03 | 다수 개의 연장 피처 및 정렬 피처를 형성하는 방법 및이들 피처를 포함하는 장치와 정렬 파라미터를 결정하는방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100810157B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102344379B1 (ko) * | 2015-05-13 | 2021-12-28 | 삼성전자주식회사 | 실딩 패턴을 갖는 반도체 소자 |
-
2005
- 2005-06-03 KR KR1020067027040A patent/KR100810157B1/ko not_active IP Right Cessation
Non-Patent Citations (1)
Title |
---|
US6396160B1, US6087733A, US2001/003382A1 |
Also Published As
Publication number | Publication date |
---|---|
KR20070023767A (ko) | 2007-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2006007297A1 (en) | Elongated features for improved alignment process integration | |
US7468331B2 (en) | Angled elongated features for improved alignment process integration | |
US7368208B1 (en) | Measuring phase errors on phase shift masks | |
US6416912B1 (en) | Method of manufacturing microdevice utilizing combined alignment mark | |
US7534637B2 (en) | Tunable alignment geometry | |
US6342735B1 (en) | Dual use alignment aid | |
TW201400993A (zh) | 度量方法與裝置、基板、微影系統及元件製造方法 | |
US20060160037A1 (en) | Automated sub-field blading for leveling optimization in lithography exposure tool | |
TW200400546A (en) | System and method for automated focus measuring of a lithography tool | |
US20080142998A1 (en) | Zero-order overlay targets | |
JP5059575B2 (ja) | マークを備える基板 | |
US7352891B2 (en) | Position detecting method | |
KR100810157B1 (ko) | 다수 개의 연장 피처 및 정렬 피처를 형성하는 방법 및이들 피처를 포함하는 장치와 정렬 파라미터를 결정하는방법 | |
US7736844B2 (en) | Overlay mark and method of forming the same | |
US7642021B2 (en) | Method of mapping lithography focus errors | |
KR101067860B1 (ko) | 멀티오버레이 측정마크 및 그 형성 방법 | |
JP7287304B2 (ja) | ワイドバンドギャップ半導体装置の製造方法 | |
US7171319B2 (en) | Method and apparatus to separate field and grid parameters on first level wafers | |
KR100687398B1 (ko) | 반도체 장치의 오버레이 측정 방법 | |
US20060266953A1 (en) | Method and system for determining a positioning error of an electron beam of a scanning electron microscope | |
US20050009355A1 (en) | Reference pattern for creating a defect recognition level, method of fabricating the same and method of inspecting defects using the same | |
KR20060039644A (ko) | 반도체소자의 제조방법 | |
KR20070075982A (ko) | 반도체 소자의 중첩 마크 형성 방법 | |
KR19980026389A (ko) | 반도체 장치 제조방법 | |
JP2002090115A (ja) | 計測マーク検出装置、検出方法および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130219 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140203 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150130 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160127 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20170201 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |