KR102312241B1 - 프로세스 호환 세그먼팅된 타겟들 및 설계 방법들 - Google Patents

프로세스 호환 세그먼팅된 타겟들 및 설계 방법들 Download PDF

Info

Publication number
KR102312241B1
KR102312241B1 KR1020207030155A KR20207030155A KR102312241B1 KR 102312241 B1 KR102312241 B1 KR 102312241B1 KR 1020207030155 A KR1020207030155 A KR 1020207030155A KR 20207030155 A KR20207030155 A KR 20207030155A KR 102312241 B1 KR102312241 B1 KR 102312241B1
Authority
KR
South Korea
Prior art keywords
target element
area
background
segmented
target
Prior art date
Application number
KR1020207030155A
Other languages
English (en)
Other versions
KR20200123486A (ko
Inventor
누리엘 아미르
Original Assignee
케이엘에이 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 케이엘에이 코포레이션 filed Critical 케이엘에이 코포레이션
Publication of KR20200123486A publication Critical patent/KR20200123486A/ko
Application granted granted Critical
Publication of KR102312241B1 publication Critical patent/KR102312241B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B21/00—Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant
    • G01B21/02—Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant for measuring length, width, or thickness
    • G01B21/04—Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant for measuring length, width, or thickness by measuring coordinates of points
    • G01B21/047—Accessories, e.g. for positioning, for tool-setting, for measuring probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/02—Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/14—Measuring arrangements characterised by the use of optical techniques for measuring distance or clearance between spaced objects or spaced apertures
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching

Abstract

계측 타겟들을 설계하는 방법들이 제공되며, 이 방법은 타겟 엘리먼트들의 배경 영역을 세그먼팅하고 옵션적으로 타겟 엘리먼트들을 세그먼팅함으로써, 타겟 엘리먼트들을 배경 영역으로부터 구분하는 단계를 포함한다. 제공된 계측 타겟들은 측정될 때 요구되는 피쳐 사이즈를 유지하나, 계측 측정들의 더 높은 정확성을 초래하는 프로세스 및 설계 규칙 호환성을 달성하기 위하여 정밀하게 세그먼팅된다. 특히, 타겟 피쳐들과 인접한 배경 피쳐들 사이의 모든 트랜지션(transition)들은 피쳐들의 피쳐 사이즈를 특정 임계치 미만으로 유지시키도록 설계될 수 있다.

Description

프로세스 호환 세그먼팅된 타겟들 및 설계 방법들{PROCESS COMPATIBLE SEGMENTED TARGETS AND DESIGN METHODS}
본 발명은 계측(metrology) 분야, 특히 계측 타겟 설계에 관한 것이다.
관련 분야의 배경지식을 진술하기 이전에, 이하에서 사용될 특정 용어들에 대한 정의들을 진술하는 것이 도움이 될 수 있다.
본 출원에서 여기에 사용되는 바와 같은 용어들 "계측 타겟(metrology target)" 또는 "타겟"은 계측 목적으로 사용되는 웨이퍼 또는 설계되거나 생성된 임의의 구조물로서 정의된다. 계측 타겟들의 비제한적 예시들은 주기적 구조들(예를 들어, 격자들)과 같은 산란계측(scatterometry) 타겟들 및 박스 타겟의 박스와 같은 이미징 타겟들이다.
본 출원에서 여기에 사용되는 바와 같은 용어들 "계측 측정" 또는 "측정"은 계측 타겟들로부터 정보를 추출하는데 사용되는 임의의 계측 측정 프로시져로서 정의된다. 예를 들어, 계측 측정들은 타겟들의 이미징 또는 타겟들의 산란계측 측정들일 수 있다. 계측 측정들에 대한 비제한적 예시들은 오버레이 측정(이미징 또는 산란계측), 임계 치수(CD) 측정, 포커스(focus) 및 선량(dose) 측정 등을 포함한다.
본 출원에서 여기에 사용되는 바와 같은 용어 "타겟 엘리먼트"는 개별 타겟 영역들 또는 박스들, 격자 바들 등과 같은, 자신의 배경으로부터 설계 시 구별가능한 계측 타겟의 임의의 피쳐로서 정의된다. 본 출원에서 여기에 사용되는 바와 같은 용어 "배경"은 설계에 의해 타겟 엘리먼트로부터 구별가능한, 타겟 엘리먼트에 인접한 웨이퍼 영역으로서 정의된다.
도 1a-1c는 종래 기술에서 사용되는 계측 타겟 엘리먼트들을 개략적으로 예시한다. 도 1a는 설계된 타겟(100)의 일부로서 블랭크 배경(110) 상에 타겟 엘리먼트(120)로서 솔리드 바(solid bar)를 개략적으로 예시한다. 바는 피쳐 폭(W)을 갖는다. 도 1b 및 1c는 설계된 타겟(100)의 일부로서 블랭크 배경(110) 상에 타겟 엘리먼트(120)로서 세그먼팅된 바를 개략적으로 예시한다. 바는 피쳐 폭(W) 및 세그먼트화 피치(P)를 갖는다. 라인들(130)은 피쳐 폭(W) 및 피치(P)를 나타내는 각각의 방향의 타겟 엘리먼트(120) 및 배경(110)의 중앙 단면도들을 나타낸다.
본 발명의 일 양상은 타겟 엘리먼트의 배경 영역을 세그먼팅하고, 옵션적으로 타겟 엘리먼트들을 세그먼팅함으로써, 타겟 엘리먼트를 타겟 엘리먼트의 배경 영역으로부터 구별하는 단계를 포함하는, 계측 타겟들을 설계하는 방법을 제공한다. 특정 양상들에서, 타겟 피쳐들과 인접한 배경 피쳐들 사이의 모든 트랜지션(transition)들이 피쳐들의 피쳐 사이즈를 특정 임계치 미만으로 유지하는, 계측 타겟들이 제시된다.
본 발명의 이러한 추가의 및/또는 다른 양상들 및/또는 장점들은 뒤따르는상세한 설명에 진술되고; 가능하게는 상세한 설명으로부터 추론가능하고; 및/또는 본 발명의 실행에 의해 학습가능하다.
발명의 실시예들에 대한 더 나은 이해를 위해, 그리고 동일한 것이 실행에 옮겨질 수 있는 방법을 나타내기 위해, 순수하게 실시예로서 첨부 도면들에 대한 참조가 이루어질 것이며, 여기서 동일한 번호들은 명세서 전반에 걸쳐 대응 엘리먼트들 또는 섹션들을 지적한다.
도 1a-1c는 종래 기술에서 사용되는 계측 타겟 엘리먼트들을 개략적으로 예시한다.
도 2a 및 2b는 발명의 몇몇 실시예들에 따른, 설계된 타겟의 일부로서 세그먼팅된 배경 상의 타겟 엘리먼트의 고차원 개략적 예시도들이다.
도 3a-3e는 발명의 몇몇 실시예들에 따른, 설계된 타겟의 일부로서 세그먼팅된 배경들 상의 세그먼팅된 타겟 엘리먼트의 고차원 개략적 예시도들이다.
도 4는 발명의 몇몇 실시예들에 따른, 계측 타겟들을 설계하는 방법을 예시하는 고차원 흐름도이다.
상세한 설명이 진술되기 이전에, 이하에서 사용될 특정 용어들의 정의들을 진술하는 것이 도움이 될 수 있다.
본 출원에서 사용되는 바와 같은 용어 "설계된 타겟"은 전체 타겟 설계가 무엇이든 간에, 타겟 엘리먼트들에 적용가능한 설계 원리를 지칭한다. 개시된 설계 원리들은 단지 타겟 엘리먼트들이 단지 설계에 의해 배경으로부터 구별가능하며, 따라서 임의의 특정 타겟 설계에 적용가능하다는 가정에 의존한다.
본 출원에 사용되는 바와 같은 용어 "세그먼트화"는 통상적으로 도 1a에 예시된 솔리드 바들에 대한 수백 나노미터(예를 들어, 200-800nm) 폭의 스케일로부터 예를 들어 도 1a 및 1b에 예시된 더 작은 피쳐들에 대한 수십 나노미터(예를 들어, 10-100nm) 폭의 스케일로의, 타겟 엘리먼트의 더 작은 피쳐들로의 서브-분할을 지칭한다.
각각, 본 출원에 사용되는 바와 같은 용어 "세그먼트"는 타겟 엘리먼트 또는 배경이 세그먼트화되는 최소 솔리드 부분 또는 피쳐를 지칭한다.
본 출원에 사용되는 바와 같은 용어 "피쳐 사이즈"는 타겟 설계에서 최소 피쳐 또는 세그먼트의 좁은 면의 치수를 지칭한다. 용어 "피쳐 사이즈"는 피쳐 사이즈에 있어서 대략적 크기의 절반 정도 걸쳐지는 최저 피쳐 또는 세그먼트의 좁은 면의 치수에 있어서의 특정 공차를 내재적으로 포함한다. 예를 들어, 30nm, 50nm 및 80nm의 피쳐 사이즈들은 실질적으로 동일한 피쳐 사이즈이며, 400nm, 600nm 및 800nm의 피쳐 사이즈들은 실질적으로 동일한 피쳐 사이즈들이나, 이들 2개의 그룹의 피쳐 사이즈들은 서로 구별된다.
이제 도면들을 특별히 상세히 참고하여, 도시된 특정 사항들이 예시이고, 단지 본 발명의 바람직한 실시예들에 대한 예시적 논의를 목적으로 하며, 가장 유용한 것으로 여겨지는 것을 제공하려는 이유로 제시되고, 발명의 개념적 양상들 및 원리들에 대한 설명을 용이하게 이해시키려는 것임이 강조된다. 이 점에 있어서, 발명의 기본적 이해를 위해 필요한 것보다 더욱 상세하게 발명의 구조적 세부사항들을 보이도록 시도되지는 않으며, 도면들과 함께하는 설명은 발명의 여러 형태들이 어떻게 실제로 구현될 수 있는지에 대해 본 기술분야의 당업자들에게 명백해지게 한다.
발명의 적어도 일 실시예가 상세히 설명되기 전에, 발명은 도면들에 예시되거나 하기의 설명에서 진술된 컴포넌트들의 배열 및 구성의 세부사항들로 그 적용이 제한되지 않음이 이해될 것이다. 발명은 다른 실시예들에 적용될 수 있으며, 다양한 방식으로 실시 또는 실행될 수 있다. 또한, 본 명세서에서 이용되는 어법 또는 전문용어는 설명을 목적으로 하며, 제한으로 간주되어서는 안된다는 것이 이해될 것이다.
계측 타겟들을 설계하는 방법들이 제공되며, 이 방법은 타겟 엘리먼트의 배경 영역을 세그먼팅하고, 옵션적으로 타겟 엘리먼트들을 세그먼팅함으로써, 타겟 엘리먼트를 타겟 엘리먼트의 배경 영역으로부터 구별하는 단계를 포함한다. 제공된 계측 타겟들은 측정될 때 요구되는 피쳐 사이즈를 유지하나, 계측 측정들의 더 높은 정확성을 초래하는 프로세스 및 설계 규칙 호환성을 달성하기 위하여 정밀하게 세그먼팅된다. 특히, 타겟 피쳐들과 인접한 배경 피쳐들 사이의 모든 트랜지션(transition)들은 피쳐들의 피쳐 사이즈를 특정 임계치 미만으로 유지시키도록 설계될 수 있다. 특정 실시예들에서, 타겟 엘리먼트들과 타겟 엘리먼트들의 배경 사이의 광학적 차를 유지하거나 향상시키면서, 타겟 피쳐들 및 인접한 배경 피쳐들은 래스터링되고, 세그먼팅되고, 디바이스 엘리먼트들을 포함하거나, 디바이스 엘리먼트들을 시뮬레이팅하도록 설계될 수 있다.
도 2a 및 2b는 발명의 몇몇 실시예들에 따른, 설계된 타겟(100)의 일부로서 세그먼팅된 배경(110) 상의 타겟 엘리먼트(120)의 고차원 개략적 예시들이다. 설계된 타겟(100)에 관하여, 본 개시물은 타겟(100)의 타겟 엘리먼트들(120)의 그들의 배경(110)으로부터 구별하기 위한 설계 원리들을 예시한다는 것을 유념한다. 라인들(130)은 각각의 방향으로 타겟 엘리먼트(120) 및 배경(110)의 중앙 단면들을 나타낸다. 배경 피쳐(세그먼트) 폭은 W로 표시되며, 배경 세그먼트화 피치는 P로 표시되고, 세그먼트 높이(또는 진폭)는 A로 표시된다. 피쳐 폭 및 피쳐 높이는 피쳐 사이즈의 파라미터들이다. 특정 실시예들에서, 특정 실시예들에서, 파라미터들(W, P 및 A) 중 임의의 하나는 콘트라스트를 제공하고 타겟 엘리먼트들(120)의 그리고 배경(110)의 생성 에러들을 감소시키도록 조정될 수 있다. 본 개시물의 모든 타겟 조명들에 관하여, 도면들에서 타겟 엘리먼트들 및 타겟 엘리먼트들의 배경들의 래스터링은 일반적으로 솔리드 세그먼트들을 나타내는데 사용된다는 것에 유념한다. 여전히, 하기에 설명된 바와 같이, 생성시 타겟 피쳐들은 또한 래스터링될 수 있다.
도 3a-3e는 발명의 몇몇 실시예들에 따른, 설계된 타겟(100)의 일부로서 세그먼팅된 배경들(110) 상의 세그먼팅된 타겟 엘리먼트들(120)의 고차원 개략적 예시들이다. 라인들(130)은 각각의 방향의 타겟 엘리먼트(120) 및 배경(110)의 중앙 단면들을 나타낸다. 피쳐 폭은 배경 세그먼트화에 대해 W1로 그리고 타겟 엘리먼트 세그먼트화에 대해 W2로 표시되고, 세그먼트화 피치는 배경 세그먼트화에 대해 P1에 의해 그리고 타겟 엘리먼트 세그먼트화에 대해 P2로 표시되고, 세그먼트들의 높이(진폭)는 배경 세그먼트화에 대해 A1로 그리고 타겟 엘리먼트 세그먼트화에 대해 A2로 표시된다. 타겟 엘리먼트(120)와 배경(110) 사이의 세그먼트 파라미터들(W, P, A)의 차이들은 타겟(100)의 층들 간에 상이할 수 있는데, 즉, 파라미터들(W1, P1, A1, W2, P2, A2) 중 임의의 것은 타겟(100)의 상이한 층들에서 상이한 값을 가질 수 있다.
특정 실시예들에서, 세그먼트 높이들(A1, A2)은 세그먼트들의 폭 및 피치에 관련한 프로세스 효과들에 의해 및/또는 프로세스 파라미터들에 의해 제어될 수 있다 . 도면들은 A1=A2인 세그먼트화를 예시하나, 특정 실시예들이 A1≠A2인 세그먼트화를 포함할 수 있음이 강조된다. 예를 들어, 더 큰 피치를 갖는 영역은 프로세스 효과들로 인한 더 작은 피치의 영역 내에 세그먼트들보다 더 짧은 세그먼트들을 야기하도록 에칭될 수 있다. 그러한 예들에서, 레지스트의 조명(레이턴트 이미지(latent image))과 같은 다른 단계들 이후가 아닌 에칭과 같은 특정 단계들 이후에, 세그먼트 높이는 타겟 엘리먼트(120)와 배경(110) 간에 상이하도록 설계될 수 있다. 하나의 제한적 예시에서, 타겟(100)은 (에칭 이후에) 이전의 층에서 A1≠A2를 그리고 (에칭 이전에) 현재 층에서 A1=A2를 갖도록 설계될 수 있다.
도 3a는 발명의 몇몇 실시예들에 따른, 배경(110)의 피쳐 폭(W1)과는 상이한 피쳐 폭(W2)을 가지고 세그먼팅된 타겟 엘리먼트(120)의 개략적 예시이다. 예시된 예에서, 타겟 엘리먼트(120) 및 배경(110)은 동일한 피치 P1=P2을 가지고 세그먼팅될 수 있다. 피쳐 폭의 차는 개별적인 계측 프로시져(예를 들어, 이미징 또는 산란계측)를 적용시, 타겟 엘리먼트(120)와 배경(110) 간에 구별가능한 차이를 초래한다. 예를 들어, 상이한 피쳐 폭들은 측정된 타겟 엘리먼트와 측정된 배경 사이에 더 우수한 콘트라스트를 초래할 수 있다.
다시 말해, 상이한 피쳐 폭은 타겟 엘리먼트(120)와 배경(110) 간에, 세그먼트들의 상이한 종횡비로서 이해될 수 있다. 상이한 종횡비는 측정시 타겟 엘리먼트(120)를 배경(110)으로부터 유사하게 구별한다. 다른 체계화에서, 상이한 피쳐 폭은 타겟 엘리먼트(120)와 배경(110) 간에 상이한 듀티 사이클(세그먼트/공간비)로서 이해될 수 있다. 상이한 듀티 사이클은 측정시 타겟 엘리먼트(120)를 배경(110)으로부터 유사하게 구별한다.
도 3b는 발명의 몇몇 실시예들에 따른, 배경(110)의 피치(P1)와 상이한 피치(P2) 뿐 아니라, 배경(110)의 피쳐 폭(W1)과 상이한 피쳐 폭(W2)을 가지고 세그먼팅된 타겟 엘리먼트(120)의 개략적 예시이다. 피쳐 폭 및 피치의 차는 개별적 계측 프로시져를 적용 시(예를 들어, 이미징 또는 산란계측), 타겟 엘리먼트(120)와 배경(110) 간의 구별가능한 차를 초래한다. 예를 들어, 상이한 피쳐 폭들 및 피치들은 측정된 타겟 엘리먼트와 측정된 배경 간의 더 우수한 콘트라스트를 초래할 수 있다.
특정 실시예들에서, 타겟 엘리먼트(120)의 피쳐 폭(W2) 및/또는 피치(P2)는 배경(110)의 피쳐 폭(W1) 및/또는 피치(P1)보다 더 크거나 더 작을 수 있다. 타겟 엘리먼트(120)의 피쳐 폭(W2) 및/또는 피치(P2)와 배경(110)의 피쳐 폭(W1) 및/또는 피치(P1)는 지정된 계측 측정들 하에서 최적의 계측 퍼포먼스 및/또는 정확성을 초래하도록 최적화될 수 있다. 비제한적 예로서, 타겟 엘리먼트(120) 및 배경(110)의 이들 파라미터들은 계측 측정들의 이미징에서 타겟과 그 배경 간의 콘트라스트를 최대화하도록 설계될 수 있다. 특정 실시예들에서, 타겟 엘리먼트(120)의 피쳐 폭(W2) 및/또는 피치(P2)와 배경(110)의 피쳐 폭(W1) 및/또는 피치(P1)는 광학적 산란계측 오버레이 측정 및/또는 측정 정확성을 초래하도록 최적화될 수 있다.
도 3c 및 3d는 발명의 몇몇 실시예들에 따른, 배경(110)과 상이한 배향으로 세그먼팅된 타겟 엘리먼트(120)의 개략적 예시들이다. 세그먼트화 배향의 차는 개별적 계측 프로시져(예를 들어, 이미징 또는 산란계측)의 적용 시, 타겟 엘리먼트(120)와 배경(110) 간의 구별가능한 차를 초래한다. 예를 들어, 상이한 배향은 측정된 타겟 엘리먼트와 측정된 배경 간에 더 우수한 콘트라스트를 초래할 수 있다. 특정 실시예들에서, 타겟 엘리먼트(120) 및 배경(110)의 피쳐 폭들(W2, W1) 및/또는 피치들(P2, P1)은 상이하거나 동일할 수 있다. 타겟 엘리먼트(120) 및 배경(110)의 피쳐 폭들(W2, W1) 및/또는 피치들(P2, P1)은 지정된 계측 측정들 하에서 최적의 계측 퍼포먼스를 초래하도록 최적화될 수 있다. 부가적으로, 타겟 엘리먼트(120)의 세그머트 배향과 배경(110)의 세그먼트 배향 간의 각도(α)는 지정된 계측 측정들 하에 최적의 계측 퍼포먼스 및/또는 정확성을 초래하게끔 최적화되도록 선택되고 조정될 수 있다.
도 3e는 발명의 몇몇 실시예들에 따른, 2개 방향들로 세그먼팅된 타겟 엘리먼트(120) 및 배경(110)의 개략은 적 예시이다. 예시된 비제한적 예에서, 타겟 엘리먼트(120) 및 배경(110)은 2개 방향들 모두에 있어 동일한 그리고 타겟 엘리먼트(120)와 배경(110) 간에 상이한 피쳐 폭들(각각 W2, W1) 및 피치들(각각 P2, P1)을 가지고 세그먼팅된다. 명백하게 이들 파라미터들(타겟 엘리먼트(120) 및 배경(110) 각자의 각각의 방향에 있어서, 각도 뿐 아니라 피쳐 폭 및 피치)의 임의의 다른 조합물이 착안될 수 있으며, 지정된 계측 측정 하에 계측 퍼포먼스 및/또는 정확성을 향상시키도록 (예를 들어, 개별적 계측 프로시져를 적용 시, 타겟 엘리먼트(120)와 배경(110) 간의 구별가능한 차를 초래하도록) 최적화될 수 있다.
특정 실시예들에서, 타겟 엘리먼트(들)(120) 및 배경(110)은 지정된 패턴으로 래스터링되고, 그들의 구별가능성 및 콘트라스트를 향상시키도록 및/또는 디바이스 설계를 시뮬레이팅하도록 선택될 수 있다. 특정 실시예들에서, 타겟 엘리먼트(120) 및/또는 배경(110)은 L자형 피쳐들로 또는 통상적인 디바이스 설계 엘리먼트들(예를 들어, 메모리 셀 엘리먼트들)로 채워지도록 래스터링될 수 있다. 타겟 엘리먼트(120) 및/또는 배경(110)은 상이한 패턴들로 래스터링될 수 있으며, 이는 타겟 엘리먼트(120) 및/또는 배경(110) 간의 광학적 구분을 초래한다. 그러한 실시예들에서, 도 2a, 2b 및 3a-3e의 세그먼트들의 래스터링은 지정된(가능하게는 가변성) 엘리먼트들을 갖는 세그먼트들의 실제 래스터링을 나타내는 것으로써 이해될 것이다. 특정 실시예들에서, 타겟 엘리먼트(120) 및/또는 배경(110)은 디바이스 피쳐들, 즉, 실제 디바이스 설계들의 일부인 엘리먼트들을 포함할 수 있거나, 또는 실제 디바이스 설계들의 일부분들을 시뮬레이팅할 수 있다.
특정 실시예들에서, 타겟(100)의 설계 원리들, 즉, 타겟 엘리먼트(들)(120) 및 배경(110)의 세그먼트화는, 제조 및 계측 요건들에 따라, 원치 않는 전역적 에칭 바이어스(global etch bias), 국소적 에칭 바이어스(local etch bias), 연마 바이어스(polish bias), 박막 두께 바이어스 및/또는 리소그래픽 인쇄 바이어스 중 임의의 것을 지정된 임계치 이하로 감소시키도록 구성된다. 바람직하게, 종래 기술의 타겟들에 비하여 그러한 타겟들은 반도체 제조 설계 규칙들과 더욱 프로세스 호환가능하며, 이들 타겟들은 반도체 리소그래픽 애플리케이션들에 대한 오버레이 및 다른 계측 타겟들이 우수한 또는 완전한 프로세스 호환성을 달성하는 것을 가능하게 한다. 타겟들(100)은 예를 들어, 에칭, 연마 및 박막 성막 프로세스들을 이용하여, 리소그래픽 프로세스 흐름에서의 단계들 중 임의의 하나와 호환가능하도록 설계될 수 있다. 바람직하게, 개시된 설계 원리들은 또한 타겟들의 ADI(after-develop inspection) 대 AEI(after-etch-inspection) 매칭을 향상시킨다.
특히, 제안된 세그먼트화는 다음과 같은 현재의 문제를 극복한다: (i) 스캐너 수차(scanner aberration)들과 관련된 타겟의 피쳐 에지 응답과 그러한 스캐너 수차들에 대한 디바이스 응답 간의 미스매치; (ii) (한 방향 상에 네스팅된(nested) 또는 다른 방향 상에 격리된) 현재 설계들에서의 타겟 에지들의 준-네스팅된 성질 대 웨이퍼 상에 생성된 디바이스들의 통상적인 네스팅된 성질; (iii) 로컬 레지스트 밀도에 좌우되고, 따라서 에칭된 구조물의 통상적인 피쳐 사이즈에 의해 영향을 받는 에칭 바이어스로 인한, ADI(before etch) 대 AEI(After etch) 매스매치; (iv) 화학 기계적 연마로 인한, 타겟 피쳐 내의 또는 타겟 피쳐 주변의 디싱(dishing); (v) 타겟 내의 설계 규칙 위반으로 인한, 디바이스 내의 후속 기생 캐패시턴스.
도 1a-1c에 예시된 종래 기술의 설계 원리들 각각에서, 2개의 세그먼팅되지 않은 영역들(하나는 풀(full)이고, 하나는 블랭크(blank)) 또는 세그먼팅된 영역을 세그먼팅되지 않은 영역(풀이거나 블랭크)으로부터 분리시키는 피쳐 에지들이 존재한다. 그러한 에지들은 계측 타겟들과 실제 디바이스들(통상적으로 그러한 에지들을 나타내지 않는) 간에 상이한 프로세싱 효과들(예를 들어, 에칭 바이어스, 디싱)을 초래한다. 이러한 차는 계측 계측 측정들에 있어서의 부정확성을 초래한다. 제시된 설계 원리들에 따르면, 타겟 엘리먼트들(120)과 배경(110) 사이의 에지들은 세그먼팅되지 않은 영역들 사이에, 또는 세그먼팅되지 않은 영역과 세그먼팅된 영역 사이에 그러한 트랜지션들을 나타내지 않고, 따라서 연관된 프로세싱 효과들 및 측정 부정확성을 방지한다.
계측 타겟들은 광학적 요건 및 적절한 정확성을 달성하기 위하여 수백 nm(예를 들어 0.2-2.5μ)의 피쳐 사이즈를 갖도록 설계된다는 것에 유념한다. 그러나, 발명자는 타겟과 배경을 다르게 세그먼팅하는 것이 타겟들이 광학적 요건들을 준수하는 것을 유지하지만, 프로세스 호환성으로 인해 측정 정확성을 향상시킨다는 것을 발견하였다. 원리에 의해 제한되지 않고, 세그먼트화로부터 기인하는 작은 피쳐 사이즈는 광학 시스템의 해상도를 넘어서는 광학적 효과들을 야기하고, 따라서 (종래 기술의 벌크 피쳐들 대신 개시된 설계들에서 세그먼트 어그리게이션(segment aggregation)들인) 타겟 엘리먼트들의 광학적 측정들에 간섭하지 않는 것으로 가정된다.
특정 실시예들에서, 계측 타겟은 타겟 피쳐들 사이의 모든 트랜지션들을 갖도록 설계되고, 인접한 배경 피쳐들은 500nm 미만, 300nm 미만, 200nm 미만, 100nm 미만, 또는 80nm 미만으로 피쳐들의 피쳐 사이즈를 유지시킨다. 타겟 설계는 타겟 검출에 대한 광학적 요건들을 가능하게 하고, 계측 측정들의 품질을 향상(예를 들어, 해상도 및 정확성을 향상)시키도록 구성될 수 있다.
도 4는 발명의 몇몇 실시예들에 따른, 계측 타겟들을 설계하는 방법(200)을 예시하는 고차원 흐름도이다. 방법(200)은 타겟 엘리먼트의 배경 영역을 세그먼팅함으로써, 타겟 엘리먼트를 배경 영역으로부터 구분하는 단계를 포함할 수 있다(단계 210).
방법(200)은 다음의 단계들 중 임의의 것을 더 포함할 수 있다: 타겟 엘리먼트의 배경과 상이하게 타겟 엘리먼트를 세그먼팅하는 단계(단계 220), 예를 들어, 타겟 엘리먼트의 배경과 상이한 피치, 상이한 배향, 상이한 피쳐 사이즈, 상이한 공간 주파수 및/또는 상이한 패턴을 가지고 타겟 엘리먼트를 세그먼팅하는 단계.
특정 실시예들에서, 방법(200)은 비제한적 예로서 타겟 엘리먼트 및 타겟 엘리먼트의 배경 중 적어도 하나를 래스터링하는 단계를 더 포함한다 - 타겟 엘리먼트 및 타겟 엘리먼트의 배경을 상이하게 래스터링하고 및/또는 디바이스 엘리먼트들 또는 피쳐들을 시뮬레이팅하는 디바이스 설계 엘리먼트들 또는 피쳐들을 사용하여 타겟 엘리먼트 및/또는 타겟 엘리먼트의 배경을 래스터링하는 단계.
특정 실시예들에서, 방법(200)은 배경의 및/또는 타겟 엘리먼트들의 세그먼트화를 타겟의 원치 않는 전역적 에칭 바이어스, 국소적 에칭 바이어스, 연마 바이어스, 박막 두께 바이어스 및/또는 리소그래픽 인쇄 바이어스 중 임의의 것을 감소시키게끔 설계하는 단계(단계 230)를 더 포함한다. 특히, 이것은 타겟 피쳐들과 배경 피쳐들 사이의 그리고 타겟 피쳐들 및 배경 피쳐들 각각 중에서의 공간들 및 피치들을 정확하게 구성함으로써 실행될 수 있다. 특정 실시예들에서, 방법(200)은 각각의 하나 이상의 리소그래픽 프로세스(예를 들어, 에칭, 연마, 박막 성막 프로세스들)와 호환가능한 설계 규칙들에 따라 배경 및 타겟 엘리먼트(들)를 세그먼팅하는 단계(단계 235) 및/또는 계측 측정에서 달성된 타겟과 타겟의 배경 간의 콘트라스트를 향상시키고 및/또는 타겟 정확성을 향상시키도록 세그먼트화를 설계하는 단계(단계 240)를 더 포함한다.
상기 설명에서, 실시예는 발명의 예시 또는 구현예이다. "일 실시예", "실시예", "특정 실시예들" 또는 "몇몇 실시예들"의 다양한 출현들은 반드시 동일한 실시예들을 지칭하는 것이 아니다.
발명의 다양한 피쳐들이 단일 실시예의 문맥에서 설명될 수 있으나, 피쳐들은 또한 개별적으로 또는 임의의 적절한 조합으로 제공될 수도 있다. 반대로, 발명은 본 명세서에서 명료성을 위해 개별적 실시예들의 문맥으로 설명될 수 있으나, 발명은 또한 단일 실시예에서 구현될 수도 있다.
발명의 특정 실시예들은 상기 논의된 상이한 실시예들로부터의 피쳐들을 포함할 수 있으며, 특정 실시예들은 상기 논의된 다른 실시예들로부터의 엘리먼트들을 통합할 수 있다. 특정 실시예의 문맥에서의 발명의 엘리먼트들의 개시는 특정 실시예에서 단독적으로 그들이 사용한 것들로 제한하는 것으로 받아들여져서는 안될 것이다.
뿐만 아니라, 발명은 다양한 방식들로 실행 또는 수행될 수 있으며, 발명은 상기 설명에서 개략된 것과 다르게 특정 실시예들에서 구현될 수도 있다는 것이 이해될 것이다.
발명은 이들 도면들 또는 대응 설명들로 제한되지 않는다. 예를 들어, 흐름은 각각의 예시된 박스 또는 상태의 처음부터 끝까지 진행되거나, 예시되고 설명된 것과 정확히 동일한 순서일 필요는 없다.
본 명세서에서 사용된 기계적 및 과학적 용어들의 의미들은 달리 정의되지 않는 한, 발명에 속한 기술분야의 당업자에 의해 일반적으로 이해될 것이다.
발명은 제한된 수의 실시예들에 관하여 설명되었으나, 이들은 발명의 범위에 대한 제한들로서 해석되어서는 안되며, 그보다는 바람직한 실시예들 중 일부의 예증으로서 해석되어야 한다. 다른 가능한 변형들, 수정들 및 적용들이 또한 발명의 범위 내에 있다. 따라서, 발명의 범위는 지금까지 설명된 것들에 의해서가 아니라, 첨부된 청구범위들 및 그들의 법적 등가물들에 의해서 제한되어야 한다.

Claims (15)

  1. 계측 타겟(metrology target)을 형성하는 방법으로서:
    계측 타겟 형성 장치에 의해, 계측 타겟의 배경 영역 및 타겟 엘리먼트를 형성하는 단계로서, 상기 타겟 엘리먼트는 세그먼트화 영역(segmentation)을 갖고 상기 배경 영역은 세그먼트화 영역을 갖고, 상기 타겟 엘리먼트의 세그먼트화 영역의 피쳐 사이즈가 상기 배경 영역의 세그먼트화 영역과 상이하여 상기 타겟 엘리먼트와 상기 배경 영역 간의 콘트라스트를 제공하고, 상기 타겟 엘리먼트는 상기 배경 영역의 빈(vacant) 부분 내에 위치하고, 상기 타겟 엘리먼트의 세그먼트화 영역의 피쳐 형상 및 피치는 상기 배경 영역의 세그먼트화 영역의 피쳐 형상 및 피치와 동일하고, 상기 타겟 엘리먼트의 세그먼트화 영역은 상기 배경 영역의 세그먼트화 영역과 평행한 것인, 상기 배경 영역 및 타겟 엘리먼트를 형성하는 단계를 포함하는, 계측 타겟을 형성하는 방법.
  2. 제1항에 있어서,
    상기 타겟 엘리먼트는 상기 배경 영역과는 다른 듀티 사이클로 세그먼팅되는 것인, 계측 타겟을 형성하는 방법.
  3. 제1항에 있어서,
    상기 타겟 엘리먼트는 상기 배경 영역과는 상이한 피쳐 폭으로 세그먼팅되는 것인, 계측 타겟을 형성하는 방법.
  4. 제1항에 있어서,
    상기 타겟 엘리먼트는 상기 배경 영역과는 상이한 토포그래피(topography)를 가지고 세그먼팅되는 것인, 계측 타겟을 형성하는 방법.
  5. 제1항에 있어서,
    상기 타겟 엘리먼트의 세그먼트는 상기 배경 영역의 세그먼트보다 얇은 것인, 계측 타겟을 형성하는 방법.
  6. 제1항에 있어서,
    상기 계측 타겟은 프로세스 호환되는 것인, 계측 타겟을 형성하는 방법.
  7. 계측 타겟으로서:
    타겟 엘리먼트; 및
    배경 영역을 포함하고,
    상기 타겟 엘리먼트는 세그먼트화 영역을 갖고 상기 배경 영역은 세그먼트화 영역을 갖고, 상기 타겟 엘리먼트의 세그먼트화 영역의 피쳐 사이즈가 상기 배경 영역의 세그먼트화 영역과 상이하여 상기 타겟 엘리먼트와 상기 배경 영역 간의 콘트라스트를 제공하고, 상기 타겟 엘리먼트는 상기 배경 영역의 빈 부분 내에 위치하고, 상기 타겟 엘리먼트의 세그먼트화 영역의 피쳐 형상 및 피치는 상기 배경 영역의 세그먼트화 영역의 피쳐 형상 및 피치와 동일하고, 상기 타겟 엘리먼트의 세그먼트화 영역은 상기 배경 영역의 세그먼트화 영역과 평행한 것인, 계측 타겟.
  8. 제7항에 있어서,
    상기 타겟 엘리먼트의 세그먼트화 영역의 피쳐 폭, 토포그래피, 듀티 사이클, 및 세그먼트화 패턴, 중 적어도 하나는 상기 배경 영역의 세그먼트화 영역과 상이한 것인, 계측 타겟.
  9. 제7항에 있어서,
    상기 타겟 엘리먼트의 세그멘트화 영역 및 상기 배경 영역의 세그먼트화 영역은 원치 않는 전역적 에칭 바이어스, 국소적 에칭 바이어스, 연마 바이어스, 막 두께 바이어스, 및 리소그래픽 인쇄 바이어스, 중 적어도 하나를 지정된 문턱치 미만으로 감소시키도록 구성되는 것인, 계측 타겟.
  10. 제7항에 있어서,
    상기 타겟 엘리먼트 및 상기 배경 영역은 리소그래픽 프로세스, 에칭 프로세스, 연마 프로세스, 및 박막 성막 프로세스, 중 적어도 하나와 호환가능한 설계 규칙들을 사용하여 생성되는, 계측 타겟.
  11. 제7항에 있어서,
    상기 타겟 엘리먼트 및 상기 배경 영역, 중 적어도 하나는 래스터링(rastering)되는 것인, 계측 타겟.
  12. 제7항에 있어서,
    상기 타겟 엘리먼트 및 상기 배경 영역, 중 적어도 하나는 하나 이상의 디바이스 피쳐를 포함하는 것인, 계측 타겟.
  13. 제7항에 있어서,
    하나 이상의 타겟 피쳐와 인접한 하나 이상의 배경 영역 피쳐 사이의 하나 이상의 트랜지션(transition)은 300 nm 미만의 피쳐 사이즈를 유지하는 것인, 계측 타겟.
  14. 계측 타겟을 형성하는 방법으로서:
    계측 타겟 형성 장치에 의해, 계측 타겟의 배경 영역 및 타겟 엘리먼트를 형성하는 단계로서, 상기 타겟 엘리먼트는 세그먼트화 영역을 갖고 상기 배경 영역은 세그먼트화 영역을 갖고, 상기 타겟 엘리먼트의 세그먼트화 영역의 피쳐 사이즈가 상기 배경 영역의 세그먼트화 영역과 상이하여 상기 타겟 엘리먼트와 상기 배경 영역 간의 콘트라스트를 제공하고, 상기 타겟 엘리먼트는 상기 배경 영역의 빈 부분 내에 위치하고, 상기 타겟 엘리먼트의 세그먼트화 영역은 상기 배경 영역의 세그먼트화 영역에 대해 비스듬히 배향되는 것인, 계측 타겟을 형성하는 방법.
  15. 계측 타겟으로서:
    타겟 엘리먼트; 및
    배경 영역을 포함하고,
    상기 타겟 엘리먼트는 세그먼트화 영역을 갖고 상기 배경 영역은 세그먼트화 영역을 갖고, 상기 타겟 엘리먼트의 세그먼트화 영역의 피쳐 사이즈가 상기 배경 영역의 세그먼트화 영역과 상이하여 상기 타겟 엘리먼트와 상기 배경 영역 간의 콘트라스트를 제공하고, 상기 타겟 엘리먼트는 상기 배경 영역의 빈 부분 내에 위치하고, 상기 타겟 엘리먼트의 세그먼트화 영역은 상기 배경 영역의 세그먼트화 영역에 대해 비스듬히 배향되는 것인, 계측 타겟.
KR1020207030155A 2012-11-21 2013-11-21 프로세스 호환 세그먼팅된 타겟들 및 설계 방법들 KR102312241B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201261729282P 2012-11-21 2012-11-21
US61/729,282 2012-11-21
PCT/US2013/071156 WO2014081913A1 (en) 2012-11-21 2013-11-21 Process compatible segmented targets and design methods
KR1020157016514A KR20150087397A (ko) 2012-11-21 2013-11-21 프로세스 호환 세그먼팅된 타겟들 및 설계 방법들

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020157016514A Division KR20150087397A (ko) 2012-11-21 2013-11-21 프로세스 호환 세그먼팅된 타겟들 및 설계 방법들

Publications (2)

Publication Number Publication Date
KR20200123486A KR20200123486A (ko) 2020-10-29
KR102312241B1 true KR102312241B1 (ko) 2021-10-13

Family

ID=50776549

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020157016514A KR20150087397A (ko) 2012-11-21 2013-11-21 프로세스 호환 세그먼팅된 타겟들 및 설계 방법들
KR1020207030155A KR102312241B1 (ko) 2012-11-21 2013-11-21 프로세스 호환 세그먼팅된 타겟들 및 설계 방법들

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020157016514A KR20150087397A (ko) 2012-11-21 2013-11-21 프로세스 호환 세그먼팅된 타겟들 및 설계 방법들

Country Status (4)

Country Link
US (1) US10698321B2 (ko)
KR (2) KR20150087397A (ko)
TW (1) TWI603216B (ko)
WO (1) WO2014081913A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL2011816A (en) 2012-11-30 2014-06-04 Asml Netherlands Bv Method of determining dose and focus, inspection apparatus, patterning device, substrate and device manufacturing method.
WO2015196168A1 (en) * 2014-06-21 2015-12-23 Kla-Tencor Corporation Compound imaging metrology targets
NL2014938A (en) 2014-06-30 2016-03-31 Asml Netherlands Bv Method of determining dose, inspection apparatus, patterning device, substrate and device manufacturing method.
NL2017300A (en) * 2015-08-27 2017-03-01 Asml Netherlands Bv Method and apparatus for measuring a parameter of a lithographic process, substrate and patterning devices for use in the method
US10533848B2 (en) 2018-03-05 2020-01-14 Kla-Tencor Corporation Metrology and control of overlay and edge placement errors

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5731877A (en) 1996-10-08 1998-03-24 International Business Machines Corporation Automated system utilizing self-labeled target by pitch encoding
US20040099963A1 (en) 2002-11-22 2004-05-27 International Business Machines Corporation Process-robust alignment mark structure for semiconductor wafers
US20070048629A1 (en) 2005-09-01 2007-03-01 Sajan Marokkey Overlay target for polarized light lithography
JP2012033923A (ja) 2010-07-29 2012-02-16 Nikon Corp 露光方法及び露光装置、並びにデバイス製造方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072889A (en) 1997-12-03 2000-06-06 The Raytheon Company Method and system for imaging target detection
US7317531B2 (en) * 2002-12-05 2008-01-08 Kla-Tencor Technologies Corporation Apparatus and methods for detecting overlay errors using scatterometry
WO2002065545A2 (en) * 2001-02-12 2002-08-22 Sensys Instruments Corporation Overlay alignment metrology using diffraction gratings
JP2003203852A (ja) * 2002-01-09 2003-07-18 Mitsubishi Electric Corp アライメントマーク構造およびその製造方法、アライメントマーク検出方法
US20030160163A1 (en) * 2002-02-25 2003-08-28 Alan Wong Optical metrology target design for simultaneous measurement of multiple periodic structures
SG125922A1 (en) * 2002-09-20 2006-10-30 Asml Netherlands Bv Device inspection
US7193715B2 (en) * 2002-11-14 2007-03-20 Tokyo Electron Limited Measurement of overlay using diffraction gratings when overlay exceeds the grating period
US7352453B2 (en) 2003-01-17 2008-04-01 Kla-Tencor Technologies Corporation Method for process optimization and control by comparison between 2 or more measured scatterometry signals
US7608468B1 (en) * 2003-07-02 2009-10-27 Kla-Tencor Technologies, Corp. Apparatus and methods for determining overlay and uses of same
US6937337B2 (en) * 2003-11-19 2005-08-30 International Business Machines Corporation Overlay target and measurement method using reference and sub-grids
TWI235415B (en) * 2003-12-17 2005-07-01 Macronix Int Co Ltd Method and device for improving uniformity of critical dimension between different patterns of semiconductor devices
US7315087B2 (en) * 2004-06-23 2008-01-01 Intel Corporation Angled elongated features for improved alignment process integration
US20050286052A1 (en) * 2004-06-23 2005-12-29 Kevin Huggins Elongated features for improved alignment process integration
US7427774B1 (en) 2005-04-29 2008-09-23 Infineon Technologies Ag Targets for measurements in semiconductor devices
US7564554B2 (en) * 2006-06-30 2009-07-21 Intel Corporation Wafer-based optical pattern recognition targets using regions of gratings
US7589832B2 (en) * 2006-08-10 2009-09-15 Asml Netherlands B.V. Inspection method and apparatus, lithographic apparatus, lithographic processing cell and device method
US7911612B2 (en) * 2007-06-13 2011-03-22 Asml Netherlands B.V. Inspection method and apparatus, lithographic apparatus, lithographic processing cell and device manufacturing method
US8004678B2 (en) * 2007-06-26 2011-08-23 Intel Corporation Wafer level alignment structures using subwavelength grating polarizers
SG153747A1 (en) * 2007-12-13 2009-07-29 Asml Netherlands Bv Alignment method, alignment system and product with alignment mark
NL1036336A1 (nl) * 2007-12-27 2009-06-30 Asml Netherlands Bv Method of creating an alignment mark on a substrate and substrate.
US8243273B2 (en) 2008-06-04 2012-08-14 Kla-Tencor Corporation Enhanced OVL dummy field enabling “on-the-fly” OVL measurement methods
NL2003785A (en) * 2008-12-09 2010-06-10 Asml Netherlands Bv Method of forming a marker, substrate having a marker and device manufacturing method.
US9927718B2 (en) 2010-08-03 2018-03-27 Kla-Tencor Corporation Multi-layer overlay metrology target and complimentary overlay metrology measurement systems
US10890436B2 (en) * 2011-07-19 2021-01-12 Kla Corporation Overlay targets with orthogonal underlayer dummyfill
US9007585B2 (en) * 2012-03-07 2015-04-14 Kla-Tencor Corporation Imaging overlay metrology target and complimentary overlay metrology measurement system
JP5696079B2 (ja) * 2012-03-22 2015-04-08 株式会社東芝 マスクおよび半導体装置の製造方法
US9093458B2 (en) 2012-09-06 2015-07-28 Kla-Tencor Corporation Device correlated metrology (DCM) for OVL with embedded SEM structure overlay targets
WO2014062972A1 (en) * 2012-10-18 2014-04-24 Kla-Tencor Corporation Symmetric target design in scatterometry overlay metrology
US20140240705A1 (en) * 2013-02-27 2014-08-28 Kabushiki Kaisha Toshiba Semiconductor device, reticle method for checking position misalignment and method for manufacturing position misalignment checking mark
US9275890B2 (en) * 2013-03-15 2016-03-01 Globalfoundries Inc. Methods of forming alignment marks and overlay marks on integrated circuit products employing FinFET devices and the resulting alignment/overlay mark
KR102231731B1 (ko) * 2013-04-10 2021-03-24 케이엘에이 코포레이션 타겟 설계 및 생산 시의 직접 자기 조립
US9740108B2 (en) * 2013-05-27 2017-08-22 Kla-Tencor Corporation Scatterometry overlay metrology targets and methods
WO2014193983A1 (en) * 2013-05-29 2014-12-04 Kla-Tencor Corporation Multi-layered target design
WO2014194095A1 (en) * 2013-05-30 2014-12-04 Kla-Tencor Corporation Combined imaging and scatterometry metrology
KR102333504B1 (ko) * 2013-06-27 2021-12-01 케이엘에이 코포레이션 계측 타겟의 편광 측정 및 대응 타겟 설계
US10002806B2 (en) * 2014-02-12 2018-06-19 Kla-Tencor Corporation Metrology targets with filling elements that reduce inaccuracies and maintain contrast

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5731877A (en) 1996-10-08 1998-03-24 International Business Machines Corporation Automated system utilizing self-labeled target by pitch encoding
US20040099963A1 (en) 2002-11-22 2004-05-27 International Business Machines Corporation Process-robust alignment mark structure for semiconductor wafers
US20070048629A1 (en) 2005-09-01 2007-03-01 Sajan Marokkey Overlay target for polarized light lithography
JP2012033923A (ja) 2010-07-29 2012-02-16 Nikon Corp 露光方法及び露光装置、並びにデバイス製造方法

Also Published As

Publication number Publication date
WO2014081913A1 (en) 2014-05-30
TWI603216B (zh) 2017-10-21
US10698321B2 (en) 2020-06-30
KR20200123486A (ko) 2020-10-29
US20140307256A1 (en) 2014-10-16
KR20150087397A (ko) 2015-07-29
TW201435634A (zh) 2014-09-16

Similar Documents

Publication Publication Date Title
KR102312241B1 (ko) 프로세스 호환 세그먼팅된 타겟들 및 설계 방법들
JP6320387B2 (ja) 埋設ｓｅｍ構造オーバーレイ標的を用いたｏｖｌのためのデバイス相関計測法（ｄｃｍ）
US9123649B1 (en) Fit-to-pitch overlay measurement targets
KR102408316B1 (ko) 경사진 주기적 구조물을 갖는 계측 타겟 및 방법
US10303835B2 (en) Method and apparatus for direct self assembly in target design and production
KR20160145819A (ko) 계측에 사용하기 위한 기판 및 패터닝 디바이스, 계측 방법, 및 디바이스 제조 방법
US20130163852A1 (en) Rotational multi-layer overlay marks, apparatus, and methods
CN109844647B (zh) 基于衍射的聚焦度量
US9484310B2 (en) Invisible dummy features and method for forming the same
US10002806B2 (en) Metrology targets with filling elements that reduce inaccuracies and maintain contrast
US9841370B2 (en) Multi-layered target design
KR20150013428A (ko) 직교 하지층 더미필을 갖는 오버레이 타겟
Vaid et al. Hybrid metrology solution for 1X-node technology
Hua et al. New three-dimensional AFM for CD measurement and sidewall characterization
KR102415589B1 (ko) 검사 장치 및 검사 방법
US9885961B1 (en) Partly disappearing targets
US10119811B2 (en) Alignment mark, method of measuring wafer alignment, and method of manufacturing a semiconductor device using the method of measuring wafer alignment
US10134124B2 (en) Reference image contour generation
JP2017508145A (ja) 不正確さを低減し且つコントラストを維持する充填要素を有する計測ターゲット
US11703767B2 (en) Overlay mark design for electron beam overlay
CN114068340A (zh) 基于衍射的lle套刻测量标记的形成方法及套刻测量方法
Vladár et al. On sub-10nm 3D CD-SEM metrology
NL2024432A (en) Alignment method and associated alignment and lithographic apparatuses
Poulingue et al. Critical dimension: MEMS road map
KR20050033687A (ko) 오버레이 측정방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant