JP2001022097A - 多層配線プロセス用転写マーク構造および多層配線プロセス用転写マーク作成方法 - Google Patents
多層配線プロセス用転写マーク構造および多層配線プロセス用転写マーク作成方法Info
- Publication number
- JP2001022097A JP2001022097A JP11191875A JP19187599A JP2001022097A JP 2001022097 A JP2001022097 A JP 2001022097A JP 11191875 A JP11191875 A JP 11191875A JP 19187599 A JP19187599 A JP 19187599A JP 2001022097 A JP2001022097 A JP 2001022097A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- transfer mark
- pattern
- forming
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000012546 transfer Methods 0.000 title claims abstract description 274
- 238000000034 method Methods 0.000 title claims abstract description 232
- 230000015572 biosynthetic process Effects 0.000 title abstract description 5
- 239000004020 conductor Substances 0.000 claims abstract description 40
- 238000000151 deposition Methods 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 216
- 238000000206 photolithography Methods 0.000 claims description 33
- 238000001312 dry etching Methods 0.000 claims description 24
- 239000011229 interlayer Substances 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 4
- 230000006641 stabilisation Effects 0.000 claims description 3
- 238000011105 stabilization Methods 0.000 claims description 3
- 238000012545 processing Methods 0.000 abstract description 3
- 238000000465 moulding Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 56
- 239000004065 semiconductor Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000005498 polishing Methods 0.000 description 5
- 230000000087 stabilizing effect Effects 0.000 description 5
- 239000000126 substance Substances 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000013441 quality evaluation Methods 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000009740 moulding (composite fabrication) Methods 0.000 description 1
- 238000013404 process transfer Methods 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】 本発明は、多層配線用の溝パターン形成時に
ディッシングの影響を回避するとともに、前工程で転写
した位置に重ね合わせるように次工程の転写を行うため
に用いる転写用マークの読み取り精度の高精度化・安定
化を図る多層配線プロセス用転写マーク構造および多層
配線プロセス用転写マーク作成方法を得る。 【解決手段】 配線層１６の間を接続する工程で形成さ
れる写真製版用の転写用マーク２２の直下の下敷き層１
０２が溝状のパターンを有する。
ディッシングの影響を回避するとともに、前工程で転写
した位置に重ね合わせるように次工程の転写を行うため
に用いる転写用マークの読み取り精度の高精度化・安定
化を図る多層配線プロセス用転写マーク構造および多層
配線プロセス用転写マーク作成方法を得る。 【解決手段】 配線層１６の間を接続する工程で形成さ
れる写真製版用の転写用マーク２２の直下の下敷き層１
０２が溝状のパターンを有する。
Description
【０００１】
【発明の属する技術分野】この発明は、電子部品の多層
配線技術に係り、特に多層配線用の溝状のパターン形成
時にディッシングの影響を回避するとともに、前工程で
転写した位置に重ね合わせるように次工程の転写を行う
ために用いる転写用マークの読み取り精度の高精度化・
安定化を図る多層配線プロセス用転写マーク構造および
多層配線プロセス用転写マーク作成方法に関するもので
ある。
配線技術に係り、特に多層配線用の溝状のパターン形成
時にディッシングの影響を回避するとともに、前工程で
転写した位置に重ね合わせるように次工程の転写を行う
ために用いる転写用マークの読み取り精度の高精度化・
安定化を図る多層配線プロセス用転写マーク構造および
多層配線プロセス用転写マーク作成方法に関するもので
ある。
【０００２】
【従来の技術】従来、マスクを用いた転写を複数回用い
る半導体装置の製造において、前の工程で転写した位置
に重ね合わせるように次工程の転写を行うために転写用
マークを用いている。このような転写用マークとして
は、転写装置で光学的に読み取って位置合わせを行うた
めの読み取りマークや、転写により形成したレジストパ
ターンと前工程で形成したパターンとの位置ずれを検出
するための重ね合わせ検査マークなどがある。多層の配
線間を接続するためのコンタクトホールを形成する工程
で転写用マークを形成する際、通常配線層を転写用マー
クの下全体に設けている。
る半導体装置の製造において、前の工程で転写した位置
に重ね合わせるように次工程の転写を行うために転写用
マークを用いている。このような転写用マークとして
は、転写装置で光学的に読み取って位置合わせを行うた
めの読み取りマークや、転写により形成したレジストパ
ターンと前工程で形成したパターンとの位置ずれを検出
するための重ね合わせ検査マークなどがある。多層の配
線間を接続するためのコンタクトホールを形成する工程
で転写用マークを形成する際、通常配線層を転写用マー
クの下全体に設けている。
【０００３】図１６にその一例の上面図を示す。図１６
は第１従来技術の転写用マークを説明するための素子上
面図である。斜線で示したのがホール工程で作成した溝
パターン１００であり、図中左右方向（水平方向）の位
置検出を行うためのものである。この溝パターン１００
の下には配線層を有する下敷き層１０２が形成されてい
る。ここで、溝パターン１００の幅は例えば０．５μｍ
程度、溝パターン１００の繰り返しピッチは例えば５乃
至１５μｍ程度、溝パターン１００の長さは例えば５０
乃至１００μｍ程度である。
は第１従来技術の転写用マークを説明するための素子上
面図である。斜線で示したのがホール工程で作成した溝
パターン１００であり、図中左右方向（水平方向）の位
置検出を行うためのものである。この溝パターン１００
の下には配線層を有する下敷き層１０２が形成されてい
る。ここで、溝パターン１００の幅は例えば０．５μｍ
程度、溝パターン１００の繰り返しピッチは例えば５乃
至１５μｍ程度、溝パターン１００の長さは例えば５０
乃至１００μｍ程度である。
【０００４】ところで、近年、微細化がすすみ、金属配
線も配線の太さや配線の間隔を０．３μｍ程度以下とす
ることが必要となっている。金属膜の上に転写技術を用
いてレジストパターンを形成することは、金属膜の反射
率が高いことに起因するハレーションから困難であり、
微細化を行う手法としていわゆるダマシンという技術が
用いられている。ダマシンとは、まず酸化シリコン（Ｓ
ｉＯ2）などの絶縁膜に配線形状に応じた溝パターン１
００を形成し、続いて、全面に一層または多層の導体層
を形成し、続いて、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃ
ｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ：化学的機械的研磨
法）を用いて溝パターン１００の中以外の導体層を除去
する方法である。
線も配線の太さや配線の間隔を０．３μｍ程度以下とす
ることが必要となっている。金属膜の上に転写技術を用
いてレジストパターンを形成することは、金属膜の反射
率が高いことに起因するハレーションから困難であり、
微細化を行う手法としていわゆるダマシンという技術が
用いられている。ダマシンとは、まず酸化シリコン（Ｓ
ｉＯ2）などの絶縁膜に配線形状に応じた溝パターン１
００を形成し、続いて、全面に一層または多層の導体層
を形成し、続いて、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃ
ｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ：化学的機械的研磨
法）を用いて溝パターン１００の中以外の導体層を除去
する方法である。
【０００５】また他の従来技術としては、例えば、特開
平１０−２２９０８５号公報（第２従来技術）に記載の
ものがある。すなわち、特開平１０−２２９０８５号公
報に記載の第２従来技術は、ＣＭＰ研磨時のディッシン
グによるパッド配線の平坦性の劣化を低減すること、ま
た、半導体素子のテストを確実にすることを目的とする
ものであって、ダマシン法により半導体素子上に設けら
れた幅の広い配線もしくはその配線の上に多層配線構造
からなるパッドを有する半導体装置において、配線もし
くは多層配線構造の各配線層の平面領域にスリットが設
けられている半導体装置、ダマシン法により半導体素子
上に設けられた配線に電気的に接続された半導体素子の
テストエレメントグループ（ＴＥＧ）のプローブに用い
る多層配線構造からなるパッドを有する半導体ウエーハ
において、多層配線構造の各配線層の平面領域にスリッ
トが設けられている半導体ウエーハ、半導体素子上に設
けられた配線の上にダマシン法により多層配線構造のパ
ッドを形成する工程を備えた半導体装置の製造方法にお
いて、ダマシン法におけるディッシングを行う前に多層
配線構造の各配線層の平面領域にスリットを形成する工
程と、平面領域にスリットが形成された状態のものを化
学的機械的研磨して平坦化して順次積層する工程を具備
した半導体装置の製造方法である。このような第２従来
技術では、ダマシン法を用いた配線構造において、配線
部のパターンの幅が広い場合、特に、ＴＥＧのプローブ
に用いるパッドの平面領域にスリットを設けることによ
り、研磨される対象面積が小さくなるためディッシング
効果による凹部が生じないため、ＣＭＰ研磨時のディッ
シングによる配線パターンの平坦性の劣化を低減するこ
とができ、これにより、ダマシン法を用いた多層配線構
造のパッドにおいて、半導体素子の品質評価用のテスト
エレメントグループ（ＴＥＧ）のパッドを従来どおり大
面積に一様な配線パターンをレイアウトした場合にも、
配線の平坦性を確保することができるので、品質評価用
のテストを確実に行うことができるといった効果が開示
されている。
平１０−２２９０８５号公報（第２従来技術）に記載の
ものがある。すなわち、特開平１０−２２９０８５号公
報に記載の第２従来技術は、ＣＭＰ研磨時のディッシン
グによるパッド配線の平坦性の劣化を低減すること、ま
た、半導体素子のテストを確実にすることを目的とする
ものであって、ダマシン法により半導体素子上に設けら
れた幅の広い配線もしくはその配線の上に多層配線構造
からなるパッドを有する半導体装置において、配線もし
くは多層配線構造の各配線層の平面領域にスリットが設
けられている半導体装置、ダマシン法により半導体素子
上に設けられた配線に電気的に接続された半導体素子の
テストエレメントグループ（ＴＥＧ）のプローブに用い
る多層配線構造からなるパッドを有する半導体ウエーハ
において、多層配線構造の各配線層の平面領域にスリッ
トが設けられている半導体ウエーハ、半導体素子上に設
けられた配線の上にダマシン法により多層配線構造のパ
ッドを形成する工程を備えた半導体装置の製造方法にお
いて、ダマシン法におけるディッシングを行う前に多層
配線構造の各配線層の平面領域にスリットを形成する工
程と、平面領域にスリットが形成された状態のものを化
学的機械的研磨して平坦化して順次積層する工程を具備
した半導体装置の製造方法である。このような第２従来
技術では、ダマシン法を用いた配線構造において、配線
部のパターンの幅が広い場合、特に、ＴＥＧのプローブ
に用いるパッドの平面領域にスリットを設けることによ
り、研磨される対象面積が小さくなるためディッシング
効果による凹部が生じないため、ＣＭＰ研磨時のディッ
シングによる配線パターンの平坦性の劣化を低減するこ
とができ、これにより、ダマシン法を用いた多層配線構
造のパッドにおいて、半導体素子の品質評価用のテスト
エレメントグループ（ＴＥＧ）のパッドを従来どおり大
面積に一様な配線パターンをレイアウトした場合にも、
配線の平坦性を確保することができるので、品質評価用
のテストを確実に行うことができるといった効果が開示
されている。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来技術には以下に掲げる問題点があった。図１７はダマ
シンの問題点であるディッシングを説明するための図１
６のＣ−Ｄ線に沿った素子構造断面図、図１８はダマシ
ンの問題点であるディッシングを説明するための図１６
のＥ−Ｆ線に沿った素子構造断面図、図１９乃至図２２
はディッシングの問題を説明するための図１６のＣ−Ｄ
線に沿った素子構造断面図である。まず第１の問題点
は、広範な（例えば、５０μｍ程度以上）溝パターン１
００では、図１７、図１８に示すように、その中央部が
削れすぎてしまう現象（ディッシング）が起きることで
ある。ディッシングの問題をプロセスの順を追って図１
９乃至図２２に示す。まず、図１９に示すように、配線
層を形成する部分の酸化膜１０４をエッチングする。続
いて、図２０に示すように、酸化膜１０４の表面に単相
または多層構造の金属膜１０６を形成する。図２１に示
すように、ＣＭＰ処理時に酸化膜１０４の中央付近での
落ち込みが発生すると、その上に形成する配線間の絶縁
膜層１０８も溝パターン１００を反映した形状となる
（図２２参照）。この絶縁膜層１０８の上にホール工程
のマークを形成すると、図１８のように、端部の溝パタ
ーン１００と中央の溝パターン１００とで深さが異な
り、窪みの部分が発生してしまうため、読み取り精度の
低下の原因となる。また第２の問題点は、転写用マーク
を転写する時点においても、レジスト表面は平滑となり
結果的に窪みの部分でレジストが厚くなるためレジスト
膜厚が中央で厚くなり、転写用マークのパターンの精度
が低下する原因になることである。そして第３の問題点
は、ディッシングが発生した状態で後工程で多層の配線
層を作る場合、ディッシングに起因する窪みが残り続け
るため、ディッシングに起因してプロセス上の様々な問
題を引き起こす原因にもなることである。
来技術には以下に掲げる問題点があった。図１７はダマ
シンの問題点であるディッシングを説明するための図１
６のＣ−Ｄ線に沿った素子構造断面図、図１８はダマシ
ンの問題点であるディッシングを説明するための図１６
のＥ−Ｆ線に沿った素子構造断面図、図１９乃至図２２
はディッシングの問題を説明するための図１６のＣ−Ｄ
線に沿った素子構造断面図である。まず第１の問題点
は、広範な（例えば、５０μｍ程度以上）溝パターン１
００では、図１７、図１８に示すように、その中央部が
削れすぎてしまう現象（ディッシング）が起きることで
ある。ディッシングの問題をプロセスの順を追って図１
９乃至図２２に示す。まず、図１９に示すように、配線
層を形成する部分の酸化膜１０４をエッチングする。続
いて、図２０に示すように、酸化膜１０４の表面に単相
または多層構造の金属膜１０６を形成する。図２１に示
すように、ＣＭＰ処理時に酸化膜１０４の中央付近での
落ち込みが発生すると、その上に形成する配線間の絶縁
膜層１０８も溝パターン１００を反映した形状となる
（図２２参照）。この絶縁膜層１０８の上にホール工程
のマークを形成すると、図１８のように、端部の溝パタ
ーン１００と中央の溝パターン１００とで深さが異な
り、窪みの部分が発生してしまうため、読み取り精度の
低下の原因となる。また第２の問題点は、転写用マーク
を転写する時点においても、レジスト表面は平滑となり
結果的に窪みの部分でレジストが厚くなるためレジスト
膜厚が中央で厚くなり、転写用マークのパターンの精度
が低下する原因になることである。そして第３の問題点
は、ディッシングが発生した状態で後工程で多層の配線
層を作る場合、ディッシングに起因する窪みが残り続け
るため、ディッシングに起因してプロセス上の様々な問
題を引き起こす原因にもなることである。
【０００７】一方、図２３のように下敷きの金属膜１０
６を設けない従来技術（第３従来技術）もある。図２３
は第３従来技術の転写用マークを説明するための素子上
面図、図２４は図２３のＥ−Ｆ線に沿った素子構造断面
図である。図２３のように下敷きの金属膜１０６を設け
ない場合は上記のディッシングの問題は回避できるもの
の、溝パターン１００の深さＨ（図２４参照）がウェハ
ー面内またはウェハー間でばらつくため転写用マークの
読み取りが安定せず、位置合わせの精度が一定しないと
いう問題点がやはりあった。
６を設けない従来技術（第３従来技術）もある。図２３
は第３従来技術の転写用マークを説明するための素子上
面図、図２４は図２３のＥ−Ｆ線に沿った素子構造断面
図である。図２３のように下敷きの金属膜１０６を設け
ない場合は上記のディッシングの問題は回避できるもの
の、溝パターン１００の深さＨ（図２４参照）がウェハ
ー面内またはウェハー間でばらつくため転写用マークの
読み取りが安定せず、位置合わせの精度が一定しないと
いう問題点がやはりあった。
【０００８】この発明は上記のような問題点を解消する
ためになされたもので、多層配線用の溝パターン形成時
にディッシングの影響を回避するとともに、前工程で転
写した位置に重ね合わせるように次工程の転写を行うた
めに用いる転写用マークの読み取り精度の高精度化・安
定化を図る多層配線プロセス用転写マーク構造および多
層配線プロセス用転写マーク作成方法を得ることを目的
とする。
ためになされたもので、多層配線用の溝パターン形成時
にディッシングの影響を回避するとともに、前工程で転
写した位置に重ね合わせるように次工程の転写を行うた
めに用いる転写用マークの読み取り精度の高精度化・安
定化を図る多層配線プロセス用転写マーク構造および多
層配線プロセス用転写マーク作成方法を得ることを目的
とする。
【０００９】
【課題を解決するための手段】この発明の請求項１記載
の発明にかかる多層配線プロセス用転写マーク構造は、
多層配線用の溝状のパターン形成時にディッシングの影
響を回避するとともに、前工程で転写した位置に重ね合
わせるように次工程の転写を行うために用いる転写用マ
ークの読み取り精度の高精度化・安定化を図る多層配線
プロセス用転写マーク構造であって、配線層の間を接続
する工程で形成される写真製版用の転写用マークの直下
の下敷き層が溝状のパターンを有するものである。
の発明にかかる多層配線プロセス用転写マーク構造は、
多層配線用の溝状のパターン形成時にディッシングの影
響を回避するとともに、前工程で転写した位置に重ね合
わせるように次工程の転写を行うために用いる転写用マ
ークの読み取り精度の高精度化・安定化を図る多層配線
プロセス用転写マーク構造であって、配線層の間を接続
する工程で形成される写真製版用の転写用マークの直下
の下敷き層が溝状のパターンを有するものである。
【００１０】請求項２記載の発明にかかる多層配線プロ
セス用転写マーク構造は、上記請求項１に記載の発明に
おいて、前記溝状のパターンは所定の等間隔の溝が繰り
返された形状を有するものである。
セス用転写マーク構造は、上記請求項１に記載の発明に
おいて、前記溝状のパターンは所定の等間隔の溝が繰り
返された形状を有するものである。
【００１１】請求項３記載の発明にかかる多層配線プロ
セス用転写マーク構造は、上記請求項１または２に記載
の発明において、前記写真製版用の転写用マークが平行
溝状のパターンで構成されるとともに、当該写真製版用
の転写用マークの下の配線層の溝状のパターンが当該写
真製版用の溝状のパターンと直交する平行溝で構成され
ているものである。
セス用転写マーク構造は、上記請求項１または２に記載
の発明において、前記写真製版用の転写用マークが平行
溝状のパターンで構成されるとともに、当該写真製版用
の転写用マークの下の配線層の溝状のパターンが当該写
真製版用の溝状のパターンと直交する平行溝で構成され
ているものである。
【００１２】請求項４記載の発明にかかる多層配線プロ
セス用転写マーク構造は、上記請求項１乃至３のいずれ
か一項に記載の発明において、前記配線層の溝状のパタ
ーンの幅が当該配線層間を埋める工程で埋まりきる幅を
有するものである。
セス用転写マーク構造は、上記請求項１乃至３のいずれ
か一項に記載の発明において、前記配線層の溝状のパタ
ーンの幅が当該配線層間を埋める工程で埋まりきる幅を
有するものである。
【００１３】請求項５記載の発明にかかる多層配線プロ
セス用転写マーク構造は、上記請求項２に記載の発明に
おいて、前記下敷き層がホールパターンの下層に形成さ
れ、細線を等間隔に並べた形状の前記配線層が当該下敷
き層に形成されているものである。
セス用転写マーク構造は、上記請求項２に記載の発明に
おいて、前記下敷き層がホールパターンの下層に形成さ
れ、細線を等間隔に並べた形状の前記配線層が当該下敷
き層に形成されているものである。
【００１４】請求項６記載の発明にかかる多層配線プロ
セス用転写マーク構造は、上記請求項１乃至５のいずれ
か一項に記載の発明において、前記配線層の間を接続す
る導体膜で当該配線層の間の前記転写用マークを埋め込
むように構成されているものである。
セス用転写マーク構造は、上記請求項１乃至５のいずれ
か一項に記載の発明において、前記配線層の間を接続す
る導体膜で当該配線層の間の前記転写用マークを埋め込
むように構成されているものである。
【００１５】請求項７記載の発明にかかる多層配線プロ
セス用転写マーク構造は、多層配線用の溝状のパターン
形成時にディッシングの影響を回避するとともに、前工
程で転写した位置に重ね合わせるように次工程の転写を
行うために用いる転写用マークの読み取り精度の高精度
化・安定化を図る多層配線プロセス用転写マーク構造で
あって、写真製版用の転写用マークがお互いに直交する
２方向の溝状のパターンで構成され、配線層の溝方向が
当該転写用マークの溝状のパターンと直交するような２
方向の溝状のパターンで構成されているものである。
セス用転写マーク構造は、多層配線用の溝状のパターン
形成時にディッシングの影響を回避するとともに、前工
程で転写した位置に重ね合わせるように次工程の転写を
行うために用いる転写用マークの読み取り精度の高精度
化・安定化を図る多層配線プロセス用転写マーク構造で
あって、写真製版用の転写用マークがお互いに直交する
２方向の溝状のパターンで構成され、配線層の溝方向が
当該転写用マークの溝状のパターンと直交するような２
方向の溝状のパターンで構成されているものである。
【００１６】請求項８記載の発明にかかる多層配線プロ
セス用転写マーク構造は、上記請求項７に記載の発明に
おいて、前記２方向の溝状のパターンのそれぞれは所定
の等間隔の溝が繰り返された形状を有するものである。
セス用転写マーク構造は、上記請求項７に記載の発明に
おいて、前記２方向の溝状のパターンのそれぞれは所定
の等間隔の溝が繰り返された形状を有するものである。
【００１７】請求項９記載の発明にかかる多層配線プロ
セス用転写マーク構造は、上記請求項７または８に記載
の発明において、前記写真製版用の転写用マークが平行
溝状のパターンで構成されるとともに、当該写真製版用
の転写用マークの下の配線層の溝状のパターンが前記２
方向の溝状のパターンのそれぞれと直交する平行溝で構
成されているものである。
セス用転写マーク構造は、上記請求項７または８に記載
の発明において、前記写真製版用の転写用マークが平行
溝状のパターンで構成されるとともに、当該写真製版用
の転写用マークの下の配線層の溝状のパターンが前記２
方向の溝状のパターンのそれぞれと直交する平行溝で構
成されているものである。
【００１８】請求項１０記載の発明にかかる多層配線プ
ロセス用転写マーク構造は、上記請求項７乃至９のいず
れか一項に記載の発明において、前記配線層の溝状のパ
ターンの幅が当該配線層間を埋める工程で埋まりきる幅
を有するものである。
ロセス用転写マーク構造は、上記請求項７乃至９のいず
れか一項に記載の発明において、前記配線層の溝状のパ
ターンの幅が当該配線層間を埋める工程で埋まりきる幅
を有するものである。
【００１９】請求項１１記載の発明にかかる多層配線プ
ロセス用転写マーク作成方法は、多層配線用の溝状のパ
ターン形成時にディッシングの影響を回避するととも
に、前工程で転写した位置に重ね合わせるように次工程
の転写を行うために用いる転写用マークの読み取り精度
の高精度化・安定化を図る多層配線プロセス用転写マー
ク作成方法であって、配線層の間を接続する工程で形成
される写真製版用の転写用マークの直下の下敷き層に溝
状のパターンを形成する工程を有するものである。
ロセス用転写マーク作成方法は、多層配線用の溝状のパ
ターン形成時にディッシングの影響を回避するととも
に、前工程で転写した位置に重ね合わせるように次工程
の転写を行うために用いる転写用マークの読み取り精度
の高精度化・安定化を図る多層配線プロセス用転写マー
ク作成方法であって、配線層の間を接続する工程で形成
される写真製版用の転写用マークの直下の下敷き層に溝
状のパターンを形成する工程を有するものである。
【００２０】請求項１２記載の発明にかかる多層配線プ
ロセス用転写マーク作成方法は、上記請求項１１に記載
の発明において、前記溝状のパターンとして所定の等間
隔の溝が繰り返された形状を形成する工程を有するもの
である。
ロセス用転写マーク作成方法は、上記請求項１１に記載
の発明において、前記溝状のパターンとして所定の等間
隔の溝が繰り返された形状を形成する工程を有するもの
である。
【００２１】請求項１３記載の発明にかかる多層配線プ
ロセス用転写マーク作成方法は、上記請求項１１または
１２に記載の発明において、前記写真製版用の転写用マ
ークとして平行溝状のパターンを形成する工程と、当該
写真製版用の転写用マークの下の配線層の溝状のパター
ンとして当該写真製版用の溝状のパターンと直交する平
行溝を形成する工程を有するものである。
ロセス用転写マーク作成方法は、上記請求項１１または
１２に記載の発明において、前記写真製版用の転写用マ
ークとして平行溝状のパターンを形成する工程と、当該
写真製版用の転写用マークの下の配線層の溝状のパター
ンとして当該写真製版用の溝状のパターンと直交する平
行溝を形成する工程を有するものである。
【００２２】請求項１４記載の発明にかかる多層配線プ
ロセス用転写マーク作成方法は、上記請求項１１乃至１
３のいずれか一項に記載の発明において、前記配線層の
溝状のパターンの幅を当該配線層間を埋める工程で埋ま
りきる幅に制限する工程を有するものである。
ロセス用転写マーク作成方法は、上記請求項１１乃至１
３のいずれか一項に記載の発明において、前記配線層の
溝状のパターンの幅を当該配線層間を埋める工程で埋ま
りきる幅に制限する工程を有するものである。
【００２３】請求項１５記載の発明にかかる多層配線プ
ロセス用転写マーク作成方法は、上記請求項１１乃至１
４のいずれか一項に記載の発明において、基板上の絶縁
膜の表面に写真製版とドライエッチングを用いて等間隔
に前記溝状のパターンを形成する第１工程と、当該等間
隔に形成した前記溝状のパターン上に一層以上の導体か
らなる前記配線層を成膜する第２工程と、前記溝状のパ
ターンの内側にだけ前記配線層が残るようにＣＭＰ処理
を実行する第３工程と、前記溝状のパターンの内側にだ
け前記配線層が残るようにＣＭＰ処理を実行した後の前
記絶縁膜および前記配線層の上に層間絶縁膜を形成する
第４工程と、写真製版とドライエッチングを用いてホー
ルパターンを形成する第５工程と、前記ホールパターン
を埋め込む導体膜を形成する第６工程と、前記ホールパ
ターン内の全体をドライエッチングでエッチングする第
７工程と、前記ホールパターン内の前記導体膜および前
記配線層上に上層の配線層を堆積して写真製板を行う第
８工程を有するものである。
ロセス用転写マーク作成方法は、上記請求項１１乃至１
４のいずれか一項に記載の発明において、基板上の絶縁
膜の表面に写真製版とドライエッチングを用いて等間隔
に前記溝状のパターンを形成する第１工程と、当該等間
隔に形成した前記溝状のパターン上に一層以上の導体か
らなる前記配線層を成膜する第２工程と、前記溝状のパ
ターンの内側にだけ前記配線層が残るようにＣＭＰ処理
を実行する第３工程と、前記溝状のパターンの内側にだ
け前記配線層が残るようにＣＭＰ処理を実行した後の前
記絶縁膜および前記配線層の上に層間絶縁膜を形成する
第４工程と、写真製版とドライエッチングを用いてホー
ルパターンを形成する第５工程と、前記ホールパターン
を埋め込む導体膜を形成する第６工程と、前記ホールパ
ターン内の全体をドライエッチングでエッチングする第
７工程と、前記ホールパターン内の前記導体膜および前
記配線層上に上層の配線層を堆積して写真製板を行う第
８工程を有するものである。
【００２４】請求項１６記載の発明にかかる多層配線プ
ロセス用転写マーク作成方法は、上記請求項１５に記載
の発明において、前記配線層間の溝である前記転写用マ
ークが埋まり、前記第５工程で形成した前記ホールパタ
ーンは埋まらない状態で段差を用いて後工程で前記転写
用マークを読み取りたい場合、前記配線層の前記溝状の
パターンの間隔を、前記上層の配線層で埋まるサイズに
設定する工程と、当該第５工程で形成した前記ホールパ
ターンを前記上層の配線層で埋まるサイズに設定する工
程を有するものである。
ロセス用転写マーク作成方法は、上記請求項１５に記載
の発明において、前記配線層間の溝である前記転写用マ
ークが埋まり、前記第５工程で形成した前記ホールパタ
ーンは埋まらない状態で段差を用いて後工程で前記転写
用マークを読み取りたい場合、前記配線層の前記溝状の
パターンの間隔を、前記上層の配線層で埋まるサイズに
設定する工程と、当該第５工程で形成した前記ホールパ
ターンを前記上層の配線層で埋まるサイズに設定する工
程を有するものである。
【００２５】請求項１７記載の発明にかかる多層配線プ
ロセス用転写マーク作成方法は、上記請求項１５に記載
の発明において、前記第５工程で形成した前記ホールパ
ターンが狭く、前記上層の配線層で前記転写用マークが
埋まる状態で表面の反射から前記転写用マークを読み取
る場合、当該第５工程で形成した前記ホールパターンを
前記上層の配線層で埋まるサイズに設定する工程を有す
るものである。
ロセス用転写マーク作成方法は、上記請求項１５に記載
の発明において、前記第５工程で形成した前記ホールパ
ターンが狭く、前記上層の配線層で前記転写用マークが
埋まる状態で表面の反射から前記転写用マークを読み取
る場合、当該第５工程で形成した前記ホールパターンを
前記上層の配線層で埋まるサイズに設定する工程を有す
るものである。
【００２６】請求項１８記載の発明にかかる多層配線プ
ロセス用転写マーク作成方法は、多層配線用の溝状のパ
ターン形成時にディッシングの影響を回避するととも
に、前工程で転写した位置に重ね合わせるように次工程
の転写を行うために用いる転写用マークの読み取り精度
の高精度化・安定化を図る多層配線プロセス用転写マー
ク作成方法であって、写真製版用の転写用マークとして
お互いに直交する２方向の溝状のパターンを形成する工
程と、配線層の溝方向として当該転写用マークの溝状の
パターンと直交するような２方向の溝状のパターンを形
成する工程を有するものである。
ロセス用転写マーク作成方法は、多層配線用の溝状のパ
ターン形成時にディッシングの影響を回避するととも
に、前工程で転写した位置に重ね合わせるように次工程
の転写を行うために用いる転写用マークの読み取り精度
の高精度化・安定化を図る多層配線プロセス用転写マー
ク作成方法であって、写真製版用の転写用マークとして
お互いに直交する２方向の溝状のパターンを形成する工
程と、配線層の溝方向として当該転写用マークの溝状の
パターンと直交するような２方向の溝状のパターンを形
成する工程を有するものである。
【００２７】請求項１９記載の発明にかかる多層配線プ
ロセス用転写マーク作成方法は、上記請求項１８に記載
の発明において、前記溝状のパターンとして所定の等間
隔の溝が繰り返された形状を形成する工程を有するもの
である。
ロセス用転写マーク作成方法は、上記請求項１８に記載
の発明において、前記溝状のパターンとして所定の等間
隔の溝が繰り返された形状を形成する工程を有するもの
である。
【００２８】請求項２０記載の発明にかかる多層配線プ
ロセス用転写マーク作成方法は、上記請求項１８または
１９に記載の発明において、前記写真製版用の転写用マ
ークとして平行溝状のパターンを形成する工程と、当該
写真製版用の転写用マークの下の配線層の溝状のパター
ンとして前記２方向の溝状のパターンのそれぞれと直交
する平行溝を形成する工程を有するものである。
ロセス用転写マーク作成方法は、上記請求項１８または
１９に記載の発明において、前記写真製版用の転写用マ
ークとして平行溝状のパターンを形成する工程と、当該
写真製版用の転写用マークの下の配線層の溝状のパター
ンとして前記２方向の溝状のパターンのそれぞれと直交
する平行溝を形成する工程を有するものである。
【００２９】請求項２１記載の発明にかかる多層配線プ
ロセス用転写マーク作成方法は、上記請求項１８乃至２
０のいずれか一項に記載の発明において、前記配線層の
溝状のパターンの幅を当該配線層間を埋める工程で埋ま
りきる幅に制限する工程を有するものである。
ロセス用転写マーク作成方法は、上記請求項１８乃至２
０のいずれか一項に記載の発明において、前記配線層の
溝状のパターンの幅を当該配線層間を埋める工程で埋ま
りきる幅に制限する工程を有するものである。
【００３０】請求項２２記載の発明にかかる多層配線プ
ロセス用転写マーク作成方法は、上記請求項１８乃至２
１のいずれか一項に記載の発明において、基板上の絶縁
膜の表面に写真製版とドライエッチングを用いて等間隔
に前記お互いに直交する２方向の溝状のパターンを形成
する第１工程と、当該等間隔に形成した前記お互いに直
交する２方向の溝状のパターン上に一層以上の導体から
なる前記配線層を成膜する第２工程と、前記お互いに直
交する２方向の溝状のパターンの内側にだけ前記配線層
が残るようにＣＭＰ処理を実行する第３工程と、前記お
互いに直交する２方向の溝状のパターンの内側にだけ前
記配線層が残るようにＣＭＰ処理を実行した後の前記絶
縁膜および前記配線層の上に層間絶縁膜を形成する第４
工程と、写真製版とドライエッチングを用いてホールパ
ターンを形成する第５工程と、前記ホールパターンを埋
め込む導体膜を形成する第６工程と、前記ホールパター
ン内の全体をドライエッチングでエッチングする第７工
程と、前記ホールパターン内の前記導体膜および前記配
線層上に上層の配線層を堆積して写真製板を行う第８工
程を有するものである。
ロセス用転写マーク作成方法は、上記請求項１８乃至２
１のいずれか一項に記載の発明において、基板上の絶縁
膜の表面に写真製版とドライエッチングを用いて等間隔
に前記お互いに直交する２方向の溝状のパターンを形成
する第１工程と、当該等間隔に形成した前記お互いに直
交する２方向の溝状のパターン上に一層以上の導体から
なる前記配線層を成膜する第２工程と、前記お互いに直
交する２方向の溝状のパターンの内側にだけ前記配線層
が残るようにＣＭＰ処理を実行する第３工程と、前記お
互いに直交する２方向の溝状のパターンの内側にだけ前
記配線層が残るようにＣＭＰ処理を実行した後の前記絶
縁膜および前記配線層の上に層間絶縁膜を形成する第４
工程と、写真製版とドライエッチングを用いてホールパ
ターンを形成する第５工程と、前記ホールパターンを埋
め込む導体膜を形成する第６工程と、前記ホールパター
ン内の全体をドライエッチングでエッチングする第７工
程と、前記ホールパターン内の前記導体膜および前記配
線層上に上層の配線層を堆積して写真製板を行う第８工
程を有するものである。
【００３１】
【発明の実施の形態】実施の形態１．以下、この発明の
実施の形態１を図面に基づいて詳細に説明する。図１
は、本発明の実施の形態１にかかる多層配線プロセス用
転写マーク構造１０の上面図である。図１を参照する
と、本実施の形態の多層配線プロセス用転写マーク構造
１０では、斜線で示すホールパターン１３の下層に、従
来技術（図１６参照）と同様の下敷き層１０２が存在
し、当該下敷き層１０２には配線層１６が形成されてい
る。ただし、従来技術（図１６参照）では配線層１６は
一つの矩形で構成された領域であったのに対して、本実
施の形態では細線を等間隔に並べた形になっている点に
特徴を有している。図２に転写用マーク２２の加工直後
の図１のＡ−Ｂ線に沿った素子断面を示す。
実施の形態１を図面に基づいて詳細に説明する。図１
は、本発明の実施の形態１にかかる多層配線プロセス用
転写マーク構造１０の上面図である。図１を参照する
と、本実施の形態の多層配線プロセス用転写マーク構造
１０では、斜線で示すホールパターン１３の下層に、従
来技術（図１６参照）と同様の下敷き層１０２が存在
し、当該下敷き層１０２には配線層１６が形成されてい
る。ただし、従来技術（図１６参照）では配線層１６は
一つの矩形で構成された領域であったのに対して、本実
施の形態では細線を等間隔に並べた形になっている点に
特徴を有している。図２に転写用マーク２２の加工直後
の図１のＡ−Ｂ線に沿った素子断面を示す。
【００３２】次に、転写用マーク２２の形成後にホール
パターン１３を埋め込む導体（導体膜２４）を形成した
様子を図３に示す。図３を参照すると、本実施の形態の
多層配線プロセス用転写マーク構造１０は、配線間を接
続する導体（後述する本実施の形態の導体膜２４、図９
参照）で配線層１６の間の転写用マーク２２を埋め込む
ように構成されている点に特徴を有している。これによ
り、転写用マーク２２の底までの高さが一意的に決定で
きる結果、その後の工程での転写用マーク２２の読み取
り処理の安定化を実現できるようになるといった効果を
奏する。
パターン１３を埋め込む導体（導体膜２４）を形成した
様子を図３に示す。図３を参照すると、本実施の形態の
多層配線プロセス用転写マーク構造１０は、配線間を接
続する導体（後述する本実施の形態の導体膜２４、図９
参照）で配線層１６の間の転写用マーク２２を埋め込む
ように構成されている点に特徴を有している。これによ
り、転写用マーク２２の底までの高さが一意的に決定で
きる結果、その後の工程での転写用マーク２２の読み取
り処理の安定化を実現できるようになるといった効果を
奏する。
【００３３】次に、図４乃至図１１のＡ−Ｂ線断面図に
基づき本実施の形態の転写用マーク２２の作成手順（多
層配線プロセス用転写マーク作成方法）を説明する。図
４は、本発明の実施の形態１にかかる多層配線プロセス
用転写マーク作成方法の第１工程を説明するための図１
のＡ−Ｂ線に沿った素子構造断面図、図５は、本発明の
実施の形態１にかかる多層配線プロセス用転写マーク作
成方法の第２工程を説明するための図１のＡ−Ｂ線に沿
った素子構造断面図、図６は、本発明の実施の形態１に
かかる多層配線プロセス用転写マーク作成方法の第３工
程を説明するための図１のＡ−Ｂ線に沿った素子構造断
面図、図７は、本発明の実施の形態１にかかる多層配線
プロセス用転写マーク作成方法の第４工程を説明するた
めの図１のＡ−Ｂ線に沿った素子構造断面図、図８は、
本発明の実施の形態１にかかる多層配線プロセス用転写
マーク作成方法の第５工程を説明するための図１のＡ−
Ｂ線に沿った素子構造断面図、図９は、本発明の実施の
形態１にかかる多層配線プロセス用転写マーク作成方法
の第６工程を説明するための図１のＡ−Ｂ線に沿った素
子構造断面図、図１０は、本発明の実施の形態１にかか
る多層配線プロセス用転写マーク作成方法の第７工程を
説明するための図１のＡ−Ｂ線に沿った素子構造断面
図、図１１は、本発明の実施の形態１にかかる多層配線
プロセス用転写マーク作成方法の第８工程を説明するた
めの図１のＡ−Ｂ線に沿った素子構造断面図である。図
４を参照すると、まず、第１工程を実行し、Ｓｉ基板
（シリコン基板）１８上の絶縁膜１４（例えば、ＳｉＯ
2膜（酸化シリコン膜））の表面に、写真製版とドライ
エッチングを用いて等間隔に溝状のパターン１２を形成
する。
基づき本実施の形態の転写用マーク２２の作成手順（多
層配線プロセス用転写マーク作成方法）を説明する。図
４は、本発明の実施の形態１にかかる多層配線プロセス
用転写マーク作成方法の第１工程を説明するための図１
のＡ−Ｂ線に沿った素子構造断面図、図５は、本発明の
実施の形態１にかかる多層配線プロセス用転写マーク作
成方法の第２工程を説明するための図１のＡ−Ｂ線に沿
った素子構造断面図、図６は、本発明の実施の形態１に
かかる多層配線プロセス用転写マーク作成方法の第３工
程を説明するための図１のＡ−Ｂ線に沿った素子構造断
面図、図７は、本発明の実施の形態１にかかる多層配線
プロセス用転写マーク作成方法の第４工程を説明するた
めの図１のＡ−Ｂ線に沿った素子構造断面図、図８は、
本発明の実施の形態１にかかる多層配線プロセス用転写
マーク作成方法の第５工程を説明するための図１のＡ−
Ｂ線に沿った素子構造断面図、図９は、本発明の実施の
形態１にかかる多層配線プロセス用転写マーク作成方法
の第６工程を説明するための図１のＡ−Ｂ線に沿った素
子構造断面図、図１０は、本発明の実施の形態１にかか
る多層配線プロセス用転写マーク作成方法の第７工程を
説明するための図１のＡ−Ｂ線に沿った素子構造断面
図、図１１は、本発明の実施の形態１にかかる多層配線
プロセス用転写マーク作成方法の第８工程を説明するた
めの図１のＡ−Ｂ線に沿った素子構造断面図である。図
４を参照すると、まず、第１工程を実行し、Ｓｉ基板
（シリコン基板）１８上の絶縁膜１４（例えば、ＳｉＯ
2膜（酸化シリコン膜））の表面に、写真製版とドライ
エッチングを用いて等間隔に溝状のパターン１２を形成
する。
【００３４】続いて、図５に示すように、第２工程を実
行し、当該等間隔に形成した溝状のパターン１２上に一
層以上の導体からなる配線層１６を成膜する。続いて、
図６に示すように、第３工程を実行し、溝状のパターン
１２の内側（内部）にだけ導体（配線層１６）が残るよ
うにＣＭＰ処理を実行する。このとき、Ｓｉ基板１８上
の絶縁膜１４でできた溝状のパターン１２の上面が従来
技術のように広範囲な面を持たないので、配線層１６を
ＣＭＰ処理した場合でも絶縁膜１４および配線層１６の
研磨面でのディッシングの発生を防止でき、その結果、
平滑な表面を生成できるようになるといった効果を奏す
る。
行し、当該等間隔に形成した溝状のパターン１２上に一
層以上の導体からなる配線層１６を成膜する。続いて、
図６に示すように、第３工程を実行し、溝状のパターン
１２の内側（内部）にだけ導体（配線層１６）が残るよ
うにＣＭＰ処理を実行する。このとき、Ｓｉ基板１８上
の絶縁膜１４でできた溝状のパターン１２の上面が従来
技術のように広範囲な面を持たないので、配線層１６を
ＣＭＰ処理した場合でも絶縁膜１４および配線層１６の
研磨面でのディッシングの発生を防止でき、その結果、
平滑な表面を生成できるようになるといった効果を奏す
る。
【００３５】続いて、図７に示すように、第４工程を実
行し、溝状のパターン１２の内側（内部）にだけ導体
（配線層１６）が残るようにＣＭＰ処理を実行した後の
絶縁膜１４および配線層１６の上に層間絶縁膜２０（例
えば、ＳｉＯ2膜（酸化シリコン膜））を形成する。前
述したように第３工程において絶縁膜１４および配線層
１６の研磨面でのディッシングの発生を防止できるの
で、層間絶縁膜２０の表面も平滑にできる。続いて、図
８に示すように、第５工程（ホール形成工程）を実行
し、写真製版とドライエッチングを用いてホールパター
ン１３を形成する。このとき、平滑な層間絶縁膜２０表
面への写真製版であるので精度良くホールパターン１３
を形成できる。
行し、溝状のパターン１２の内側（内部）にだけ導体
（配線層１６）が残るようにＣＭＰ処理を実行した後の
絶縁膜１４および配線層１６の上に層間絶縁膜２０（例
えば、ＳｉＯ2膜（酸化シリコン膜））を形成する。前
述したように第３工程において絶縁膜１４および配線層
１６の研磨面でのディッシングの発生を防止できるの
で、層間絶縁膜２０の表面も平滑にできる。続いて、図
８に示すように、第５工程（ホール形成工程）を実行
し、写真製版とドライエッチングを用いてホールパター
ン１３を形成する。このとき、平滑な層間絶縁膜２０表
面への写真製版であるので精度良くホールパターン１３
を形成できる。
【００３６】第５工程（ホール形成工程）における層間
絶縁膜２０および絶縁膜１４のドライエッチングでは、
配線層１６の上の層間絶縁膜２０の厚さのばらつきや、
層間絶縁膜２０および絶縁膜１４に対するドライエッチ
ングの速度などの若干のばらつきなどを考慮して、当該
ドライエッチングを多めに行うのが普通であるので、図
８のように配線層１６の間が多少エッチングされること
もある。
絶縁膜２０および絶縁膜１４のドライエッチングでは、
配線層１６の上の層間絶縁膜２０の厚さのばらつきや、
層間絶縁膜２０および絶縁膜１４に対するドライエッチ
ングの速度などの若干のばらつきなどを考慮して、当該
ドライエッチングを多めに行うのが普通であるので、図
８のように配線層１６の間が多少エッチングされること
もある。
【００３７】続いて、図９に示すように、第６工程（ホ
ールパターン１３の埋め込み工程）を実行し、ホールパ
ターン１３を埋め込む導体膜２４を形成（例えば、全面
に導体膜２４を形成）する。続いて、図１０に示すよう
に、第７工程を実行し、ホールパターン１３内の全体を
ドライエッチングでエッチングする。続いて、図１１に
示すように、第８工程を実行し、ホールパターン１３内
の導体膜２４および配線層１６上に上層の配線層２６
（導体）を堆積して写真製板を行う。このとき、第６工
程（ホールパターン１３の埋め込み工程）実行後に配線
層１６の溝状のパターン１２の間隔が完全に埋まってい
れば、図１１に示すように、ホールパターン１３の底の
形状がほぼ平滑になり、その結果、転写用マーク２２の
読み取りの精度が高くなる。すなわち、第６工程（ホー
ルパターン１３の埋め込み工程）で配線層１６の溝状の
パターン１２の間隔が完全に埋め込まれるように配線層
１６の溝状のパターン１２の間隔を設定することは、転
写用マーク２２の読み取りを容易にすることになる。
ールパターン１３の埋め込み工程）を実行し、ホールパ
ターン１３を埋め込む導体膜２４を形成（例えば、全面
に導体膜２４を形成）する。続いて、図１０に示すよう
に、第７工程を実行し、ホールパターン１３内の全体を
ドライエッチングでエッチングする。続いて、図１１に
示すように、第８工程を実行し、ホールパターン１３内
の導体膜２４および配線層１６上に上層の配線層２６
（導体）を堆積して写真製板を行う。このとき、第６工
程（ホールパターン１３の埋め込み工程）実行後に配線
層１６の溝状のパターン１２の間隔が完全に埋まってい
れば、図１１に示すように、ホールパターン１３の底の
形状がほぼ平滑になり、その結果、転写用マーク２２の
読み取りの精度が高くなる。すなわち、第６工程（ホー
ルパターン１３の埋め込み工程）で配線層１６の溝状の
パターン１２の間隔が完全に埋め込まれるように配線層
１６の溝状のパターン１２の間隔を設定することは、転
写用マーク２２の読み取りを容易にすることになる。
【００３８】実施の形態２．以下、この発明の実施の形
態２を図面に基づいて詳細に説明する。本実施の形態で
は、前述の実施の形態１で作成した転写用マーク２２の
上層にダマシンを用いた例を示す。図１２乃至図１４の
Ａ−Ｂ線断面図に基づきこの発明の実施の形態２にかか
る多層配線プロセス用転写マーク作成方法を説明する。
図１２は、本発明の実施の形態２にかかる多層配線プロ
セス用転写マーク作成方法（転写用マーク２２の読み取
りを段差を用いて行う場合）を説明するための図１のＡ
−Ｂ線に沿った素子構造断面図、図１３は、本発明の実
施の形態２にかかる多層配線プロセス用転写マーク作成
方法（上から見たコントラストのみで転写用マーク２２
の読み取りを行う場合）を説明するための図１のＡ−Ｂ
線に沿った素子構造断面図、図１４は、本発明の実施の
形態２にかかる多層配線プロセス用転写マーク作成方法
（上層の配線層２６（導体）を堆積した際に溝状のパタ
ーン１２が埋まらない場合）を説明するための図１のＡ
−Ｂ線に沿った素子断面である。まず、図１２を参照す
ると、転写用マーク２２の読み取りを段差を用いて行う
場合（配線層１６間の溝である転写用マーク２２は埋ま
り、第５工程（ホール形成工程）で形成したホールパタ
ーン１３は埋まらない状態で段差を用いて後工程で転写
用マーク２２を読み取りたい場合）には、図１２に示す
ようなＡ−Ｂ断面を形成する必要がある。これには、配
線層１６の溝状のパターン１２の間隔を、上層の配線層
２６（導体）で埋まるサイズ（具体的には、上層の配線
層２６の厚さ×２以下）にして、第５工程（ホール形成
工程）で形成したホールパターン１３を上層の配線層２
６（導体）で埋まるサイズ（具体的には、上層の配線層
２６の厚さ×２＋読み取りに必要なサイズ）にする必要
がある。本実施の形態では、読み取りに必要なサイズを
１μｍ程度に設定している。
態２を図面に基づいて詳細に説明する。本実施の形態で
は、前述の実施の形態１で作成した転写用マーク２２の
上層にダマシンを用いた例を示す。図１２乃至図１４の
Ａ−Ｂ線断面図に基づきこの発明の実施の形態２にかか
る多層配線プロセス用転写マーク作成方法を説明する。
図１２は、本発明の実施の形態２にかかる多層配線プロ
セス用転写マーク作成方法（転写用マーク２２の読み取
りを段差を用いて行う場合）を説明するための図１のＡ
−Ｂ線に沿った素子構造断面図、図１３は、本発明の実
施の形態２にかかる多層配線プロセス用転写マーク作成
方法（上から見たコントラストのみで転写用マーク２２
の読み取りを行う場合）を説明するための図１のＡ−Ｂ
線に沿った素子構造断面図、図１４は、本発明の実施の
形態２にかかる多層配線プロセス用転写マーク作成方法
（上層の配線層２６（導体）を堆積した際に溝状のパタ
ーン１２が埋まらない場合）を説明するための図１のＡ
−Ｂ線に沿った素子断面である。まず、図１２を参照す
ると、転写用マーク２２の読み取りを段差を用いて行う
場合（配線層１６間の溝である転写用マーク２２は埋ま
り、第５工程（ホール形成工程）で形成したホールパタ
ーン１３は埋まらない状態で段差を用いて後工程で転写
用マーク２２を読み取りたい場合）には、図１２に示す
ようなＡ−Ｂ断面を形成する必要がある。これには、配
線層１６の溝状のパターン１２の間隔を、上層の配線層
２６（導体）で埋まるサイズ（具体的には、上層の配線
層２６の厚さ×２以下）にして、第５工程（ホール形成
工程）で形成したホールパターン１３を上層の配線層２
６（導体）で埋まるサイズ（具体的には、上層の配線層
２６の厚さ×２＋読み取りに必要なサイズ）にする必要
がある。本実施の形態では、読み取りに必要なサイズを
１μｍ程度に設定している。
【００３９】次に、上から見たコントラストのみで転写
用マーク２２の読み取りを行う場合（第５工程（ホール
形成工程）で形成したホールパターン１３が狭く、上層
の配線層２６（導体）で転写用マーク２２が埋まる状態
で表面の反射から転写用マーク２２を読み取る場合）に
は、図１３に示すようなＡ−Ｂ断面を形成する必要があ
る。これには、第５工程（ホール形成工程）で形成した
ホールパターン１３を上層の配線層２６（導体）で埋ま
るサイズ（具体的には、上層の配線層２６の厚さ×２以
下）にする必要がある。図１３のように埋め込んでしま
うときに、配線層１６が全面にある従来の転写用マーク
ではホール工程で埋め込んだ部分と下地の配線層１６と
のコントラストが取りにくい。これに対して本実施の形
態では配線層１６が細線の並んだ形状なので、完全に埋
め込まれた第６工程（ホールパターン１３の埋め込み工
程）でも転写用マーク２２とのコントラストが担保でき
るようになるといった効果を奏する。
用マーク２２の読み取りを行う場合（第５工程（ホール
形成工程）で形成したホールパターン１３が狭く、上層
の配線層２６（導体）で転写用マーク２２が埋まる状態
で表面の反射から転写用マーク２２を読み取る場合）に
は、図１３に示すようなＡ−Ｂ断面を形成する必要があ
る。これには、第５工程（ホール形成工程）で形成した
ホールパターン１３を上層の配線層２６（導体）で埋ま
るサイズ（具体的には、上層の配線層２６の厚さ×２以
下）にする必要がある。図１３のように埋め込んでしま
うときに、配線層１６が全面にある従来の転写用マーク
ではホール工程で埋め込んだ部分と下地の配線層１６と
のコントラストが取りにくい。これに対して本実施の形
態では配線層１６が細線の並んだ形状なので、完全に埋
め込まれた第６工程（ホールパターン１３の埋め込み工
程）でも転写用マーク２２とのコントラストが担保でき
るようになるといった効果を奏する。
【００４０】また、配線層１６の溝状のパターン１２間
隔が広いために上層の配線層２６（導体）を堆積した際
に溝状のパターン１２が埋まらない場合には、図１４に
示すような形状となるために、溝状のパターン１２の読
み取りができなくなる。
隔が広いために上層の配線層２６（導体）を堆積した際
に溝状のパターン１２が埋まらない場合には、図１４に
示すような形状となるために、溝状のパターン１２の読
み取りができなくなる。
【００４１】以上説明したように実施の形態２によれ
ば、第５工程（ホール形成工程）でホールパターン１３
を形成後に、さらに、写真製版とドライエッチングを用
いて、上の配線を形成する部分に溝状のパターン１２を
掘り、配線のための溝状のパターン１２とコンタクト内
部の両方に一度に導体を埋め込んだ状態でＣＭＰ処理を
行う場合でも、実施の形態１と同様の効果が得られる。
この際、上層の配線層２６（導体）のための写真製版で
は、図８に示す第５工程（ホール形成工程）で形成した
ホールパターン１３内の転写用マーク２２を読み取るこ
とになる。配線層１６はアルミや銅といった金属が主に
使われるため、ホールパターン１３の底の反射率の高い
配線層１６がはっきりと確認できる。また配線層１６の
深さは転写用マーク２２の全体に渡って一様であるた
め、精度の高い読み取りを実現することができるといっ
た効果を奏する。上層の配線層２６（導体）を形成した
後の断面構造は、転写用マーク２２の溝状のパターン１
２の幅によって変更できる。
ば、第５工程（ホール形成工程）でホールパターン１３
を形成後に、さらに、写真製版とドライエッチングを用
いて、上の配線を形成する部分に溝状のパターン１２を
掘り、配線のための溝状のパターン１２とコンタクト内
部の両方に一度に導体を埋め込んだ状態でＣＭＰ処理を
行う場合でも、実施の形態１と同様の効果が得られる。
この際、上層の配線層２６（導体）のための写真製版で
は、図８に示す第５工程（ホール形成工程）で形成した
ホールパターン１３内の転写用マーク２２を読み取るこ
とになる。配線層１６はアルミや銅といった金属が主に
使われるため、ホールパターン１３の底の反射率の高い
配線層１６がはっきりと確認できる。また配線層１６の
深さは転写用マーク２２の全体に渡って一様であるた
め、精度の高い読み取りを実現することができるといっ
た効果を奏する。上層の配線層２６（導体）を形成した
後の断面構造は、転写用マーク２２の溝状のパターン１
２の幅によって変更できる。
【００４２】実施の形態３．以下、この発明の実施の形
態３を図面に基づいて詳細に説明する。図１５は、本発
明の実施の形態３にかかる多層配線プロセス用転写マー
ク構造１０の上面図である。図１５を参照すると、本実
施の形態の多層配線プロセス用転写マーク構造１０で
は、前述の第５工程（ホール形成工程）でのホールパタ
ーン１３とその後に形成する配線層１６との重ね合わせ
のずれを測定するような転写用マーク２２を設けている
点に特徴を有している。例えば、外側の四角形状の配線
層３０を第５工程（ホール形成工程）で作成した溝状の
パターン１２、内側の四角形状の配線層３２をその後の
配線工程で作成したレジストパターンとした場合、図１
４に示した溝状のパターン１２と当該レジストパターン
のｘ方向（水平方向、すなわち図面左右方向）の間隔ｘ
１，ｘ２に基づいて、ずれ量ΔＸ（＝ｘ１−ｘ２）を算
出するとともに、図１４に示した溝状のパターン１２と
当該レジストパターンのｙ方向（垂直方向、すなわち図
面上下方向）の間隔ｙ１，ｙ２に基づいて、ずれ量ΔＹ
（＝ｙ１−ｙ２）を算出できる。
態３を図面に基づいて詳細に説明する。図１５は、本発
明の実施の形態３にかかる多層配線プロセス用転写マー
ク構造１０の上面図である。図１５を参照すると、本実
施の形態の多層配線プロセス用転写マーク構造１０で
は、前述の第５工程（ホール形成工程）でのホールパタ
ーン１３とその後に形成する配線層１６との重ね合わせ
のずれを測定するような転写用マーク２２を設けている
点に特徴を有している。例えば、外側の四角形状の配線
層３０を第５工程（ホール形成工程）で作成した溝状の
パターン１２、内側の四角形状の配線層３２をその後の
配線工程で作成したレジストパターンとした場合、図１
４に示した溝状のパターン１２と当該レジストパターン
のｘ方向（水平方向、すなわち図面左右方向）の間隔ｘ
１，ｘ２に基づいて、ずれ量ΔＸ（＝ｘ１−ｘ２）を算
出するとともに、図１４に示した溝状のパターン１２と
当該レジストパターンのｙ方向（垂直方向、すなわち図
面上下方向）の間隔ｙ１，ｙ２に基づいて、ずれ量ΔＹ
（＝ｙ１−ｙ２）を算出できる。
【００４３】上記実施の形態１では、転写用マーク２２
は一方向の溝状のパターン１２として形成され、配線層
１６は転写用マーク２２と直交するように一方向に形成
されている。一方、本実施の形態では、転写用マーク２
２が直交する２方向（すなわち、ｘ方向（水平方向）お
よびｙ方向（垂直方向））に形成されているので、実施
の形態１のような溝状のパターン１２に代えて、ホール
工程の転写用マーク２２と必ず直交するようなパターン
を形成する点に特徴を有している。このとき得られる効
果は、実施の形態１あるいは実施の形態２と同様であ
る。
は一方向の溝状のパターン１２として形成され、配線層
１６は転写用マーク２２と直交するように一方向に形成
されている。一方、本実施の形態では、転写用マーク２
２が直交する２方向（すなわち、ｘ方向（水平方向）お
よびｙ方向（垂直方向））に形成されているので、実施
の形態１のような溝状のパターン１２に代えて、ホール
工程の転写用マーク２２と必ず直交するようなパターン
を形成する点に特徴を有している。このとき得られる効
果は、実施の形態１あるいは実施の形態２と同様であ
る。
【００４４】以上説明したように上記各実施の形態によ
れば、以下に掲げる効果を奏する。まず第１の効果は、
多層配線用の溝状のパターン形成時にディッシングの影
響を回避できることである。そして第２の効果は、前工
程で転写した位置に重ね合わせるように次工程の転写を
行うために用いる転写用マークの読み取り精度の高精度
化・安定化を図れることである。
れば、以下に掲げる効果を奏する。まず第１の効果は、
多層配線用の溝状のパターン形成時にディッシングの影
響を回避できることである。そして第２の効果は、前工
程で転写した位置に重ね合わせるように次工程の転写を
行うために用いる転写用マークの読み取り精度の高精度
化・安定化を図れることである。
【００４５】なお、本発明が上記各実施の形態に限定さ
れず、本発明の技術思想の範囲内において、各実施の形
態は適宜変更され得ることは明らかである。また上記構
成部材の数、位置、形状等は上記実施の形態に限定され
ず、本発明を実施する上で好適な数、位置、形状等にす
ることができる。また、各図において、同一構成要素に
は同一符号を付している。
れず、本発明の技術思想の範囲内において、各実施の形
態は適宜変更され得ることは明らかである。また上記構
成部材の数、位置、形状等は上記実施の形態に限定され
ず、本発明を実施する上で好適な数、位置、形状等にす
ることができる。また、各図において、同一構成要素に
は同一符号を付している。
【００４６】
【発明の効果】この発明の請求項１記載の発明は以上説
明したように、多層配線用の溝状のパターン形成時にデ
ィッシングの影響を回避するとともに、前工程で転写し
た位置に重ね合わせるように次工程の転写を行うために
用いる転写用マークの読み取り精度の高精度化・安定化
を図る多層配線プロセス用転写マーク構造であって、配
線層の間を接続する工程で形成される写真製版用の転写
用マークの直下の下敷き層が溝状のパターンを有するの
で、以下に掲げる効果を奏する。まず第１の効果は、多
層配線用の溝状のパターン形成時にディッシングの影響
を回避できることである。そして第２の効果は、前工程
で転写した位置に重ね合わせるように次工程の転写を行
うために用いる転写用マークの読み取り精度の高精度化
・安定化を図れることである。
明したように、多層配線用の溝状のパターン形成時にデ
ィッシングの影響を回避するとともに、前工程で転写し
た位置に重ね合わせるように次工程の転写を行うために
用いる転写用マークの読み取り精度の高精度化・安定化
を図る多層配線プロセス用転写マーク構造であって、配
線層の間を接続する工程で形成される写真製版用の転写
用マークの直下の下敷き層が溝状のパターンを有するの
で、以下に掲げる効果を奏する。まず第１の効果は、多
層配線用の溝状のパターン形成時にディッシングの影響
を回避できることである。そして第２の効果は、前工程
で転写した位置に重ね合わせるように次工程の転写を行
うために用いる転写用マークの読み取り精度の高精度化
・安定化を図れることである。
【００４７】請求項２記載の発明は以上説明したよう
に、上記請求項１に記載の発明において、溝状のパター
ンは所定の等間隔の溝が繰り返された形状を有するの
で、上記請求項１に記載の効果に加えて、完全に埋め込
まれた場合でも転写用マークとのコントラストが担保で
きるようになるといった効果を奏する。
に、上記請求項１に記載の発明において、溝状のパター
ンは所定の等間隔の溝が繰り返された形状を有するの
で、上記請求項１に記載の効果に加えて、完全に埋め込
まれた場合でも転写用マークとのコントラストが担保で
きるようになるといった効果を奏する。
【００４８】請求項３記載の発明は以上説明したよう
に、上記請求項１または２に記載の発明において、写真
製版用の転写用マークが平行溝状のパターンで構成され
るとともに、写真製版用の転写用マークの下の配線層の
溝状のパターンが写真製版用の溝状のパターンと直交す
る平行溝で構成されているので、上記請求項１または２
に記載の効果に加えて、完全に埋め込まれた場合でも転
写用マークとのコントラストが担保できるようになると
いった効果を奏する。
に、上記請求項１または２に記載の発明において、写真
製版用の転写用マークが平行溝状のパターンで構成され
るとともに、写真製版用の転写用マークの下の配線層の
溝状のパターンが写真製版用の溝状のパターンと直交す
る平行溝で構成されているので、上記請求項１または２
に記載の効果に加えて、完全に埋め込まれた場合でも転
写用マークとのコントラストが担保できるようになると
いった効果を奏する。
【００４９】請求項４記載の発明は以上説明したよう
に、上記請求項１乃至３のいずれか一項に記載の発明に
おいて、配線層の溝状のパターンの幅が配線層間を埋め
る工程で埋まりきる幅を有するので、上記請求項１乃至
３のいずれか一項に記載の効果に加えて、上層の配線層
を形成した後の断面構造を転写用マークの溝状のパター
ンの幅によって変更できるといった効果を奏する。
に、上記請求項１乃至３のいずれか一項に記載の発明に
おいて、配線層の溝状のパターンの幅が配線層間を埋め
る工程で埋まりきる幅を有するので、上記請求項１乃至
３のいずれか一項に記載の効果に加えて、上層の配線層
を形成した後の断面構造を転写用マークの溝状のパター
ンの幅によって変更できるといった効果を奏する。
【００５０】請求項５記載の発明は以上説明したよう
に、上記請求項２に記載の発明において、下敷き層がホ
ールパターンの下層に形成され、細線を等間隔に並べた
形状の配線層が下敷き層に形成されているので、上記請
求項２に記載の効果と同様の効果を奏する。
に、上記請求項２に記載の発明において、下敷き層がホ
ールパターンの下層に形成され、細線を等間隔に並べた
形状の配線層が下敷き層に形成されているので、上記請
求項２に記載の効果と同様の効果を奏する。
【００５１】請求項６記載の発明は以上説明したよう
に、上記請求項１乃至５のいずれか一項に記載の発明に
おいて、配線層の間を接続する導体膜で配線層の間の転
写用マークを埋め込むように構成されているので、上記
請求項１乃至５のいずれか一項に記載の効果に加えて、
転写用マークの底までの高さが一意的に決定できる結
果、その後の工程での転写用マークの読み取り処理の安
定化を実現できるようになるといった効果を奏する。
に、上記請求項１乃至５のいずれか一項に記載の発明に
おいて、配線層の間を接続する導体膜で配線層の間の転
写用マークを埋め込むように構成されているので、上記
請求項１乃至５のいずれか一項に記載の効果に加えて、
転写用マークの底までの高さが一意的に決定できる結
果、その後の工程での転写用マークの読み取り処理の安
定化を実現できるようになるといった効果を奏する。
【００５２】請求項７記載の発明は以上説明したよう
に、多層配線用の溝状のパターン形成時にディッシング
の影響を回避するとともに、前工程で転写した位置に重
ね合わせるように次工程の転写を行うために用いる転写
用マークの読み取り精度の高精度化・安定化を図る多層
配線プロセス用転写マーク構造であって、写真製版用の
転写用マークがお互いに直交する２方向の溝状のパター
ンで構成され、配線層の溝方向が転写用マークの溝状の
パターンと直交するような２方向の溝状のパターンで構
成されているので、以下に掲げる効果を奏する。まず第
１の効果は、多層配線用の溝状のパターン形成時にディ
ッシングの影響を回避できることである。そして第２の
効果は、前工程で転写した位置に重ね合わせるように次
工程の転写を行うために用いる転写用マークの読み取り
精度の高精度化・安定化を図れることである。
に、多層配線用の溝状のパターン形成時にディッシング
の影響を回避するとともに、前工程で転写した位置に重
ね合わせるように次工程の転写を行うために用いる転写
用マークの読み取り精度の高精度化・安定化を図る多層
配線プロセス用転写マーク構造であって、写真製版用の
転写用マークがお互いに直交する２方向の溝状のパター
ンで構成され、配線層の溝方向が転写用マークの溝状の
パターンと直交するような２方向の溝状のパターンで構
成されているので、以下に掲げる効果を奏する。まず第
１の効果は、多層配線用の溝状のパターン形成時にディ
ッシングの影響を回避できることである。そして第２の
効果は、前工程で転写した位置に重ね合わせるように次
工程の転写を行うために用いる転写用マークの読み取り
精度の高精度化・安定化を図れることである。
【００５３】請求項８記載の発明は以上説明したよう
に、上記請求項７に記載の発明において、２方向の溝状
のパターンのそれぞれは所定の等間隔の溝が繰り返され
た形状を有するので、上記請求項７に記載の効果に加え
て、完全に埋め込まれた場合でも転写用マークとのコン
トラストが担保できるようになるといった効果を奏す
る。
に、上記請求項７に記載の発明において、２方向の溝状
のパターンのそれぞれは所定の等間隔の溝が繰り返され
た形状を有するので、上記請求項７に記載の効果に加え
て、完全に埋め込まれた場合でも転写用マークとのコン
トラストが担保できるようになるといった効果を奏す
る。
【００５４】請求項９記載の発明は以上説明したよう
に、上記請求項７または８に記載の発明において、写真
製版用の転写用マークが平行溝状のパターンで構成され
るとともに、写真製版用の転写用マークの下の配線層の
溝状のパターンが２方向の溝状のパターンのそれぞれと
直交する平行溝で構成されているので、上記請求項７ま
たは８に記載の効果に加えて、完全に埋め込まれた場合
でも転写用マークとのコントラストが担保できるように
なるといった効果を奏する。
に、上記請求項７または８に記載の発明において、写真
製版用の転写用マークが平行溝状のパターンで構成され
るとともに、写真製版用の転写用マークの下の配線層の
溝状のパターンが２方向の溝状のパターンのそれぞれと
直交する平行溝で構成されているので、上記請求項７ま
たは８に記載の効果に加えて、完全に埋め込まれた場合
でも転写用マークとのコントラストが担保できるように
なるといった効果を奏する。
【００５５】請求項１０記載の発明は以上説明したよう
に、上記請求項７乃至９のいずれか一項に記載の発明に
おいて、配線層の溝状のパターンの幅が配線層間を埋め
る工程で埋まりきる幅を有するので、上記請求項７乃至
９のいずれか一項に記載の効果に加えて、上層の配線層
を形成した後の断面構造を転写用マークの溝状のパター
ンの幅によって変更できるといった効果を奏する。
に、上記請求項７乃至９のいずれか一項に記載の発明に
おいて、配線層の溝状のパターンの幅が配線層間を埋め
る工程で埋まりきる幅を有するので、上記請求項７乃至
９のいずれか一項に記載の効果に加えて、上層の配線層
を形成した後の断面構造を転写用マークの溝状のパター
ンの幅によって変更できるといった効果を奏する。
【００５６】請求項１１記載の発明にかかる多層配線プ
ロセス用転写マーク作成方法は、多層配線用の溝状のパ
ターン形成時にディッシングの影響を回避するととも
に、前工程で転写した位置に重ね合わせるように次工程
の転写を行うために用いる転写用マークの読み取り精度
の高精度化・安定化を図る多層配線プロセス用転写マー
ク作成方法であって、配線層の間を接続する工程で形成
される写真製版用の転写用マークの直下の下敷き層に溝
状のパターンを形成する工程を有するので、以下に掲げ
る効果を奏する。まず第１の効果は、多層配線用の溝状
のパターン形成時にディッシングの影響を回避できるこ
とである。そして第２の効果は、前工程で転写した位置
に重ね合わせるように次工程の転写を行うために用いる
転写用マークの読み取り精度の高精度化・安定化を図れ
ることである。
ロセス用転写マーク作成方法は、多層配線用の溝状のパ
ターン形成時にディッシングの影響を回避するととも
に、前工程で転写した位置に重ね合わせるように次工程
の転写を行うために用いる転写用マークの読み取り精度
の高精度化・安定化を図る多層配線プロセス用転写マー
ク作成方法であって、配線層の間を接続する工程で形成
される写真製版用の転写用マークの直下の下敷き層に溝
状のパターンを形成する工程を有するので、以下に掲げ
る効果を奏する。まず第１の効果は、多層配線用の溝状
のパターン形成時にディッシングの影響を回避できるこ
とである。そして第２の効果は、前工程で転写した位置
に重ね合わせるように次工程の転写を行うために用いる
転写用マークの読み取り精度の高精度化・安定化を図れ
ることである。
【００５７】請求項１２記載の発明にかかる多層配線プ
ロセス用転写マーク作成方法は、上記請求項１１に記載
の発明において、溝状のパターンとして所定の等間隔の
溝が繰り返された形状を形成する工程を有するので、上
記請求項１１に記載の効果に加えて、完全に埋め込まれ
た場合でも転写用マークとのコントラストが担保できる
ようになるといった効果を奏する。
ロセス用転写マーク作成方法は、上記請求項１１に記載
の発明において、溝状のパターンとして所定の等間隔の
溝が繰り返された形状を形成する工程を有するので、上
記請求項１１に記載の効果に加えて、完全に埋め込まれ
た場合でも転写用マークとのコントラストが担保できる
ようになるといった効果を奏する。
【００５８】請求項１３記載の発明にかかる多層配線プ
ロセス用転写マーク作成方法は、上記請求項１１または
１２に記載の発明において、写真製版用の転写用マーク
として平行溝状のパターンを形成する工程と、写真製版
用の転写用マークの下の配線層の溝状のパターンとして
写真製版用の溝状のパターンと直交する平行溝を形成す
る工程を有するので、上記請求項１１または１２に記載
の効果に加えて、完全に埋め込まれた場合でも転写用マ
ークとのコントラストが担保できるようになるといった
効果を奏する。
ロセス用転写マーク作成方法は、上記請求項１１または
１２に記載の発明において、写真製版用の転写用マーク
として平行溝状のパターンを形成する工程と、写真製版
用の転写用マークの下の配線層の溝状のパターンとして
写真製版用の溝状のパターンと直交する平行溝を形成す
る工程を有するので、上記請求項１１または１２に記載
の効果に加えて、完全に埋め込まれた場合でも転写用マ
ークとのコントラストが担保できるようになるといった
効果を奏する。
【００５９】請求項１４記載の発明にかかる多層配線プ
ロセス用転写マーク作成方法は、上記請求項１１乃至１
３のいずれか一項に記載の発明において、配線層の溝状
のパターンの幅を配線層間を埋める工程で埋まりきる幅
に制限する工程を有するので、上記請求項１１乃至１３
のいずれか一項に記載の効果に加えて、上層の配線層を
形成した後の断面構造を転写用マークの溝状のパターン
の幅によって変更できるといった効果を奏する。
ロセス用転写マーク作成方法は、上記請求項１１乃至１
３のいずれか一項に記載の発明において、配線層の溝状
のパターンの幅を配線層間を埋める工程で埋まりきる幅
に制限する工程を有するので、上記請求項１１乃至１３
のいずれか一項に記載の効果に加えて、上層の配線層を
形成した後の断面構造を転写用マークの溝状のパターン
の幅によって変更できるといった効果を奏する。
【００６０】請求項１５記載の発明にかかる多層配線プ
ロセス用転写マーク作成方法は、上記請求項１１乃至１
４のいずれか一項に記載の発明において、基板上の絶縁
膜の表面に写真製版とドライエッチングを用いて等間隔
に溝状のパターンを形成する第１工程と、等間隔に形成
した溝状のパターン上に一層以上の導体からなる配線層
を成膜する第２工程と、溝状のパターンの内側にだけ配
線層が残るようにＣＭＰ処理を実行する第３工程と、溝
状のパターンの内側にだけ配線層が残るようにＣＭＰ処
理を実行した後の絶縁膜および配線層の上に層間絶縁膜
を形成する第４工程と、写真製版とドライエッチングを
用いてホールパターンを形成する第５工程と、ホールパ
ターンを埋め込む導体膜を形成する第６工程と、ホール
パターン内の全体をドライエッチングでエッチングする
第７工程と、ホールパターン内の導体膜および配線層上
に上層の配線層を堆積して写真製板を行う第８工程を有
するので、上記請求項１１乃至１４のいずれか一項に記
載の効果に加えて、第１乃至３工程を実行することによ
り、基板上の絶縁膜でできた溝状のパターンの上面が従
来技術のように広範囲な面を持たないので、配線層をＣ
ＭＰ処理した場合でも絶縁膜および配線層の研磨面での
ディッシングの発生を防止でき、その結果、平滑な表面
を生成できるようになるといった効果を奏する。さら
に、第４乃至５工程を実行することにより平滑な層間絶
縁膜表面への写真製版であるので精度良くホールパター
ンを形成できる。さらに、第６乃至８工程を実行するこ
とにより、第６工程（ホールパターンの埋め込み工程）
実行後に配線層の溝状のパターンの間隔が完全に埋まっ
ていれば、ホールパターンの底の形状がほぼ平滑にな
り、その結果、転写用マークの読み取りの精度が高くな
る。すなわち、第６工程（ホールパターンの埋め込み工
程）で配線層の溝状のパターンの間隔が完全に埋め込ま
れるように配線層の溝状のパターンの間隔を設定するこ
とで転写用マークの読み取りを容易にすることができ
る。
ロセス用転写マーク作成方法は、上記請求項１１乃至１
４のいずれか一項に記載の発明において、基板上の絶縁
膜の表面に写真製版とドライエッチングを用いて等間隔
に溝状のパターンを形成する第１工程と、等間隔に形成
した溝状のパターン上に一層以上の導体からなる配線層
を成膜する第２工程と、溝状のパターンの内側にだけ配
線層が残るようにＣＭＰ処理を実行する第３工程と、溝
状のパターンの内側にだけ配線層が残るようにＣＭＰ処
理を実行した後の絶縁膜および配線層の上に層間絶縁膜
を形成する第４工程と、写真製版とドライエッチングを
用いてホールパターンを形成する第５工程と、ホールパ
ターンを埋め込む導体膜を形成する第６工程と、ホール
パターン内の全体をドライエッチングでエッチングする
第７工程と、ホールパターン内の導体膜および配線層上
に上層の配線層を堆積して写真製板を行う第８工程を有
するので、上記請求項１１乃至１４のいずれか一項に記
載の効果に加えて、第１乃至３工程を実行することによ
り、基板上の絶縁膜でできた溝状のパターンの上面が従
来技術のように広範囲な面を持たないので、配線層をＣ
ＭＰ処理した場合でも絶縁膜および配線層の研磨面での
ディッシングの発生を防止でき、その結果、平滑な表面
を生成できるようになるといった効果を奏する。さら
に、第４乃至５工程を実行することにより平滑な層間絶
縁膜表面への写真製版であるので精度良くホールパター
ンを形成できる。さらに、第６乃至８工程を実行するこ
とにより、第６工程（ホールパターンの埋め込み工程）
実行後に配線層の溝状のパターンの間隔が完全に埋まっ
ていれば、ホールパターンの底の形状がほぼ平滑にな
り、その結果、転写用マークの読み取りの精度が高くな
る。すなわち、第６工程（ホールパターンの埋め込み工
程）で配線層の溝状のパターンの間隔が完全に埋め込ま
れるように配線層の溝状のパターンの間隔を設定するこ
とで転写用マークの読み取りを容易にすることができ
る。
【００６１】請求項１６記載の発明にかかる多層配線プ
ロセス用転写マーク作成方法は、上記請求項１５に記載
の発明において、配線層間の溝である転写用マークが埋
まり、第５工程で形成したホールパターンは埋まらない
状態で段差を用いて後工程で転写用マークを読み取りた
い場合、配線層の溝状のパターンの間隔を、上層の配線
層で埋まるサイズに設定する工程と、第５工程で形成し
たホールパターンを上層の配線層で埋まるサイズに設定
する工程を有するので、上記請求項１５に記載の効果に
加えて、完全に埋め込まれた場合でも転写用マークとの
コントラストが担保できるようになるといった効果を奏
する。
ロセス用転写マーク作成方法は、上記請求項１５に記載
の発明において、配線層間の溝である転写用マークが埋
まり、第５工程で形成したホールパターンは埋まらない
状態で段差を用いて後工程で転写用マークを読み取りた
い場合、配線層の溝状のパターンの間隔を、上層の配線
層で埋まるサイズに設定する工程と、第５工程で形成し
たホールパターンを上層の配線層で埋まるサイズに設定
する工程を有するので、上記請求項１５に記載の効果に
加えて、完全に埋め込まれた場合でも転写用マークとの
コントラストが担保できるようになるといった効果を奏
する。
【００６２】請求項１７記載の発明にかかる多層配線プ
ロセス用転写マーク作成方法は、上記請求項１５に記載
の発明において、第５工程で形成したホールパターンが
狭く、上層の配線層で転写用マークが埋まる状態で表面
の反射から転写用マークを読み取る場合、第５工程で形
成したホールパターンを上層の配線層で埋まるサイズに
設定する工程を有するので、上記請求項１５に記載の効
果に加えて、完全に埋め込まれた場合でも転写用マーク
とのコントラストが担保できるようになるといった効果
を奏する。
ロセス用転写マーク作成方法は、上記請求項１５に記載
の発明において、第５工程で形成したホールパターンが
狭く、上層の配線層で転写用マークが埋まる状態で表面
の反射から転写用マークを読み取る場合、第５工程で形
成したホールパターンを上層の配線層で埋まるサイズに
設定する工程を有するので、上記請求項１５に記載の効
果に加えて、完全に埋め込まれた場合でも転写用マーク
とのコントラストが担保できるようになるといった効果
を奏する。
【００６３】請求項１８記載の発明にかかる多層配線プ
ロセス用転写マーク作成方法は、多層配線用の溝状のパ
ターン形成時にディッシングの影響を回避するととも
に、前工程で転写した位置に重ね合わせるように次工程
の転写を行うために用いる転写用マークの読み取り精度
の高精度化・安定化を図る多層配線プロセス用転写マー
ク作成方法であって、写真製版用の転写用マークとして
お互いに直交する２方向の溝状のパターンを形成する工
程と、配線層の溝方向として転写用マークの溝状のパタ
ーンと直交するような２方向の溝状のパターンを形成す
る工程を有するので、以下に掲げる効果を奏する。まず
第１の効果は、多層配線用の溝状のパターン形成時にデ
ィッシングの影響を回避できることである。そして第２
の効果は、前工程で転写した位置に重ね合わせるように
次工程の転写を行うために用いる転写用マークの読み取
り精度の高精度化・安定化を図れることである。
ロセス用転写マーク作成方法は、多層配線用の溝状のパ
ターン形成時にディッシングの影響を回避するととも
に、前工程で転写した位置に重ね合わせるように次工程
の転写を行うために用いる転写用マークの読み取り精度
の高精度化・安定化を図る多層配線プロセス用転写マー
ク作成方法であって、写真製版用の転写用マークとして
お互いに直交する２方向の溝状のパターンを形成する工
程と、配線層の溝方向として転写用マークの溝状のパタ
ーンと直交するような２方向の溝状のパターンを形成す
る工程を有するので、以下に掲げる効果を奏する。まず
第１の効果は、多層配線用の溝状のパターン形成時にデ
ィッシングの影響を回避できることである。そして第２
の効果は、前工程で転写した位置に重ね合わせるように
次工程の転写を行うために用いる転写用マークの読み取
り精度の高精度化・安定化を図れることである。
【００６４】請求項１９記載の発明にかかる多層配線プ
ロセス用転写マーク作成方法は、上記請求項１８に記載
の発明において、溝状のパターンとして所定の等間隔の
溝が繰り返された形状を形成する工程を有するので、上
記請求項１８に記載の効果に加えて、完全に埋め込まれ
た場合でも転写用マークとのコントラストが担保できる
ようになるといった効果を奏する。
ロセス用転写マーク作成方法は、上記請求項１８に記載
の発明において、溝状のパターンとして所定の等間隔の
溝が繰り返された形状を形成する工程を有するので、上
記請求項１８に記載の効果に加えて、完全に埋め込まれ
た場合でも転写用マークとのコントラストが担保できる
ようになるといった効果を奏する。
【００６５】請求項２０記載の発明にかかる多層配線プ
ロセス用転写マーク作成方法は、上記請求項１８または
１９に記載の発明において、写真製版用の転写用マーク
として平行溝状のパターンを形成する工程と、写真製版
用の転写用マークの下の配線層の溝状のパターンとして
２方向の溝状のパターンのそれぞれと直交する平行溝を
形成する工程を有するので、上記請求項１８または１９
に記載の効果に加えて、完全に埋め込まれた場合でも転
写用マークとのコントラストが担保できるようになると
いった効果を奏する。
ロセス用転写マーク作成方法は、上記請求項１８または
１９に記載の発明において、写真製版用の転写用マーク
として平行溝状のパターンを形成する工程と、写真製版
用の転写用マークの下の配線層の溝状のパターンとして
２方向の溝状のパターンのそれぞれと直交する平行溝を
形成する工程を有するので、上記請求項１８または１９
に記載の効果に加えて、完全に埋め込まれた場合でも転
写用マークとのコントラストが担保できるようになると
いった効果を奏する。
【００６６】請求項２１記載の発明にかかる多層配線プ
ロセス用転写マーク作成方法は、上記請求項１８乃至２
０のいずれか一項に記載の発明において、配線層の溝状
のパターンの幅を配線層間を埋める工程で埋まりきる幅
に制限する工程を有するので、上記請求項１８乃至２０
のいずれか一項に記載の効果に加えて、上層の配線層を
形成した後の断面構造を転写用マークの溝状のパターン
の幅によって変更できるといった効果を奏する。
ロセス用転写マーク作成方法は、上記請求項１８乃至２
０のいずれか一項に記載の発明において、配線層の溝状
のパターンの幅を配線層間を埋める工程で埋まりきる幅
に制限する工程を有するので、上記請求項１８乃至２０
のいずれか一項に記載の効果に加えて、上層の配線層を
形成した後の断面構造を転写用マークの溝状のパターン
の幅によって変更できるといった効果を奏する。
【００６７】請求項２２記載の発明にかかる多層配線プ
ロセス用転写マーク作成方法は、上記請求項１８乃至２
１のいずれか一項に記載の発明において、基板上の絶縁
膜の表面に写真製版とドライエッチングを用いて等間隔
にお互いに直交する２方向の溝状のパターンを形成する
第１工程と、等間隔に形成したお互いに直交する２方向
の溝状のパターン上に一層以上の導体からなる配線層を
成膜する第２工程と、お互いに直交する２方向の溝状の
パターンの内側にだけ配線層が残るようにＣＭＰ処理を
実行する第３工程と、お互いに直交する２方向の溝状の
パターンの内側にだけ配線層が残るようにＣＭＰ処理を
実行した後の絶縁膜および配線層の上に層間絶縁膜を形
成する第４工程と、写真製版とドライエッチングを用い
てホールパターンを形成する第５工程と、ホールパター
ンを埋め込む導体膜を形成する第６工程と、ホールパタ
ーン内の全体をドライエッチングでエッチングする第７
工程と、ホールパターン内の導体膜および配線層上に上
層の配線層を堆積して写真製板を行う第８工程を有する
ので、上記請求項１８乃至２１のいずれか一項に記載の
効果に加えて、第１乃至３工程を実行することにより、
お互いに直交する２方向の溝状のパターンの上面が従来
技術のように広範囲な面を持たないので、配線層をＣＭ
Ｐ処理した場合でも絶縁膜および配線層の研磨面でのデ
ィッシングの発生を防止でき、その結果、平滑な表面を
生成できるようになるといった効果を奏する。さらに、
第４乃至５工程を実行することにより平滑な層間絶縁膜
表面への写真製版であるので精度良くホールパターンを
形成できる。さらに、第６乃至８工程を実行することに
より、第６工程（ホールパターンの埋め込み工程）実行
後に直交する２方向の溝状のパターンの間隔が完全に埋
まっていれば、ホールパターンの底の形状がほぼ平滑に
なり、その結果、転写用マークの読み取りの精度が高く
なる。すなわち、第６工程（ホールパターンの埋め込み
工程）でお互いに直交する２方向の溝状のパターンの間
隔が完全に埋め込まれるようにお互いに直交する２方向
の溝状のパターンの間隔を設定することで転写用マーク
の読み取りを容易にすることができる。
ロセス用転写マーク作成方法は、上記請求項１８乃至２
１のいずれか一項に記載の発明において、基板上の絶縁
膜の表面に写真製版とドライエッチングを用いて等間隔
にお互いに直交する２方向の溝状のパターンを形成する
第１工程と、等間隔に形成したお互いに直交する２方向
の溝状のパターン上に一層以上の導体からなる配線層を
成膜する第２工程と、お互いに直交する２方向の溝状の
パターンの内側にだけ配線層が残るようにＣＭＰ処理を
実行する第３工程と、お互いに直交する２方向の溝状の
パターンの内側にだけ配線層が残るようにＣＭＰ処理を
実行した後の絶縁膜および配線層の上に層間絶縁膜を形
成する第４工程と、写真製版とドライエッチングを用い
てホールパターンを形成する第５工程と、ホールパター
ンを埋め込む導体膜を形成する第６工程と、ホールパタ
ーン内の全体をドライエッチングでエッチングする第７
工程と、ホールパターン内の導体膜および配線層上に上
層の配線層を堆積して写真製板を行う第８工程を有する
ので、上記請求項１８乃至２１のいずれか一項に記載の
効果に加えて、第１乃至３工程を実行することにより、
お互いに直交する２方向の溝状のパターンの上面が従来
技術のように広範囲な面を持たないので、配線層をＣＭ
Ｐ処理した場合でも絶縁膜および配線層の研磨面でのデ
ィッシングの発生を防止でき、その結果、平滑な表面を
生成できるようになるといった効果を奏する。さらに、
第４乃至５工程を実行することにより平滑な層間絶縁膜
表面への写真製版であるので精度良くホールパターンを
形成できる。さらに、第６乃至８工程を実行することに
より、第６工程（ホールパターンの埋め込み工程）実行
後に直交する２方向の溝状のパターンの間隔が完全に埋
まっていれば、ホールパターンの底の形状がほぼ平滑に
なり、その結果、転写用マークの読み取りの精度が高く
なる。すなわち、第６工程（ホールパターンの埋め込み
工程）でお互いに直交する２方向の溝状のパターンの間
隔が完全に埋め込まれるようにお互いに直交する２方向
の溝状のパターンの間隔を設定することで転写用マーク
の読み取りを容易にすることができる。
【図１】 本発明の実施の形態１にかかる転写用マーク
の上面図。
の上面図。
【図２】 図１のＡ−Ｂ線に沿った素子構造断面図。
【図３】 転写用マークの形成後にホールパターンを埋
め込む導体を形成した様子を説明するための図１のＡ−
Ｂ線に沿った素子構造断面図。
め込む導体を形成した様子を説明するための図１のＡ−
Ｂ線に沿った素子構造断面図。
【図４】 本発明の実施の形態１にかかる多層配線プロ
セス用転写マーク作成方法の第１工程を説明するための
図１のＡ−Ｂ線に沿った素子構造断面図。
セス用転写マーク作成方法の第１工程を説明するための
図１のＡ−Ｂ線に沿った素子構造断面図。
【図５】 本発明の実施の形態１にかかる多層配線プロ
セス用転写マーク作成方法の第２工程を説明するための
図１のＡ−Ｂ線に沿った素子構造断面図。
セス用転写マーク作成方法の第２工程を説明するための
図１のＡ−Ｂ線に沿った素子構造断面図。
【図６】 本発明の実施の形態１にかかる多層配線プロ
セス用転写マーク作成方法の第３工程を説明するための
図１のＡ−Ｂ線に沿った素子構造断面図。
セス用転写マーク作成方法の第３工程を説明するための
図１のＡ−Ｂ線に沿った素子構造断面図。
【図７】 本発明の実施の形態１にかかる多層配線プロ
セス用転写マーク作成方法の第４工程を説明するための
図１のＡ−Ｂ線に沿った素子構造断面図。
セス用転写マーク作成方法の第４工程を説明するための
図１のＡ−Ｂ線に沿った素子構造断面図。
【図８】 本発明の実施の形態１にかかる多層配線プロ
セス用転写マーク作成方法の第５工程を説明するための
図１のＡ−Ｂ線に沿った素子構造断面図。
セス用転写マーク作成方法の第５工程を説明するための
図１のＡ−Ｂ線に沿った素子構造断面図。
【図９】 本発明の実施の形態１にかかる多層配線プロ
セス用転写マーク作成方法の第６工程を説明するための
図１のＡ−Ｂ線に沿った素子構造断面図。
セス用転写マーク作成方法の第６工程を説明するための
図１のＡ−Ｂ線に沿った素子構造断面図。
【図１０】 本発明の実施の形態１にかかる多層配線プ
ロセス用転写マーク作成方法の第７工程を説明するため
の図１のＡ−Ｂ線に沿った素子構造断面図。
ロセス用転写マーク作成方法の第７工程を説明するため
の図１のＡ−Ｂ線に沿った素子構造断面図。
【図１１】 本発明の実施の形態１にかかる多層配線プ
ロセス用転写マーク作成方法の第８工程を説明するため
の図１のＡ−Ｂ線に沿った素子構造断面図。
ロセス用転写マーク作成方法の第８工程を説明するため
の図１のＡ−Ｂ線に沿った素子構造断面図。
【図１２】 本発明の実施の形態２にかかる多層配線プ
ロセス用転写マーク作成方法（転写用マークの読み取り
を段差を用いて行う場合）を説明するための図１のＡ−
Ｂ線に沿った素子構造断面図。
ロセス用転写マーク作成方法（転写用マークの読み取り
を段差を用いて行う場合）を説明するための図１のＡ−
Ｂ線に沿った素子構造断面図。
【図１３】 本発明の実施の形態２にかかる多層配線プ
ロセス用転写マーク作成方法（上から見たコントラスト
のみで転写用マークの読み取りを行う場合）を説明する
ための図１のＡ−Ｂ線に沿った素子構造断面図。
ロセス用転写マーク作成方法（上から見たコントラスト
のみで転写用マークの読み取りを行う場合）を説明する
ための図１のＡ−Ｂ線に沿った素子構造断面図。
【図１４】 本発明の実施の形態２にかかる多層配線プ
ロセス用転写マーク作成方法（上層の配線層（導体）を
堆積した際に当該溝状のパターンが埋まらない場合）を
説明するための図１のＡ−Ｂ線に沿った素子断面。
ロセス用転写マーク作成方法（上層の配線層（導体）を
堆積した際に当該溝状のパターンが埋まらない場合）を
説明するための図１のＡ−Ｂ線に沿った素子断面。
【図１５】 本発明の実施の形態３にかかる多層配線プ
ロセス用転写マーク構造の上面図。
ロセス用転写マーク構造の上面図。
【図１６】 第１従来技術の転写用マークを説明するた
めの素子上面図。
めの素子上面図。
【図１７】 ダマシンの問題点であるディッシングを説
明するための図１６のＣ−Ｄ線に沿った素子構造断面
図。
明するための図１６のＣ−Ｄ線に沿った素子構造断面
図。
【図１８】 ダマシンの問題点であるディッシングを説
明するための図１６のＥ−Ｆ線に沿った素子構造断面
図。
明するための図１６のＥ−Ｆ線に沿った素子構造断面
図。
【図１９】 ディッシングの問題を説明するための図１
６のＣ−Ｄ線に沿った素子構造断面図。
６のＣ−Ｄ線に沿った素子構造断面図。
【図２０】 ディッシングの問題を説明するための図１
６のＣ−Ｄ線に沿った素子構造断面図。
６のＣ−Ｄ線に沿った素子構造断面図。
【図２１】 ディッシングの問題を説明するための図１
６のＣ−Ｄ線に沿った素子構造断面図。
６のＣ−Ｄ線に沿った素子構造断面図。
【図２２】 ディッシングの問題を説明するための図１
６のＣ−Ｄ線に沿った素子構造断面図。
６のＣ−Ｄ線に沿った素子構造断面図。
【図２３】 第３従来技術の転写用マークを説明するた
めの素子上面図。
めの素子上面図。
【図２４】 図２３のＥ−Ｆ線に沿った素子構造断面
図。
図。
１０ 多層配線プロセス用転写マーク構造、 １２ 溝
状のパターン、 １３ホールパターン、 １４ 絶縁
膜、 １６ 配線層、 １８ Ｓｉ基板（シリコン基
板）、 ２０ 層間絶縁膜、 ２２ 転写用マーク、
２４ 導体膜、２６ 上層の配線層（導体）、 １００
溝パターン、 １０２ 下敷き層。
状のパターン、 １３ホールパターン、 １４ 絶縁
膜、 １６ 配線層、 １８ Ｓｉ基板（シリコン基
板）、 ２０ 層間絶縁膜、 ２２ 転写用マーク、
２４ 導体膜、２６ 上層の配線層（導体）、 １００
溝パターン、 １０２ 下敷き層。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H097 KA15 KA16 KA29 LA10 5F033 QQ01 QQ09 QQ11 QQ31 QQ48 RR04 VV00 5F046 EA03 EA09 EA14 EA22 EA23 EA26 EA30 EB09
Claims (22)
- 【請求項１】 多層配線用の溝状のパターン形成時にデ
ィッシングの影響を回避するとともに、前工程で転写し
た位置に重ね合わせるように次工程の転写を行うために
用いる転写用マークの読み取り精度の高精度化・安定化
を図る多層配線プロセス用転写マーク構造であって、 配線層の間を接続する工程で形成される写真製版用の転
写用マークの直下の下敷き層が溝状のパターンを有する
ことを特徴とする多層配線プロセス用転写マーク構造。 - 【請求項２】 前記溝状のパターンは所定の等間隔の溝
が繰り返された形状を有することを特徴とする請求項１
に記載の多層配線プロセス用転写マーク構造。 - 【請求項３】 前記写真製版用の転写用マークが平行溝
状のパターンで構成されるとともに、当該写真製版用の
転写用マークの下の配線層の溝状のパターンが当該写真
製版用の溝状のパターンと直交する平行溝で構成されて
いることを特徴とする請求項１または２に記載の多層配
線プロセス用転写マーク構造。 - 【請求項４】 前記配線層の溝状のパターンの幅が当該
配線層間を埋める工程で埋まりきる幅を有することを特
徴とする請求項１乃至３のいずれか一項に記載の多層配
線プロセス用転写マーク構造。 - 【請求項５】 前記下敷き層がホールパターンの下層に
形成され、細線を等間隔に並べた形状の前記配線層が当
該下敷き層に形成されていることを特徴とする請求項２
に記載の多層配線プロセス用転写マーク構造。 - 【請求項６】 前記配線層の間を接続する導体膜で当該
配線層の間の前記転写用マークを埋め込むように構成さ
れていることを特徴とする請求項１乃至５のいずれか一
項に記載の多層配線プロセス用転写マーク構造。 - 【請求項７】 多層配線用の溝状のパターン形成時にデ
ィッシングの影響を回避するとともに、前工程で転写し
た位置に重ね合わせるように次工程の転写を行うために
用いる転写用マークの読み取り精度の高精度化・安定化
を図る多層配線プロセス用転写マーク構造であって、 写真製版用の転写用マークがお互いに直交する２方向の
溝状のパターンで構成され、配線層の溝方向が当該転写
用マークの溝状のパターンと直交するような２方向の溝
状のパターンで構成されていることを特徴とする多層配
線プロセス用転写マーク構造。 - 【請求項８】 前記２方向の溝状のパターンのそれぞれ
は所定の等間隔の溝が繰り返された形状を有することを
特徴とする請求項７に記載の多層配線プロセス用転写マ
ーク構造。 - 【請求項９】 前記写真製版用の転写用マークが平行溝
状のパターンで構成されるとともに、当該写真製版用の
転写用マークの下の配線層の溝状のパターンが前記２方
向の溝状のパターンのそれぞれと直交する平行溝で構成
されていることを特徴とする請求項７または８に記載の
多層配線プロセス用転写マーク構造。 - 【請求項１０】 前記配線層の溝状のパターンの幅が当
該配線層間を埋める工程で埋まりきる幅を有することを
特徴とする請求項７乃至９のいずれか一項に記載の多層
配線プロセス用転写マーク構造。 - 【請求項１１】 多層配線用の溝状のパターン形成時に
ディッシングの影響を回避するとともに、前工程で転写
した位置に重ね合わせるように次工程の転写を行うため
に用いる転写用マークの読み取り精度の高精度化・安定
化を図る多層配線プロセス用転写マーク作成方法であっ
て、 配線層の間を接続する工程で形成される写真製版用の転
写用マークの直下の下敷き層に溝状のパターンを形成す
る工程を有することを特徴とする多層配線プロセス用転
写マーク作成方法。 - 【請求項１２】 前記溝状のパターンとして所定の等間
隔の溝が繰り返された形状を形成する工程を有すること
を特徴とする請求項１１に記載の多層配線プロセス用転
写マーク作成方法。 - 【請求項１３】 前記写真製版用の転写用マークとして
平行溝状のパターンを形成する工程と、当該写真製版用
の転写用マークの下の配線層の溝状のパターンとして当
該写真製版用の溝状のパターンと直交する平行溝を形成
する工程を有することを特徴とする請求項１１または１
２に記載の多層配線プロセス用転写マーク作成方法。 - 【請求項１４】 前記配線層の溝状のパターンの幅を当
該配線層間を埋める工程で埋まりきる幅に制限する工程
を有することを特徴とする請求項１１乃至１３のいずれ
か一項に記載の多層配線プロセス用転写マーク作成方
法。 - 【請求項１５】 基板上の絶縁膜の表面に写真製版とド
ライエッチングを用いて等間隔に前記溝状のパターンを
形成する第１工程と、 当該等間隔に形成した前記溝状のパターン上に一層以上
の導体からなる前記配線層を成膜する第２工程と、 前記溝状のパターンの内側にだけ前記配線層が残るよう
にＣＭＰ処理を実行する第３工程と、 前記溝状のパターンの内側にだけ前記配線層が残るよう
にＣＭＰ処理を実行した後の前記絶縁膜および前記配線
層の上に層間絶縁膜を形成する第４工程と、 写真製版とドライエッチングを用いてホールパターンを
形成する第５工程と、 前記ホールパターンを埋め込む導体膜を形成する第６工
程と、 前記ホールパターン内の全体をドライエッチングでエッ
チングする第７工程と、 前記ホールパターン内の前記導体膜および前記配線層上
に上層の配線層を堆積して写真製板を行う第８工程を有
することを特徴とする請求項１１乃至１４のいずれか一
項に記載の多層配線プロセス用転写マーク作成方法。 - 【請求項１６】 前記配線層間の溝である前記転写用マ
ークが埋まり、前記第５工程で形成した前記ホールパタ
ーンは埋まらない状態で段差を用いて後工程で前記転写
用マークを読み取りたい場合、 前記配線層の前記溝状のパターンの間隔を、前記上層の
配線層で埋まるサイズに設定する工程と、 当該第５工程で形成した前記ホールパターンを前記上層
の配線層で埋まるサイズに設定する工程を有することを
特徴とする請求項１５に記載の多層配線プロセス用転写
マーク作成方法。 - 【請求項１７】 前記第５工程で形成した前記ホールパ
ターンが狭く、前記上層の配線層で前記転写用マークが
埋まる状態で表面の反射から前記転写用マークを読み取
る場合、 当該第５工程で形成した前記ホールパターンを前記上層
の配線層で埋まるサイズに設定する工程を有することを
特徴とする請求項１５に記載の多層配線プロセス用転写
マーク作成方法。 - 【請求項１８】 多層配線用の溝状のパターン形成時に
ディッシングの影響を回避するとともに、前工程で転写
した位置に重ね合わせるように次工程の転写を行うため
に用いる転写用マークの読み取り精度の高精度化・安定
化を図る多層配線プロセス用転写マーク作成方法であっ
て、 写真製版用の転写用マークとしてお互いに直交する２方
向の溝状のパターンを形成する工程と、配線層の溝方向
として当該転写用マークの溝状のパターンと直交するよ
うな２方向の溝状のパターンを形成する工程を有するこ
とを特徴とする多層配線プロセス用転写マーク作成方
法。 - 【請求項１９】 前記溝状のパターンとして所定の等間
隔の溝が繰り返された形状を形成する工程を有すること
を特徴とする請求項１８に記載の多層配線プロセス用転
写マーク作成方法。 - 【請求項２０】 前記写真製版用の転写用マークとして
平行溝状のパターンを形成する工程と、当該写真製版用
の転写用マークの下の配線層の溝状のパターンとして前
記２方向の溝状のパターンのそれぞれと直交する平行溝
を形成する工程を有することを特徴とする請求項１８ま
たは１９に記載の多層配線プロセス用転写マーク作成方
法。 - 【請求項２１】 前記配線層の溝状のパターンの幅を当
該配線層間を埋める工程で埋まりきる幅に制限する工程
を有することを特徴とする請求項１８乃至２０のいずれ
か一項に記載の多層配線プロセス用転写マーク作成方
法。 - 【請求項２２】 基板上の絶縁膜の表面に写真製版とド
ライエッチングを用いて等間隔に前記お互いに直交する
２方向の溝状のパターンを形成する第１工程と、 当該等間隔に形成した前記お互いに直交する２方向の溝
状のパターン上に一層以上の導体からなる前記配線層を
成膜する第２工程と、 前記お互いに直交する２方向の溝状のパターンの内側に
だけ前記配線層が残るようにＣＭＰ処理を実行する第３
工程と、 前記お互いに直交する２方向の溝状のパターンの内側に
だけ前記配線層が残るようにＣＭＰ処理を実行した後の
前記絶縁膜および前記配線層の上に層間絶縁膜を形成す
る第４工程と、 写真製版とドライエッチングを用いてホールパターンを
形成する第５工程と、 前記ホールパターンを埋め込む導体膜を形成する第６工
程と、 前記ホールパターン内の全体をドライエッチングでエッ
チングする第７工程と、 前記ホールパターン内の前記導体膜および前記配線層上
に上層の配線層を堆積して写真製板を行う第８工程を有
することを特徴とする請求項１８乃至２１のいずれか一
項に記載の多層配線プロセス用転写マーク作成方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11191875A JP2001022097A (ja) | 1999-07-06 | 1999-07-06 | 多層配線プロセス用転写マーク構造および多層配線プロセス用転写マーク作成方法 |
| US09/467,910 US6495928B1 (en) | 1999-07-06 | 1999-12-21 | Transfer mark structure for multi-layer interconnecting and method for the manufacture thereof |
| KR1020000026896A KR20010014936A (ko) | 1999-07-06 | 2000-05-19 | 다층배선 프로세스용 전사 마크 구조 및 다층배선프로세스용 전사 마크 작성방법 |
| TW089109821A TW501200B (en) | 1999-07-06 | 2000-05-22 | Transfer mark structure for multi-layer interconnecting and method for the manufacture thereof |
| DE10025218A DE10025218A1 (de) | 1999-07-06 | 2000-05-22 | Übertragungsmarkierungsstruktur für Mehrschicht-Verbindung und Verfahren zur Herstellung derselbigen |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11191875A JP2001022097A (ja) | 1999-07-06 | 1999-07-06 | 多層配線プロセス用転写マーク構造および多層配線プロセス用転写マーク作成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001022097A true JP2001022097A (ja) | 2001-01-26 |
Family
ID=16281938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11191875A Withdrawn JP2001022097A (ja) | 1999-07-06 | 1999-07-06 | 多層配線プロセス用転写マーク構造および多層配線プロセス用転写マーク作成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6495928B1 (ja) |
| JP (1) | JP2001022097A (ja) |
| KR (1) | KR20010014936A (ja) |
| DE (1) | DE10025218A1 (ja) |
| TW (1) | TW501200B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002110500A (ja) * | 2000-09-26 | 2002-04-12 | Mitsubishi Electric Corp | アライメントマークを有する半導体装置およびその製造方法 |
| JP2008503897A (ja) * | 2004-06-23 | 2008-02-07 | インテル コーポレイション | 位置合わせ処理プロセスの改良された統合を提供する細長い構造物 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001036036A (ja) * | 1999-07-21 | 2001-02-09 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2001210645A (ja) * | 2000-01-28 | 2001-08-03 | Mitsubishi Electric Corp | 半導体装置及び半導体装置の製造方法 |
| US10847471B2 (en) | 2018-07-17 | 2020-11-24 | Intel Corporation | Dielectric filler material in conductive material that functions as fiducial for an electronic device |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5144747A (en) * | 1991-03-27 | 1992-09-08 | Integrated System Assemblies Corporation | Apparatus and method for positioning an integrated circuit chip within a multichip module |
| JPH09244222A (ja) * | 1996-03-08 | 1997-09-19 | Mitsubishi Electric Corp | 重ね合わせ誤差測定用レチクル、そのレチクルを用いた重ね合わせ誤差測定方法および重ね合わせ誤差測定マーク |
| JP2935346B2 (ja) * | 1996-07-30 | 1999-08-16 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US5700732A (en) * | 1996-08-02 | 1997-12-23 | Micron Technology, Inc. | Semiconductor wafer, wafer alignment patterns and method of forming wafer alignment patterns |
| JP3436462B2 (ja) * | 1996-11-01 | 2003-08-11 | 三菱電機株式会社 | 半導体装置 |
| JPH10163316A (ja) | 1996-12-04 | 1998-06-19 | Sony Corp | 半導体装置における埋め込み配線の形成方法 |
| JP3481812B2 (ja) | 1997-02-14 | 2003-12-22 | 株式会社ルネサステクノロジ | 配線層にスリットを有する半導体装置または半導体ウエーハ及びその製造方法 |
| US6501188B1 (en) * | 1997-07-03 | 2002-12-31 | Micron Technology, Inc. | Method for improving a stepper signal in a planarized surface over alignment topography |
| JP2971454B2 (ja) | 1997-08-21 | 1999-11-08 | 松下電子工業株式会社 | 半導体装置とその製造方法 |
| JPH1197525A (ja) * | 1997-09-19 | 1999-04-09 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2001176968A (ja) * | 1999-12-21 | 2001-06-29 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
-
1999
- 1999-07-06 JP JP11191875A patent/JP2001022097A/ja not_active Withdrawn
- 1999-12-21 US US09/467,910 patent/US6495928B1/en not_active Expired - Fee Related
-
2000
- 2000-05-19 KR KR1020000026896A patent/KR20010014936A/ko active IP Right Grant
- 2000-05-22 DE DE10025218A patent/DE10025218A1/de not_active Ceased
- 2000-05-22 TW TW089109821A patent/TW501200B/zh not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002110500A (ja) * | 2000-09-26 | 2002-04-12 | Mitsubishi Electric Corp | アライメントマークを有する半導体装置およびその製造方法 |
| JP4632504B2 (ja) * | 2000-09-26 | 2011-02-16 | ルネサスエレクトロニクス株式会社 | アライメントマークを有する半導体装置およびその製造方法 |
| JP2008503897A (ja) * | 2004-06-23 | 2008-02-07 | インテル コーポレイション | 位置合わせ処理プロセスの改良された統合を提供する細長い構造物 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6495928B1 (en) | 2002-12-17 |
| DE10025218A1 (de) | 2001-02-01 |
| TW501200B (en) | 2002-09-01 |
| KR20010014936A (ko) | 2001-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100562189B1 (ko) | Ｃｍｐ 마무리된 다마신 표면상의 리소그래피 정렬 및오버레이 측정마크의 디자인 | |
| EP3203322B1 (en) | Mark structure and fabrication method thereof | |
| US9646865B1 (en) | Interconnection structure, fabricating method thereof, and exposure alignment system | |
| JP2007214352A (ja) | 重ね合わせ測定マーク及びそのパターン形成方法 | |
| US6297145B1 (en) | Method of forming a wiring layer having an air bridge construction | |
| JPH10209273A (ja) | 半導体装置の製造方法 | |
| US6093640A (en) | Overlay measurement improvement between damascene metal interconnections | |
| US20150130031A1 (en) | Semiconductor Device With An Overlay Mark Including Segment Regions Surrounded By A Pool Region | |
| US7459798B2 (en) | Overlay mark | |
| WO2012003705A1 (zh) | 三维集成电路结构以及检测芯片结构对齐的方法 | |
| JP2001022097A (ja) | 多層配線プロセス用転写マーク構造および多層配線プロセス用転写マーク作成方法 | |
| JP3016776B1 (ja) | アライメントパタ―ンの形成方法及びマスクとの合わせ精度測定方法 | |
| US20090246914A1 (en) | Semiconductor package and method of manufacturing the same | |
| JP4227727B2 (ja) | 半導体素子のオーバーレイバーニヤ形成方法 | |
| JP2001021587A (ja) | 検査プローブとその製造方法 | |
| US12074126B2 (en) | Semiconductor structure and method of manufacturing same | |
| KR100381802B1 (ko) | 반도체 장치 | |
| KR0134108B1 (ko) | 반도체 소자의 제조방법 | |
| JPS6039849A (ja) | 半導体装置の製造方法 | |
| JPH01189939A (ja) | 半導体集積回路 | |
| KR20050033110A (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP2004022694A (ja) | 半導体装置の製造方法 | |
| JP3216600B2 (ja) | 集積回路の製造方法 | |
| KR100576414B1 (ko) | 반도체 소자의 랜딩 비아 제조 방법 | |
| JPH04307939A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20061003 |