JP3016776B1 - アライメントパタ―ンの形成方法及びマスクとの合わせ精度測定方法 - Google Patents
アライメントパタ―ンの形成方法及びマスクとの合わせ精度測定方法Info
- Publication number
- JP3016776B1 JP3016776B1 JP11008115A JP811599A JP3016776B1 JP 3016776 B1 JP3016776 B1 JP 3016776B1 JP 11008115 A JP11008115 A JP 11008115A JP 811599 A JP811599 A JP 811599A JP 3016776 B1 JP3016776 B1 JP 3016776B1
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- film
- alignment
- forming
- alignment pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
【要約】
【目的】 化学機械研磨（ＣＭＰ）技術などにより、膜
の平坦化が行われた場合でも、アライメントパターンの
認識ができ、マスクとの位置合わせを可能にする。 【解決手段】 半導体シリコン基板１０上に第１の膜と
して窒化膜で第１のパターン１５ａを形成し、その上に
第２の膜であるＣＶＤ酸化膜２０で第２のパターン２０
ａを形成する工程と、全面に第３の膜として積層配線膜
２２を形成して、前記積層配線膜２２と前記ＣＶＤ酸化
膜２０との研磨速度が異なるＣＭＰにより、回路パター
ン領域のＣＶＤ酸化膜２０が露出するまで、研磨するこ
とにより、前記第２のパターン２０ａが突出形状にな
り、次に形成するアルミ配線膜２４に第２のパターン２
０ａによる段差形状を有するアライメントパターンが形
成され、このアライメントパターン認識によりマスクと
の位置合わせが可能となる。
の平坦化が行われた場合でも、アライメントパターンの
認識ができ、マスクとの位置合わせを可能にする。 【解決手段】 半導体シリコン基板１０上に第１の膜と
して窒化膜で第１のパターン１５ａを形成し、その上に
第２の膜であるＣＶＤ酸化膜２０で第２のパターン２０
ａを形成する工程と、全面に第３の膜として積層配線膜
２２を形成して、前記積層配線膜２２と前記ＣＶＤ酸化
膜２０との研磨速度が異なるＣＭＰにより、回路パター
ン領域のＣＶＤ酸化膜２０が露出するまで、研磨するこ
とにより、前記第２のパターン２０ａが突出形状にな
り、次に形成するアルミ配線膜２４に第２のパターン２
０ａによる段差形状を有するアライメントパターンが形
成され、このアライメントパターン認識によりマスクと
の位置合わせが可能となる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体製造におい
て露光工程に供されるアライメントパターンの形成方法
及び形成されたアライメントパターンを用いてマスクと
の合わせ精度を測定する方法に関するものである。
て露光工程に供されるアライメントパターンの形成方法
及び形成されたアライメントパターンを用いてマスクと
の合わせ精度を測定する方法に関するものである。
【０００２】
【従来の技術】従来、露光装置を用いて、マスクに形成
された回路パターンを半導体基板上に転写する工程を繰
り返して半導体装置が製造される。露光工程では、転写
する回路パターンが重ね合せるべき下地層に対して精度
良く重なり合うように、下地層で形成された、位置合わ
せをするためのパターン（以下、アライメントパターン
という）を露光装置で認識し、マスクと位置合わせした
後に露光を行う。
された回路パターンを半導体基板上に転写する工程を繰
り返して半導体装置が製造される。露光工程では、転写
する回路パターンが重ね合せるべき下地層に対して精度
良く重なり合うように、下地層で形成された、位置合わ
せをするためのパターン（以下、アライメントパターン
という）を露光装置で認識し、マスクと位置合わせした
後に露光を行う。
【０００３】近年、微細化に伴い露光装置にステップ式
投影露光装置を用いている。ステップ式投影露光装置と
は、マスク（この場合、レチクルマスクという）パター
ンの投影像に対し、ウエハを繰り返し所定の距離移動
（ステップ）させて、各移動ごとに露光する投影露光装
置をいう。各移動ごとに投影像を転写する領域をショッ
トと呼ぶ。ここで、一般的なステップ式投影露光装置に
ついて、レチクルマスクと半導体基板（以下、シリコン
基板という）における各ショットとの位置合わせ方法に
ついて説明する。まず、レチクルマスクにある位置合わ
せのためのマークで露光装置の原点位置にレチクルマス
クを設置する。その後で、露光の際、各ショットごとに
アライメントパターンを認識し、露光装置の原点位置に
合わせるようにしている。その点について、さらに詳細
に説明する。
投影露光装置を用いている。ステップ式投影露光装置と
は、マスク（この場合、レチクルマスクという）パター
ンの投影像に対し、ウエハを繰り返し所定の距離移動
（ステップ）させて、各移動ごとに露光する投影露光装
置をいう。各移動ごとに投影像を転写する領域をショッ
トと呼ぶ。ここで、一般的なステップ式投影露光装置に
ついて、レチクルマスクと半導体基板（以下、シリコン
基板という）における各ショットとの位置合わせ方法に
ついて説明する。まず、レチクルマスクにある位置合わ
せのためのマークで露光装置の原点位置にレチクルマス
クを設置する。その後で、露光の際、各ショットごとに
アライメントパターンを認識し、露光装置の原点位置に
合わせるようにしている。その点について、さらに詳細
に説明する。
【０００４】シリコン基板の各ショットにおけるグリッ
ドライン上又はチップ内に形成した、複数の凸型アライ
メントパターンとして、ここでは仮に平面パターンが正
方形の３つの同じパターンが形成されているものとす
る。この３つのパターンは、直線上に所定の間隔で等間
隔に並んでいるものとする。露光装置にはスリット状に
整形したレーザー光を備える。シリコン基板を載せたス
テージの移動により、シリコン基板に照射したレーザー
光を移動させ、アライメントパターンに照射すると、そ
の反射光はパターン段差で回折、散乱される。
ドライン上又はチップ内に形成した、複数の凸型アライ
メントパターンとして、ここでは仮に平面パターンが正
方形の３つの同じパターンが形成されているものとす
る。この３つのパターンは、直線上に所定の間隔で等間
隔に並んでいるものとする。露光装置にはスリット状に
整形したレーザー光を備える。シリコン基板を載せたス
テージの移動により、シリコン基板に照射したレーザー
光を移動させ、アライメントパターンに照射すると、そ
の反射光はパターン段差で回折、散乱される。
【０００５】この反射光は、入射光と同じ光路を戻るが
途中で分離され、露光装置に設けられた検出器に検出さ
れ、そこで得られる回折光でアライメントパターンの位
置を認識することができる。実際には、例えばＸ軸方向
について、まず大まかな位置合わせをした位置座標Ｘ0
よりＸ軸方向にシリコン基板を載せたステージを移動さ
せ、距離Ｘ1で反射光による所望の回折光が得られれ
ば、アライメントパターンの位置座標はＸ0＋Ｘ1と認識
することができる。同様に、Ｙ軸方向についても、アラ
イメントパターンを設け、Ｙ軸方向についての位置座標
を認識することができる。
途中で分離され、露光装置に設けられた検出器に検出さ
れ、そこで得られる回折光でアライメントパターンの位
置を認識することができる。実際には、例えばＸ軸方向
について、まず大まかな位置合わせをした位置座標Ｘ0
よりＸ軸方向にシリコン基板を載せたステージを移動さ
せ、距離Ｘ1で反射光による所望の回折光が得られれ
ば、アライメントパターンの位置座標はＸ0＋Ｘ1と認識
することができる。同様に、Ｙ軸方向についても、アラ
イメントパターンを設け、Ｙ軸方向についての位置座標
を認識することができる。
【０００６】このようにして、露光装置におけるレチク
ルマスクの原点座標と、レーザー走査によって検査され
たショットのアライメントパターン座標との差分を求
め、最終的に露光する位置を補正している。
ルマスクの原点座標と、レーザー走査によって検査され
たショットのアライメントパターン座標との差分を求
め、最終的に露光する位置を補正している。
【０００７】従って、位置合わせをするためには、レー
ザー光を回折、散乱するための段差を有するアライメン
トパターンをシリコン基板上に形成しなければならな
い。
ザー光を回折、散乱するための段差を有するアライメン
トパターンをシリコン基板上に形成しなければならな
い。
【０００８】次に実際の製造過程でどのようにアライメ
ントパターンが形成されるかを説明する。例えば図４の
（ａ）に示すような回路パターン形成領域の一部とアラ
イメントパターン形成領域の平面パターンがあるとす
る。そして、図４（ａ）のＸ−Ｘ’間の断面形状を図４
（ｂ）に示す。図４（ｂ）はシリコン基板５０上に、回
路パターン形成領域にて、回路パターン形成に用いられ
た配線パターン５２ｂと同様に、配線膜でアライメント
パターン５２ａを形成し、その上に絶縁膜５４を全面に
形成している。たとえ、この絶縁膜５４がほとんど光を
透過しない膜であった場合でも、絶縁膜５４にアライメ
ントパターン５２ａによる段差が現われており、この後
のホトリソ工程では、このアライメントパターン５２ａ
に形成された絶縁膜段差をアライメントパターンとし
て、レーザー反射の散乱、回折光を検出して、露光装置
によるアライメントパターン認識及び位置合わせが可能
となる。
ントパターンが形成されるかを説明する。例えば図４の
（ａ）に示すような回路パターン形成領域の一部とアラ
イメントパターン形成領域の平面パターンがあるとす
る。そして、図４（ａ）のＸ−Ｘ’間の断面形状を図４
（ｂ）に示す。図４（ｂ）はシリコン基板５０上に、回
路パターン形成領域にて、回路パターン形成に用いられ
た配線パターン５２ｂと同様に、配線膜でアライメント
パターン５２ａを形成し、その上に絶縁膜５４を全面に
形成している。たとえ、この絶縁膜５４がほとんど光を
透過しない膜であった場合でも、絶縁膜５４にアライメ
ントパターン５２ａによる段差が現われており、この後
のホトリソ工程では、このアライメントパターン５２ａ
に形成された絶縁膜段差をアライメントパターンとし
て、レーザー反射の散乱、回折光を検出して、露光装置
によるアライメントパターン認識及び位置合わせが可能
となる。
【０００９】さらに、この形成されたアライメントパタ
ーンでマスクとの合わせ精度の測定について説明する。
この後、レジスト膜を塗布し、アライメントパターンに
よる絶縁膜の段差でマスクと合わせ、露光する。次に、
現像処理を行い、図５（ｃ）の平面図に示すように、ア
ライメントパターンを囲むような帯状パターン５６をレ
ジストで形成する。また、図５（ｃ）に、絶縁膜に現わ
れた配線パターンによる段差部５８、絶縁膜に現われた
アライメントパターンによる段差部６０を示す。絶縁膜
に現われたアライメントパターンによる段差部６０と帯
状パターン５６との距離Ｘａ、Ｘｂ、Ｙａ、Ｙｂ（図５
（ｃ）に示す）を測長する。マスク上では、Ｘａ＝Ｘ
ｂ、Ｙａ＝Ｙｂとなるようにしておけば、実測値のＸａ
−Ｘｂ、Ｙａ−Ｙｂの値が合わせずれを示し、どの方向
にどのくらい合わせずれがあるかわかり、マスクとの重
ね合わせ精度を測定することができる。
ーンでマスクとの合わせ精度の測定について説明する。
この後、レジスト膜を塗布し、アライメントパターンに
よる絶縁膜の段差でマスクと合わせ、露光する。次に、
現像処理を行い、図５（ｃ）の平面図に示すように、ア
ライメントパターンを囲むような帯状パターン５６をレ
ジストで形成する。また、図５（ｃ）に、絶縁膜に現わ
れた配線パターンによる段差部５８、絶縁膜に現われた
アライメントパターンによる段差部６０を示す。絶縁膜
に現われたアライメントパターンによる段差部６０と帯
状パターン５６との距離Ｘａ、Ｘｂ、Ｙａ、Ｙｂ（図５
（ｃ）に示す）を測長する。マスク上では、Ｘａ＝Ｘ
ｂ、Ｙａ＝Ｙｂとなるようにしておけば、実測値のＸａ
−Ｘｂ、Ｙａ−Ｙｂの値が合わせずれを示し、どの方向
にどのくらい合わせずれがあるかわかり、マスクとの重
ね合わせ精度を測定することができる。
【００１０】この合わせずれの値と、回路パターンが設
計通りに動作可能な許容範囲とを比べて、合わせずれの
値の方が大きければホトリソ工程の再処理を行い、小さ
ければ次の工程に進めるという判断をすることができ
る。この測定は、ショットごとに行えるのでシリコン基
板の面内での偏りを調べることもできる。
計通りに動作可能な許容範囲とを比べて、合わせずれの
値の方が大きければホトリソ工程の再処理を行い、小さ
ければ次の工程に進めるという判断をすることができ
る。この測定は、ショットごとに行えるのでシリコン基
板の面内での偏りを調べることもできる。
【００１１】
【発明が解決しようとする課題】しかし、微細化が進む
につれ、配線間距離は小さくなり、その後の配線形成に
おけるホトリソ工程での解像不良による配線の断線を防
ぐため、絶縁膜５４による段差をなくすように、以下の
ように平坦化処理をしている。まず、図４の（ａ）Ｘ−
Ｘ’間の断面形状である図４（ｂ）に相当する断面図を
図５（ａ）に示す。シリコン基板５０上に、配線膜でア
ライメントパターン５２ａを形成し、さらに、絶縁膜５
４を全面に形成している。この後、例えば化学機械研磨
（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉ
ｓｈｉｎｇ；以下、単にＣＭＰという）技術により平坦
化が行われる。しかし、図５（ｂ）に示すように、アラ
イメントパターン５２ａの段差形状が絶縁膜５４に現わ
れないため露光装置によるアライメントパターン認識及
び位置合わせができない。つまり、この後、回路パター
ン上にコンタクトホールを形成する場合、マスクとの位
置合わせができないという問題が起こる。
につれ、配線間距離は小さくなり、その後の配線形成に
おけるホトリソ工程での解像不良による配線の断線を防
ぐため、絶縁膜５４による段差をなくすように、以下の
ように平坦化処理をしている。まず、図４の（ａ）Ｘ−
Ｘ’間の断面形状である図４（ｂ）に相当する断面図を
図５（ａ）に示す。シリコン基板５０上に、配線膜でア
ライメントパターン５２ａを形成し、さらに、絶縁膜５
４を全面に形成している。この後、例えば化学機械研磨
（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉ
ｓｈｉｎｇ；以下、単にＣＭＰという）技術により平坦
化が行われる。しかし、図５（ｂ）に示すように、アラ
イメントパターン５２ａの段差形状が絶縁膜５４に現わ
れないため露光装置によるアライメントパターン認識及
び位置合わせができない。つまり、この後、回路パター
ン上にコンタクトホールを形成する場合、マスクとの位
置合わせができないという問題が起こる。
【００１２】
【課題を解決するための手段】上記課題を解決すべく、
本発明のアライメントパターンの形成方法は、半導体基
板上に第１の膜で第１のパターンを形成し、前記第１の
パターン上に第１のパターンより面積が小さい第２のパ
ターンを第２の膜で形成し、前記半導体基板全面に第３
の膜を形成し、その後、全面にエッチング処理を行うこ
とにより、第２のパターンと第３の膜とで段差を形成す
ることを特徴とするものである。
本発明のアライメントパターンの形成方法は、半導体基
板上に第１の膜で第１のパターンを形成し、前記第１の
パターン上に第１のパターンより面積が小さい第２のパ
ターンを第２の膜で形成し、前記半導体基板全面に第３
の膜を形成し、その後、全面にエッチング処理を行うこ
とにより、第２のパターンと第３の膜とで段差を形成す
ることを特徴とするものである。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。なお、半導体基板として、シリコ
ン基板の場合として説明する。図１は本発明の第１実施
形態による製造方法の流れを示す断面形状フロー図であ
る。本発明の第１実施形態におけるアライメントパター
ンの形成方法について以下に説明する。
を参照して説明する。なお、半導体基板として、シリコ
ン基板の場合として説明する。図１は本発明の第１実施
形態による製造方法の流れを示す断面形状フロー図であ
る。本発明の第１実施形態におけるアライメントパター
ンの形成方法について以下に説明する。
【００１４】まず始めに、シリコン基板１０に回路パタ
ーン形成領域とアライメントパターン形成領域を定義す
る。このシリコン基板１０の表面上に熱酸化膜（図示し
ない）を５〜１０ｎｍ全面に形成し、次に第１の膜とし
てＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏ
ｓｉｔｉｏｎ）による窒化膜（以下、単にＣＶＤ窒化膜
という）１５をアライメントパターン形成領域に２００
ｎｍ形成する。次に、ホトリソ及びエッチング工程によ
り、アライメントパターン形成領域にＣＶＤ窒化膜１５
で第１のパターン１５ａを形成する。この状態を図１
（ａ）に示す。
ーン形成領域とアライメントパターン形成領域を定義す
る。このシリコン基板１０の表面上に熱酸化膜（図示し
ない）を５〜１０ｎｍ全面に形成し、次に第１の膜とし
てＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏ
ｓｉｔｉｏｎ）による窒化膜（以下、単にＣＶＤ窒化膜
という）１５をアライメントパターン形成領域に２００
ｎｍ形成する。次に、ホトリソ及びエッチング工程によ
り、アライメントパターン形成領域にＣＶＤ窒化膜１５
で第１のパターン１５ａを形成する。この状態を図１
（ａ）に示す。
【００１５】次に、第２の膜としてＣＶＤ酸化膜２０を
全面に５００ｎｍ形成する。その後、ホトリソ及びエッ
チング工程により、ＣＶＤ酸化膜２０に回路パターン形
成領域にコンタクトホールパターン２１を、アライメン
トパターン形成領域にはＣＶＤ酸化膜２０で第２のパタ
ーン２０ａを第１のパターン１５ａ上に形成する。この
状態を図１（ｂ）に示す。
全面に５００ｎｍ形成する。その後、ホトリソ及びエッ
チング工程により、ＣＶＤ酸化膜２０に回路パターン形
成領域にコンタクトホールパターン２１を、アライメン
トパターン形成領域にはＣＶＤ酸化膜２０で第２のパタ
ーン２０ａを第１のパターン１５ａ上に形成する。この
状態を図１（ｂ）に示す。
【００１６】第２のパターン２０ａは、従来の露光装置
でアライメント位置が認識できる大きさで良い。従っ
て、第１のパターン１５ａは位置合わせに必要な余裕を
含めて第２のパターン２０ａが上に乗る大きさがあれば
良い。具体的に説明すると、この第２のパターン２０ａ
は、略同一なｎ個（ｎ≧２）のパターンから構成され、
各パターンの平面パターンは一辺がＡ［ｕｍ］の正方形
で、各パターンの間隔がＢ［ｕｍ］で、直線上に配置さ
れており、第２のパターン２０ａと第１のパターン１５
ａとの位置合わせに必要な余裕をＣ［ｕｍ］とすれば、
第１のパターン１５ａの平面パターンを、長辺が｛Ａ×
ｎ＋Ｂ×（ｎ−１）＋Ｃ×２｝［ｕｍ］以上、短辺が
（Ａ＋Ｃ×２）［ｕｍ］以上となる一つの長方形パター
ンであれば良い。例えば、ここではＡ＝Ｂ＝５、ｎ＝
３、Ｃ＝１とすると、第１のパターン１５ａの平面パタ
ーンは、長辺が２７ｕｍ以上、短辺が７ｕｍ以上の一つ
の長方形パターンであれば良いことになる。
でアライメント位置が認識できる大きさで良い。従っ
て、第１のパターン１５ａは位置合わせに必要な余裕を
含めて第２のパターン２０ａが上に乗る大きさがあれば
良い。具体的に説明すると、この第２のパターン２０ａ
は、略同一なｎ個（ｎ≧２）のパターンから構成され、
各パターンの平面パターンは一辺がＡ［ｕｍ］の正方形
で、各パターンの間隔がＢ［ｕｍ］で、直線上に配置さ
れており、第２のパターン２０ａと第１のパターン１５
ａとの位置合わせに必要な余裕をＣ［ｕｍ］とすれば、
第１のパターン１５ａの平面パターンを、長辺が｛Ａ×
ｎ＋Ｂ×（ｎ−１）＋Ｃ×２｝［ｕｍ］以上、短辺が
（Ａ＋Ｃ×２）［ｕｍ］以上となる一つの長方形パター
ンであれば良い。例えば、ここではＡ＝Ｂ＝５、ｎ＝
３、Ｃ＝１とすると、第１のパターン１５ａの平面パタ
ーンは、長辺が２７ｕｍ以上、短辺が７ｕｍ以上の一つ
の長方形パターンであれば良いことになる。
【００１７】次に、窒化チタン膜を全面に３０ｎｍ形成
し、続いて第３の膜としてタングステン膜を全面に３０
０ｎｍ形成し、この積層膜を積層配線膜２２とする。こ
の状態を図１（ｃ）に示す。その後、この積層配線膜２
２をエッチングする方法としてＣＭＰ技術による研磨を
用いる。
し、続いて第３の膜としてタングステン膜を全面に３０
０ｎｍ形成し、この積層膜を積層配線膜２２とする。こ
の状態を図１（ｃ）に示す。その後、この積層配線膜２
２をエッチングする方法としてＣＭＰ技術による研磨を
用いる。
【００１８】ここで、ＣＭＰ技術については、例えば
「ＣＭＰのサイエンス（第１版）」（株式会社サイエン
スフォーラム）に詳細に公開されている。この刊行物に
よれば、酸化剤を含む砥液を用いると酸化膜に比べタン
グステン膜の方が研磨速度が速く、研磨レートの比（タ
ングステン膜／酸化膜）が、約１２０ある。また、タン
グステンの研磨については、上記刊行物に次の様に示さ
れている。
「ＣＭＰのサイエンス（第１版）」（株式会社サイエン
スフォーラム）に詳細に公開されている。この刊行物に
よれば、酸化剤を含む砥液を用いると酸化膜に比べタン
グステン膜の方が研磨速度が速く、研磨レートの比（タ
ングステン膜／酸化膜）が、約１２０ある。また、タン
グステンの研磨については、上記刊行物に次の様に示さ
れている。
【００１９】タングステン表面は、酸化剤によって酸化
される。タングステンが非常に硬い材料であるのに対
し、酸化されたものは非常に脆弱である。従って、砥粒
（例えばアルミナ）によって速やかに取り除くことがで
きる。この酸化剤によるタングステンの酸化と砥粒によ
る酸化物の除去が繰り返し行われることで、研磨でき
る。
される。タングステンが非常に硬い材料であるのに対
し、酸化されたものは非常に脆弱である。従って、砥粒
（例えばアルミナ）によって速やかに取り除くことがで
きる。この酸化剤によるタングステンの酸化と砥粒によ
る酸化物の除去が繰り返し行われることで、研磨でき
る。
【００２０】このように、酸化剤である過酸化水素水を
含む砥液を用いて、回路パターン領域のＣＶＤ酸化膜２
０が露出するまで、上記ＣＭＰ技術で全面を研磨処理す
ると、第３の膜であるタングステン膜が第２の膜である
酸化膜より研磨速度が速いため、第２のパターン２０ａ
が積層配線膜２２より突出した形状になる。また、回路
パターン領域には、タングステンプラグ２３が形成され
る。この状態を図１（ｄ）に示す。この場合には、図示
しないが、通常タングステンプラグ２３に接続されるシ
リコン基板１０には、シリコン基板１０の不純物濃度よ
り高い濃度の不純物拡散層を形成している。
含む砥液を用いて、回路パターン領域のＣＶＤ酸化膜２
０が露出するまで、上記ＣＭＰ技術で全面を研磨処理す
ると、第３の膜であるタングステン膜が第２の膜である
酸化膜より研磨速度が速いため、第２のパターン２０ａ
が積層配線膜２２より突出した形状になる。また、回路
パターン領域には、タングステンプラグ２３が形成され
る。この状態を図１（ｄ）に示す。この場合には、図示
しないが、通常タングステンプラグ２３に接続されるシ
リコン基板１０には、シリコン基板１０の不純物濃度よ
り高い濃度の不純物拡散層を形成している。
【００２１】その後に、アルミ配線膜２４を全面に５０
０ｎｍ形成すると、図１（ｅ）に示すようになる。この
後、アルミ配線膜２４のパターニングためのホトリソ工
程において、第２のパターン２０ａによるアルミ配線膜
２４の段差により形成されたアライメントパターンでマ
スクとの位置合わせを行うことができる。
０ｎｍ形成すると、図１（ｅ）に示すようになる。この
後、アルミ配線膜２４のパターニングためのホトリソ工
程において、第２のパターン２０ａによるアルミ配線膜
２４の段差により形成されたアライメントパターンでマ
スクとの位置合わせを行うことができる。
【００２２】この場合、積層配線膜２２をタングステン
プラグ２３形成のために用いたので、回路パターン領域
におけるＣＶＤ酸化膜２０が露出するまで研磨している
が、次のような場合にも適用可能である。回路パターン
領域のＣＶＤ酸化膜２０上に積層配線膜２２を残して、
かつ第２のパターン２０ａ部に段差を形成した状態で研
磨を止め、積層配線膜２２に配線パターンを形成する場
合に、この配線パターン形成のホトリソ工程で、形成さ
れたアライメントパターンを使用することも可能であ
る。このように、積層配線膜２２をタングステンプラグ
のみならず配線パターンとして利用する場合、さらに積
層配線膜２２にて形成する配線パターンの厚さを確保し
たければ、第１のパターン１５ａの膜厚を必要に応じて
厚くすれば良い。このようにすれば、新たな配線膜形成
の工程を省くことができる。
プラグ２３形成のために用いたので、回路パターン領域
におけるＣＶＤ酸化膜２０が露出するまで研磨している
が、次のような場合にも適用可能である。回路パターン
領域のＣＶＤ酸化膜２０上に積層配線膜２２を残して、
かつ第２のパターン２０ａ部に段差を形成した状態で研
磨を止め、積層配線膜２２に配線パターンを形成する場
合に、この配線パターン形成のホトリソ工程で、形成さ
れたアライメントパターンを使用することも可能であ
る。このように、積層配線膜２２をタングステンプラグ
のみならず配線パターンとして利用する場合、さらに積
層配線膜２２にて形成する配線パターンの厚さを確保し
たければ、第１のパターン１５ａの膜厚を必要に応じて
厚くすれば良い。このようにすれば、新たな配線膜形成
の工程を省くことができる。
【００２３】さらに、積層配線膜２２をタングステンプ
ラグ２３形成のために用いたが、図１（ｂ）の回路パタ
ーン領域におけるコンタクトホールパターンに代えて、
配線パターンを形成しても良い。
ラグ２３形成のために用いたが、図１（ｂ）の回路パタ
ーン領域におけるコンタクトホールパターンに代えて、
配線パターンを形成しても良い。
【００２４】また、砥液に含まれる酸化剤として、過酸
化水素水以外にも硝酸鉄、過ヨウ素酸カリウムを使用し
ても良いことが、上記刊行物に示されている。
化水素水以外にも硝酸鉄、過ヨウ素酸カリウムを使用し
ても良いことが、上記刊行物に示されている。
【００２５】図２は本発明の第２実施形態による製造方
法の流れを示す断面形状フロー図である。本発明の第２
実施形態におけるアライメントパターン形成方法につい
て以下に説明する。
法の流れを示す断面形状フロー図である。本発明の第２
実施形態におけるアライメントパターン形成方法につい
て以下に説明する。
【００２６】まず始めに、シリコン基板１０に回路パタ
ーン形成領域とアライメントパターン形成領域を定義す
る。このシリコン基板１０の表面上に熱酸化膜（図示し
ない）を５〜１０ｎｍ全面に形成し、次に第１の膜とし
てＣＶＤ窒化膜１５をアライメントパターン形成領域に
２００ｎｍ形成する。次に、ホトリソ及びエッチング工
程により、アライメントパターン形成領域に、ＣＶＤ窒
化膜１５で第１のパターン１５ａを形成する。この状態
を図２（ａ）に示す。
ーン形成領域とアライメントパターン形成領域を定義す
る。このシリコン基板１０の表面上に熱酸化膜（図示し
ない）を５〜１０ｎｍ全面に形成し、次に第１の膜とし
てＣＶＤ窒化膜１５をアライメントパターン形成領域に
２００ｎｍ形成する。次に、ホトリソ及びエッチング工
程により、アライメントパターン形成領域に、ＣＶＤ窒
化膜１５で第１のパターン１５ａを形成する。この状態
を図２（ａ）に示す。
【００２７】次に、窒化チタン膜を全面に３０ｎｍ形成
し、続いて第２の膜としてタングステン膜を全面に３０
０ｎｍ形成し、この積層膜を積層配線膜３０とする。こ
の後、ホトリソ及びエッチング工程で回路パターン形成
領域に配線パターン３０ｂを、アライメントパターン形
成領域には積層配線膜３０で第２のパターン３０ａを第
１のパターン１５ａ上に形成する。この状態を図２
（ｂ）に示す。ここで、第１のパターン１５ａと第２の
パターン３０ａの平面パターンの形状、大きさについて
は、第１の実施形態と同様に行う。
し、続いて第２の膜としてタングステン膜を全面に３０
０ｎｍ形成し、この積層膜を積層配線膜３０とする。こ
の後、ホトリソ及びエッチング工程で回路パターン形成
領域に配線パターン３０ｂを、アライメントパターン形
成領域には積層配線膜３０で第２のパターン３０ａを第
１のパターン１５ａ上に形成する。この状態を図２
（ｂ）に示す。ここで、第１のパターン１５ａと第２の
パターン３０ａの平面パターンの形状、大きさについて
は、第１の実施形態と同様に行う。
【００２８】次に、第３の膜としてＣＶＤ酸化膜３２を
７００ｎｍ形成する。この状態を図２（ｃ）に示す。こ
の後、配線パターン３０ｂ上に直接配線形成を行うた
め、この配線パターン３０ｂを露出する必要がある。そ
のため、次にＣＶＤ酸化膜３２をエッチングする方法と
して第１実施形態で説明したＣＭＰ技術による研磨を行
う。
７００ｎｍ形成する。この状態を図２（ｃ）に示す。こ
の後、配線パターン３０ｂ上に直接配線形成を行うた
め、この配線パターン３０ｂを露出する必要がある。そ
のため、次にＣＶＤ酸化膜３２をエッチングする方法と
して第１実施形態で説明したＣＭＰ技術による研磨を行
う。
【００２９】第１実施形態で述べたように、酸化剤であ
る過酸化水素水を含む砥液を用いて、回路パターン領域
の積層配線膜３０が露出するまで、上記ＣＭＰ技術で全
面を研磨処理すると、第２実施形態でいう第２の膜であ
るタングステンの方が第３の膜である酸化膜より研磨速
度が速いため、第２のパターン３０ａがＣＶＤ酸化膜３
２より埋没した形状になる。この状態を図２（ｄ）に示
す。
る過酸化水素水を含む砥液を用いて、回路パターン領域
の積層配線膜３０が露出するまで、上記ＣＭＰ技術で全
面を研磨処理すると、第２実施形態でいう第２の膜であ
るタングステンの方が第３の膜である酸化膜より研磨速
度が速いため、第２のパターン３０ａがＣＶＤ酸化膜３
２より埋没した形状になる。この状態を図２（ｄ）に示
す。
【００３０】ここで、配線パターン３０ｂより第２のパ
ターン３０ａの上面が低くなるのは、次のような理由に
よる。第２のパターン３０ａが露出してから配線パター
ン３０ｂが露出するまで、ＣＶＤ酸化膜３２が第１のパ
ターン１５ａの膜厚分である２００ｎｍ研磨される。そ
の間に第２のパターン３０ａも研磨されるが、上記した
ように、ＣＶＤ酸化膜３２よりタングステンである第２
のパターン３０ａの方が研磨速度が速いため、研磨終了
した時点で第２のパターン３０ａがＣＶＤ酸化膜３２よ
り埋没した形状になる。よって、配線パターン３０ｂよ
り第２のパターン３０ａの上面が低くなるのである。
ターン３０ａの上面が低くなるのは、次のような理由に
よる。第２のパターン３０ａが露出してから配線パター
ン３０ｂが露出するまで、ＣＶＤ酸化膜３２が第１のパ
ターン１５ａの膜厚分である２００ｎｍ研磨される。そ
の間に第２のパターン３０ａも研磨されるが、上記した
ように、ＣＶＤ酸化膜３２よりタングステンである第２
のパターン３０ａの方が研磨速度が速いため、研磨終了
した時点で第２のパターン３０ａがＣＶＤ酸化膜３２よ
り埋没した形状になる。よって、配線パターン３０ｂよ
り第２のパターン３０ａの上面が低くなるのである。
【００３１】その後に、アルミ配線膜３４を全面に５０
０ｎｍ形成すると、図２（ｅ）に示すようになる。この
後、アルミ配線膜３４をパターニングのためのホトリソ
工程において、第２のパターン３０ａによるアルミ配線
膜３４の段差により形成されたアライメントパターンで
マスクとの位置合わせを行うことができる。
０ｎｍ形成すると、図２（ｅ）に示すようになる。この
後、アルミ配線膜３４をパターニングのためのホトリソ
工程において、第２のパターン３０ａによるアルミ配線
膜３４の段差により形成されたアライメントパターンで
マスクとの位置合わせを行うことができる。
【００３２】この場合、配線パターン３０ｂ上に直接配
線形成を行うため、回路パターン領域における配線パタ
ーン３０ｂが露出するまで研磨しているが、次のような
場合にも適用可能である。回路パターン領域の配線パタ
ーン３０ｂ上にＣＶＤ酸化膜３２を残して、かつ第２の
パターン３０ａ部に段差を形成した状態で研磨を止め、
回路パターン領域のＣＶＤ酸化膜３２にコンタクトホー
ルパターンを形成する場合に、このコンタクトホールパ
ターン形成のホトリソ工程で、形成されたアライメント
パターンを使用することも可能である。この場合、配線
パターン３０ｂ上のＣＶＤ酸化膜３２の厚さをさらに確
保したければ、第１のパターン１５ａの膜厚を必要に応
じて厚くすれば良い。このようにすれば、新たな絶縁膜
形成の工程を省くことができる。
線形成を行うため、回路パターン領域における配線パタ
ーン３０ｂが露出するまで研磨しているが、次のような
場合にも適用可能である。回路パターン領域の配線パタ
ーン３０ｂ上にＣＶＤ酸化膜３２を残して、かつ第２の
パターン３０ａ部に段差を形成した状態で研磨を止め、
回路パターン領域のＣＶＤ酸化膜３２にコンタクトホー
ルパターンを形成する場合に、このコンタクトホールパ
ターン形成のホトリソ工程で、形成されたアライメント
パターンを使用することも可能である。この場合、配線
パターン３０ｂ上のＣＶＤ酸化膜３２の厚さをさらに確
保したければ、第１のパターン１５ａの膜厚を必要に応
じて厚くすれば良い。このようにすれば、新たな絶縁膜
形成の工程を省くことができる。
【００３３】なお、アルミ配線膜３４は第２のパターン
３０ａとの接続された状態となるが、第１のパターン１
５ａが絶縁膜のため、アルミ配線膜３４とシリコン基板
１０が接続されることはない。また、この後のパターニ
ング工程により、第２のパターン３０ａと接続されたア
ルミ配線膜３４部分を孤立パターンに形成して、その上
に絶縁膜を形成すれば、シリコン基板１０への絶縁性は
確保できる。この点については、第１実施形態において
も同様に行うことができる。
３０ａとの接続された状態となるが、第１のパターン１
５ａが絶縁膜のため、アルミ配線膜３４とシリコン基板
１０が接続されることはない。また、この後のパターニ
ング工程により、第２のパターン３０ａと接続されたア
ルミ配線膜３４部分を孤立パターンに形成して、その上
に絶縁膜を形成すれば、シリコン基板１０への絶縁性は
確保できる。この点については、第１実施形態において
も同様に行うことができる。
【００３４】第１実施形態又は第２実施形態において、
次のようなことも可能と言える。第２の膜と第３の膜と
でエッチング速度が異なればアライメントパターン形成
は可能なので、ＣＶＤ酸化膜としたところを、シリコン
基板を酸化した膜、ＣＶＤ窒化膜、ＣＶＤ-ＢＰＳＧ
（ＢＰＳＧ：Ｂｏｒｏ Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａ
ｔｅ Ｇｌａｓｓ）膜などにしても良い。また、第１の
パターン１５ａは、窒化膜に限らず、その他の絶縁膜
や、金属膜でも良い。金属膜とした場合には、シリコン
基板と接続される場合があるので、シリコン基板と接続
するときに有効である。シリコン基板の絶縁性を確保す
る場合は、第２実施形態で述べたように、第１のパター
ンに接続される配線膜部分を孤立パターンに形成すれば
良い。
次のようなことも可能と言える。第２の膜と第３の膜と
でエッチング速度が異なればアライメントパターン形成
は可能なので、ＣＶＤ酸化膜としたところを、シリコン
基板を酸化した膜、ＣＶＤ窒化膜、ＣＶＤ-ＢＰＳＧ
（ＢＰＳＧ：Ｂｏｒｏ Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａ
ｔｅ Ｇｌａｓｓ）膜などにしても良い。また、第１の
パターン１５ａは、窒化膜に限らず、その他の絶縁膜
や、金属膜でも良い。金属膜とした場合には、シリコン
基板と接続される場合があるので、シリコン基板と接続
するときに有効である。シリコン基板の絶縁性を確保す
る場合は、第２実施形態で述べたように、第１のパター
ンに接続される配線膜部分を孤立パターンに形成すれば
良い。
【００３５】さらに、研磨する配線膜は、上述した窒化
チタンとタングステンの積層膜に限らず、第１実施形態
でも述べたようにアルミ配線膜、銅配線膜などでも良
い。例えば、アルミ配線膜と酸化膜については、上記の
刊行物に、ＣＭＰ研磨レートの比（アルミ配線膜／酸化
膜）が３０〜１００得られることが示されている。さら
に、上記第１実施形態及び第２実施形態のように下地が
酸化膜形成されたシリコン基板の場合に限らず、シリコ
ン基板に形成された素子上に絶縁膜を形成し、その後に
上記第１実施形態又は第２実施形態のように行っても良
い。
チタンとタングステンの積層膜に限らず、第１実施形態
でも述べたようにアルミ配線膜、銅配線膜などでも良
い。例えば、アルミ配線膜と酸化膜については、上記の
刊行物に、ＣＭＰ研磨レートの比（アルミ配線膜／酸化
膜）が３０〜１００得られることが示されている。さら
に、上記第１実施形態及び第２実施形態のように下地が
酸化膜形成されたシリコン基板の場合に限らず、シリコ
ン基板に形成された素子上に絶縁膜を形成し、その後に
上記第１実施形態又は第２実施形態のように行っても良
い。
【００３６】また、ＣＭＰ技術は、半導体基板上の膜を
面内均一性良く研磨することが理想的であるが、異なる
膜種からなる面を研磨する場合には、上記したように砥
液と砥粒による研磨速度だけでなく、研磨パッドの硬さ
など、処理における条件により、上記したアライメント
パターンとなる段差の高さを調節できる。
面内均一性良く研磨することが理想的であるが、異なる
膜種からなる面を研磨する場合には、上記したように砥
液と砥粒による研磨速度だけでなく、研磨パッドの硬さ
など、処理における条件により、上記したアライメント
パターンとなる段差の高さを調節できる。
【００３７】次に、第１実施形態又は第２実施形態で形
成されるアライメントパターンでの、マスクとの合わせ
精度測定方法について、第１実施形態で説明したアライ
メントパターンを用いて以下に説明する。図３（ａ）
に、第１実施形態の説明で用いた図１（ｅ）と同じ断面
形状図を示す。この後は、従来技術の欄で説明したよう
に、アルミ配線膜２４上に、第２のパターン２０ａによ
る段差形状を有するアライメントパターンのすべてを囲
む、所定の幅を持った帯状パターン２６ａをレジストで
形成する。ここでは、回路パターン形成領域にも例とし
てレジストパターン２６ｂを形成した。平面パターン図
を図３（ｃ）に示す。Ｘ−Ｘ’間の位置の断面形状が図
３（ｂ）に相当する。
成されるアライメントパターンでの、マスクとの合わせ
精度測定方法について、第１実施形態で説明したアライ
メントパターンを用いて以下に説明する。図３（ａ）
に、第１実施形態の説明で用いた図１（ｅ）と同じ断面
形状図を示す。この後は、従来技術の欄で説明したよう
に、アルミ配線膜２４上に、第２のパターン２０ａによ
る段差形状を有するアライメントパターンのすべてを囲
む、所定の幅を持った帯状パターン２６ａをレジストで
形成する。ここでは、回路パターン形成領域にも例とし
てレジストパターン２６ｂを形成した。平面パターン図
を図３（ｃ）に示す。Ｘ−Ｘ’間の位置の断面形状が図
３（ｂ）に相当する。
【００３８】図３（ｃ）に示すように、第２のパターン
によるアルミ配線膜の段差部２７を、形成されたアライ
メントパターンとして、このアライメントパターンとレ
ジストパターン２６ａとの距離Ｘａ、Ｘｂ、Ｙａ、Ｙｂ
を測長する。マスク上では、Ｘａ＝Ｘｂ、Ｙａ＝Ｙｂと
なるようにしておけば、実測値のＸａ−Ｘｂ、Ｙａ−Ｙ
ｂから、どの方向にどのくらいマスクとの合わせずれが
あるかわかることになる。
によるアルミ配線膜の段差部２７を、形成されたアライ
メントパターンとして、このアライメントパターンとレ
ジストパターン２６ａとの距離Ｘａ、Ｘｂ、Ｙａ、Ｙｂ
を測長する。マスク上では、Ｘａ＝Ｘｂ、Ｙａ＝Ｙｂと
なるようにしておけば、実測値のＸａ−Ｘｂ、Ｙａ−Ｙ
ｂから、どの方向にどのくらいマスクとの合わせずれが
あるかわかることになる。
【００３９】従来技術の項で述べたように、この合わせ
ずれの値を測定することで、製品の良し悪しを決める重
要な判断が可能となる。
ずれの値を測定することで、製品の良し悪しを決める重
要な判断が可能となる。
【００４０】
【発明の効果】アライメントパターンを被覆する膜がＣ
ＭＰ技術などにより平坦化を行った場合、その後に光の
透過性のない膜を全面に形成した場合でも、本発明によ
り形成した段差形状を有するアライメントパターンの認
識ができ、ホトリソ工程において、マスクとの位置合わ
せができる。また、このアライメントパターンを用い
て、マスクとの位置合わせの精度を測定することができ
る。
ＭＰ技術などにより平坦化を行った場合、その後に光の
透過性のない膜を全面に形成した場合でも、本発明によ
り形成した段差形状を有するアライメントパターンの認
識ができ、ホトリソ工程において、マスクとの位置合わ
せができる。また、このアライメントパターンを用い
て、マスクとの位置合わせの精度を測定することができ
る。
【図１】本発明の第１実施形態によるアライメントパタ
ーン形成方法を示す断面形状フロー図である。
ーン形成方法を示す断面形状フロー図である。
【図２】本発明の第２実施形態によるアライメントパタ
ーン形成方法を示す断面形状フロー図である。
ーン形成方法を示す断面形状フロー図である。
【図３】本発明の第１実施形態により形成されたアライ
メントパターンを用いた、マスクとの合わせ精度測定方
法を示す図である。
メントパターンを用いた、マスクとの合わせ精度測定方
法を示す図である。
【図４】従来のアライメントパターンの形成方法と、マ
スクとの合わせ精度測定方法を示す図である。
スクとの合わせ精度測定方法を示す図である。
【図５】従来のアライメントパターンの形成方法で、膜
の平坦化処理のある場合を示す図である。
の平坦化処理のある場合を示す図である。
１０、５０ シリコン基板 １５ａ 第１のパターン ２０、３２ ＣＶＤ酸化膜 ２０ａ、３０ａ 第２のパターン ２１ コンタクトホールパター
ン ２２ 積層配線膜 ２３ タングステンプラグ ２４、３４ アルミ配線膜 ２６ａ、５６ 帯状パターン ２６ｂ レジストパターン ２７ 第２のパターンによるア
ルミ配線膜の段差部 ３０ｂ、５２ｂ 配線パターン ５２ａ アライメントパターン ５４ 絶縁膜 ５８ 絶縁膜に現われた配線パ
ターンによる段差部 ６０ 絶縁膜に現われたアライ
メントパターンによる段差部
ン ２２ 積層配線膜 ２３ タングステンプラグ ２４、３４ アルミ配線膜 ２６ａ、５６ 帯状パターン ２６ｂ レジストパターン ２７ 第２のパターンによるア
ルミ配線膜の段差部 ３０ｂ、５２ｂ 配線パターン ５２ａ アライメントパターン ５４ 絶縁膜 ５８ 絶縁膜に現われた配線パ
ターンによる段差部 ６０ 絶縁膜に現われたアライ
メントパターンによる段差部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/027 G03F 9/00
Claims (9)
- 【請求項１】 半導体基板上に第１の膜で第１のパター
ンを形成する工程と、 前記第１のパターン上に第１のパターンより面積が小さ
い第２のパターンを第２の膜で形成する工程と、前記半
導体基板全面に第３の膜を形成する工程と、 全面にエッチング処理を行うことにより、第２のパター
ンと第３の膜とで段差を形成することを特徴とするアラ
イメントパターンの形成方法。 - 【請求項２】 前記第２のパターンは、略同一なｎ個
（ｎ≧２）のパターンから構成され、各パターンの平面
パターンは一辺がＡの正方形で、各パターンの間隔がＢ
で、直線上に配置されており、該第２のパターンと前記
第１のパターンとの位置合わせに必要な余裕をＣとすれ
ば、前記第１のパターンの平面パターンを、長辺が｛Ａ
×ｎ＋Ｂ×（ｎ−１）＋Ｃ×２｝以上、短辺が（Ａ＋Ｃ
×２）以上となる一つの長方形パターンとすることを特
徴とする請求項１記載のアライメントパターンの形成方
法。 - 【請求項３】 前記第２の膜を絶縁膜に、前記第３の膜
を金属系の膜にすることを特徴とする請求項１又は２記
載のアライメントパターンの形成方法。 - 【請求項４】 前記第２の膜を金属系の膜に、前記第３
の膜を絶縁膜にすることを特徴とする請求項１又は２記
載のアライメントパターンの形成方法。 - 【請求項５】 前記エッチング処理の方法として化学機
械研磨（ＣＭＰ）を用いることを特徴とする請求項１乃
至４記載のいずれか一つのアライメントパターンの形成
方法。 - 【請求項６】 前記化学機械研磨は前記第２の膜と前記
第３の膜とで表面を脆弱にする速度が異なる成分を含む
砥液を用いることを特徴とする請求項５記載のアライメ
ントパターンの形成方法。 - 【請求項７】 前記砥液として、酸化剤を用いることを
特徴とする請求項６記載のアライメントパターンの形成
方法。 - 【請求項８】 前記請求項１乃至請求項７記載のいずれ
か一つのアライメントパターンの形成方法であって、レ
ジスト膜を全面に塗布する工程と、 前記形成された段差をアライメントパターンとして用い
て、マスクと位置合わせする工程と、 露光、現像処理を行って、前記アライメントパターンの
周囲にレジストパターンを形成する工程と、 前記アライメントパターンと前記レジストパターンとの
距離を測長することを特徴とするマスクとの合わせ精度
測定方法。 - 【請求項９】 前記レジストパターンが、前記アライメ
ントパターンのすべてを囲む、所定の幅を持った帯状パ
ターンであることを特徴とする請求項８記載のマスクと
の合わせ精度測定方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11008115A JP3016776B1 (ja) | 1999-01-14 | 1999-01-14 | アライメントパタ―ンの形成方法及びマスクとの合わせ精度測定方法 |
| US09/478,805 US6143622A (en) | 1999-01-14 | 2000-01-07 | Method for forming alignment mark |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11008115A JP3016776B1 (ja) | 1999-01-14 | 1999-01-14 | アライメントパタ―ンの形成方法及びマスクとの合わせ精度測定方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP3016776B1 true JP3016776B1 (ja) | 2000-03-06 |
| JP2000208403A JP2000208403A (ja) | 2000-07-28 |
Family
ID=11684299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11008115A Expired - Fee Related JP3016776B1 (ja) | 1999-01-14 | 1999-01-14 | アライメントパタ―ンの形成方法及びマスクとの合わせ精度測定方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6143622A (ja) |
| JP (1) | JP3016776B1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6261918B1 (en) * | 1999-10-04 | 2001-07-17 | Conexant Systems, Inc. | Method for creating and preserving alignment marks for aligning mask layers in integrated circuit manufacture |
| DE19958906A1 (de) * | 1999-12-07 | 2001-07-05 | Infineon Technologies Ag | Herstellung von integrierten Schaltungen |
| US6630746B1 (en) * | 2000-05-09 | 2003-10-07 | Motorola, Inc. | Semiconductor device and method of making the same |
| JP3970546B2 (ja) * | 2001-04-13 | 2007-09-05 | 沖電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
| US6383930B1 (en) * | 2001-07-12 | 2002-05-07 | Taiwan Semiconductor Manufacturing Company | Method to eliminate copper CMP residue of an alignment mark for damascene processes |
| US20040146702A1 (en) * | 2003-01-29 | 2004-07-29 | Xinming Shao | Pure iron fiber based friction material product |
| US20060151268A1 (en) * | 2005-01-12 | 2006-07-13 | Sunil Kesavan | Copper-free non-asbestos organic friction material |
| JP2007049074A (ja) * | 2005-08-12 | 2007-02-22 | Oki Electric Ind Co Ltd | 合わせ誤差計測マークおよびこれを用いた半導体装置の製造方法 |
| US8609441B2 (en) * | 2006-12-12 | 2013-12-17 | Asml Netherlands B.V. | Substrate comprising a mark |
| US8722179B2 (en) * | 2006-12-12 | 2014-05-13 | Asml Netherlands B.V. | Substrate comprising a mark |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5786260A (en) * | 1996-12-16 | 1998-07-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating a readable alignment mark structure using enhanced chemical mechanical polishing |
-
1999
- 1999-01-14 JP JP11008115A patent/JP3016776B1/ja not_active Expired - Fee Related
-
2000
- 2000-01-07 US US09/478,805 patent/US6143622A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000208403A (ja) | 2000-07-28 |
| US6143622A (en) | 2000-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5702567A (en) | Plurality of photolithographic alignment marks with shape, size and spacing based on circuit pattern features | |
| US6261918B1 (en) | Method for creating and preserving alignment marks for aligning mask layers in integrated circuit manufacture | |
| US5525840A (en) | Semiconductor device having an alignment mark | |
| US5017514A (en) | Method of manufacturing a semiconductor device using a main vernier pattern formed at a right angle to a subsidiary vernier pattern | |
| US7192845B2 (en) | Method of reducing alignment measurement errors between device layers | |
| US5982044A (en) | Alignment pattern and algorithm for photolithographic alignment marks on semiconductor substrates | |
| US5923996A (en) | Method to protect alignment mark in CMP process | |
| JP3016776B1 (ja) | アライメントパタ―ンの形成方法及びマスクとの合わせ精度測定方法 | |
| US6465897B1 (en) | Method for photo alignment after CMP planarization | |
| US6821687B2 (en) | Photo mask for fabricating semiconductor device having dual damascene structure | |
| US6271602B1 (en) | Method for reducing the susceptibility to chemical-mechanical polishing damage of an alignment mark formed in a semiconductor substrate | |
| US20070194466A1 (en) | Overlay measurement mark and pattern formation method for the same | |
| TW444271B (en) | Method for manufacturing semiconductor device | |
| US6340547B1 (en) | Method of forming circuit patterns on semiconductor wafers using two optical steppers having nonaligned imaging systems | |
| US6601314B2 (en) | Method of manufacturing alignment mark | |
| US20040075179A1 (en) | Structural design of alignment mark | |
| US6759345B2 (en) | Method of manufacturing a semiconductor device including etching of a peripheral area before chemical-mechanical polishing | |
| EP0230648B1 (en) | Method of forming an alignment mark | |
| US20080157384A1 (en) | Alignment Key of Semiconductor Device and Method of Manufacturing the Same | |
| US6350680B1 (en) | Pad alignment for AlCu pad for copper process | |
| WO1999008314A1 (fr) | Dispositif de circuit integre a semi-conducteur et procede de fabrication correspondant | |
| JP3587712B2 (ja) | 保護ダミーパターンを有する半導体製造用アライメントマーク構造 | |
| JP2541028Y2 (ja) | 半導体装置 | |
| US6495928B1 (en) | Transfer mark structure for multi-layer interconnecting and method for the manufacture thereof | |
| JPH0536583A (ja) | 位置合せ方法および半導体集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991207 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081224 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091224 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101224 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111224 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121224 Year of fee payment: 13 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121224 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |