JP3436462B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3436462B2 JP3436462B2 JP29190296A JP29190296A JP3436462B2 JP 3436462 B2 JP3436462 B2 JP 3436462B2 JP 29190296 A JP29190296 A JP 29190296A JP 29190296 A JP29190296 A JP 29190296A JP 3436462 B2 JP3436462 B2 JP 3436462B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- region
- insulating film
- gate electrode
- sio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 100
- 239000012535 impurity Substances 0.000 claims description 70
- 239000000758 substrate Substances 0.000 claims description 53
- 238000002955 isolation Methods 0.000 claims description 52
- 230000015572 biosynthetic process Effects 0.000 claims description 33
- 238000007689 inspection Methods 0.000 claims description 18
- 239000010408 film Substances 0.000 description 298
- 229910004298 SiO 2 Inorganic materials 0.000 description 79
- 238000000034 method Methods 0.000 description 79
- 229920002120 photoresistant polymer Polymers 0.000 description 42
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 38
- 238000001020 plasma etching Methods 0.000 description 36
- 239000010410 layer Substances 0.000 description 33
- 230000002093 peripheral effect Effects 0.000 description 32
- 238000005530 etching Methods 0.000 description 24
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 21
- 238000004519 manufacturing process Methods 0.000 description 21
- 230000003647 oxidation Effects 0.000 description 20
- 238000007254 oxidation reaction Methods 0.000 description 20
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 19
- 229910052698 phosphorus Inorganic materials 0.000 description 19
- 239000011574 phosphorus Substances 0.000 description 19
- 238000000206 photolithography Methods 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- 238000007796 conventional method Methods 0.000 description 15
- 238000002513 implantation Methods 0.000 description 14
- 230000008569 process Effects 0.000 description 14
- 229910052785 arsenic Inorganic materials 0.000 description 12
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 12
- 238000000059 patterning Methods 0.000 description 11
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 11
- 229910021342 tungsten silicide Inorganic materials 0.000 description 11
- 239000011229 interlayer Substances 0.000 description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 9
- 229910052796 boron Inorganic materials 0.000 description 9
- 230000006378 damage Effects 0.000 description 9
- 238000000151 deposition Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 229910021332 silicide Inorganic materials 0.000 description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 8
- 241000293849 Cordylanthus Species 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000007664 blowing Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000000992 sputter etching Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- CUZMQPZYCDIHQL-VCTVXEGHSA-L calcium;(2s)-1-[(2s)-3-[(2r)-2-(cyclohexanecarbonylamino)propanoyl]sulfanyl-2-methylpropanoyl]pyrrolidine-2-carboxylate Chemical compound [Ca+2].N([C@H](C)C(=O)SC[C@@H](C)C(=O)N1[C@@H](CCC1)C([O-])=O)C(=O)C1CCCCC1.N([C@H](C)C(=O)SC[C@@H](C)C(=O)N1[C@@H](CCC1)C([O-])=O)C(=O)C1CCCCC1 CUZMQPZYCDIHQL-VCTVXEGHSA-L 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
(LSI)等の半導体装置に関するものであり、より特
定的には半導体基板の一主面に素子分離膜を有する半導
体装置の動作特性の安定化に関するものである。
Access Memory)は揮発性半導体装置で
あり、マトリックス(行列)状に配置された相補型デー
タ線(ビット線)とワード線との交差部にメモリセルが
配置される。
個のアクセストランジスタで構成される。このフリップ
フロップ回路により、クロスカップリングされた2つの
記憶ノードを構成し、(High、Low)又は(Lo
w、High)の双安定状態を有し、所定の電源電圧が
与えられている限り、双安定状態を保持し続けることと
なる。
ード(フリップフロップ回路の入出力端子)に一方の半
導体領域が接続され、相補型データ線(ビット線)に他
方の半導体領域が接続される。又、アクセストランジス
タのゲート電極はワード線に接続され、このワード線に
よりアクセストランジスタの導通、非導通状態が制御さ
れる。
てアクセストランジスタを導通させ、所望の論理値に応
じてビット線対を強制的に電圧印加することにより、フ
リップフロップ回路の双安定状態を(High、Lo
w)又は(Low、High)のいずれかに設定する。
スタを導通させ、記憶ノードの電位をビット線に伝達す
ることにより行う。ここで、上記フリップフロップ回路
は2個のドライバトランジスタ及び2個の負荷素子で構
成されており、当該ドライバトランジスタは、そのドレ
イン領域が一方のアクセストランジスタの半導体領域に
接続され、ソース領域がグランド線(VEE線)に接続
される。又、ドライバトランジスタのゲート電極は、他
方のアクセストランジスタの半導体領域に接続されてい
る。さらに、負荷素子は、一方がアクセストランジスタ
の半導体領域に接続され、他方が電源線(VCC線)に
接続されている。
顕在化してきた。まず、さらなる集積度向上によるコス
ト低減を図るため、トランジスタサイズ、特にMOSト
ランジスタのサイズを縮小する必要が生ずる。しかし、
アクセストランジスタのゲ−ト幅をあまり狭くすると、
狭チャネル効果によりアクセストランジスタのVth
(しきい値電圧)が上昇してメモリセルの読み出し動作
が不安定となるため、アクセストランジスタのゲ−ト幅
は、狭チャネル効果によるVth上昇が起こる領域まで
短くすることは困難である。そこで、アクセストランジ
スタのゲ−ト幅は狭チャネル効果によるVth(しきい
値電圧)の上昇を抑えることのできる最も狭いゲート幅
を採用することでレイアウト面積を低減してきた。
ライバトランジスタの電流値(駆動能力)とアクセスト
ランジスタの電流値(駆動能力)との比であるセルレシ
オを一定値(例えば、約3)以上確保する必要が生ず
る。しかし、上述のようにゲート幅を決定したアクセス
トランジスタの電流が仮に少しでも大きくなった場合、
このセルレシオが低下して動作不良が発生する。
る動作不良について説明する。一般に、セルレシオと呼
ばれるドライバトランジスタとアクセストランジスタの
コンダクタンス比(電流比)を大きくして、インバータ
のゲインを大きくする、つまり、インバータ出力の遷移
部分の傾きを鋭くすることで、セル動作の安定化が図ら
れることが可能であることが知られている。これを、図
31に示すような、1対のクロスカップリングしたイン
バータ対の入出力伝達特性をもとに説明する。
ンバータの入出力伝達特性を示す。ここで、フリップフ
ロップとして機能するには、図32に示すようなS1と
S2の二つの安定点を持つことが必要である。メモリセ
ルが実用に耐えるためには、図32中の互いに曲線で囲
まれた領域が十分大きくなるように設計する。指標とし
て、しばしば、図中に示した円の直径が用いられ、これ
をSNM(Static Noise Margin)
と呼ぶ。
示されるような、SRAMのメモリセルの伝達特性につ
いて説明する。
ジスタが非導通であるため、メモリセルのインバータ
は、ドライバトランジスタと負荷素子で構成される。こ
こで、負荷素子は高インピーダンスであるため、スタン
バイ時のメモリセル伝達特性図である図34に示すよう
に、インバータ出力の遷移部分の傾きは急峻となり、S
NMは大きく、そのため、データは安定に保持される。
アクセストランジスタが導通することにより、カラム電
流がLow側の記憶ノードに流れ込む。すなわち、負荷
素子に並列に、低インピーダンスのアクセストランジス
タからなる負荷が接続されたことと等価になり、メモリ
セルのインバータは、このアクセストランジスタを負荷
とし、ドライバトランジスタとで構成されるNMOSエ
ンハンスメント型のインバータとして取り扱わねばなら
ない。セルレシオが小さい場合、データ読み出し時のメ
モリセル伝達特性図である図35に示すように、インバ
ータのゲインはスタンバイ時よりもかなり低下する。つ
まり、インバータ出力の遷移部分の傾きが緩くなる。
スタンバイ時の電源電圧レベルから、電源電圧からアク
セストランジスタのVthを引いた値にまで低下し、一
時的にSNMが著しく低下する。この時に、十分なSN
Mを持たせないと、双安定状態が失われることとなり、
データが破壊される危険がある。
防止するために、セルレシオを大きくしている。その結
果、セルレシオが大きい場合のデータ読み出し時のメモ
リセル伝達特性図である図36に示すように、インバー
タのゲインが大きくなり、つまり、インバータ出力の遷
移部分の傾きが鋭くなり、SNMが拡大することとな
る。
イアウト面積の縮小の必要から、ドライバトランジスタ
のサイズ(ゲート幅)を大きくすることは困難である。
したがって、SRAMの動作の安定化を図るためには、
アクセストランジスタの電流を絞ることが必要となる。
NS ON ELECTRON DEVICES VO
L42, NO.7, JULY 1995 P130
5〜1312に記載の、従来の半導体装置の製造方法に
類似する一変形例を、図37(a)〜図42(a)、及
び図37(b)〜図42(b)、並びに図43に基づい
て説明する。
従来の半導体装置の製造方法を、工程順に、SRAMセ
ル1個あたりについて示す要部平面図であり、図37
(b)〜図42(b)のそれぞれは、図37(a)〜図
42(a)のそれぞれに対応のB−B線断面図であり、
図43は図42(a)に対応のA1−A2線断面図であ
る。
すように、半導体基板であるN-型シリコン基板1上
に、例えば二酸化シリコン(SiO2)膜をパッド膜と
し、その上に堆積された窒化シリコン(Si3N4)膜を
耐酸化性マスクとして用いる選択的熱酸化(例えば、L
OCOS(Local Oxidation of S
ilicon))法を用いてSiO2からなる厚さ約3
000Åの素子分離膜であるフィールド絶縁膜2を形成
する。
SiO2膜及びSi3N4膜を除去して、上記N-型シリコ
ン基板1表面に素子形成領域3を露出させる。
に、例えばボロン(B)等のP型不純物を例えば200
〜700keVで1.0×1012〜1.0×1013cm
ー2程度注入し、さらに、ボロン(B)等のP型不純物を
例えば約30〜70keVで約1.0×1012〜2.0
×1013cmー2程度注入してアクセストランジスタT1
及びT2、及びドライバトランジスタT3及びT4のV
th設定を行なう。このようにして形成されたP-型ウ
エル領域4(図43参照)は約1016〜1018cm-3程
度の不純物濃度を有する。
O2からなる厚さ例えば約70Åのゲート絶縁膜5(図
43参照)を形成し、LPCVD(Low Press
ure Chemical Vapor Deposi
tion)法を用いて、例えばホスフィン(PH3)等
のガスを混入することで、厚さ約1000Å、リン濃度
約1.0〜8.0×1020cm-3程度のリンドープト多
結晶シリコン膜を堆積する。
所定の形状にフォトレジストをパターニングし、これを
マスクとして例えば反応性イオンエッチング(Reac
tive Ion Etching;RIE)法を適用
することにより、上記リンドープト多結晶シリコン膜を
パターニングして、アクセストランジスタT1、T2の
ゲート電極であるワード線6a、6d、及びドライバト
ランジスタT3、T4のゲート電極6b、6cを形成す
る。
d及びドライバトランジスタのゲート電極6b、6cは
リンドープト多結晶シリコン膜のみで形成したが、例え
ばタングステンシリサイド(WSi2)膜等の金属シリ
サイド膜とリンドープト多結晶シリコン膜からなるいわ
ゆるポリサイド配線としてもかまわない。
0〜70keVで例えば45度の注入角度でウエハを回
転させながら約1.0〜5.0×1013cm-2のド−ズ
量で上記ゲート絶縁膜5越しに注入し、N-型ソ−ス・
ドレイン領域71〜75を素子形成領域3のワード線6
a、6d及びドライバトランジスタのゲート電極6b、
6cで遮蔽される領域以外の領域に形成する。ここで、
N-型ソ−ス・ドレイン領域71〜75は約1017〜1
019cm-3程度の不純物濃度を有する。
すように、全面にLPCVD法を用いて厚さ約500〜
1500ÅのSiO2膜9を堆積し、RIE法を用いて
ワード線6a、6d及びドライバトランジスタのゲート
電極6b、6cの側壁に幅約500〜1500Å程度の
側壁酸化膜91〜96を形成する。
IEにより削られる為、半導体基板1表面に露出した素
子形成領域3の面積は増加することになる。ここで、図
38(a)の一点鎖線はRIEにより削られる前の素子
形成領域3を表し、実線は削られた後の素子形成領域3
を示す。
クとして、例えばヒ素(As)を50keVで約1.0
〜5.0×1015cm-2のド−ズ量で注入し、N+型ソ
−ス・ドレイン領域111〜115を形成する。この
時、全面に例えばヒ素(As)又はリン(P)を約30
〜70keVで例えば45度の注入角度で、ウエハを回
転させながら約1.0〜5.0×1013cm-2のド−ズ
量で追加注入してもかまわない。
11〜115は約1020〜1021cm-3程度の不純物濃
度を有し、N-型ソ−ス・ドレイン領域71〜75及び
N+型ソ−ス・ドレイン領域111〜115により、ド
レイン近傍の電界を緩和した、いわゆるLDD(Lig
htly Doped Drain)構造を形成してい
る。
N-型ソ−ス・ドレイン領域71〜75及びN+型ソ−ス
・ドレイン領域111〜115と、側壁酸化膜91〜9
6との位置関係を明示するために、側壁酸化膜91〜9
6の外縁を点線にて示すとともに、その下層の表示を行
っている。
すように、全面にLPCVD法を用いて厚さ約1500
ÅのSiO2膜14を堆積した後、フォトリソグラフィ
技術を用いて所定の形状にフォトレジストをパターニン
グし、これをマスクとして例えばRIE法を適用するこ
とにより、上記SiO2膜14を選択的に除去して、上
記N+型ソ−ス・ドレイン領域113の一部が表出する
ようなコンタクトホール12を設ける。
00Å、リン濃度約1.0〜8.0×1020cmー3程度
のリンドープト多結晶シリコン膜を堆積した後、さらに
例えば厚さ約1000Åのタングステンシリサイド(W
Si2)膜等の金属シリサイド膜を連続して堆積する。
所定の形状にフォトレジストをパターニングし、これを
マスクとして例えばRIE法を適用することにより、上
記タングステンシリサイド(WSi2)膜及びリンドー
プト多結晶シリコン膜を連続してパターニングして、接
地配線13を形成する。なお、ここで、図39(a)に
おいては、接地配線13とドライバトランジスタのゲー
ト電極である6b、6cとの位置関係を明示するため
に、SiO2膜14の表示を省略し、その代わりに、そ
の下層の表示を行っている。
すように、全面にLPCVD法を用いて厚さ約1500
ÅのSiO2膜14、15を堆積した後、フォトリソグ
ラフィ技術を用いて所定の形状にフォトレジストをパタ
ーニングし、これをマスクとして例えばRIE法を適用
することにより、上記SiO2膜15を選択的に除去し
て、アクセストランジスタT1とドライバトランジスタ
T3の間の不純物領域112、上記ドライバトランジス
タのゲート電極6c、6b、アクセストランジスタT2
とドライバトランジスタT4の間の不純物領域114の
それぞれに開口するコンタクトホール141〜144を
形成する。
00Å、リン濃度約1.0〜8.0×1020cm-3程度
のリンドープト多結晶シリコン膜を堆積し、その後、フ
ォトリソグラフィ技術を用いて所定の形状にフォトレジ
ストをパターニングし、これをマスクとして例えばRI
E法によりエッチングすることにより、上記リンドープ
ト多結晶シリコン膜をパターニングして接続線151、
152を形成する。
接続線151、152とドライバトランジスタのゲート
電極である6b、6c及び不純物領域112及び114
との位置関係等を明示するために、SiO2膜14、1
5の表示を省略し、その代わりに、その下層の表示を行
っている。
すように、さらに、全面にLPCVD法を用いて厚さ約
100〜500ÅのSiO2膜16を堆積した後、フォ
トリソグラフィ技術を用いて所定の形状にフォトレジス
トをパターニングし、これをマスクとして例えばRIE
法を適用することにより、上記SiO2膜16を選択的
に除去して、上記リンドープト多結晶シリコン膜15
1、152の一部が表出するようなコンタクトホール1
61、162を設ける。
00〜1000Å程度の多結晶シリコン膜を堆積した
後、例えばP(リン)を30keVで1.0×1012〜
1.0×1014cm-2のド−ズ量で注入する。そして、
フォトリソグラフィ技術を用いて所定の形状にフォトレ
ジストをパターニングし、これをマスクとして例えばR
IE法を適用することにより、上記多結晶シリコン膜を
パターニングして電極17とする。
を用いて、上記電極17上の所望の位置172、175
を遮蔽するフォトレジストをパターニングし、これをマ
スクとして例えばBF2を20keVで約1.0×10
14〜1.0×1015cm-2のド−ズ量で注入し、上記フ
ォトレジストを除去した後、例えば750℃〜850℃
の温度で30分間アニールして上記不純物を活性化させ
ることにより、Pチャネル型TFT(Thin Fil
m Transistor)のソース領域173、17
6、ドレイン領域171、174、及びチャネル領域1
72、175を各々形成する。
電極17と接続線151、152との位置関係等を明示
するために、SiO2膜14、15、16の表示を省略
し、その代わりに、その下層の表示を行っている。
図43に示すように、電極17上及びSiO2膜16上
に層間絶縁膜18を形成した後、不純物領域111、1
15に開口するビット線コンタクトホ−ル181、18
2を形成し、このビット線コンタクトホ−ル181、1
82を介して不純物領域111、115に電気的に接続
する、アルミニウム配線からなるビット線191、19
2を形成することにより、半導体装置を得る。
ビット線191、192と下層の電気的素子(アクセス
トランジスタのゲート電極6a、6d等)との位置関係
を明示するために、SiO2膜14、15、16、18
の表示を省略し、その代わりに、下層の表示を行ってい
る。
は、素子分離酸化膜のバーズビークがアクセストランジ
スタのゲ−ト幅と比べてはるかに小さい場合は問題にな
らなかったが、当該半導体装置を構成する電気的素子の
最少設計寸法が0.5μm以下になった場合、MOSト
ランジスタのLDD構造を形成するためのサイドウォー
ルの形成時における、オーバーエッチングによるバーズ
ビークの後退が、当該半導体装置の動作安定性に及ぼす
影響を無視できなくなってくる。
サイドウォール91〜96形成時におけるエッチングに
よる、ゲート電極6a〜6d近傍のバーズビークの後退
が、アクセストランジスタT1及びT4の拡散領域の幅
が、ゲート電極6a、6dの近傍にて増加し、そのため
寄生抵抗が低減し、アクセストランジスタT1、T4の
電流の増加を引き起こし、ひいては、セルレシオの低下
によるメモリセルの読み出し特性の向上を阻む原因とな
っていた。
図43に示すようにビット線191等の配線層の下の平
坦性が良好ではなく、そのため、当該配線層のパターニ
ングが容易ではなくなるという問題もあった。
は、当該半導体装置の製造に伴う、バーズビークの後退
等の素子分離膜の不必要な除去が原因となって、半導体
装置の動作安定性の向上を阻む結果を招いていた。
れたもので、素子分離膜の不必要なエッチングを防止
し、上記素子分離膜の不必要な除去に起因する半導体装
置の動作不良を防止することにより、動作安定性能が良
好な半導体装置を得ることを目的とするものである。
置は、半導体基板の一主面に形成された素子分離膜と、
上記主面に形成され、上記素子分離膜により囲まれた素
子形成領域と、上記素子形成領域上に、ゲート絶縁膜を
介して形成されるとともに、上記素子分離膜上に延在す
るゲート電極と、上記素子形成領域に形成され、上記半
導体基板表面に露出する部分が上記素子分離膜に接する
とともに、上記ゲート電極の下において対向する第1及
び第2の不純物領域と、上記第1の不純物領域上の上記
ゲート電極近傍に形成され、当該ゲート電極上及び上記
素子分離膜の内のゲート電極が延在する部分の近傍上に
延在する第1の絶縁膜と、上記第2の不純物領域上の上
記ゲート電極近傍に形成された第2の絶縁膜とを備え、
上記ゲート電極の第1の不純物領域側の外縁から上記第
1の絶縁膜のゲート電極から離れた側の外縁に至る距離
が、上記ゲート電極の第2の不純物領域側の外縁から上
記第2の絶縁膜のゲート電極から離れた側の外縁に至る
距離よりも長いことを特徴とするものである。
成領域及びゲート電極の上に形成された1の絶縁膜から
形成されたものであることを特徴とするものである。
されたアライメントマーク又は重ね合せ検査用マーク
と、上記アライメントマーク又は重ね合せ検査用マーク
を覆う絶縁膜とを備え、上記アライメントマーク又は重
ね合せ検査用マークを覆う絶縁膜と第1の絶縁膜は、上
記素子形成領域及び上記ゲート電極並びに上記アライメ
ントマーク又は重ね合せ検査用マークの上に形成された
1の絶縁膜から形成されたものであることを特徴とする
ものである。
ズと、上記ヒューズの下に形成された絶縁膜とを備え、
上記ヒューズの下の絶縁膜及び第1の絶縁膜は、上記素
子形成領域、上記ゲート電極、及び上記素子分離膜上に
形成された1の絶縁膜から形成されたものであることを
特徴とするものである。
説明する。本発明は、例えば、SRAMを有する半導体
装置に適用して有効なる技術に関するものであり、SR
AMセルに適用された本発明の実施の形態1について、
図1ないし図8に基づいて説明する。
す半導体装置の要部平面図であり、図1(b)は図1
(a)に対応のB1−B2線断面図であり、図2は図1
(a)に対応のA1−A2線断面図である。図1及び図
2において、1はN-型シリコン基板からなる半導体基
板、2は半導体基板1表面に形成された、例えば厚さ約
3000ÅのSiO2からなるフィールド絶縁膜である
素子分離膜、3は上記N-型シリコン基板1に形成され
た素子形成領域であり、フィールド絶縁膜2に囲まれて
素子分離されている。
純物濃度のP-型ウエル領域であり、素子形成領域3に
形成され、上記半導体基板1表面にその一部が露出して
おり、当該一部は、例えばSiO2からなる厚さ約70
Åのゲート絶縁膜5に接している。
タT1、T2のゲート電極であるワード線であり、又6
b、6cはそれぞれドライバトランジスタT3、T4の
ゲート電極であり、それぞれの直下には上記ゲート絶縁
膜5がそれぞれ形成されている。
程度の不純物濃度を有するN-型ソ−ス・ドレイン領域
であり、素子形成領域3に形成され、上記半導体基板1
表面にその一部が露出しており、当該一部はゲート電極
6a〜6dの下において、それぞれそれらを挟むように
(図3(a)にも示されるように)形成されている。
m-3程度の不純物濃度を有するN+型ソ−ス・ドレイン
領域あり、素子形成領域3に形成され、上記半導体基板
1表面にその一部が露出しており、当該一部はゲート電
極6a〜6dの下において、N-型ソ−ス・ドレイン領
域71〜75よりもさらに外側において、それぞれ対応
のゲート電極6a〜6dを挟むように(図5(a)にも
示されるように)形成されている。
T2のゲート電極6a、6d上、及び、当該ゲート電極
6a、6dの第1の不純物領域72、74側の側壁から
距離xの幅を有するように、ゲート電極6a、6dに沿
って形成された第1の絶縁膜であり、91、94はワー
ド線6a、6dの第2の不純物領域71、75側の側壁
から距離xより狭い距離y(具体的には約500〜15
00Å程度)の幅を有するように、ゲート電極6a、6
d沿って形成された側壁酸化膜である第2の絶縁膜であ
り、92、93はそれぞれドライバトランジスタT3、
T4のゲート電極6b、6cの側壁に形成された幅約5
00〜1500Å程度の側壁酸化膜である。
a〜6d上、側壁酸化膜91〜94上及び第1の絶縁膜
9a、9d上に形成された厚さ約1500ÅのSiO2
膜からなる層間絶縁膜、12は層間絶縁膜14に形成さ
れる、N+型ソ−ス・ドレイン領域113の一部に開口
する(図6(a)にも示されるような)コンタクトホー
ル、13はタングステンシリサイド(WSi2)膜とリ
ンドープト多結晶シリコン膜の積層膜からなり、コンタ
クトホール12を介してN+型ソ−ス・ドレイン領域1
13に電気的に接続する接地配線である。
上に形成された厚さ約1500ÅのSiO2膜からなる
層間絶縁膜、141〜144は層間絶縁膜14、15に
形成され、上記ドライバトランジスタT3及びT4のゲ
ート電極6b及び6c、並びに、アクセストランジスタ
T1とドライバトランジスタT3の間の不純物領域7
2、112、及び、アクセストランジスタT2とドライ
バトランジスタT4の間の不純物領域74、114のそ
れぞれに開口する(図7(a)にも示されるような)コ
ンタクトホールである。
1.0〜8.0×1020cm-3程度のリンドープト多結
晶シリコン膜からなり、上記コンタクトホール141を
介して不純物領域72、112に、コンタクトホール1
42を介してゲート電極6cにそれぞれ電気的に接続す
る(図7(a)にも示されるような)接続線、152は
厚さ約1000Å、リン濃度約1.0〜8.0×1020
cm-3程度のリンドープト多結晶シリコン膜からなり、
上記コンタクトホール144を介して不純物領域74、
114に、コンタクトホール143を介してゲート電極
6bにそれぞれ電気的に接続する(図7(a)にも示さ
れるような)接続線である。
2膜15上に形成された厚さ約100〜500ÅのSi
O2膜からなる層間絶縁膜、161、162は層間絶縁
膜16に形成され、上記リンドープト多結晶シリコン膜
151、152の一部に開口するコンタクトホールであ
る。
結晶シリコン膜からなる電極であり、リンドープト多結
晶シリコン膜151、152のそれぞれの一部に上記コ
ンタクトホール161、162を介して電気的に接続
し、かつ、その1部にP(リン)がドープされたチャネ
ル領域172、175、このチャネル領域172、17
5を挟んで両側に、それぞれB(ボロン)がドープされ
たソース領域173、176及びドレイン領域171、
174を有する(図8(a)にも示されるような)Pチ
ャネル型TFT(Thin Film Transis
tor)が形成されている。
形成された層間絶縁膜、181、182は層間絶縁膜1
4、15、16、18に形成され、不純物領域111、
115にそれぞれ開口するビット線コンタクトホ−ル、
191、192は上記コンタクトホール181、182
を介して不純物領域111、115にそれぞれ電気的に
接続する、アルミニウム配線からなるビット線である。
a及び6d、並びに、それらの下において互いに対向し
て形成されるソース領域72、112及び74、114
と、ドレイン領域71、111及び75、115とから
なる(図5(a)に示されるような)アクセストランジ
スタ、T3及びT4はゲート電極6b及び6c、並び
に、それらの下において互いに対向して形成されるソー
ス領域73、113(T3、T4に共通する)と、ドレ
イン領域72、112及び74、114とからなる(図
5(a)に示されるような)ドライバトランジスタであ
る。
ート電極6a、6dと第1の絶縁膜9a、9dとの位置
関係を明示するため、第1の絶縁膜9a、9dのゲート
電極6a、6d上の外縁を示すことを省略し、代わり
に、その下のゲート電極6a、6dを表示している。
又、ビット線191、192とその下層の電気的素子
(例えば、アクセストランジスタのゲート電極6a、6
d等)との位置関係を明示するため、SiO2膜14、
15、16、18の表示を省略し、代わりに、下層の表
示を行っている。
の製造方法について、図3〜図8に基づき工程順に説明
する。ここで、図3(a)〜図8(a)は、本発明の実
施の形態1を工程順に示す要部平面図である。図3
(b)〜図5(b)、及び図7(b)、図8(b)のそ
れぞれは、図3(a)〜図5(a)、及び図7(a)、
図8(a)のそれぞれに対応のB1−B2線断面図であ
り、図6(b)は図6(a)に対応のB1−B3線断面
図である。
うに、半導体基板であるN-型シリコン基板1上に、例
えば二酸化シリコン(SiO2)膜をパッド膜とし、そ
の上に堆積された窒化シリコン(Si3N4)膜を耐酸化
性マスクとして用いる選択的熱酸化(例えば、LOCO
S(Local Oxidation of Sili
con))法を用いてSiO2からなる厚さ約3000
Åの素子分離膜であるフィールド絶縁膜2を形成する。
SiO2膜及びSi3N4膜を除去して、上記N-型シリコ
ン基板1表面に素子形成領域3を露出させる。
に、例えばボロン(B)等のP型不純物を例えば200
〜700keVで1.0×1012〜1.0×1013cm
ー2程度注入し、さらに、ボロン(B)等のP型不純物を
例えば約30〜70keVで約1.0×1012〜2.0
×1013cmー2程度注入してアクセストランジスタT1
及びT2、及びドライバトランジスタT3及びT4のV
th設定を行なう。このようにして形成されたP-型ウ
エル領域4は約1016〜1018cm-3程度の不純物濃度
を有する。
O2からなる厚さ例えば約70Åのゲート絶縁膜5を形
成し、その上に、LPCVD(Low Pressur
eChemical Vapor Depositio
n)法を用いて、例えばホスフィン(PH3)等のガス
を混入することで、厚さ約1000Å、リン濃度約1.
0〜8.0×1020cm-3程度のリンドープト多結晶シ
リコン膜を堆積する。
所定の形状にフォトレジストをパターニングし、これを
マスクとして例えば反応性イオンエッチング(Reac
tive Ion Etching;RIE)法を適用
することにより、上記リンドープト多結晶シリコン膜を
パターニングして、アクセストランジスタのゲート電極
であるワード線6a、6d、及びドライバトランジスタ
のゲート電極6b、6cを形成する。
d及びドライバトランジスタのゲート電極6b、6cは
リンドープト多結晶シリコン膜のみで形成したが、例え
ばタングステンシリサイド(WSi2)膜等の金属シリ
サイド膜とリンドープト多結晶シリコン膜からなるいわ
ゆるポリサイド配線としてもかまわない。
0〜70keVで例えば45度の注入角度でウエハを回
転させながら約1.0〜5.0×1013cm-2のド−ズ
量で上記ゲート絶縁膜5越しに注入し、N-型ソ−ス・
ドレイン領域71〜75を、素子形成領域3のワード線
6a、6d及びドライバトランジスタのゲート電極6
b、6cで遮蔽される領域以外の領域に形成する。ここ
で、N-型ソ−ス・ドレイン領域71〜75は約1017
〜1019cm-3程度の不純物濃度を有する。
うに、全面にLPCVD法を用いて厚さ約500〜15
00ÅのSiO2膜9を堆積し、この後、SiO2膜9上
に、ゲート電極6a、6dに沿って、しかも当該ゲート
電極6a、6dの一部を覆うようにフォトレジスト8
1、82をパターニングする。なお、ここで、図4
(a)においては、フォトレジスト81、82とアクセ
ストランジスタのゲート電極であるワード線6a、6d
との位置関係を明示するために、SiO2膜9の表示を
省略し、代わりに、その下層の表示を行っている。
ように、RIE法を用いてワード線6a、6d及びドラ
イバトランジスタのゲート電極6b、6cの側壁に幅約
500〜1500Å程度の側壁酸化膜91〜94を形成
する。又、この時、フォトレジスト81、82に遮蔽さ
れて残った、ゲート電極6a、6dの側壁から当該ゲー
ト電極6a、6dから離れた側の外縁に至る距離xが、
側壁酸化膜91、94の幅y(約500〜1500Å)
よりも長いSiO2膜9a、9dが、同時に形成され
る。
IEにより削られる為、半導体基板1表面に露出した素
子形成領域3の面積は増加することになる。ここで、図
5(a)に示す1点鎖線は、本工程においてRIEによ
り削られる前の素子形成領域3を表わしており、実線は
RIEにより削られた後の当該素子形成領域3を示して
いる。
び、フォトレジスト81、82に遮蔽されて残ったSi
O2膜9a、9dをマスクとして、例えばヒ素(As)
を50keVで約1.0〜5.0×1015cm-2のド−
ズ量で注入し、N+型ソ−ス・ドレイン領域111〜1
15を形成する。この時、全面に例えばヒ素(As)又
はリン(P)を約30〜70keVで例えば45度の注
入角度でウエハを回転させながら約1.0〜5.0×1
013cm-2のド−ズ量で追加注入してもかまわない。
1〜115は約1020〜1021cm- 3程度の不純物濃度
を有し、N-型ソ−ス・ドレイン領域71〜75及びN+
型ソ−ス・ドレイン領域111〜115により、ドレイ
ン近傍の電界を緩和した、いわゆるLDD(Light
ly Doped Drain)構造を形成している。
+型ソ−ス・ドレイン領域111〜115と側壁酸化膜
91〜94、SiO2膜9a、9dとの位置関係を明示
するために、側壁酸化膜91〜94、SiO2膜9a、
9dのゲート電極6a、6dから離れた側の外縁を点線
にて示すとともに、その下層の表示を行っている。
うに、全面にLPCVD法を用いて厚さ約1500Åの
SiO2膜14を堆積した後、フォトリソグラフィ技術
を用いて所定の形状にフォトレジストをパターニング
し、これをマスクとして例えばRIE法を適用すること
により、上記SiO2膜14を選択的に除去して、上記
N+型ソ−ス・ドレイン領域113の一部が表出するよ
うに、当該SiO2膜14にコンタクトホール12を設
ける。
00Å、リン濃度約1.0〜8.0×1020cmー3程度
のリンドープト多結晶シリコン膜を堆積した後、さら
に、例えば厚さ約1000Åのタングステンシリサイド
(WSi2)膜等の金属シリサイド膜を連続して堆積す
る。
所定の形状にフォトレジストをパターニングし、これを
マスクとして例えばRIE法を適用することにより、上
記タングステンシリサイド(WSi2)膜及びリンドー
プト多結晶シリコン膜を連続してパターニングし、接地
配線13を形成する。
地配線13とドライバトランジスタのゲート電極である
6b、6cとの位置関係を明示するために、SiO2膜
14の表示を省略し、その代わりに、その下層の表示を
行っている。
うに、全面にLPCVD法を用いて厚さ約1500Åの
SiO2膜15を堆積した後、フォトリソグラフィ技術
を用いて所定の形状にフォトレジストをパターニング
し、これをマスクとして例えばRIE法を適用すること
により、上記SiO2膜14及び15(場合によって
は、SiO2膜9a、9dを含む)を選択的に除去し
て、アクセストランジスタT1とドライバトランジスタ
T3の間の不純物領域72又は112、上記ドライバト
ランジスタのゲート電極6c及び6b、並びに、アクセ
ストランジスタT2とドライバトランジスタT4の間の
不純物領域74又は114のそれぞれに開口するコンタ
クトホール141〜144を設ける。
00Å、リン濃度約1.0〜8.0×1020cm-3程度
のリンドープト多結晶シリコン膜を堆積し、フォトリソ
グラフィ技術を用いて所定の形状にフォトレジストをパ
ターニングし、これをマスクとして例えばRIE法を適
用することにより、上記リンドープト多結晶シリコン膜
をパターニングして接続線151、152を形成する。
続線151、152とドライバトランジスタのゲート電
極である6b、6c並びに不純物領域72、112及び
74、114との位置関係を明示するために、SiO2
膜14、15の表示を省略し、その代わりに、その下層
の表示を行っている。
うに、さらに、全面にLPCVD法を用いて厚さ約10
0〜500ÅのSiO2膜16を堆積した後、フォトリ
ソグラフィ技術を用いて所定の形状にフォトレジストを
パターニングし、これをマスクとして例えばRIE法を
適用することにより、上記SiO2膜16を選択的に除
去して、上記リンドープト多結晶シリコン膜151、1
52の一部が表出するようなコンタクトホール161、
162を設ける。
00〜1000Å程度の多結晶シリコン膜を堆積した
後、例えばP(リン)を30keVで1.0×1012〜
1.0×1014cm-2のド−ズ量で注入する。そして、
フォトリソグラフィ技術を用いて所定の形状にフォトレ
ジストをパターニングし、これをマスクとして例えばR
IE法を適用することにより、上記多結晶シリコン膜を
パターニングして電極17とする。
を用いて、上記電極17上の所望の位置172、175
を遮蔽するフォトレジストをパターニングし、これをマ
スクとして例えばBF2を20keVで約1.0×10
14〜1.0×1015cm-2のド−ズ量で注入し、上記フ
ォトレジストを除去した後、例えば750℃〜850℃
の温度で30分間アニールして上記不純物を活性化させ
ることにより、Pチャネル型TFT(Thin Fil
m Transistor)のソース領域173、17
6、ドレイン領域171、174、及びチャネル領域1
72、175を各々形成する。
極17と接続線151、152との位置関係を明示する
ために、SiO2膜14、15、16の表示を省略し、
その代わりに、その下層の表示を行っている。
上及びSiO2膜16上に層間絶縁膜18を形成した
後、不純物領域111、115に開口するビット線コン
タクトホ−ル181、182を形成し、このビット線コ
ンタクトホ−ル181、182を介して不純物領域11
1、115に電気的に接続する、アルミニウム配線から
なるビット線191、192を形成することにより、図
1(a)、図1(b)及び図2に示す半導体装置を得
る。
集積度を向上させた場合においても、レジストマスク8
1、82により、上記バーズビークのゲート電極6a、
6dの近傍における後退を防止でき、そのため、アクセ
ストランジスタT1、T4の駆動能力増加に起因するセ
ルレシオの低下を防止でき、したがって、セルレシオを
良好な値(例えば、3以上)とすることができ、メモリ
セルの動作の安定化を実現することが可能となる。
d上にSiO2膜9a、9dをレジストマスク81、8
2により遮蔽して意図的に残した分だけ、ビット線19
1、192下の平坦性が向上し、当該ビット線191、
192の起伏が小さくなり、そのため、ビット線19
1、192を含む上層配線のパターニングが容易にな
り、したがって、当該半導体装置を安価に製造すること
ができるとともに、電気的な特性が安定する。
来の半導体装置の製造工程においては、側壁酸化膜91
〜96を形成する際のオーバーエッチにより、素子形成
領域3にエッチングダメージが導入されるが、本発明の
実施の形態1においては、SiO2膜9がレジストマス
ク81、82に覆われることにより、素子形成領域3中
のエッチングダメージが導入される面積が小さくなり、
そのため、上記エッチングダメージに起因したリーク電
流等による、記憶データの破壊等の問題も軽減できる。
全面にLPCVD法を用いて厚さ約500〜1500Å
のSiO2膜9を堆積して、すぐにフォトレジスト8
1、82を形成していたが、上述したような素子形成領
域3へのエッチングダメージの導入を防止する為、Si
O2膜9を堆積後、当該SiO2膜9全面を約400〜1
000Å程度、基板1にオーバーエッチがかからないよ
うにエッチングしてから、上記実施の形態1と同様に、
フォトレジスト81、82を形成し追加エッチすること
で、素子形成領域3に導入されるエッチングダメージを
さらに軽減することも可能である。
した半導体装置の製造時における、従来の方法を用いた
場合における、当該半導体装置へのアライメントマーク
の形成について説明する。
形成されたアライメントマーク及びその近傍を示す要部
平面図であり、図9(b)は図9(a)に対応の要部断
面図である。
ず、実施の形態1の図3に示されるゲート電極6a〜6
dの形成工程と同一の工程において、素子分離膜2上の
所望の領域7aに、上記ゲート電極6a〜6dと同様に
リンドープト多結晶シリコン膜をパターニングすること
により、アライメントマーク7を形成し、次に、実施の
形態1の図4に示されるSiO2膜9の形成工程と同一
の工程において、SiO2膜9を半導体基板1上の全面
に形成する。
E工程と同一の工程の、図9(a)、(b)にて示され
る工程において、上記アライメントマーク7上のSiO
2膜9をもRIEによりエッチングし、アライメントマ
ーク7の側壁にサイドウォール9bを形成していた。
メントマーク7を用いた場合においては、アライメント
時において、アライメントマーク7のエッジがシャープ
に検出することができず、そのため、アライメント精度
が劣化する場合があった。
ライメントマークにおける上記のような問題点を解決で
きる、本発明の実施の形態2を、図10に基づき以下に
説明する。
態2におけるアライメントマーク及びその近傍を示す要
部平面図であり、図10(b)は図10(a)に対応の
要部断面図である。
実施の形態1の図3に示されるゲート電極6a〜6dの
形成工程と同一の工程において、素子分離膜2上の所望
の領域7aに、上記ゲート電極6a〜6dと同様にリン
ドープト多結晶シリコン膜をパターニングすることによ
り、アライメントマーク7を形成し、次に、実施の形態
1の図4に示されるSiO2膜9の形成工程と同一の工
程において、SiO2膜9を半導体基板1上の全面に形
成し、かつ、フォトレジスト81、82の形成工程と同
一の工程において、アライメントマーク7上にもフォト
レジスト80を形成する。
E工程と同一の工程の、図10(a)、(b)にて示さ
れる工程において、上記フォトレジスト80によりアラ
イメントマーク7がRIEにさらされるのを防止し、か
つ、アライメントマーク7を覆うSiO2膜9cを形成
している。
ントマーク7の側壁にサイドウォール9bが形成される
ことを防止でき、アライメントマーク7のエッジをシャ
ープに検出することが可能となり、そのため、アライメ
ント精度を向上することができる。
ず、重ね合わせ検査用マークに対して適用しても良く、
その場合においても、上記と同様の効果により、重ね合
わせ検査精度が向上する。
した半導体装置における、従来の方法を用いた場合にお
ける、当該半導体装置へのヒューズの形成、及び当該ヒ
ューズのレーザーブローについて説明する。
程における、従来の方法を用いて形成されたヒューズ及
びその近傍を示す要部断面図であり、図11(b)は上
記レーザーブローにより、上記ヒューズが破壊された後
の工程を示す要部断面図である。
ば、まず、実施の形態1の図6に示されるSiO2膜1
4の形成工程と同一の工程において、素子分離膜2の上
層にヒューズ8が形成される領域8a及びその近傍の上
に、上記SiO2膜14と同様のSiO2膜10を形成す
る。次に、図6に示される接地配線13を形成する工程
と同一の工程において、領域8a及びその近傍の上に
も、接地配線13を形成するリンドープト多結晶シリコ
ン膜、タングステンシリサイド(WSi2)膜等の金属
シリサイド膜を連続して堆積し、エッチングを行うこと
によりヒューズ8を形成する。
8形成後の工程において、当該ヒューズ8上に形成され
たSiO2膜等の保護膜11(例えば、SiO2膜15、
16、18等)を通して、外部からレーザーを照射する
ことによりヒューズのレーザーブローを行っている。
分離膜2の上層にヒューズ8が形成される領域8a上に
おいて、実施の形態1の図4にて示される工程において
堆積されるSiO2膜9が、図5にて示されるRIEに
よるエッチング工程において除去されてしまい、そのた
め、図11(b)に示されるように、ヒューズ8と半導
体基板1の間の距離h2が近い状態となり、したがっ
て、半導体基板1に対してもレーザーブローによるダメ
ージが及ぶ可能性があった。
ューズのレーザーブロー工程における上記のような問題
点を解決する、本発明の実施の形態3を、図12に基づ
き以下に説明する。
態3におけるヒューズのレーザーブロー工程における、
当該ヒューズ及びその近傍を示す要部断面図であり、図
12(b)は上記レーザーブローにより、上記ヒューズ
が破壊された後の工程を示す要部断面図である。
ず、実施の形態1の図4に示されるSiO2膜9の形成
工程と同一の工程において、当該SiO2膜9を半導体
基板1上の全面に形成し、かつ、フォトレジスト81、
82の形成工程と同一の工程において、素子分離膜2の
上層にヒューズ8が形成される領域8a及びその近傍の
上にもフォトレジストからなるレジストマスクを形成
し、次に、実施の形態1の図5にて示されるRIE工程
と同一の工程において、上記レジストマスクにより領域
8a及びその近傍の上にSiO2膜9を残しておく。
iO2膜14の形成工程と同一の工程において、上記領
域8a及びその近傍の上に、上記SiO2膜14と同様
のSiO2膜10を形成する。次に、図6に示される接
地配線13を形成する工程と同一の工程において、領域
8a及びその近傍の上にも、接地配線13を形成するリ
ンドープト多結晶シリコン膜、タングステンシリサイド
(WSi2)膜等の金属シリサイド膜を連続して堆積
し、エッチングを行うことによりヒューズ8を形成す
る。
8の形成後の工程において、当該ヒューズ8上に形成さ
れたSiO2膜等の保護膜11(例えば、SiO2膜1
5、16、18等)を通して、外部からレーザーを照射
することによりヒューズのレーザーブローを行う。
実施の形態1の図4にて示される工程において堆積され
るSiO2膜9が、図5にて示されるRIEによるエッ
チング工程において、レジストマスクにより領域8a及
びその近傍の上に残されるので、ヒューズ8と半導体基
板1間の距離h1が、従来の場合の距離h2に比べ、S
iO2膜9の厚さh3の分だけ遠くなるので、図12
(b)に示すように、図11(b)に示した従来の場合
よりも、当該半導体基板1にダメージが及ぶことを防止
する効果を大きくすることができ、そのため、当該半導
体装置の信頼性を向上することが可能となる。
置の製造方法に対し、本発明の実施の形態1を適用した
場合における、本発明の実施の形態4とは異なる、一具
体例を図13〜図22に基づき工程順に示す。
は、上記一具体例を工程順に示す要部平面図であり、特
に、図13(a)、15(a)、17(a)、19
(a)、21(a)はそれぞれ各工程におけるメモリセ
ルのNMOS領域を表わし、図13(b)、15
(b)、17(b)、19(b)、21(b)はそれぞ
れ各工程における周辺回路のNMOS領域及びPMOS
領域を表わしている。
れぞれは、図13、15、17、19、21のそれぞれ
に対応する各位置における線断面図であり、特に、図1
4(a)、16(a)、18(a)、20(a)、22
(a)のそれぞれは、図13、15、17、19、21
のそれぞれに対応のB−B線断面図、図14(b)、1
6(b)、18(b)、20(b)、22(b)のそれ
ぞれは、図13、15、17、19、21のそれぞれに
対応のC−C線断面図、図14(c)、16(c)、1
8(c)、20(c)、22(c)のそれぞれは、図1
3、15、17、19、21のそれぞれに対応のD−D
線断面図、図14(d)、16(d)、18(d)、2
0(d)、22(d)のそれぞれは、図13、15、1
7、19、21のそれぞれに対応のE−E線断面図であ
る。
施の形態1の図3(a)及び図3(b)にて示した工程
と同様に、半導体基板であるN-型シリコン基板1上
に、例えば二酸化シリコン(SiO2)膜をパッド膜と
し、その上に堆積された窒化シリコン(Si3N4)膜を
耐酸化性マスクとして用いる選択的熱酸化(例えば、L
OCOS(Local Oxidation of S
ilicon))法を用いてSiO2からなる厚さ約3
000Åの素子分離膜であるフィールド絶縁膜2を形成
する。その後、上記選択的熱酸化に用いたパッドSiO
2膜及びSi3N4膜を除去して、周辺回路のPMOS領
域20、NMOS領域19及びメモリセルのNMOS領
域3を半導体基板1表面に露出させる。
ジストで覆い、N-型シリコン基板1の主面全面に、例
えばボロン(B)等のP型不純物を注入し、P-型ウエ
ル領域4を周辺回路のNMOS領域19及びメモリセル
のNMOS領域3に形成し、さらに、この周辺回路のN
MOS領域19を及びメモリセルのNMOS領域3をレ
ジストで覆い、上記N-型シリコン基板1の主面全面
に、例えばリン(P)等のN型不純物を注入し、N-型
ウエル領域41を周辺回路のPMOS領域20に形成す
る。
2からなる厚さ例えば約70Åのゲート絶縁膜5を形成
し、LPCVD(Low Pressure Chem
ical Vapor Deposition)法を用
いて、例えばホスフィン(PH3)等のガスを混入する
ことで、厚さ約1000Å、リン濃度約1.0〜8.0
×1020cm-3程度のリンドープト多結晶シリコン膜を
堆積する。
所定の形状にフォトレジストをパターニングし、これを
マスクとして例えば反応性イオンエッチング(Reac
tive Ion Etching;RIE)法を適用
することにより、上記リンドープト多結晶シリコン膜を
パターニングして、アクセストランジスタのゲート電極
であるワード線6a、6d、ドライバトランジスタのゲ
ート電極6b、6c、周辺回路中に形成される配線であ
りゲート電極としての役割を持つ6e、6fを形成す
る。
ンドープト多結晶シリコン膜のみで形成したが、例えば
タングステンシリサイド(WSi2)膜等の金属シリサ
イド膜とリンドープト多結晶シリコン膜からなるいわゆ
るポリサイド配線としてもかまわない。
ォトレジストからなるレジストマスク21によりカバー
した後、周辺回路のNMOS領域19及びメモリセルの
NMOS領域3に対し、例えばヒ素(As)を約30〜
70keVで例えば約45度の注入角度で、ウエハを回
転させながら約1.0〜5.0×1013cm-2のド−ズ
量で上記ゲート絶縁膜5越しに注入し、N-型ソ−ス・
ドレイン領域22をゲート電極6eで遮蔽される領域以
外のNMOS領域19に形成するとともに、N-型ソ−
ス・ドレイン領域71〜75をゲート電極6a〜6dで
遮蔽される領域以外のNMOS領域3に形成する。ここ
で、N-型ソ−ス・ドレイン領域22及び71〜75は
約1017〜1019cm-3程度の不純物濃度を有する。
レジストマスク21とPMOS領域20との位置関係を
明示するために、レジストマスク21の下層の表示を行
っている。
記レジストマスク21を除去し、半導体基板1の主面全
面にLPCVD法を用いて厚さ約500〜1500Åの
SiO2膜9を堆積する。なお、ここで、図15におい
ては、SiO2膜9が半導体基板1の全面に堆積される
ため、当該SiO2膜9の表示を省略し、代わりに、そ
の下層の表示を行っている。
iO2膜9上に、所定の形状にフォトレジストをパター
ニングし、レジストマスク81、82及び27を形成す
る。ここで、レジストマスク81、82はゲート電極6
a、6dに沿って、しかも当該ゲート電極6a、6dの
一部を覆うように形成され、レジストマスク27は周辺
回路のPMOS領域20全面を覆うように形成する。
レジスト81、82とアクセストランジスタのゲート電
極であるワード線6a、6dとの位置関係、及び、周辺
回路のPMOS領域20とレジストマスク27との位置
関係を明示するために、SiO2膜9の表示を省略し
て、その下層の表示を行うとともに、レジストマスク2
7の下層の表示を行っている。
記レジストマスク81、82及び27を用いたRIE法
により、幅約500〜1500Å程度のサイドウォール
91〜94、97、98、及びレジストマスク81、8
2に遮蔽されて残った絶縁膜9a、9dを形成する。こ
の時、例えば、図20(d)に示されるように、フィー
ルド絶縁膜2も、同時に、上記RIEの際のオーバーエ
ッチにより厚さh4だけ削られる。
7、並びに、側壁酸化膜91〜94及び97をマスクと
して、例えばヒ素(As)を50keVで約1.0〜
5.0×1015cm-2のド−ズ量で注入し、メモリセル
のNMOS領域3にN+型ソ−ス・ドレイン領域111
〜115を、周辺回路のNMOS領域19にN+型ソ−
ス・ドレイン領域26を形成する。この時、例えばヒ素
(As)又はリン(P)を約30〜70keVで例えば
45度の注入角度で、ウエハを回転させながら約1.0
〜5.0×1013cm-2のド−ズ量で追加注入してもか
まわない。
1〜115及び26は約1020〜1021cm-3程度の不
純物濃度を有し、N-型ソ−ス・ドレイン領域71〜7
5とN+型ソ−ス・ドレイン領域111〜115、及
び、N-型ソ−ス・ドレイン領域22とN+型ソ−ス・ド
レイン領域26により、ドレイン近傍の電界を緩和し
た、いわゆるLDD(Lightly Doped D
rain)構造が形成されることになる。
路のPMOS領域20とレジストマスク27との位置関
係を明示するために、レジストマスク27の下層の表示
を行っている。
記レジストマスク81、82及び27を除去し、メモリ
セルのNMOS領域3及び周辺回路のNMOS領域19
全面をフォトレジストからなるレジストマスク28でカ
バーした後、上記レジストマスク28を用いたRIE法
により、レジストマスク27に覆われて残ったSiO2
膜9をエッチングすることにより、周辺回路のPMOS
領域20のゲート電極6e、6fの側壁に幅約500〜
1500Å程度の側壁酸化膜97、98を形成する。
に例えばBF2を約20〜40keVで約1.0〜5.
0×1015cm-2のド−ズ量で注入し、P+型ソ−ス・
ドレイン領域24を形成する。ここで、P+型ソ−ス・
ドレイン領域24は約1020〜1021cm-3程度の不純
物濃度を有する。
図19にて示したRIEによるエッチングに加え、再
度、上記RIEによるオーバーエッチにより削られ、例
えばNMOS領域19とPMOS領域20の境界領域を
示すE−E断面においては、図22(d)に示されるよ
うに、厚さh5まで削られることとなる。なお、ここ
で、図21においては、周辺回路のNMOS領域19及
びメモリセルのNMOS領域3と、レジストマスク28
との位置関係を明示するために、レジストマスク28の
下層の表示を行っている。
(d)に示されたように、周辺領域のNMOS領域19
とPMOS領域20の境界領域付近のフィールド絶縁膜
2に対して、RIEの際のオーバーエッチが再度加えら
れ、結果として、厚さh5まで削られてしまう。そのた
め、フィールド絶縁膜2は非常に薄くなってしまい、例
えば、上述のP+型ソ−ス・ドレイン領域24形成の際
に注入されるボロンが、基板1中に混入して分離耐圧が
低下したり、フィールド絶縁膜2の上層に形成される配
線を寄生ゲート電極とするフィールドトランジスタのV
thが低下して分離能力が低下する。また、フィールド
絶縁膜2に形成された、当該エッチングの結果生じた段
差が大きい為に、上層配線、例えばビット線等のパター
ニングが困難となる。
決すべく、CMOS半導体装置の製造方法に本発明の実
施の形態1を適用した、本発明の実施の形態4を、図2
3〜図30に基づき以下に工程順に説明する。
明の実施の形態4を工程順に示す要部平面図であり、特
に、図23(a)、25(a)、27(a)、29
(a)はそれぞれ各工程におけるメモリセルのNMOS
領域を表わし、図23(b)、25(b)、27
(b)、29(b)はそれぞれ各工程における周辺回路
のNMOS領域及びPMOS領域を表わしている。
は、図23、25、27、29のそれぞれに対応する各
位置における線断面図であり、特に、図24(a)、2
6(a)、28(a)、30(a)のそれぞれは、図2
3、25、27、29のそれぞれに対応のB−B線断面
図、図24(b)、26(b)、28(b)、30
(b)のそれぞれは、図23、25、27、29のそれ
ぞれに対応のC−C線断面図、図24(c)、26
(c)、28(c)、30(c)のそれぞれは、図2
3、25、27、29のそれぞれに対応のD−D線断面
図、図24(d)、26(d)、28(d)、30
(d)のそれぞれは、図23、25、27、29のそれ
ぞれに対応のE−E線断面図である。
施の形態1の図3(a)及び図3(b)にて示した工程
と同様に、半導体基板であるN-型シリコン基板1上
に、例えば二酸化シリコン(SiO2)膜をパッド膜と
し、その上に堆積された窒化シリコン(Si3N4)膜を
耐酸化性マスクとして用いる選択的熱酸化(例えば、L
OCOS(Local Oxidation of S
ilicon))法を用いてSiO2からなる厚さ約3
000Åの素子分離膜であるフィールド絶縁膜2を形成
する。
SiO2膜及びSi3N4膜を除去して、周辺回路のPM
OS領域20、NMOS領域19及びメモリセルのNM
OS領域3を半導体基板1表面に露出させる。
ジストで覆い、N-型シリコン基板1の主面全面に、例
えばボロン(B)等のP型不純物を注入し、P-型ウエ
ル領域4を周辺回路のNMOS領域19及びメモリセル
のNMOS領域3に形成し、さらに、この周辺回路のN
MOS領域19を及びメモリセルのNMOS領域3をレ
ジストで覆い、上記N-型シリコン基板1の主面全面
に、例えばリン(P)等のN型不純物を注入し、N-型
ウエル領域41を周辺回路のPMOS領域20に形成す
る。
2からなる厚さ例えば約70Åのゲート絶縁膜5を形成
し、LPCVD(Low Pressure Chem
ical Vapor Deposition)法を用
いて、例えばホスフィン(PH3)等のガスを混入する
ことで、厚さ約1000Å、リン濃度約1.0〜8.0
×1020cm-3程度のリンドープト多結晶シリコン膜を
堆積する。
所定の形状にフォトレジストをパターニングし、これを
マスクとして例えば反応性イオンエッチング(Reac
tive Ion Etching;RIE)法を適用
することにより、上記リンドープト多結晶シリコン膜を
パターニングして、アクセストランジスタのゲート電極
であるワード線6a、6d、ドライバトランジスタのゲ
ート電極6b、6c、周辺回路中に形成される配線であ
りゲート電極としての役割を持つ6e、6fを形成す
る。
〜6fはリンドープト多結晶シリコン膜のみで形成した
が、例えばタングステンシリサイド(WSi2)膜等の
金属シリサイド膜とリンドープト多結晶シリコン膜から
なるいわゆるポリサイド配線としてもかまわない。
ォトレジストからなるレジストマスク21によりカバー
した後、周辺回路のNMOS領域19及びメモリセルの
NMOS領域3に対し、例えばヒ素(As)を約30〜
70keVで例えば約45度の注入角度で、ウエハを回
転させながら約1.0〜5.0×1013cm-2のド−ズ
量で上記ゲート絶縁膜5越しに注入し、N-型ソ−ス・
ドレイン領域22をゲート電極6eで遮蔽される領域以
外のNMOS領域19に形成するとともに、N-型ソ−
ス・ドレイン領域71〜75をゲート電極6a〜6dで
遮蔽される領域以外のNMOS領域3に形成する。ここ
で、N-型ソ−ス・ドレイン領域22及び71〜75は
約1017〜1019cm-3程度の不純物濃度を有する。
レジストマスク21とPMOS領域20との位置関係を
明示するために、レジストマスク21の下層の表示を行
っている。
記レジストマスク21を除去し、メモリセル及び周辺回
路のNMOS領域3及び19全面をレジストマスク23
でカバーした後、全面に例えばBF2を約20〜40k
eVで約1.0〜5.0×1015cm-2のド−ズ量で注
入し、P+型ソ−ス・ドレイン領域24を周辺回路のP
MOS領域20に形成する。ここで、P+型ソ−ス・ド
レイン領域24は約1020〜1021cm-3程度の不純物
濃度を有する。
セル及び周辺回路のNMOS領域3及び19と、レジス
トマスク23との位置関係を明示するために、レジスト
マスク23の下層の表示を行っている。
記レジストマスク23を除去し、半導体基板1の主面全
面にLPCVD法を用いて厚さ約500〜1500Åの
SiO2膜9を堆積し、その後、所定の形状にフォトレ
ジストをパターニングして、レジストマスク81、82
及び25を形成する。ここで、レジストマスク81、8
2はゲート電極6a、6dに沿って、しかも当該ゲート
電極6a、6dの一部を覆うように形成され、レジスト
マスク25は周辺回路のPMOS領域20全面を覆うよ
うに形成する。
レジスト81、82とアクセストランジスタのゲート電
極であるワード線6a、6dとの位置関係、及び、周辺
回路のPMOS領域20とレジストマスク25との位置
関係を明示するために、SiO2膜9の表示を省略し
て、その下層の表示を行うとともに、レジストマスク2
5の下層の表示を行っている。
記レジストマスク81、82及び25を用いたRIE法
により、幅約500〜1500Å程度のサイドウォール
91〜94、97、98、及びレジストマスク81、8
2に遮蔽されて残った絶縁膜9a、9dを形成する。こ
の時、例えば、図30(d)に示されるように、フィー
ルド絶縁膜2も、同時に、上記RIEの際のオーバーエ
ッチにより厚さh4だけ削られる。
5、並びに、側壁酸化膜91〜94及び97をマスクと
して、例えばヒ素(As)を50keVで約1.0〜
5.0×1015cm-2のド−ズ量で注入し、メモリセル
のNMOS領域3にN+型ソ−ス・ドレイン領域111
〜115を、周辺回路のNMOS領域19にN+型ソ−
ス・ドレイン領域26を形成する。この時、例えばヒ素
(As)又はリン(P)を約30〜70keVで例えば
45度の注入角度で、ウエハを回転させながら約1.0
〜5.0×1013cm-2のド−ズ量で追加注入してもか
まわない。
1〜115及び26は約1020〜1021cm-3程度の不
純物濃度を有し、N-型ソ−ス・ドレイン領域71〜7
5とN+型ソ−ス・ドレイン領域111〜115、及
び、N-型ソ−ス・ドレイン領域22とN+型ソ−ス・ド
レイン領域26により、ドレイン近傍の電界を緩和し
た、いわゆるLDD(Lightly Doped D
rain)構造が形成されることになる。
路のPMOS領域20とレジストマスク25との位置関
係を明示するために、レジストマスク25の下層の表示
を行っている。
上述した一具体例に比べて、NMOS領域19とPMO
S領域20の境界領域付近の素子分離膜2が、オーバー
エッチにより不必要に削除されることを防止でき、その
ため、例えば上記一具体例において発生していた、再度
のエッチングによる素子分離膜2の厚さが薄くなること
に起因する、P+型ソ−ス・ドレイン領域24の形成時
における、ボロンの半導体基板1への導入による分離耐
圧の低下を防止できるとともに、素子分離膜2上に形成
される上層配線を寄生ゲート電極とする、寄生トランジ
スタのしきい値電圧の低下による、素子分離膜2の分離
能力の低下を防止でき、そのため、半導体装置の動作安
定性能を向上することが可能となる。
離膜2がRIEにより削られる回数が減るので、削られ
る厚さを薄く(具体的には、図30(d)に示したよう
に削られる厚さをh4に)抑えることができるので、上
層に形成される配線のパターニングが容易となり、さら
に、エッチングの工程数を減らすことができるので、当
該半導体装置を容易に形成でき、そのため安価な製造が
可能となる。
板の一主面に形成された素子分離膜と、上記主面に形成
され、上記素子分離膜により囲まれた素子形成領域と、
上記素子形成領域上に、ゲート絶縁膜を介して形成され
るとともに、上記素子分離膜上に延在するゲート電極
と、上記素子形成領域に形成され、上記半導体基板表面
に露出する部分が上記素子分離膜に接するとともに、上
記ゲート電極の下において対向する第1及び第2の不純
物領域と、上記第1の不純物領域上の上記ゲート電極近
傍に形成され、当該ゲート電極上及び上記素子分離膜の
内のゲート電極が延在する部分の近傍上に延在する第1
の絶縁膜と、上記第2の不純物領域上の上記ゲート電極
近傍に形成された第2の絶縁膜とを備え、上記ゲート電
極の第1の不純物領域側の外縁から上記第1の絶縁膜の
ゲート電極から離れた側の外縁に至る距離が、上記ゲー
ト電極の第2の不純物領域側の外縁から上記第2の絶縁
膜のゲート電極から離れた側の外縁に至る距離よりも長
いことを特徴とするので、当該半導体装置の製造工程に
おいて、第1の絶縁膜による第1の不純物領域を囲む素
子分離膜の不必要なエッチングを防止し、このエッチン
グによる当該素子分離膜の不必要な除去、及び第1不純
物領域の半導体基板表面へ露出する部分の面積の増大に
起因する半導体装置の動作不良を防止することにより、
集積度を向上させた場合においても、上記ゲート電極及
び第1、第2の不純物領域からなるトランジスタにおけ
る寄生抵抗の減少並びにそれを流れる電流の増加を防止
でき、そのため、当該半導体装置の動作安定性能を向上
することができるという効果を有する。加えて、ゲート
電極及び第1の不純物領域の上に第1の絶縁膜を意図的
に残しているので、上層に配線が形成された場合におい
ても、その配線下の平坦性を向上できる。
成領域及びゲート電極の上に形成された1の絶縁膜から
形成されたものであることを特徴とするので、当該半導
体装置を少ない工程でしかも容易に形成することが可能
となる。
されたアライメントマーク又は重ね合せ検査用マーク
と、上記アライメントマーク又は重ね合せ検査用マーク
を覆う絶縁膜とを備え、上記アライメントマーク又は重
ね合せ検査用マークを覆う絶縁膜と第1の絶縁膜は、上
記素子形成領域及び上記ゲート電極並びに上記アライメ
ントマーク又は重ね合せ検査用マークの上に形成された
1の絶縁膜から形成されたものであることを特徴とする
ので、上記ゲート電極と同一の工程で形成されたアライ
メントマーク又は重ね合せ検査用マークの表面のパター
ン荒れを防止するとことができ、しかも、上記マークの
側壁にサイドウオォールが形成されることを防止できる
ので、アライメント精度又は重ね合せ検査精度を向上す
ることができるという効果を有する。
ズと、上記ヒューズの下に形成された絶縁膜とを備え、
上記ヒューズの下の絶縁膜及び第1の絶縁膜は、上記素
子形成領域、上記ゲート電極、及び上記素子分離膜上に
形成された1の絶縁膜から形成されたものであることを
特徴とするので、ヒューズと半導体基板との間隔が広く
なり、そのため、レーザーブロー時において上記半導体
基板にダメージが及ぶことを防止できるという効果を有
する。
平面図とそのB1−B2線断面図。
平面図とそのB1−B2線断面図。
平面図とそのB1−B2線断面図。
平面図とそのB1−B2線断面図。
平面図とそのB1−B3線断面図。
平面図とそのB1−B2線断面図。
平面図とそのB1−B2線断面図。
要部平面図とその断面図。
ントマークの形成工程を示す要部平面図とその断面図。
す要部断面図。
のレーザーブロー工程を示す要部断面図。
方法に適用した場合における一具体例を工程順に示す要
部平面図。
及びE−E線断面図。
方法に適用した場合における一具体例を工程順に示す要
部平面図。
及びE−E線断面図。
方法に適用した場合における一具体例を工程順に示す要
部平面図。
及びE−E線断面図。
方法に適用した場合における一具体例を工程順に示す要
部平面図。
及びE−E線断面図。
方法に適用した場合における一具体例を工程順に示す要
部平面図。
及びE−E線断面図。
部平面図。
及びE−E線断面図。
部平面図。
及びE−E線断面図。
部平面図。
及びE−E線断面図。
部平面図。
及びE−E線断面図。
す等価回路図。
出力特性図。
特性図。
タ読み出し時のメモリセル伝達特性図。
タ読み出し時のメモリセル伝達特性図。
ル1個あたりについて工程順に示す要部平面図及びその
B−B線断面図。
ル1個あたりについて工程順に示す要部平面図及びその
B−B線断面図。
ル1個あたりについて工程順に示す要部平面図及びその
B−B線断面図。
ル1個あたりについて工程順に示す要部平面図及びその
B−B線断面図。
ル1個あたりについて工程順に示す要部平面図及びその
B−B線断面図。
ル1個あたりについて工程順に示す要部平面図及びその
B−B線断面図。
造方法をSRAMセル1個あたりについて工程順に示す
要部平面図のA1−A2線断面図。
域、5 ゲート絶縁膜、 6a、6d、6e、6f ゲ
ート電極、7 アライメントマーク又は重ね合わせ検査
用マーク、7a 素子分離膜の所望の領域、 8 ヒュ
ーズ、8a 素子分離膜のヒューズが上層に形成される
領域、9 絶縁膜、 9a 第1の絶縁膜、9c アラ
イメントマーク又は重ね合わせ検査用マークを覆う絶縁
膜、9d 第1の絶縁膜、19 第1の素子形成領域、
20 第2の素子形成領域、21 第1のレジストマ
スク、22 低濃度の第1の導電型の不純物領域、23
第2のレジストマスク、24 高濃度の第2の導電型
の不純物領域、25 第3のレジストマスク、26 高
濃度の第1の導電型の不純物領域、71 第2の不純物
領域、 72 第1の不純物領域、74 第1の不純物
領域、 75 第2の不純物領域、80、81、82
レジストパターン、91、94 第2の絶縁膜、97
サイドウォール、x ゲート電極の第1の不純物領域側
の外縁から、第1の絶縁膜のゲート電極から離れた側の
外縁に至る距離、y ゲート電極の第2の不純物領域側
の外縁から、第2の絶縁膜のゲート電極から離れた側の
外縁に至る距離。
Claims (4)
- 【請求項1】 半導体基板の一主面に形成された素子分
離膜と、 上記主面に形成され、上記素子分離膜により囲まれた素
子形成領域と、 上記素子形成領域上に、ゲート絶縁膜を介して形成され
るとともに、上記素子分離膜上に延在するゲート電極
と、 上記素子形成領域に形成され、上記半導体基板表面に露
出する部分が上記素子分離膜に接するとともに、上記ゲ
ート電極の下において対向する第1及び第2の不純物領
域と、 上記第1の不純物領域上の上記ゲート電極近傍に形成さ
れ、当該ゲート電極上及び上記素子分離膜の内のゲート
電極が延在する部分の近傍上に延在する第1の絶縁膜
と、 上記第2の不純物領域上の上記ゲート電極近傍に形成さ
れた第2の絶縁膜とを備え、 上記ゲート電極の第1の不純物領域側の外縁から上記第
1の絶縁膜のゲート電極から離れた側の外縁に至る距離
が、上記ゲート電極の第2の不純物領域側の外縁から上
記第2の絶縁膜のゲート電極から離れた側の外縁に至る
距離よりも長いことを特徴とする半導体装置。 - 【請求項2】 第1及び第2の絶縁膜は、素子形成領域
及びゲート電極の上に形成された1の絶縁膜から形成さ
れたものであることを特徴とする請求項1記載の半導体
装置。 - 【請求項3】 素子分離膜の所望の領域上に形成された
アライメントマーク又は重ね合せ検査用マークと、 上記アライメントマーク又は重ね合せ検査用マークを覆
う絶縁膜とを備え、 上記アライメントマーク又は重ね合せ検査用マークを覆
う絶縁膜と第1の絶縁膜は、上記素子形成領域及び上記
ゲート電極並びに上記アライメントマーク又は重ね合せ
検査用マークの上に形成された1の絶縁膜から形成され
たものであることを特徴とする請求項1又は2記載の半
導体装置。 - 【請求項4】 素子分離膜上に形成されたヒューズと、 上記ヒューズの下に形成された絶縁膜とを備え、 上記ヒューズの下の絶縁膜及び第1の絶縁膜は、上記素
子形成領域、上記ゲート電極、及び上記素子分離膜上に
形成された1の絶縁膜から形成されたものであることを
特徴とする請求項1ないし3のいずれか1項記載の半導
体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29190296A JP3436462B2 (ja) | 1996-11-01 | 1996-11-01 | 半導体装置 |
US08/850,839 US6198149B1 (en) | 1996-11-01 | 1997-05-02 | Semiconductor device having novel insulating film structure |
KR1019970018485A KR100254072B1 (ko) | 1996-11-01 | 1997-05-13 | 반도체 장치 및 그 제조 방법 |
US09/777,453 US6632716B2 (en) | 1996-11-01 | 2001-02-08 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29190296A JP3436462B2 (ja) | 1996-11-01 | 1996-11-01 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003104067A Division JP2003282739A (ja) | 2003-04-08 | 2003-04-08 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10135354A JPH10135354A (ja) | 1998-05-22 |
JP3436462B2 true JP3436462B2 (ja) | 2003-08-11 |
Family
ID=17774947
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29190296A Expired - Fee Related JP3436462B2 (ja) | 1996-11-01 | 1996-11-01 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (2) | US6198149B1 (ja) |
JP (1) | JP3436462B2 (ja) |
KR (1) | KR100254072B1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000323570A (ja) * | 1999-05-11 | 2000-11-24 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2001022097A (ja) * | 1999-07-06 | 2001-01-26 | Mitsubishi Electric Corp | 多層配線プロセス用転写マーク構造および多層配線プロセス用転写マーク作成方法 |
US6964906B2 (en) * | 2002-07-02 | 2005-11-15 | International Business Machines Corporation | Programmable element with selectively conductive dopant and method for programming same |
TW200616232A (en) * | 2004-08-09 | 2006-05-16 | Adv Lcd Tech Dev Ct Co Ltd | Semiconductor device including semiconductor thin film, which is subjected to heat treatment to have alignment mark, crystallizing method for the semiconductor thin film, and crystallizing apparatus for the semiconductor thin film |
KR101056429B1 (ko) * | 2010-03-16 | 2011-08-11 | 삼성모바일디스플레이주식회사 | 표시 장치 및 이의 제조 방법 |
WO2012123854A1 (en) | 2011-03-14 | 2012-09-20 | Koninklijke Philips Electronics N.V. | Humidifier with liquid ingress protection |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR890004962B1 (ko) * | 1985-02-08 | 1989-12-02 | 가부시끼가이샤 도오시바 | 반도체장치 및 그 제조방법 |
JPS62149130A (ja) * | 1985-12-23 | 1987-07-03 | Seiko Epson Corp | サイドウオ−ル形成方法 |
US4978626A (en) * | 1988-09-02 | 1990-12-18 | Motorola, Inc. | LDD transistor process having doping sensitive endpoint etching |
JPH03101238A (ja) * | 1989-09-14 | 1991-04-26 | Toshiba Corp | Mos型半導体装置及びその製造方法 |
KR100199258B1 (ko) * | 1990-02-09 | 1999-06-15 | 가나이 쓰도무 | 반도체집적회로장치 |
JP2643524B2 (ja) * | 1990-02-27 | 1997-08-20 | 日本電気株式会社 | バイポーラ集積回路装置 |
US5234853A (en) * | 1990-03-05 | 1993-08-10 | Fujitsu Limited | Method of producing a high voltage MOS transistor |
KR950000141B1 (ko) * | 1990-04-03 | 1995-01-10 | 미쓰비시 뎅끼 가부시끼가이샤 | 반도체 장치 및 그 제조방법 |
JPH04133447A (ja) * | 1990-09-26 | 1992-05-07 | Matsushita Electric Ind Co Ltd | 素子分離の形成方法 |
US5066606A (en) * | 1990-12-07 | 1991-11-19 | Micron Technology, Inc. | Implant method for advanced stacked capacitors |
DE69029271T2 (de) * | 1990-12-21 | 1997-04-17 | Sgs Thomson Microelectronics | Schutzvorrichtung gegen elektrostatische Entladung für einen IC-Anschluss und deren integrierte Struktur |
JP2982383B2 (ja) * | 1991-06-25 | 1999-11-22 | 日本電気株式会社 | Cmosトランジスタの製造方法 |
IT1253682B (it) * | 1991-09-12 | 1995-08-22 | Sgs Thomson Microelectronics | Struttura di protezione dalle scariche elettrostatiche |
JPH0653484A (ja) * | 1992-07-30 | 1994-02-25 | Sony Corp | 半導体装置、及び半導体装置の製造方法 |
US5276582A (en) * | 1992-08-12 | 1994-01-04 | National Semiconductor Corporation | ESD protection using npn bipolar transistor |
US5477414A (en) * | 1993-05-03 | 1995-12-19 | Xilinx, Inc. | ESD protection circuit |
JP2658844B2 (ja) * | 1993-12-16 | 1997-09-30 | 日本電気株式会社 | 半導体記憶装置 |
US5508211A (en) * | 1994-02-17 | 1996-04-16 | Lsi Logic Corporation | Method of making integrated circuit structure with vertical isolation from single crystal substrate comprising isolation layer formed by implantation and annealing of noble gas atoms in substrate |
JPH10242299A (ja) * | 1997-02-27 | 1998-09-11 | Nec Corp | 半導体記憶装置及びその製造方法 |
JP3101238B2 (ja) | 1997-09-18 | 2000-10-23 | 岩手県 | 盲人用表示ステッカ |
-
1996
- 1996-11-01 JP JP29190296A patent/JP3436462B2/ja not_active Expired - Fee Related
-
1997
- 1997-05-02 US US08/850,839 patent/US6198149B1/en not_active Expired - Lifetime
- 1997-05-13 KR KR1019970018485A patent/KR100254072B1/ko not_active IP Right Cessation
-
2001
- 2001-02-08 US US09/777,453 patent/US6632716B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR19980041736A (ko) | 1998-08-17 |
US6632716B2 (en) | 2003-10-14 |
JPH10135354A (ja) | 1998-05-22 |
KR100254072B1 (ko) | 2000-04-15 |
US20010009789A1 (en) | 2001-07-26 |
US6198149B1 (en) | 2001-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4755864A (en) | Semiconductor read only memory device with selectively present mask layer | |
US20050176193A1 (en) | Method of forming a gate of a semiconductor device | |
US6437455B2 (en) | Semiconductor device having gate-gate, drain-drain, and drain-gate connecting layers and method of fabricating the same | |
JPH10223849A (ja) | 自動調心シリサイドを利用した埋込型メモリ論理素子及びその製造方法 | |
KR100240535B1 (ko) | 반도체 기억장치 및 그 제조방법 | |
US6812534B2 (en) | Static semiconductor memory device | |
US6404023B1 (en) | Semiconductor device having gate-gate, drain-drain, and drain-gate connecting layers and method of fabricating the same | |
US6787857B2 (en) | Contact structure a semiconductor device and manufacturing method thereof | |
US6194261B1 (en) | High yield semiconductor device and method of fabricating the same | |
JP3436462B2 (ja) | 半導体装置 | |
US20020158289A1 (en) | Method for fabricating SRAM cell | |
US5234853A (en) | Method of producing a high voltage MOS transistor | |
JP2689923B2 (ja) | 半導体装置およびその製造方法 | |
US20080251934A1 (en) | Semiconductor Device Structures and Methods of Fabricating Semiconductor Device Structures for Use in SRAM Devices | |
KR100377082B1 (ko) | 반도체 장치 | |
US20050180198A1 (en) | Semiconductor device and method of fabricating the same | |
US20110042735A1 (en) | Semiconductor storage device and manufacturing method of semiconductor storage device | |
US5140392A (en) | High voltage mos transistor and production method thereof, and semiconductor device having high voltage mos transistor and production method thereof | |
KR100282242B1 (ko) | 부하저항층의부분이전원선으로기능하는반도체장치와그에대한방법 | |
US20050212054A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2877069B2 (ja) | スタティック型半導体メモリ装置 | |
JP2003282739A (ja) | 半導体装置 | |
US7402864B2 (en) | Method for forming a DRAM semiconductor device with a sense amplifier | |
JP2621824B2 (ja) | 半導体装置の製造方法 | |
JPH08316338A (ja) | 半導体記憶装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080606 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080606 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090606 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100606 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 8 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110606 Year of fee payment: 8 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120606 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130606 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140606 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |