CN100587867C - 薄膜电容器及其制造方法 - Google Patents

薄膜电容器及其制造方法 Download PDF

Info

Publication number
CN100587867C
CN100587867C CN200510087909A CN200510087909A CN100587867C CN 100587867 C CN100587867 C CN 100587867C CN 200510087909 A CN200510087909 A CN 200510087909A CN 200510087909 A CN200510087909 A CN 200510087909A CN 100587867 C CN100587867 C CN 100587867C
Authority
CN
China
Prior art keywords
mentioned
upper electrode
opening
film
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200510087909A
Other languages
English (en)
Other versions
CN1744245A (zh
Inventor
小岩一郎
足利欣哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Publication of CN1744245A publication Critical patent/CN1744245A/zh
Application granted granted Critical
Publication of CN100587867C publication Critical patent/CN100587867C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H01L27/016—Thin-film circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Ceramic Capacitors (AREA)

Abstract

一种薄膜电容器，在下部电极、高电介质膜、上部电极各层之间有紧密接合性、与其他层之间有高紧密接合性、且有优异的高频特性。在具有下部电极、在下部电极上设置的高电介质膜、以及在高电介质膜上设置的上部电极的薄膜电容器中，对上部电极、高电介质膜以及下部电极中的至少一者设有多个开口部。特别是对用绝缘膜覆盖的上部电极设有多个开口部。

Description

薄膜电容器及其制造方法
技术领域
本发明涉及薄膜电容器，特别是涉及与电子电路一起配置，与该电子电路同时在基板上形成的高频特性优异的薄膜电容器及其制造方法。
背景技术
近年来，安装在各种电子装置中的电子部件，伴随电子装置的小型化、高功能化、对高频的适应性等，电子部件本身也正在进行小型化和高功能化。特别是为了实现高功能化，在有限的面积上安装更多的部件的必要性高涨起来。一般说来，电子部件被安装在基板上。
电子部件中有一种称为集成电路(IC)的部件。IC一般以总体用树脂等封接成封装体的状态被安装在布线基板上，但也有的大致呈芯片状态直接安装。IC有具有将多个晶体管等结构要素组合而成的各种功能的电路。构成这样的电路的结构要素之一有电容器。伴随使电子装置小型化(特别是薄型化)、高功能化、以及实现优异的高频特性，减小IC本身的尺寸和厚度，安装高功能和高频特性优异的电路的必要性正在高涨。为了适应IC的小型化、高功能化以及高频，还希望增加构成电路的结构要素的个数或多层化，使各结构要素的尺寸和厚度更小。作为实现这样的要求用的电子装置中使用的电容器，有称为薄膜电容器的电容器。
薄膜电容器是在基板上层叠下部电极层、电介质膜以及上部电极层构成的。
在薄膜电容器中，由于有上述这样的层叠结构，所以如果各层或膜的尺寸增大，则由于各层中的应力等的影响，各层之间容易产生剥离。因此，为了确保各层之间的紧密接合性，除了使紧密接触层介于中间以外，在现有的薄膜电容器中，已知这样一种结构：形成多个尺寸小的电容器，用铝布线连接它们，由此构成一个大容量的电容器。可是，由于铝布线的布线电阻，作为连接多个电容器而构成的一个电容器变得具有高电阻，使得高频特性劣化。
另外，作为薄膜电容器有以下的文献中公开的电容器。
[专利文献1]日本专利申请特开平10-189389号公报
上述专利文献中公开的薄膜电容器由在基板上形成的第一电极层、在第一电极层上形成的电介质层、以及在电介质层上形成的第二电极层构成。就是说，呈电介质层被夹在第一电极层和第二电极层之间的结构。另外，上述专利文献中公开的薄膜电容器，为了降低电感，在第一电极层和第二电极层上分别形成以所希望的角度交叉的狭缝。上述专利文献中公开的薄膜电容器将狭缝设在第一电极层上，由此能期待多多少少提高与位于第一电极层上形成的绝缘层或下层的电介质膜的紧密接合性。
发明内容
可是，在上述专利文献中公开的薄膜电容器中，在第一电极层上形成的多个狭缝全部从一侧(矩形电极层的形成直角的两边侧)向另一侧(与所述的两边相对的剩余的边侧)形成。因此，在第一电极层中，被狭缝夹着的区域中的电流的流动性变坏，所以第一电极层中的电阻增大，使得高频特性劣化。在第二电极层中也产生同样的问题，所以在上述专利文献中公开的薄膜电容器的结构中，实现更优异的高频特性时存在极限。
另外，上述专利文献中公开的薄膜电容器，其狭缝的一个端部(与位于第一电极层周边的端部相反一侧的、位于第一电极层的中央侧的端部)有极其尖锐的角度。因此，在狭缝的一个端部中，容易残留气体，由于制造时由加热处理等引起的气体膨胀等的影响，容易发生绝缘层从第一电极层剥离，或者电介质膜从第一电极层剥离。估计在第二电极层上形成的狭缝引起的第二电极层和电介质膜的剥离也会产生同样的问题。因此，上述专利文献中公开的薄膜电容器的结构不能实现高的紧密接合性。
本发明是在具有下部电极、设置在下部电极上的高电介质膜、以及设置在高电介质膜上的上部电极的薄膜电容器中，对上部电极、高电介质膜、以及下部电极中的至少一者设多个开口部。特别是对被绝缘膜覆盖的上部电极设多个开口部。
另外，在本发明中，使多个开口部呈狭缝状，或者在该狭缝的配置方法或形状、制造方法方面进行了研究。
如果采用本发明的薄膜电容器，则下部电极、高电介质膜、上部电极各层之间有紧密接合性，或者与其他层之间有紧密接合性，能实现具有优异的高频特性的薄膜电容器。
附图说明
图1是说明本发明的实施例1的薄膜电容器的平面概略图。
图2是图1的A-A剖面图。
图3是说明本发明的实施例1的薄膜电容器的制造方法的图。
图4是说明本发明的实施例1的薄膜电容器的制造方法的图。
图5是说明本发明的实施例1的薄膜电容器的制造方法的图。
图6是说明本发明的实施例1的薄膜电容器的制造方法的图。
图7是说明本发明的实施例1的薄膜电容器的制造方法的图。
图8是说明本发明的实施例1的薄膜电容器的制造方法的图。
图9是说明本发明的实施例2的薄膜电容器的平面概略图。
图10是说明本发明的实施例3的薄膜电容器的平面概略图。
图11是说明本发明的实施例1的薄膜电容器的平面概略图。
具体实施方式
以下，用附图说明本发明的薄膜电容器。
[实施例1]
用图1～图8说明本发明的实施例1的薄膜电容器。图1是说明本发明的实施例1的薄膜电容器的平面概略图。图2是图1的A-A剖面图。图3～8是说明本发明的实施例1的薄膜电容器的制造方法的图。
首先，用图1及图2说明本发明的薄膜电容器的制造方法。为了容易理解本发明的特征部分，在图1中省略了图2所示的层间绝缘层41和阻挡层57。另外，在图1中，还省略了上部电极外侧的部分。
在图1及图2中，本发明的薄膜电容器由下部电极21、高电介质膜31、以及上部电极11构成。下部电极21隔着绝缘膜3和紧密接触层5配置在由硅构成的基板1上。上部电极11配置在高电介质膜31上。上部电极11利用层间绝缘层41覆盖。在层间绝缘层41中设有接触孔。图2中的两个接触孔中的一个被阻挡层57和作为上部布线的布线15的布线材料即导电体填满。该布线15与上部电极11电气连接。图2中的两个接触孔中的另一个被阻挡层57和成为上部布线的布线17的布线材料即导电体填满。该布线17与下部电极21电气连接。
在本发明的实施例1的薄膜电容器中，对上部电极11设置多个开口部13。如图1所示，第一实施例中的开口部13呈狭缝状。如果将不设狭缝状的开口部13的状态下的上部电极11看作矩形形状，则该开口部13这样设置：相互不同地设有从上部电极11的四个边中的一边(图1中的上边)向相对的另一边(图1中的下边)延伸的狭缝状的开口部、以及从另一边向一边延伸的狭缝状的开口部。就是说，设有狭缝状的开口部13的上部电极11呈曲折状。在上部电极11中，为了确保布线15和上部电极11的电气连接，在布线15和上部电极11的电气性连接用的区域不设开口部13。各开口部13在上部电极11内终止的端部呈圆弧状。另外，为了布线17和下部电极21的电气连接而设的连接用的开口部分，实际上在上部电极11内两端设有终止的狭缝。
这样，图1及图2所示的本发明的实施例1的薄膜电容器，由于在上部电极11上设有狭缝状的开口部13，所以通过使层间绝缘层41进入开口部13内，更能提高上部电极11和层间绝缘层41的紧密接合性。另外，在本发明的实施例1的薄膜电容器中，为了使图1所示的上部电极11呈曲折形状而设置狭缝状的开口部13，所以在上部电极11中的被夹在狭缝状的开口部13中的部分中，电流也能顺利地流动，电阻不会增高，不会使高频特性劣化。因此，通过如实施例1的薄膜电容器这样构成，能达到本发明的目的。
其次，说明本发明的实施例1的薄膜电容器的制造方法。图3～8是说明本发明的实施例1的薄膜电容器的制造方法的图。
首先，如图3所示，在进行了晶片划线(marking)的硅基板(晶片)1上形成防止氧化膜作为绝缘膜3。由防止氧化膜构成的绝缘膜3是采用950℃的湿式氧化法来形成的。氧化膜3的厚度大约为100nm。
其次，如图4所示，在绝缘膜3上依次形成紧密接触层5、下部电极21、高电介质膜31以及上部电极11。在图4中，下部电极21、高电介质膜31以及上部电极11是构图前的状态(就是说，堆积了分别形成下部电极21、高电介质膜31、以及上部电极11用的各膜的状态)，但为了明确对应关系，仍然使用下部电极21、高电介质膜31、以及上部电极11的附图标记。
用反应性溅射法形成氧化钽膜(TaOx膜)作为紧密接触层5。紧密接触层5的厚度大约为50nm。作为形成下部电极21用的膜，用白金膜(Pt膜)，采用溅射法来形成。形成下部电极21用的膜的厚度大约为150nm。下部电极21由白金构成，由于反应性低，所以如果在电极21的下面配置该例所示的绝缘膜3，则在以后的工序中有剥离的可能性。为了防止下部电极21的剥离而设置紧密接触层5。
用旋涂法形成高电介质膜31。高电介质膜31的厚度大约为100nm。作为形成上部电极11用的膜，是白金膜(Pt膜)，采用溅射法来形成。形成上部电极11用的膜的厚度大约为200nm。
这里，详细说明本发明中用的高电介质膜31的形成方法的一例。
首先，如下形成了涂敷液。将用丙烯乙二醇一甲基乙醚预先稀释成浓度为0.5mol/kg的钡异丙氧化物溶液、以及同样用丙烯乙二醇一甲基乙醚预先稀释成浓度为0.5mol/kg的钛异丙氧化物溶液，分别以1mol当量混合，搅拌均匀。
其次，以重量比20倍将纯水稀释到丙烯乙二醇一甲基乙醚中，在搅拌下将该稀释后的溶液滴入上述的混合液中，搅拌了1小时。滴入量相当于钡和钛的合计的mol数的3.5倍mol的H2O。通过调整最初加入的丙烯乙二醇一甲基乙醚的量，使BaTiO3换算浓度为0.15mol/kg。其结果，首先获得了BaTiO3溶液(以下称BTO液)。
其次，使用了浓度为0.5mol/kg的锶异丙氧化物溶液来代替上述浓度为0.5mol/kg的钡异丙氧化物溶液，此外采用与上述BTO液同样的方法，使SrTiO3换算浓度为0.15mol/kg。其结果，首先获得了SrTiO3溶液(以下称STO液)。
其次，以重量比为6∶4的比例，将BTO液和STO液混合起来，搅拌了1小时。其结果，获得了氧化物固态部分为3.2wt％的SaxSr1- xTiO3(x＝0.6)形成用溶胶-凝胶涂敷液。
用旋涂机以500rpm的转速涂敷1秒，其次以2000rpm的转速涂敷30秒，将如上调制的涂敷液涂敷在下部电极21形成用的膜上，用600℃进行了30分钟的临时烧制。从涂敷到临时烧制的工序反复进行了三次后，为了提高被覆膜的结晶性，在氧气氛中进行了1小时的700℃的热处理。结果，形成了上述高电介质膜31。
其次，如图5所示，将抗蚀剂50设置在上部电极11形成用的膜中剩余的部分上，通过光刻、蚀刻，对上部电极11形成用的膜进行构图。用抗蚀剂50覆盖的上部电极11形成用的膜的剩余部分作为上部电极31用。另外，抗蚀剂50不设置在多个相当于开口部13的部分及下部电极和上层布线的连接用开口部分上，所以与上部电极31的构图一起，也同时形成多个开口部13、以及下部电极和上层布线的连接用开口部分。
其次，如图6所示，用灰化(ashing)将抗蚀剂50除去后，设置对下部电极21形成用的膜及高电介质膜31进行构图用的抗蚀剂(图中未示出)，进行了UV固化后，通过光刻、蚀刻，对下部电极21形成用的膜及高电介质膜31一并进行构图。此后，用灰化将为了进行下部电极21形成用的膜及高电介质膜31的构图而设置的抗蚀剂除去。一系列刻蚀结束后，为了恢复受刻蚀的各膜(层)的损伤，在氧气氛中用550～700℃进行30分钟的热处理。
这里，从图6可知，如果观察进行构图后形成的上部电极11和下部电极21，上部电极11的尺寸变得比下部电极21的小，如果看作薄膜电容器，则呈阶梯状。这是因为高电介质膜31的刻蚀面受到损伤，为了不使用受损伤的刻蚀面作为电容器，所以上部电极11比下部电极21小。这样构成，提高了作为薄膜电容器的可靠性。
其次，如图7所示，形成层间绝缘层41，以便覆盖由下部电极21、高电介质膜31、上部电极11构成的薄膜电容器。采用CVD法，用等离子体TEOS氧化膜形成层间绝缘层41。将抗蚀剂(图中未示出)涂敷在层间绝缘层41上，通过光刻形成接触孔54、56。此后，为了恢复各膜(层)由于刻蚀而受到的损伤，在氧气氛中用550～700℃进行30分钟的热处理。
另外，与下部电极21和绝缘膜3的关系相同，实施例1中的层间绝缘层41是氧化膜，与由白金构成的上部电极的紧密接合性令人担心。可是，在上部电极11上设有狭缝状的多个开口部13，层间绝缘层41的一部分进入该开口部13内，所以能防止上部电极11剥离，因此实际上能提高紧密接合性。
其次，在层间绝缘层41上形成的接触孔54、56内及层间绝缘层41上，形成用来形成阻挡层57的膜及用来形成布线15、17的膜，采用光刻、蚀刻对形成阻挡层57用的膜及形成布线15、17用的膜进行构图。其结果，获得了有图2所示的进行了构图的阻挡层57及布线15、17的结构。阻挡层57由钛氮化物膜(TiN膜)构成，用溅射法形成两层。阻挡层57的一层大小的厚度为75nm。布线15、17由铝膜(Al膜)构成，是用溅射法堆积铝形成的。布线15、17的厚度为500nm。阻挡层57是为了在以后的工序中的热处理中抑制与形成电极的白金的反应而设置的。就是说，布线15通过阻挡层57与上部电极11进行电气连接，布线17通过阻挡层57与下部电极21进行电气连接。另外，阻挡层57虽然使用与布线15下面的层和布线17下面的层相同的标记，但在本实施例中，附注了布线15下面的阻挡层57和布线17下面的阻挡层57不进行电气连接。
其次，如图8所示，在层间绝缘层41上形成紧密接触层58，在该紧密接触层58上形成钝化膜60。通过将布线15、17上的钝化膜60及紧密接触层58除去，使布线15、17的一部分露出，成为端子部。
紧密接触层58是钽氧化膜(TaOx膜)，采用反应性溅射法来形成。钝化膜60是硅氮化膜(SiN膜)，采用CVD法来形成。钝化膜60的厚度为850nm。
如上处理后能制造本发明的实施例1的薄膜电容器。特别是由于多个开口部13的形成能与上部电极的构图一起进行，所以不需要另外追加形成多个开口部13用的制造工序。
[实施例2]
用图9说明本发明的实施例2的薄膜电容器。图9是本发明的实施例2的薄膜电容器的平面概略图。另外，在图9中，由于以与实施例1的不同之处为中心进行展示，所以未示出在图1所示的上部电极11的周围能看到的高电介质膜及下部电极，但在上部电极11的周围能看到的高电介质膜及下部电极，即使在图9所示的结构中也与图1相同，也形成得在上部电极11的周围能看到。
在图9中，对呈矩形的上部电极11，沿着倾斜地横切上部电极11的边的方向设有多个狭缝状的开口部113。上部电极11和布线15的电气连接部分、以及下部电极21和布线17的电气连接用的连接开口被设在上部电极11的相对的角部附近。狭缝状的开口部113分别在上部电极11内终止结构。换句话说，上部电极11上的各边在狭缝状的开口部113的位置不被切断。各开口部113的两端部呈圆弧状。实施例2的薄膜电容器的制造方法与实施例1的制造方法相同，也可以将配置实施例1的狭缝状的开口部13形成用的抗蚀剂50的位置，即，将抗蚀剂50形成用的掩模图形代之以与实施例2所示的狭缝状的开口部113一致的图形。
通过做成上述的结构，实施例2的薄膜电容器能具有与实施例1同样的效果。在实施例2中，狭缝状的开口部113的两端在上部电极11内为终端，所以上部电极11的各边附近区域中的电流的流动顺畅，更能抑制电阻增高，所以更能改善高频特性。另外，由于上部电极11和布线15的电气连接部分、以及下部电极21和布线17的电气连接用的连接开口被设在上部电极11的相对的角部附近，所以各边附近的电流的流动妨碍也能被降低。另外，由于上部电极11和布线15的电气连接部分、以及下部电极21和布线17的电气连接用的连接开口被设在上部电极11的相对的角部附近，而且，狭缝状的开口部113沿着倾斜地横切上部电极11的边的方向延伸，所以不设置遮挡上部电极11和布线15的电气连接部分、以及下部电极21和布线17的电气连接周的连接用开口之间的狭缝状的开口部113，上部电极11和布线15的电气连接部分、以及下部电极21和布线17的电气连接部分之间的导电路径变短，能降低电阻。因此，通过做成实施例2的薄膜电容器，能实现提高紧密接合性而且有更好的高频特性的薄膜电容器。
[实施例3]
用图10说明本发明的实施例3的薄膜电容器。图10是本发明的实施例3的薄膜电容器的平面概略图。另外，在图10中，由于以与实施例1的不同之处为中心进行展示，所以未示出在图1所示的上部电极11的周围能看到的高电介质膜及下部电极，但在上部电极11的周围能看到的高电介质膜及下部电极，即使在图10所示的结构中也与图1相同，也形成得在上部电极11的周围能看到。
在图10中，相对于呈矩形的上部电极11，沿着垂直地横切上部电极11的边的方向设有多个狭缝状的开口部213。上部电极11和布线15的电气连接部分，被设在狭缝状的开口部213的一个端部侧和在该端部侧附近沿着与狭缝状的开口部213的延伸方向交叉的方向延伸的一条边之间。下部电极21和布线17的电气连接用的连接开口，被设在上部电极11的狭缝状的开口部213的另一端部侧和在该端部侧附近沿着与狭缝状的开口部213的延伸方向交叉的方向延伸的另一条边之间。狭缝状的开口部213分别在上部电极11内终止结构。换句话说，上部电极11上的各边在狭缝状的开口部213的位置不被切断。各开口部213的两端部呈圆弧状。实施例3的薄膜电容器的制造方法与实施例1的制造方法相同，也可以将配置实施例1的狭缝状的开口部13形成用的抗蚀剂50的位置，即，将抗蚀剂50形成用的掩模图形代之以与实施例3所示的狭缝状的开口部213一致的图形。
通过做成上述的结构，实施例3的薄膜电容器能具有与实施例1和实施例2同样的效果。在实施例3中，与实施例2相同，狭缝状的开口部213的两端在上部电极11内为终端，所以上部电极11的各边附近区域中的电流的流动顺畅，更能抑制电阻增高，所以更能改善高频特性。另外，由于上部电极11和布线15的电气连接部分、以及下部电极21和布线17的电气连接用的连接开口被设在狭缝状的开口部213的端部和端部附近的边之间，所以各边附近的电流的流动妨碍也能被降低。另外，由于上部电极11和布线15的电气连接部分、以及下部电极21和布线17的电气连接用的连接开口被设在狭缝状的开口部213的端部和端部附近的边之间，而且，狭缝状的开口部213沿着上部电极11中的垂直地横切位于狭缝状的开口部213的端部附近的边的方向延伸，所以不设置遮挡上部电极11和布线15的电气连接部分、以及下部电极21和布线17的电气连接用的连接用开口之间的狭缝状的开口部213，上部电极11和布线15的电气连接部分、以及下部电极21和布线17的电气连接部分之间的导电路径变短，能降低电阻。因此，通过做成实施例3的薄膜电容器，能实现提高紧密接合性而且有更好的高频特性的薄膜电容器。
[实施例4]
用图11说明本发明的实施例4的薄膜电容器。图11是本发明的实施例4的薄膜电容器的平面概略图。
在图11中，设有基本上与实施例1同样的狭缝状的开口部13，所以是具有呈曲折状的上部电极311的结构。实施例4的上部电极311和实施例1的上部电极11不同的地方在于：在实施例4的上部电极311上没有设在实施例1的上部电极11上的用来电气连接下部电极21和布线17的连接用开口。就是说，在实施例4的上部电极311中，不对上部电极311设置用来电气连接下部电极21和布线17的连接用开口，能减小上部电极311的本身尺寸，使下部电极21的一部分扩大露出。该下部电极21的露出的区域中成为下部电极21和布线17进行电气连接的结构。实施例4的薄膜电容器的制造方法与实施例1的制造方法相同，也可以将配置实施例1的上部电极11构图用的抗蚀剂50的位置，即，将抗蚀剂50形成用的掩模图形代之以与实施例4所示的上部电极311的尺寸一致的图形。同样，对高电介质膜31也能适应，如实施例4这样的尺寸所示，代替抗蚀剂形成用的掩模图形。但是，在上述实施例的制造方法中，虽然对高电介质膜和下部电极一并进行构图，但在实施例4中，高电介质膜和下部电极有必要用分别的工序进行构图。
通过做成上述的结构，实施例4的薄膜电容器能具有与实施例1和实施例2同样的效果。在实施例4中，通过减小上部电极311的本身尺寸，使下部电极21的一部分扩大露出，不需要必须准备根据与布线17连接用的接触孔(图7中的层间绝缘层41上形成的接触孔56)的尺寸变更或位置偏移容限，再设计与设置在上部电极11上的下部电极21和布线17电气连接用的连接用开口的尺寸变更相伴随的新的掩模图形，所以能适用于各种尺寸的接触孔56。
以上，虽然说明了各实施例，但只要能达到本发明的目的，不限定于上述的实施例的结构和制造方法，能采用各种变形例。
例如，虽然在以上的说明中未谈到，但在各实施例中，如各图所示，多个狭缝状的开口部中的各个开口部，既可以做成具有全体均匀的粗细的开口部，也可以做成具有局部不同的粗细的开口部。
另外，如各图所示，狭缝状的开口部的端部呈圆弧状等，最好至少没有锐角。这是因为呈锐角时，应导入狭缝状的开口部的上层膜(层)在狭缝状的开口部的端部部分难以进入，产生空洞部分，其结果，有产生膜的剥离的可能性。
各电极和高电介质膜也不限于上述实施例，如果具有与本发明相同的课题，则也能采用其他材质的电极和高电介质膜，像本发明那样处理，就能解决其课题。
另外，在实施例1中，图1中，设置在上部电极11上的、下部电极21和布线17的连接用开口的尺寸和开口部13的尺寸为不同的尺寸，但也可以是相同的尺寸。如图1所示，如果做成不同的尺寸，则与被填充布线17的层间绝缘层41的接触孔的尺寸无关，能使开口部13的尺寸小一些，也可以使其大一些，还能调整开口部13的个数，所以能考虑紧密接合性和高频特性，自由地设定开口部13的尺寸。另外，还能与开口部13的尺寸无关，按照被填充布线17的层间绝缘层41的接触孔的尺寸，将下部电极21和布线17的连接用开口的尺寸做成不致使上部电极11和布线17产生无用的短路的大小。另外，如果做成相同的尺寸，则能将任意的开口部13作为下部电极21和布线17的连接用开口来使用，提高了下部电极21和布线17的连接位置设定的自由度。关于如上所述采用下部电极21和布线17的连接用开口的尺寸和开口部13的尺寸的关系及其效果，对于图9中的实施例2和图10中的实施例3也能适用，但如图1所示，在将开口部13中的任意一个作为下部电极21和布线17的连接用开口使用的情况下，下部电极21和布线17的连接用开口和开口部13并行配置时，能考虑沿一维方向将连接用开口错开，还能容易地进行接触孔的位置设定。
另外，在各实施例中，虽然作为例子说明了在上部电极上设多个开口部13、113、213，但不限于上部电极，也可以在下部电极和电介质膜上设多个开口部。
例如，如果在下部电极上形成各实施例所示的多个开口部，则能提高下部电极和高电介质膜的紧密接合性。如果在高电介质膜上形成各实施例所示的多个开口部，则能提高高电介质膜和上部电极的紧密接合性。另外，如果对下部电极、高电介质膜以及上部电极中的任意两者或更多设多个开口部，则更能提高上述的层之间的紧密接合性。在对下部电极、高电介质膜、以及上部电极中的任意两者或更多设多个开口部的情况下，由于在下部电极、高电介质膜以及上部电极中的任意一者上设的多个开口部和在下部电极、高电介质膜以及上部电极中的任意另一者上设的多个开口部沿着同一方向延伸，而且如果是重叠地配置，则能在上部电极上形成更大的台阶，所以覆盖上部电极的层间绝缘层的一部分进入台阶部分，更加提高了紧密接合性。另一方面，在尽可能抑制上部电极上的台阶、欲维持平坦性的情况下，使下部电极、高电介质膜以及上部电极中的任意一者上设的多个开口部和在下部电极、高电介质膜以及上部电极中的任意另一者上设的多个开口部不重叠地配置即可。如果在下部电极、高电介质膜以及上部电极中的任意一者上设的多个开口部和在下部电极、高电介质膜以及上部电极中的任意另一者上设的多个开口部沿正交的方向延伸，则成为一种提高紧密接合性，平坦性也没有多大损失的结构。
另外，也可以在下部电极、高电介质膜以及上部电极全部三者上设多个开口部。在下部电极、高电介质膜以及上部电极全部三者上设多个开口部的情况下，如果分别设在下部电极、高电介质膜以及上部电极上的多个开口部中三者全部都重叠，则能具有与将多个开口部设在上述的下部电极、高电介质膜以及上部电极中的任意两者上的情况同样的效果。另外，在下部电极、高电介质膜以及上部电极全部三者上设多个开口部的情况下，且在分别设在下部电极、高电介质膜以及上部电极上的多个开口部全部重叠配置的情况下，如果覆盖上部电极的层间绝缘层和下部电极下面的紧密接触层有很高的紧密接合性，则覆盖上部电极的层间绝缘层通过各开口部与下部电极下面的紧密接触层接触，所以有望进一步提高紧密接合性。特别是在本发明的实施例中，在紧密接触层5下面将绝缘膜3和层间绝缘层41做成同一材质的膜(氧化膜)，所以如果没有紧密接触层5的设置工序，不设紧密接触层5，而是通过多个开口部使层间绝缘层41和绝缘膜3接触，则能减少制造工序，确保很高的紧密接合性。
另外，作为在下部电极和电介质膜上设多个开口部的情况下、以及在下部电极、高电介质膜以及上部电极中的至少两者上设多个开口部的情况下的制造方法，基本上与图3～图8所示的制造方法相同，进行设有多个开口部的对象的构图时，进行对多个开口部的构图即可，制造工序不会增加太多。
在各实施例中，虽然设的是狭缝状的开口部，但不限于呈直线的狭缝状，也可以呈圆形形状或锯齿状的狭缝状。但是，呈直线的狭缝状者由于容易调整电流，所以更适宜。
另外，上述变形例中的各个开口部，其两端形成开口部的电极或高电介质膜内最好构成终端。其理由与在实施例2和实施例3中说明的理由相同，是因为能使电流的流动顺畅。
这样，在不脱离本发明的主旨的范围内，不限定于上述各实施例的结构及制造方法，可以进行变形。

Claims (15)

1、一种薄膜电容器，具有：下部电极、在该下部电极上设置的高电介质膜、以及在该高电介质膜上设置的上部电极，其特征在于：
在用绝缘膜覆盖的上述上部电极上具有：第一端部、与上述第一端部相对的第二端部、从上述第一端部朝向上述第二端部延伸的多个第一开口、和从上述第二端部朝向上述第一端部延伸的多个第二开口，
上述第一开口在到达上述第二端部之前被终止，上述第二开口在到达上述第一端部之前被终止，并且
一个上述第二开口比其余的上述第二开口短。
2、根据权利要求1所述的薄膜电容器，其特征在于：
在上述上部电极上设有上述下部电极和上层布线的连接用开口，上述第一开口和上述第二开口都与该连接用开口大小不同。
3、根据权利要求1或2所述的薄膜电容器，其特征在于：
上述第一开口和上述第二开口都呈狭缝状。
4、根据权利要求3所述的薄膜电容器，其特征在于：
上述上部电极通过设有上述多个狭缝而呈弯曲形状。
5、根据权利要求3所述的薄膜电容器，其特征在于：
上述上部电极呈矩形形状，上述狭缝中的各个狭缝设置成沿着倾斜地横切该上部电极的边的方向延伸。
6、根据权利要求3所述的薄膜电容器，其特征在于：
上述上部电极呈矩形形状，上述狭缝中的各个狭缝设置成沿着垂直地横切该上部电极的边的方向延伸。
7、根据权利要求5所述的薄膜电容器，其特征在于：
上述上部电极中的与上层布线的连接、以及上述下部电极和上层布线的连接用开口分别设在相对的角部附近。
8、根据权利要求6所述的薄膜电容器，其特征在于：
上述上部电极中的与上层布线的连接、以及上述下部电极和上层布线的连接用开口分别设在相对的边附近。
9、根据权利要求5～8中的任意一项所述的薄膜电容器，其特征在于：
上述狭缝中的各个狭缝的两端在上述上部电极内终止。
10、一种如权利要求1或2所述的薄膜电容器的制造方法，其特征在于：
在设置了用于形成上述上部电极用的电极材料后，进行该电极材料的构图，并且进行上述第一开口和上述第二开口的构图。
11、一种薄膜电容器，具有：下部电极、在该下部电极上设置的高电介质膜、以及在该高电介质膜上设置的上部电极，其特征在于：
在上述上部电极、上述高电介质膜以及上述下部电极中的至少一者上具有：第一端部、与上述第一端部相对的第二端部、从上述第一端部朝向上述第二端部延伸的多个第一开口、和从上述第二端部朝向上述第一端部延伸的多个第二开口，
上述第一开口在到达上述第二端部之前被终止，上述第二开口在到达上述第一端部之前被终止，并且
一个上述第二开口比其余的上述第二开口短。
12、根据权利要求11所述的薄膜电容器，其特征在于：
在上述上部电极、上述高电介质膜以及上述下部电极中的一者上设有多个上述第一开口；在该上部电极、该高电介质膜以及该下部电极中的另一者上设有多个上述第二开口，上述第一开口与上述第二开口不重叠地设置。
13、根据权利要求11所述的薄膜电容器，其特征在于：
在上述上部电极、上述高电介质膜以及上述下部电极中的一者上设有多个上述第一开口；在该上部电极、该高电介质膜以及该下部电极中的另一者上设有多个上述第二开口，上述第一开口与上述第二开口重叠地设置。
14、根据权利要求12或13所述的薄膜电容器，其特征在于：
在上述上部电极、上述高电介质膜以及上述下部电极中的设有上述第一开口的一者中，上述第一开口呈具有被终止的两端的狭缝状；在上述上部电极、上述高电介质膜以及上述下部电极中的设有上述第二开口的一者中，上述第二开口呈具有被终止的两端的狭缝状。
15、一种如权利要求11～13中任一项所述的薄膜电容器的制造方法，其特征在于：
在设置了用于形成上述上部电极、上述高电介质膜以及上述下部电极中的设有上述第一开口和/或上述第二开口的一者的材料后，进行该材料的构图，并且进行上述第一开口和/或上述第二开口的构图。
CN200510087909A 2004-09-02 2005-07-29 薄膜电容器及其制造方法 Expired - Fee Related CN100587867C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004256218 2004-09-02
JP2004256218A JP4641396B2 (ja) 2004-09-02 2004-09-02 薄膜コンデンサとその製造方法

Publications (2)

Publication Number Publication Date
CN1744245A CN1744245A (zh) 2006-03-08
CN100587867C true CN100587867C (zh) 2010-02-03

Family

ID=35943827

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510087909A Expired - Fee Related CN100587867C (zh) 2004-09-02 2005-07-29 薄膜电容器及其制造方法

Country Status (3)

Country Link
US (1) US7436647B2 (zh)
JP (1) JP4641396B2 (zh)
CN (1) CN100587867C (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7216406B2 (en) * 2004-09-29 2007-05-15 Intel Corporation Method forming split thin film capacitors with multiple voltages
WO2006082817A1 (ja) * 2005-02-04 2006-08-10 Nec Corporation キャパシタ及びそれを内蔵した配線基板
EP1758153A2 (en) * 2005-08-24 2007-02-28 Tokyo Electron Limited Perovskite type capacitor and method of manufacturing the same
CN101253618B (zh) * 2005-09-09 2010-12-01 夏普株式会社 薄膜元件、使用其的显示装置和存储单元、以及它们的制造方法
US20090168299A1 (en) * 2006-04-26 2009-07-02 Basf Se Method for the production of a coating of a porous, electrically conductive support material with a dielectric, and production of capacitors having high capacity density with the aid of said method
US7773364B2 (en) 2006-07-26 2010-08-10 Tdk Corporation Method of manufacturing capacitor
JP4770628B2 (ja) * 2006-07-26 2011-09-14 Ｔｄｋ株式会社 キャパシタの製造方法
JP2009246180A (ja) * 2008-03-31 2009-10-22 Tdk Corp 薄膜コンデンサ
KR101032342B1 (ko) * 2009-04-24 2011-05-02 삼화콘덴서공업주식회사 임베디드 커패시터 및 이를 이용한 임베디드 커패시터 시트, 및 그의 제조방법
KR101056233B1 (ko) * 2010-03-16 2011-08-11 삼성모바일디스플레이주식회사 화소 및 이를 구비한 유기전계발광 표시장치
WO2018003445A1 (ja) * 2016-06-28 2018-01-04 株式会社村田製作所 キャパシタ
WO2018083973A1 (ja) * 2016-11-02 2018-05-11 株式会社村田製作所 キャパシタ
JP7238771B2 (ja) * 2017-05-31 2023-03-14 Tdk株式会社 薄膜コンデンサ及び薄膜コンデンサの製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1237792A (zh) * 1998-05-26 1999-12-08 松下电子工业株式会社 电容元件及其制造方法
US6266227B1 (en) * 1998-08-26 2001-07-24 Kyocera Corporation Thin-film capacitor
US6356429B2 (en) * 1999-02-18 2002-03-12 Tdk Corporation Capacitor

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3067386D1 (en) * 1980-11-28 1984-05-10 Ibm Capacitor with four-pole structure, the integrity of which can be controlled by direct current tests
JPS6329942A (ja) * 1986-07-24 1988-02-08 Toshiba Corp Ｍｉｍキヤパシタの容量測定方法
JPS63248156A (ja) * 1987-04-02 1988-10-14 Nec Corp 半導体装置
JPH01223757A (ja) * 1988-03-02 1989-09-06 Mitsubishi Electric Corp 半導体装置
JP2765871B2 (ja) * 1988-09-22 1998-06-18 株式会社日立製作所 半導体装置
JPH0474462A (ja) * 1990-07-17 1992-03-09 Nec Corp 半導体集積回路用遅延素子
JP2944295B2 (ja) * 1992-02-26 1999-08-30 日本電気アイシーマイコンシステム株式会社 半導体集積回路装置
JPH06216316A (ja) * 1993-01-20 1994-08-05 Oki Electric Ind Co Ltd キャパシタ
JP3206243B2 (ja) * 1993-09-20 2001-09-10 富士通株式会社 ボンディングパッド及びその形成方法
JP3389435B2 (ja) 1996-12-26 2003-03-24 京セラ株式会社 薄膜コンデンサ
JP4827299B2 (ja) * 2001-01-26 2011-11-30 富士通株式会社 キャパシタ及び半導体装置
JP4445189B2 (ja) * 2002-08-29 2010-04-07 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US7161793B2 (en) * 2002-11-14 2007-01-09 Fujitsu Limited Layer capacitor element and production process as well as electronic device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1237792A (zh) * 1998-05-26 1999-12-08 松下电子工业株式会社 电容元件及其制造方法
US6266227B1 (en) * 1998-08-26 2001-07-24 Kyocera Corporation Thin-film capacitor
US6356429B2 (en) * 1999-02-18 2002-03-12 Tdk Corporation Capacitor

Also Published As

Publication number Publication date
JP2006073837A (ja) 2006-03-16
US20060046377A1 (en) 2006-03-02
JP4641396B2 (ja) 2011-03-02
US7436647B2 (en) 2008-10-14
CN1744245A (zh) 2006-03-08

Similar Documents

Publication Publication Date Title
CN100587867C (zh) 薄膜电容器及其制造方法
CN100505124C (zh) 薄膜电容器、薄膜电容器内置型高密度组装衬底、及薄膜电容器的制造方法
CN102165542B (zh) 薄膜mim电容器及其制造方法
JPH04290232A (ja) 溝埋込み配線形成方法
WO2010119677A1 (ja) 抵抗変化素子およびその製造方法
TW569255B (en) Capacitor manufacturing method
EP0893832A2 (en) Semiconductor device including a capacitor device and method for fabricating the same
US8570706B2 (en) Tantalum-based electrode stack
KR20010014852A (ko) 뛰어난 내산화성을 갖는 스택 커패시터
CN100474509C (zh) 具有电容器的集成电路装置及制造方法
KR20000035034A (ko) 자체정렬된 수소배리어층을 갖는 집적회로 및 그의 제조방법
CN112382633A (zh) 三维铁电存储器及其制造方法
US7550799B2 (en) Semiconductor device and fabrication method of a semiconductor device
CN1282248C (zh) 改进的存储单元接触部分
CN108962879A (zh) 电容器及其制造方法
JP2000349247A (ja) 半導体装置及びその製造方法
CN113421882A (zh) 一种铁电存储器及其制造方法
KR100650192B1 (ko) 반도체 소자 및 그의 형성 방법
KR100733460B1 (ko) 반도체 소자의 메탈 콘택 형성 방법
KR100807513B1 (ko) 반도체 소자의 ｍｉｍ 커패시터 제조 방법
KR20030028045A (ko) 강유전성 메모리 장치 및 그 형성 방법
CN114823640B (zh) Tddb性能提升的金属电容结构及其制造方法
KR100985793B1 (ko) 반도체 장치 및 그 제조 방법
KR20000031019A (ko) 반도체 소자의 제조공정에서의 비아 콘택홀 형성방법
KR100414737B1 (ko) 반도체소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: OKI SEMICONDUCTOR CO., LTD.

Free format text: FORMER OWNER: OKI ELECTRIC INDUSTRY CO., LTD.

Effective date: 20131210

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee
CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: LAPIS SEMICONDUCTOR Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Oki Semiconductor Co.,Ltd.

CP02 Change in the address of a patent holder

Address after: yokohama

Patentee after: LAPIS SEMICONDUCTOR Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: LAPIS SEMICONDUCTOR Co.,Ltd.

TR01 Transfer of patent right

Effective date of registration: 20131210

Address after: Tokyo, Japan

Patentee after: Oki Semiconductor Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: Oki Electric Industry Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100203

Termination date: 20140729

EXPY Termination of patent right or utility model