CN114823640B - Tddb性能提升的金属电容结构及其制造方法 - Google Patents
Tddb性能提升的金属电容结构及其制造方法 Download PDFInfo
- Publication number
- CN114823640B CN114823640B CN202210737831.1A CN202210737831A CN114823640B CN 114823640 B CN114823640 B CN 114823640B CN 202210737831 A CN202210737831 A CN 202210737831A CN 114823640 B CN114823640 B CN 114823640B
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- area
- layer
- capacitor
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 148
- 239000002184 metal Substances 0.000 title claims abstract description 148
- 239000003990 capacitor Substances 0.000 title claims abstract description 120
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000010410 layer Substances 0.000 claims abstract description 240
- 238000000034 method Methods 0.000 claims abstract description 39
- 238000005530 etching Methods 0.000 claims abstract description 33
- 230000008569 process Effects 0.000 claims abstract description 32
- 239000011229 interlayer Substances 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims description 24
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 238000001259 photo etching Methods 0.000 claims description 7
- 238000001020 plasma etching Methods 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 239000003989 dielectric material Substances 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 abstract description 17
- 230000014759 maintenance of location Effects 0.000 abstract description 4
- 230000015556 catabolic process Effects 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 2
- 239000000395 magnesium oxide Substances 0.000 description 2
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 241001391944 Commicarpus scandens Species 0.000 description 1
- GEIAQOFPUVMAGM-UHFFFAOYSA-N Oxozirconium Chemical compound [Zr]=O GEIAQOFPUVMAGM-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- JRBRVDCKNXZZGH-UHFFFAOYSA-N alumane;copper Chemical compound [AlH3].[Cu] JRBRVDCKNXZZGH-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium(II) oxide Chemical compound [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Abstract
本发明提供一种TDDB性能提升的金属电容结构及其制造方法，所述制造方法利用二次刻蚀工艺，通过先在介质层上形成凹部，选择性增加了电容区外围的介质层厚度，在后续刻蚀工艺基于与凹部的侧壁界定的空间重合的图形区对沉积的底层金属层进行刻蚀，实现所述上电极与位于电容区内介质层的边界自对准，还避免了靠近电容区的介质层边缘底部偏薄的现象，从而在刻蚀制程上改善TDDB性能。本发明的金属电容结构中，上电极耦接在介质层第二主面的凹部内，位于电容区外围的非电容区的介质层表面不低于所述电容区的介质层表面，降低了金属电容中绝缘层的留存较少而影响与层间介质层之间界面的材料致密性，从而改善TDDB性能。
Description
技术领域
本发明涉及一种半导体器件制造领域，尤其涉及一种金属电容结构及其制备方法。
背景技术
金属电容（metal-insulator-metal，MIM），由于其寄生电阻小，广泛应用于模拟电路和射频电路中。不同的应用需求，对金属电容的寄生电阻要求也不同。例如在射频电路的应用中，由于频率高（GHz），其容抗较低，寄生电阻在整个金属电容的总阻抗较高，需要尽量降低。但对低频的模拟电路。在面板驱动芯片的应用中，金属电容用作电荷泵的存储，需要较高的击穿电压，相应地对金属电容的时间依赖介质击穿（Time Dependent DielectricBreakdown，TDDB）电压要求较高。
图1为现有技术中金属电容结构的截面示意图，器件会占用两层金属：底层金属基板110和顶层金属层130，其中底层金属基板110一般用半导体制造工艺的后端互连金属层，底层金属基板与顶层金属层之间设置有一层介质层，该介质层的厚度决定单位面积的电容值，具体而言，介质层越薄，电容值越大，但器件的击穿电压越低，或者在工作电压下的可靠性性能越差。通常，TDDB是评价电介质层质量的可靠性指标之一，金属电容的结构设计和制造工艺等因素皆会影响TDDB性能，而在底层金属足够平整以及介质层缺陷密度低，则金属电容结构（MiM）的击穿电压以及TDDB性能主要受限于顶层金属刻蚀。
因此，需要提供一种金属电容结构及其制造方法以满足以TDDB性能表征的介质耐久度和器件可靠性的需求。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种TDDB性能提升的金属电容结构及其制造方法，用于解决现有技术中金属电容结构刻蚀工艺导致的TDDB性能下降等问题。
为实现上述目的及其他相关目的，本发明提供了一种提升金属电容结构的TDDB性能的方法，所述方法包括：
提供一基底，所述基底上设置有底层金属层和介质层，所述底层金属层耦接到所述介质层的第一主面；
于所述介质层与所述第一主面相对的第二主面上界定电容区，包括以下步骤：
在所述介质层的第二主面上进行光刻以定义出第一图形区；
基于所述第一图形区在所述介质层中刻蚀出凹部，所述凹部的底部对应于电容区的绝缘层；
于所述介质层的第二表面上覆盖顶层金属层；
在所述顶层金属层进行光刻以定义出第二图形区，所述第二图形区与所述凹部的内侧壁界定的空间重合；和
基于所述第二图形区对所述顶层金属层进行刻蚀，使所述顶层金属层图形化以形成电容区的上电极，所述上电极与电容区内介质层的边界自对准，所得的非电容区内介质层的厚度不小于所述电容区的绝缘层的厚度。
可选地，通过等离子体刻蚀工艺对所述介质层进行刻蚀以于所述介质层上界定出电容区，所述电容区内各处介质层厚度一致。
可选地，通过等离子体刻蚀工艺基于所述第二图形区对所述顶层金属层进行刻蚀，非电容区内顶层金属层被刻蚀的速率不同，靠近所述电容区边缘的顶层金属层被刻蚀的速率大于位于非电容区中间区域的顶层金属层被刻蚀的速率。
可选地，用于形成所述介质层的介电材料包括氮化硅、氧化硅或氮氧化硅中的任一种。
可选地，在形成所述上电极之后，于所述基底上方沉积层间介质层；在所述电容区上方贯穿所述层间介质层中形成与所述上电极电性连接的第一电连接件，以及在所述非电容区上方贯穿所述层间介质层和所述介质层而形成与所述底层金属层电性连接的第二电连接件。
本发明还提供一种TDDB性能提升的金属电容结构，所述金属电容结构包括：
基底，所述基底上依次堆叠设置有底层金属层和介质层，所述介质层的第一主面与所述底层金属层耦接，所述介质层与所述第一主面相对的第二主面上设置有至少一凹部；
至少一电容区，所述电容区包括耦接于所述凹部内的上电极和作为下电极的底层金属层，所述电容区内所述上电极的外缘与所述凹部的内缘共面，且位于所述电容区外围的非电容区的介质层表面不低于所述电容区的介质层表面。
可选地，靠近所述电容区边缘的介质层厚度小于位于非电容区中间区域的介质层厚度。
可选地，用于形成所述介质层的介电材料可以包括氮化硅、氧化硅或氮氧化硅中的任一种。
可选地，所述非电容区和所述电容区上覆盖有层间介质层，位于所述电容区上方的层间介质层中形成有与所述上电极电性连接的第一电连接件，位于所述非电容区上方的层间介质层中形成有与所述底层金属层电性连接的第二电连接件。
如上所述，本发明提供的TDDB性能提升的金属电容结构及其制造方法，具有以下有益效果：
本发明提供的TDDB性能提升的金属电容结构的制造方法中，利用二次刻蚀工艺，通过先在介质层上形成凹部，选择性增加了电容区外围的介质层厚度，在后续刻蚀工艺基于与凹部的侧壁界定的空间重合的图形区对沉积的底层金属层进行刻蚀，实现所述上电极与位于电容区内所述介质层的边界自对准，还避免了靠近电容区的介质层边缘底部偏薄的现象，从而改善刻蚀制程中TDDB性能的劣化，所述制造方法具有工艺简单、可操作性强等优势。
本发明提供的TDDB性能提升的金属电容结构中，上电极耦接在介质层第二主面的凹部内，位于所述电容区外围的非电容区的介质层表面不低于位于所述电容区的介质层表面，选择性增加了位于电容区外围的介质层厚度，降低了金属电容中绝缘层的留存较少而影响与层间介质层之间界面的材料致密性，满足介质耐久度和器件可靠性的需求。
附图说明
图1显示为现有技术中金属电容结构的截面示意图。
图2显示为采用常规刻蚀工序所得的金属电容（MiM）结构电容区边缘的截面示意图。
图3显示为采用常规刻蚀工序所得的金属电容（MiM）结构电容区边缘的扫描电子显微镜（SEM）图像。
图4A~图4D显示为根据本发明对比例的金属电容结构的制造方法各阶段所得的结构示意图。
图5A~图5F显示为根据本发明实施例的TDDB性能提升的金属电容结构的制造方法各阶段所得的结构示意图。
图6显示根据本发明实施例的金属电容结构的截面示意图。
元件标号说明：底层金属基板-110；开口-216；图形化的光刻胶层-240；底层金属层-210、310；介质层-120、220、320；顶层金属层-130、230、330；凹部-322；内侧壁-324；上电极-332；第一图形区-340a；第二图形区-340b；层间介质层-150、350；第一电连接件-152、352；第二电连接件-154、354。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如本文中所使用，尽管术语“第一”、“第二”、“第三”等可描述各种元件、组件、区、层和/或区段，但其中的任一者均不受这些术语的限制。这些术语仅用于将一个元件、组件、区、材料、层或区段与另一元件、组件、区、材料、层或区段区分开。因此，在不背离本文中的教示的情况下，下文所论述的“第一元件”、“第一组件”、“第一区”、“第一材料”、“第一层”或“第一区段”可称为第二元件、第二组件、第二区、第二材料、第二层或第二区段。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
图1显示为现有技术中金属电容结构的截面示意图，参见图1，金属电容结构包括底层金属基板110、以及堆叠于底层金属基板110上的介质层120，所述介质层120还设置有顶层金属层130，位于底层金属基板110表面的底层金属层、介质层120与顶层金属层130的堆叠区域为电容区，其中底层金属基板110与顶层金属层130之间相对的介质层120的厚度和宽度决定金属电容结构的电容值。在金属电容结构两端加恒定的电压，使金属电容结构处于积累状态，经过一段时间后，介质层发生击穿，这段时间就是在该测试条件下金属电容结构的寿命；如果金属电容结构的TDDB性能下降，那么金属电容结构就容易击穿造成芯片失效。影响TDDB性能的关键因素之一为介质层的质量，其主要受限于金属电容器的制造工艺。
在此结合图4A至图4D，作为本发明对比例，提供金属电容结构的制造工艺，包括：
S101：在基底100上由下至上形成依次堆叠的底层金属层210、介质层220及顶层金属层230；
S102：在所述顶层金属层230上进行光刻以形成图形化的光刻胶层240；
S103：采用干法刻蚀工艺以图形化的光刻胶层240为掩模进行刻蚀，去除位于非电容区的顶层金属层，而保留电容区内的底层金属层作为上电极。由于沟槽刻蚀过程中等离子体正负电荷载体的特性，等离子体边界处电中性被打破而引发微蚀刻，造成靠近电容区介质层的底部边缘偏薄，对应于靠近电容区的介质层底部的开口216，如图2圆形虚线标示的及图4D所示的。
此外，尽管覆盖所述电容区和非电容区之上还形成有层间介质层150，所述层间介质层150中形成有与顶层金属层130电性连接的第一电连接件152和与底层金属基板110电性连接的第二电连接件154，但是由于电容区介质层边缘底部的缺陷，后续沉积并覆盖于金属电容结构上的层间介质层150与金属电极层为不同材料，层间介质层150一般为氮氧化硅和氧化硅，层间介质层150与金属电极层两者之间会有间隙（如图3所标示的位置2处），同时沉积于侧壁的材料致密性也较低，进一步引发击穿电压的下降，使得介质TDDB能力也会下降。
为了解决刻蚀工艺造成的电容结构边缘介质层偏薄等问题，实现TDDB性能提升，本发明提供了一种TDDB性能提升的金属电容结构的制造方法，所述方法包括：
提供一基底，所述基底上设置有底层金属层和介质层，所述底层金属层耦接到所述介质层的第一主面；
于所述介质层与所述第一主面相对的第二主面上界定电容区，包括以下步骤：
在所述介质层的第二主面上进行光刻以定义出第一图形区；
基于所述第一图形区在所述介质层中刻蚀出凹部，所述凹部的底部对应于电容区的绝缘层；
于所述介质层的第二表面上覆盖顶层金属层；
在所述顶层金属层进行光刻以定义出第二图形区，所述第二图形区与所述凹部的内侧壁界定的空间重合；和
基于所述第二图形区对所述顶层金属层进行刻蚀，使所述顶层金属层图形化以形成电容区的上电极，所述上电极与电容区内介质层的边界自对准，所得的非电容区内介质层的厚度不小于所述电容区的绝缘层的厚度。
本发明实施例提供的TDDB性能提升的金属电容结构的制造方法各阶段的具体结构将结合图5A至5F加以说明。
参见图5A，步骤S201，提供一基底，于所述基底上堆叠形成底层金属层310和介质层320，所述底层金属层310耦接到所述介质层320的第一主面。需要说明的是，在此术语“基底”意指其上设置有绝缘膜的半导体衬底（未示出），相应地“底层金属层”可以形成于所述绝缘膜中的互连金属层。具体地，所述介质层320可以是一种以上介质材料组成的单层或叠层，所述介质材料可以包括氧化硅，或者介电常数较高的材料，例如氮化硅（SiN）、五氧化钽(Ta2O5)、氮氧化硅(SiON)、氧化锆(ZrO2)、氧化铪(HfO2)、氧化铝(Al2O3)、氧化钇(Y2O3)、氧化镁(MgO)、氧化钛(TiO2)、铁电材料(ferroelectric materials)或其他类似材料。作为示例，可以用于形成所述介质层320的介电材料包括氮化硅（SiN）、氧化硅或氮氧化硅中的任一种。优选地，底层金属层310的材料包括钛、铜或铝中的一种或多种。
步骤S202，于所述介质层320与所述第一主面相对的第二主面上界定电容区。具体地，如图5B和图5C所示，界定所述电容区的步骤包括：在所述介质层320的第二主面上进行光刻以定义出第一图形区340a；基于所述第一图形区340a在所述介质层320中刻蚀出凹部322，所述凹部322的底部对应于电容区的绝缘层。作为示例，通过等离子体刻蚀工艺基于第一图形区340a对介质层320进行刻蚀以于所述介质层320上界定出电容区，所述电容区内各处介质层厚度一致，使得尽可能降低介质层的缺陷密度。
步骤S203，如图5D所示，于所述介质层320的第二表面上覆盖顶层金属层330。具体地，可以采用溅射工艺或物理气相沉积工艺于介质层320的第二表面上形成薄金属层。作为示例，顶层金属层330可以采用底层金属层310相同或不同的材料形成，举例而言，底层电极层310可为铜铝合金时，顶层金属层330可为氮化钛（TiN）。
步骤S204，如图5E所示，在所述顶层金属层330进行光刻以定义出第二图形区340b，所述第二图形区340b与所述凹部的内侧壁324界定的空间重合。作为示例，可以在先后两步光刻工序中使用相同掩膜板，而在两次显影操作所形成的第一图形区340a和第二图形区340b彼此互补，即第一次光刻工序后所保留的第一图形区340a与第二次光刻工序中光刻胶的去除部分重合。
步骤S205，如图5F所示，基于所述第二图形区340b对所述顶层金属层330进行刻蚀，使所述顶层金属层图形化以形成电容区的上电极332，所述上电极332与位于电容区内介质层的边界自对准。在一些示例中，通过等离子体刻蚀工艺基于所述第二图形区340b对所述顶层金属层330进行刻蚀，以形成上电极332，所述上电极332、介质层320与底层金属层310的堆叠区域为电容区，所得的非电容区内介质层的厚度不小于所述电容区的绝缘层的厚度。在一些示例中，非电容区内顶层金属层被刻蚀的速率不同，使得完全去除覆盖非电容区的顶层金属层的过程中靠近电容区边缘的介质层厚度被消减，而由于在电容区的外围选择性保留较大厚度的介质层，这样能够提供足够的厚度以在非电容区顶层金属层的刻蚀终点到来之前抵挡等离子体对介质层边缘的轰击，从而减轻电容区介质层的边缘位置受刻蚀影响变得疏松。此外，如图5E中圆形虚线标示的位置，在第二次光刻之后基于所述第二图形区对顶层金属层进行等离子体刻蚀，即使等离子体中正负电荷载体在电容区边缘集中，会对电容区边缘底部的刻蚀量增大，靠近所述电容区边缘的顶层金属层被刻蚀的速率大于位于非电容区中间区域的顶层金属层被刻蚀的速率，由于在刻蚀过程中使电容区的外围保留较大厚度的介质层，所得的非电容区内介质层的厚度不小于所述电容区的绝缘层的厚度，避免了靠近电容区的介质层边缘底部偏薄的现象。
在步骤S205之后，如图6所示，所述方法还包括：步骤S206，形成层间介质层350以及实现电性连接。具体地，在形成所述上电极332之后，覆盖电容区和非电容区之上沉积层间介质层350；在位于所述电容区上方的所述层间介质层中形成贯穿至所述上电极的通孔，以及在位于所述非电容区上方的所述层间介质层中形成贯穿所述介质层的连接孔；于所述通孔和所述连接孔中填充金属以形成金属插塞，以及于所述金属插塞上形成焊盘，以构成与所述上电极332电性连接的第一电连接件352，以及与作为下电极的底层金属层310电性连接的第二电连接件354。在本实施例中，在通孔和连接孔中填充的金属包括钨、铝或铜中的一种，但不限于上述金属。作为示例，通过涂覆工艺于通孔和连接孔中填充金属，其中所述涂覆工艺可以包括电镀工艺、化学镀或其他无电涂覆。由于选择性增加了位于电容区外围的介质层厚度，降低了电容区绝缘层的留存较少而影响层间介质层与电容区侧壁之间的界面材料的致密性、尤其是避免在电容区边缘存在绝缘层与所述层间介质层界面及其造成的击穿电压下降。
参照图6，本实施还提供一种金属电容结构，可采用以上描述的制造方法制造本发明的金属电容结构，但所述金属电容结构的方法并不局限于以上实施例描述的具体材质及工艺步骤，只要能够实现以上所述金属电容结构的方法和/或工艺均应视为处于本发明要求保护的范围之内。
此后，具体描述本发明实施例的TDDB性能提升的金属电容结构，所述金属电容结构包括：
基底，所述基底上依次堆叠设置有底层金属层310和介质层320，所述介质层320的第一主面与所述底层金属层310耦接，所述介质层与所述第一主面相对的第二主面上设置有至少一凹部322；
至少一电容区，所述电容区包括耦接于所述凹部内的上电极332和作为下电极的底层金属层310，所述上电极332的外缘与所述凹部322的内缘共面，位于所述电容区外围的非电容区的介质层表面不低于所述电容区的介质层表面。参见图5F，所述上电极332在介质层320上的投影与凹部322的内缘重合。
参见图6，不同于常规工艺形成的金属电容结构，所述非电容区的介质层表面不低于所述电容区的介质层表面，且靠近所述电容区边缘的介质层厚度小于位于非电容区中间区域的介质层厚度，由此选择性增加了电容区外围的介质层厚度，改善刻蚀制程中TDDB性能的劣化。
综上所述，本发明提供的TDDB性能提升的金属电容结构及其制造方法，具有以下有益效果：
本发明提供的TDDB性能提升的金属电容结构的制造方法中，利用二次刻蚀工艺，通过先在介质层上形成凹部，选择性增加了电容区外围的介质层厚度，在后续刻蚀工艺基于与凹部的侧壁界定的空间重合的图形区对沉积的底层金属层进行刻蚀，实现所述上电极与位于电容区内介质层的边界自对准，还避免了靠近电容区的介质层边缘底部偏薄的现象，从而改善刻蚀制程中TDDB性能的劣化，所述制造方法具有工艺简单、可操作性强等优势。
本发明提供的TDDB性能提升的金属电容结构中，上电极耦接在介质层第二主面的凹部内，位于所述电容区外围的非电容区的介质层表面不低于所述电容区的介质层表面，选择性增加了位于电容区外围的介质层厚度，降低了金属电容中绝缘层的留存较少而影响与层间介质层之间界面的材料致密性，满足介质耐久度和器件可靠性的需求。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (5)
1.一种TDDB性能提升的金属电容结构的制造方法，其特征在于：所述制造方法包括：
提供一基底，所述基底上设置有底层金属层和介质层，所述底层金属层耦接到所述介质层的第一主面；
于所述介质层与所述第一主面相对的第二主面上界定电容区，包括以下步骤：
在所述介质层的第二主面上进行光刻以定义出第一图形区；
基于所述第一图形区在所述介质层中刻蚀出凹部，所述凹部的底部对应于电容区的绝缘层；
于所述介质层的第二表面上覆盖顶层金属层；
在所述顶层金属层进行光刻以定义出第二图形区，所述第二图形区与所述凹部的内侧壁界定的空间重合；和
基于所述第二图形区对所述顶层金属层进行刻蚀，使所述顶层金属层图形化以形成电容区的上电极，所述上电极与电容区内介质层的边界自对准，所得的非电容区内介质层的厚度不小于所述电容区的绝缘层的厚度。
2.根据权利要求1所述的制造方法，其特征在于：通过等离子体刻蚀工艺对所述介质层进行刻蚀以于所述介质层上界定出电容区，所述电容区内各处介质层厚度一致。
3.根据权利要求1所述的制造方法，其特征在于：通过等离子体刻蚀工艺基于所述第二图形区对所述顶层金属层进行刻蚀，非电容区内顶层金属层被刻蚀的速率不同，靠近电容区边缘的顶层金属层被刻蚀的速率大于位于非电容区中间区域的顶层金属层被刻蚀的速率。
4.根据权利要求1所述的制造方法，其特征在于：用于形成所述介质层的介电材料包括氮化硅、氧化硅或氮氧化硅中的任一种。
5.根据权利要求1所述的制造方法，其特征在于，所述制造方法还包括：在形成所述上电极之后，于所述基底上方沉积层间介质层；在所述电容区上方贯穿所述层间介质层中形成与所述上电极电性连接的第一电连接件，以及在所述非电容区上方贯穿所述层间介质层和所述介质层而形成与所述底层金属层电性连接的第二电连接件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210737831.1A CN114823640B (zh) | 2022-06-28 | 2022-06-28 | Tddb性能提升的金属电容结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210737831.1A CN114823640B (zh) | 2022-06-28 | 2022-06-28 | Tddb性能提升的金属电容结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114823640A CN114823640A (zh) | 2022-07-29 |
| CN114823640B true CN114823640B (zh) | 2022-09-20 |
Family
ID=82522937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210737831.1A Active CN114823640B (zh) | 2022-06-28 | 2022-06-28 | Tddb性能提升的金属电容结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114823640B (zh) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0992786A (ja) * | 1995-09-27 | 1997-04-04 | Nec Corp | Ｍｉｍキャパシタ並びに同キャパシタおよび配線の形成方法 |
| TW462107B (en) * | 1998-08-20 | 2001-11-01 | United Microelectronics Corp | Structure and manufacturing method of metal capacitor |
| KR100808558B1 (ko) * | 2002-05-16 | 2008-02-29 | 매그나칩 반도체 유한회사 | 엠아이엠 캐패시터 형성방법 |
| KR100486303B1 (ko) * | 2003-02-05 | 2005-04-29 | 삼성전자주식회사 | 집적 회로용 평판형 캐패시터 및 그의 제조방법 |
| JP2005079523A (ja) * | 2003-09-03 | 2005-03-24 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| KR100954909B1 (ko) * | 2007-12-26 | 2010-04-27 | 주식회사 동부하이텍 | Ｍｉｍ 커패시터 및 ｍｉｍ 커패시터 제조 방법 |
| CN113517400B (zh) * | 2021-09-13 | 2021-12-31 | 广州粤芯半导体技术有限公司 | 金属电容结构及其制备方法 |
-
2022
- 2022-06-28 CN CN202210737831.1A patent/CN114823640B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN114823640A (zh) | 2022-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1022783B1 (en) | Integrated circuit device having dual damascene capacitor | |
| US6777776B2 (en) | Semiconductor device that includes a plurality of capacitors having different capacities | |
| US7981761B2 (en) | Method of manufacturing semiconductor device having MIM capacitor | |
| US20050212082A1 (en) | Semiconductor device and manufacturing method thereof | |
| US20060006441A1 (en) | Semiconductor device including a trench-type metal-insulator-metal (MIM) capacitor and method of fabricating the same | |
| KR20040054709A (ko) | Ｍｉｍ 캐패시터 구조체 및 ｍｉｍ 캐패시터 구조체 제조방법 | |
| US9391015B2 (en) | Method for forming a three-dimensional structure of metal-insulator-metal type | |
| JP4431580B2 (ja) | Ｍｉｍコンデンサ構造体およびその製造方法 | |
| US9177908B2 (en) | Stacked semiconductor capacitor structure | |
| US7745280B2 (en) | Metal-insulator-metal capacitor structure | |
| US7923324B2 (en) | Method for manufacturing capacitor of semiconductor device | |
| WO2006057775A2 (en) | Method for fabricating a mim capacitor having increased capacitance density and related structure | |
| CN101378085B (zh) | 金属-绝缘体-金属电容器及其制造方法 | |
| CN114823640B (zh) | Tddb性能提升的金属电容结构及其制造方法 | |
| CN112018241A (zh) | 半导体结构及其形成方法 | |
| JP2002184953A (ja) | 半導体装置およびその製造方法 | |
| US5751019A (en) | Method and structure for reducing short circuits between overlapping conductors | |
| US11887889B2 (en) | Semiconductor device and method for manufacturing the same | |
| CN212676255U (zh) | 半导体器件 | |
| US20230395649A1 (en) | Metal-insulator-metal (mim) capacitor module | |
| US20230268380A1 (en) | Metal-insulator-metal (mim) capacitor module with dielectric sidewall spacer | |
| CN109755386B (zh) | 电容器、半导体器件及其制造方法 | |
| CN117116919A (zh) | 半导体结构及其形成方法 | |
| CN117156964A (zh) | 半导体结构及其形成方法 | |
| CN117651476A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 510700 No. 28, Fenghuang fifth road, Huangpu District, Guangzhou, Guangdong Patentee after: Yuexin Semiconductor Technology Co.,Ltd. Address before: 510700 No. 28, Fenghuang fifth road, Huangpu District, Guangzhou, Guangdong Patentee before: Guangzhou Yuexin Semiconductor Technology Co.,Ltd. |