JP2020004825A - トレンチキャパシタ - Google Patents

トレンチキャパシタ Download PDF

Info

Publication number
JP2020004825A
JP2020004825A JP2018122277A JP2018122277A JP2020004825A JP 2020004825 A JP2020004825 A JP 2020004825A JP 2018122277 A JP2018122277 A JP 2018122277A JP 2018122277 A JP2018122277 A JP 2018122277A JP 2020004825 A JP2020004825 A JP 2020004825A
Authority
JP
Japan
Prior art keywords
trench
trench capacitor
wall
inclined surface
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018122277A
Other languages
English (en)
Other versions
JP7178187B2 (ja
Inventor
秀俊 増田
Hidetoshi Masuda
秀俊 増田
宜成 武
Nobuaki Take
宜成 武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2018122277A priority Critical patent/JP7178187B2/ja
Priority to US16/451,691 priority patent/US11158456B2/en
Publication of JP2020004825A publication Critical patent/JP2020004825A/ja
Application granted granted Critical
Publication of JP7178187B2 publication Critical patent/JP7178187B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10015Non-printed capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】誘電体層での絶縁破壊に起因する故障の故障モードをオープンモードに誘導することができるトレンチキャパシタを提供する。【解決手段】トレンチキャパシタは、上面に複数のトレンチ11が設けられた基材10と、複数のトレンチに埋め込まれるように基材に設けられたMIM構造体20と、を備える。複数のトレンチは、第1トレンチと、複数のトレンチの深さ方向に直交する第1方向において第1トレンチに隣接している第2トレンチと、を含む。基材は、第1トレンチと第2トレンチとを隔てる第1ウォールを有する。第1ウォールは、第1方向及び前記深さ方向を含む断面において、その先端が鋭角に形成されている第1の部分を有する。【選択図】図3

Description

本開示は、トレンチキャパシタに関する。より具体的には、本開示は、故障モードがオープンモードとなるように構成されたトレンチキャパシタに関する。
従来から、単位面積あたりの容量を向上させることが可能なトレンチキャパシタが知られている。トレンチキャパシタにおいては、基材にトレンチが形成されており、このトレンチに容量を発生させるためのMIM構造体が埋め込まれている。このMIM構造体は、誘電体からなる誘電体層と導体からなる電極層とが交互に積層された積層体である。トレンチキャパシタにおいては、基材の厚さ方向に伸びるトレンチの側面にも誘電体層及び導体層が設けられるため、単位面積あたりの容量を向上させることができる。
従来のトレンチキャパシタは、例えば、以下の特許文献1〜特許文献26に開示されている。
特開2008−251724号公報 特開2008−251725号公報 特開2008−251728号公報 特開2008−251972号公報 特開2009−135310号公報 特開2009−135311号公報 特表2009−515353号公報 特表2009−515356号公報 特表2009−535835号公報 特開2009−246180号公報 特開2009−295925号公報 特表2009−541984号公報 特開2010−045297号公報 特表2010−530128号公報 特表2011−503841号公報 特開2013−141003号公報 特表2014−505354号公報 特開2016−009863号公報 特開2016−157946号公報 特開2016−195160号公報 特開2016−195161号公報 特開2016−195164号公報 特表2016−535441号公報 米国特許出願公開第2016−0020267号明細書 米国特許出願公開第2016−0284694号明細書 米国特許出願公開第2014−0145299号明細書
トレンチキャパシタにおいては、電極層に挟まれた誘電体層において絶縁破壊が起こることがある。例えば、製造時に誘電体層に欠陥が生じた場合や誘電体層において劣化が生じた場合、当該欠陥や劣化がある部位において絶縁破壊が起こりやすい。誘電体層において絶縁破壊が起こると、破壊箇所を流れる電流によってジュール熱が発生し、このジュール熱によって溶融した電極層が当該破壊箇所の周囲に流動する。この流動した電極層によって、当該誘電体層の両面に設けられている電極層同士がショートするので、トレンチキャパシタにおける通常の故障モードはショートモードとなる。
トレンチキャパシタにおいてショートモードでの故障が発生すると、当該トレンチキャパシタに接続されている回路の構成部品に本来は印加されない電流が印加されてしまう。このような本来は想定されていない電流の印加は、当該回路の誤作動や破壊の原因となる。このような他回路への不要な電流の印加を防止するために、トレンチキャパシタにおいて望ましい故障モードはオープンモードである。
上記のように、トレンチキャパシタに関する特許出願が多数なされている。それにもかかわらず、これまでのところ、誘電体層での絶縁破壊に起因する故障モードをオープンモードに誘導することができるトレンチキャパシタは知られていない。
本開示の目的の一つは、誘電体層での絶縁破壊に起因する故障の故障モードをオープンモードに誘導することができるトレンチキャパシタを提供することである。本開示のこれ以外の目的は、明細書全体の記載を通じて明らかにされる。
本発明の一実施形態によるトレンチキャパシタは、上面に複数のトレンチが設けられた基材と、前記複数のトレンチに埋め込まれるように前記基材に設けられたMIM構造体と、を備える。当該実施形態において、前記複数のトレンチは、第1トレンチと、前記複数のトレンチの深さ方向に直交する第1方向において前記第1トレンチに隣接している第2トレンチと、を含む。前記基材は、前記第1トレンチと前記第2トレンチとを隔てる第1ウォールを有する。前記第1ウォールは、前記第1方向及び前記深さ方向を含む断面において、その先端が鋭角に形成されている第1の部分を有する。
本発明の一実施形態によるトレンチキャパシタにおいて、前記第1ウォールは、前記第1の部分において、前記先端の先端曲率半径が50nm以下となるように形成されている。
本発明の一実施形態によるトレンチキャパシタにおいて、前記第1ウォールの前記第1の部分は、前記深さ方向に対して第1角度だけ傾斜している第1傾斜面と、前記第1傾斜面と接続されており、前記深さ方向に対して第2角度だけ傾斜している第2傾斜面と、を有する。
本発明の一実施形態によるトレンチキャパシタにおいて、前記第1ウォールは、前記第1傾斜面と前記第2傾斜面とが為す先端角度が2°〜240°となるように形れている。
本発明の一実施形態によるトレンチキャパシタにおいて、前記第1ウォールの前記第1の部分とは異なる第2の部分は、前記深さ方向に対して前記第1角度だけ傾斜している第3傾斜面と、前記深さ方向に対して前記第2角度だけ傾斜している第4傾斜面と、前記第3傾斜面と前記第4傾斜面とを接続する第1ウォール上面と、を有する。
本発明の一実施形態によるトレンチキャパシタは、前記MIM構造体の上に設けられた保護層をさらに備える。前記保護層には、平面視において前記第1の部分と重複する位置に第1貫通孔が設けられている。
本発明の一実施形態によるトレンチキャパシタにおいて、前記第1貫通孔は、平面視において外部電極と重複しない位置に形成されている。
本発明の一実施形態によるトレンチキャパシタにおいて、前記MIM構造体は、第1誘電体層と前記第1誘電体層の下面に設けられた第1電極層と前記第1誘電体層の上面に設けられた第2電極層と、を有する。
本発明の一実施形態によるトレンチキャパシタにおいて、前記MIM構造体は、前記第2電極層の上面に設けられた第2誘電体層と、前記第2誘電体層の上面に設けられた第3電極層と、をさらに有する
本発明の一実施形態によるトレンチキャパシタにおいて、前記第2誘電体層及び前記第3電極層には、平面視において前記第1の部分と重複する位置に第2貫通孔が設けられている。
本発明の一実施形態によるトレンチキャパシタは、前記MIM構造体と前記保護層との間に設けられたバリア層をさらに備える。
本発明の一実施形態によるトレンチキャパシタにおいて、前記複数のトレンチは、第3トレンチと、前記第1方向において前記第3トレンチに隣接している第4トレンチと、を含み、前記基材は、前記第3トレンチと前記第4トレンチとを隔てる第2ウォールを有し、前記第2ウォールは、前記深さ方向に対して前記第1角度だけ傾斜している第5傾斜面と、前記深さ方向に対して前記第2角度だけ傾斜している第6傾斜面と、前記第4傾斜面と前記第5傾斜面とを接続する第2ウォール上面と、を有する。
本発明の一実施形態は、上記のいずれかのトレンチキャパシタを備える回路基板に関する。本発明の一実施形態は、当該回路基板を備える電子機器に関する。
本明細書の開示によれば、トレンチキャパシタにおいて、誘電体層での絶縁破壊に起因する故障の故障モードをオープンモードに誘導することができる。
本発明の一実施形態によるトレンチキャパシタの平面図である。 図1のトレンチキャパシタをI−I線で切断したYZ断面を模式的に示す断面図である。 図1のトレンチキャパシタをII−II線で切断したXZ断面を模式的に示す断面図である。 図3のトレンチキャパシタのXZ断面の上面付近を拡大して模式的に示す拡大断面図である。 図1のトレンチキャパシタのYZ断面の一部を拡大して模式的に示す拡大断面図である。図5には、外部電極2とMIM構造体20との電気的な接続構造が示されている。 図1のトレンチキャパシタのYZ断面の一部を拡大して模式的に示す拡大断面図である。図6には、外部電極3とMIM構造体20との電気的な接続構造が示されている。 図1のトレンチキャパシタの領域Aを模式的に示す図である。図7においては、基材以外の部材の図示が省略されている。 図1のトレンチキャパシタをII−II線で切断した断面を模式的に示す断面図であり、基材の構造を説明するために当該基材以外の部材の図示を省略して示す図である。 図7のトレンチキャパシタのウォール12aをIII−III線で切断した断面を模式的に示す断面図である。 図7のトレンチキャパシタのウォール12bをIV−IV線で切断した断面を模式的に示す断面図である。 図7のトレンチキャパシタのウォール12bをV−V線で切断した断面を模式的に示す断面図である。 本発明の一実施形態によるトレンチキャパシタの製造工程を説明するための図であり、基材を準備する工程を示す図である。図12aには、準備された基材の平面図が示されている。 本発明の一実施形態によるトレンチキャパシタの製造工程を説明するための図であり、基材にトレンチを形成する工程を示す図である。図12bには、ウォールの一部にX軸方向における幅が狭い第1の部分が設けられた基材の平面図が示されている。 本発明の一実施形態によるトレンチキャパシタの製造工程を説明するための図であり、基材を準備する工程を示す図である。図13aには、準備された基材の一部のXZ断面図が示されている 本発明の一実施形態によるトレンチキャパシタの製造工程を説明するための図であり、基材にトレンチを形成する工程を示す図である。図13bには、ウォールの一部にX軸方向における幅が狭い幅狭部が設けられた基材の一部のXZ断面図が示されている。 本発明の一実施形態によるトレンチキャパシタの製造工程を説明するための図であり、ウォールに傾斜部を設ける工程を示す図である。図13cには、各ウォールに傾斜部が設けられた基材の一部のXZ断面図が示されている。 本発明の一実施形態によるトレンチキャパシタの製造工程を説明するための図であり、MIM構造体を設ける工程を示す図である。図13dには、MIM構造体が設けられた基材の一部のXZ断面図が示されている。 本発明の一実施形態によるトレンチキャパシタの製造工程を説明するための図であり、バリア層を設ける工程及び保護層を設ける工程を示す図である。図13eには、MIM構造体、バリア層、及び保護層が設けられた基材の一部のXZ断面図が示されている。 本発明の別の実施形態によるトレンチキャパシタのXZ断面の上面付近を拡大して模式的に示す拡大断面図である。
以下、適宜図面を参照し、本発明の様々な実施形態を説明する。なお、複数の図面において共通する構成要素には当該複数の図面を通じて同一の参照符号が付されている。各図面は、説明の便宜上、必ずしも正確な縮尺で記載されているとは限らない点に留意されたい。
図1から図6を参照して、本発明の一実施形態に係るトレンチキャパシタ1について説明する。図1は、トレンチキャパシタ1の平面図であり、図2は、トレンチキャパシタ1をI−I線で切断した断面を模式的に示す断面図であり、図3は、トレンチキャパシタ1をII−II線で切断した断面を模式的に示す断面図であり、図4aは、トレンチキャパシタ1の上面付近を拡大して模式的に示す拡大断面図であり、図5は、トレンチキャパシタ1の外部電極2付近を拡大して模式的に示す拡大断面図であり、図6は、トレンチキャパシタ1の外部電極3付近を拡大して模式的に示す拡大断面図である。
図示のように、一実施形態によるトレンチキャパシタ1は、基材10と、基材10に設けられたMIM構造体20と、MIM構造体20の上に設けられたバリア層30と、バリア層30の上に設けられた保護層40と、を備える。保護層40は、MIM構造体20とMIM構造体の上に設けられたバリア層30を覆うように設けられる。バリア層30は、MIM構造体20と保護層40との間に設けられている。保護層40の上には、外部電極2及び外部電極3が設けられる。外部電極2は、MIM構造体20の後述する正内部電極層23と電気的に接続され、外部電極3は、MIM構造体20の後述する負内部電極層21と電気的に接続される。
トレンチキャパシタ1は、外部電極2及び外部電極3を回路基板に設けられたランドに接合することにより、当該回路基板に実装される。この回路基板は、様々な電子機器に搭載され得る。トレンチキャパシタ1が実装された回路基板を備える電子機器には、スマートフォン、携帯電話、タブレット端末、ゲームコンソール、及びこれら以外のトレンチキャパシタ1が実装された回路基板を備えることができる任意の電子機器が含まれる。
図1を含む各図には、互いに直交するX方向、Y方向、及びZ方向が示されている。本明細書においては、図1に示されているX方向、Y方向、及びZ方向を基準としてトレンチキャパシタ1の構成部材の向きや配置を説明することがある。具体的には、文脈上別に解される場合を除き、トレンチキャパシタ1の「幅」方向、「長さ」方向、及び「厚さ」方向はそれぞれ、図1のX軸に沿う方向、Y軸に沿う方向、及びZ軸に沿う方向とする。本明細書においてトレンチキャパシタ1及びその構成部材の上下方向に言及する際には、図1の上下方向を基準とする。つまり、文脈上別に解される場合を除き、Z軸の正方向がトレンチキャパシタ1の上方向とされ、Z軸の負方向がトレンチキャパシタ1の下方向とされる。
一実施形態において、基材10は、Siなどの絶縁材料から成る。一実施形態において、基材10は、概ね直方体の形状に形成されており、その幅方向(X軸方向)の寸法は例えば50μm〜5000μmとされ、その長さ方向(Y軸方向)の寸法は例えば50μm〜5000μmとされ、その厚さ方向(Z軸方向)の寸法は例えば5μm〜500μmとされる。本明細書において具体的に示される基材10の寸法は例示に過ぎず、基材10は任意の寸法をとることができる。
基材10には、その上面10aからZ軸方向に沿って延伸する複数のトレンチ11が形成されている。複数のトレンチ11の各々は、Z軸方向に所定の深さを有するように形成される。本明細書においては、Z軸方向をトレンチ11の深さ方向と呼ぶことがある。図1に示されているように、複数のトレンチ11の各々は、その平面視の形状が、X軸方向に沿って伸びる辺とY軸方向に沿って伸びる辺とで画定されるほぼ長方形となるように形成されている。図示の実施形態において、複数のトレンチ11の各々は、平面視において、X軸方向に沿って伸びる辺がY軸方向に沿って伸びる辺よりも短くなるように形成されている。
一実施形態において、複数のトレンチ11の各々は、単位面積あたりの高容量化を実現するために、高アスペクト比を有するように形成される。つまり、複数のトレンチ11の各々は、その幅(例えば、X軸方向の辺の長さ)に対する深さ(Z軸方向の深さ)の比が大きくなるように形成される。複数のトレンチ11の各々の幅(X軸方向における寸法)は例えば0.1μm〜5μmとされ、その深さ(Z軸方向における寸法)は例えば1μm〜100μmとされる。本明細書において具体的に示されるトレンチ11の寸法は例示に過ぎず、トレンチ11は任意の寸法をとることができる。また、トレンチ11の平面視における形状は長方形形状に限られず、トレンチ11は任意の形状を取ることができる。一実施形態において、トレンチ11は、その深さ(Z軸方向における寸法)が40μmであり、その幅(X軸方向における寸法)が1.0μmとなるように構成される。
トレンチ11は、例えばSi基板の表面にトレンチ11のパターンに対応する開口が形成されたマスクを形成した後、エッチングにより当該Si基板をエッチングすることで形成され得る。基板11のエッチング加工は、深掘りRIE(深掘り反応性エッチング)などの反応性イオンエッチング法により行われ得る。
図7〜図11を参照して、基材10に形成されるトレンチ11及び当該トレンチ11を区画するウォールについて説明する。図7は、トレンチキャパシタ1の領域Aを模式的に示す平面図であり、図8は、トレンチキャパシタ1をII−II線で切断した断面を模式的に示す断面図であり、図9は、トレンチキャパシタ1のウォール12aをIII−III線で切断した断面を模式的に示す断面図であり、図10は、トレンチキャパシタ1のウォール12bをIV−IV線で切断した断面を模式的に示す断面図であり、図11は、トレンチキャパシタ1のウォール12bをV−V線で切断した断面を模式的に示す断面図である。図7〜図11においては、基材10及びトレンチ11の説明を行う便宜上、これら以外の部材の図示が省略されている。
図7に示されているように、基材10の領域Aには、トレンチ11a〜トレンチ11gが形成されている。トレンチ11aは、トレンチ11bとX軸方向において隣接しており、トレンチ11bとはウォール12aにより隔てられている。トレンチ11bは、トレンチ11a及びトレンチ11cとX軸方向において隣接しており、前述のようにトレンチ11aとはウォール12aにより隔てられており、トレンチ11cとはウォール12bで隔てられている。トレンチ11c〜トレンチ11gも同様に、X軸方向において他のトレンチと隣接しており、この隣接しているトレンチとはウォール12a又はウォール12bによって隔てられている。X軸方向は、トレンチ11の深さ方向(すなわち、Z軸方向)と直交する第1方向の例である。
ウォール12a及びウォール12bはいずれも基材10に形成された凸形状の部位であり、X軸方向において隣接するトレンチ11を互いから離隔させるように構成される。ウォール12a及びウォール12bは、基材10の一部である。ウォール12aは、第2ウォールの例であり、ウォール12bは、第1ウォールの例である。
図示の実施形態において、ウォール12aは、基部13aと先端部14aとを有する。基部13aは、トレンチ11の底面から上方に延伸するように形成されている。図7に示された実施形態では、基部13aは、X軸方向における幅WaがY軸方向の全長にわたってほぼ一定となるように形成されている。また、図8に示された実施形態では、X軸方向における幅WaがZ軸方向の全長にわたってほぼ一定となるように形成されている。基部13aは、YZ平面に沿って延びる側面51aと、この側面51aに対向する側面52aとを有する。側面52aは、側面51aと平行に延びており、X軸方向において側面51aからWaだけ離間している。
先端部14aは、基部13aの上端から上方に延伸している。図9に示されているように、先端部14aは、XZ平面において、先端(Z軸の正方向)に向かうに従ってその幅が狭くなるように形成されている。先端部14aは、Z軸に対して角度θ1だけ傾いて延伸する傾斜面53aと、Z軸に対して傾斜面53aとは反対側に角度θ2だけ傾いて延伸する傾斜面54aと、傾斜面53aと傾斜面54aとを接続するウォール上面55aと、を有する。このように、傾斜面53aは、トレンチ11の深さ方向に対して角度θ1だけ傾斜しており、傾斜面54aは、トレンチ11の深さ方向に対して角度θ2だけ傾斜している。これにより、傾斜面53aとウォール上面55aとが為す角度は90°+θ1となり、傾斜面54aとウォール上面55aとが為す角度は90°+θ2となる。角度θ1と角度θ2とは互いに等しくてもよく互いと異なっていても良い。一実施形態において、先端部14aは、角度θ1及び角度θ2が1°〜120°の範囲のいずれかの角度となるように形成される。一実施形態において、先端部14aは、角度θ1及び角度θ2がいずれも30°となるように形成される。ウォール上面55aは、そのX軸方向における幅が基部13aのX軸方向における幅Waよりも小さくなるように形成される。傾斜面53aは、第5傾斜面の例であり、傾斜面54aは、第6傾斜面の例である。ウォール上面55aは、第2ウォール上面の例である。
一実施形態において、ウォール12bは、基部13bと先端部14bとを有する。基部13bは、基部13aと同様に、トレンチ11の底面から上方に延伸するように形成されている。ウォール12bは、X軸方向における幅が狭い幅狭部12b1と、幅狭部12b1よりもX軸方向における幅が広い幅広部12b2と、幅狭部12b1よりもX軸方向における幅が広い幅広部12b3と、を有している。図7に示されている実施形態では、幅狭部12b1は、ウォール12bのY軸方向のほぼ中央に設けられている。幅広部12b2は、幅狭部12b1よりもY軸方向における負側に設けられており、幅広部12b3は、幅狭部12b1よりもY軸方向における正側に設けられている。ウォール12bの幅狭部12b1は、第1ウォールの第1の部分の例である。幅広部12b2及び幅広部12b3はいずれも第1ウォールの第2の部分の例である。
図10に示されているように、ウォール12bの幅狭部12b1は、YZ平面に沿って延びる側面51b1と、この側面51b1に対向する側面52b2とを有する。側面52b2は、側面51b1と平行に延びており、X軸方向において側面51b1からWb1だけ離間している。つまり、ウォール12bの幅狭部12b1の基部13b1は、X軸方向において幅Wb1を有するように形成されている。
幅狭部12b1の先端部14b1は、基部13b1の上端から上方に延伸している。図10に示されているように、先端部14b1は、XZ平面において、先端(Z軸の正方向)に向かうに従ってその幅が狭くなるように形成されている。先端部14b1は、Z軸に対して角度θ3だけ傾いて延伸する傾斜面53b1と、Z軸に対して傾斜面53b1とは反対側に角度θ4だけ傾いて延伸する傾斜面54b1と、を有する。このように、傾斜面53b1は、トレンチ11の深さ方向に対して角度θ3だけ傾斜しており、傾斜面54b1は、トレンチ11の深さ方向に対して角度θ4だけ傾斜している。角度θ3と角度θ4とは互いに等しくてもよく互いと異なっていても良い。一実施形態において、先端部14b1は、角度θ3及び角度θ4が1°〜120°の範囲のいずれかの角度となるように形成される。一実施形態において、先端部14b1は、角度θ3及び角度θ4がいずれも30°となるように形成される。傾斜面53b1は、第1傾斜面の例であり、傾斜面54b1は、第2傾斜面の例である。
傾斜面53b1と傾斜面54b1とは互いと各々の上端において接続されている。このため、幅狭部12b1の先端部14b1は、XZ平面において、その先端55b1が鋭角に形成されている。一実施形態において、先端部14b1は、その先端曲率半径が0.1nm〜50nmの範囲のいずれかの値を取るように形成される。一実施形態において、先端部14b1は、その先端曲率半径が1.0nmとなるように形成される。角度θ3及び角度θ4がいずれも1°〜120°の範囲を取ることから、傾斜面53b1と傾斜面54b1とが為す先端角度は、2°〜240°の範囲内のいずれかの角度となる。
図示の実施形態において、ウォール12bの幅広部12b2は、基部13b2と先端部14b2とを有する。基部13b2は、トレンチ11の底面から上方に延伸するように形成されている。図8に示されているように、一実施形態における基部13b2は、X軸方向における幅Wb2がZ軸方向の全長にわたってほぼ一定となるように形成される。基部13b2は、YZ平面に沿って延びる側面51b2と、この側面51b2に対向する側面52b2とを有する。側面52b2は、側面51b2と平行に延びており、X軸方向において側面51b1からWb2だけ離間している。つまり、ウォール12bの幅広部12b2の基部13b2は、X軸方向において幅Wb2を有するように形成されている。
先端部14b2は、基部13b2の上端から上方に延伸している。図11に示されているように、先端部14b2は、XZ平面において、先端(Z軸の正方向)に向かうに従ってその幅が狭くなるように形成されている。先端部14b2は、Z軸に対して角度θ5だけ傾いて延伸する傾斜面53b2と、Z軸に対して傾斜面53b2とは反対側に角度θ6だけ傾いて延伸する傾斜面54b2と、傾斜面53b2と傾斜面54b2とを接続するウォール上面55b2と、を有する。このように、傾斜面53b2は、トレンチ11の深さ方向に対して角度θ5だけ傾斜しており、傾斜面54b2は、トレンチ11の深さ方向に対して角度θ6だけ傾斜している。これにより、傾斜面53b2とウォール上面55b2とが為す角度は90°+θ5となり、傾斜面54b2とウォール上面55b2とが為す角度は90°+θ6となる。角度θ5と角度θ6とは互いに等しくてもよく、互いと異なっていても良い。一実施形態において、先端部14b2は、角度θ5及び角度θ6が1°〜120°の範囲のいずれかの角度となるように形成される。一実施形態において、先端部14b2は、角度θ5及び角度θ6がいずれも30°となるように形成される。ウォール上面55b2は、そのX軸方向における幅が基部13b2のX軸方向における幅Wb2よりも小さくなるように形成される。傾斜面53b2は第3傾斜面の例であり、傾斜面54b2は第4傾斜面の例である。ウォール上面55b2は、第1のウォール上面の例である。
一実施形態において、ウォール12bの幅狭部12b1はいずれも、平面視において、外部電極2及び外部電極3のいずれとも重複しない位置に設けられる。
上記の実施形態において、ウォール12a、及び、ウォール12bの幅広部12b2は、XY平面において、互いと等しい形状となるように形成されてもよい。この場合、ウォール12a、及び、ウォール12bの幅広部12b2は、θ1とθ5が等しくなり、θ2とθ6とが等しくなり、WaとWb2とが等しくなるように形成される。
一実施形態において、θ1とθ3とθ5とはとは互いに等しくてもよいし、互いと異なっていても良い。θ2とθ4とθ6とはとは互いに等しくてもよいし、互いと異なっていても良い。
続いて、MIM構造体20についてさらに説明する。前述のように、基材10の上には、MIM構造体20が設けられる。MIM構造体20は、図示のように、トレンチ11の各々に埋め込まれるように、基材10に設けられている。
図4に示されているように、MIM構造体20は、誘電体層と導体層とが交互に積層された積層体である。図4に示されているように、一実施形態におけるMIM構造体20は、第1負内部電極層22aと、当該第1負内部電極層22aの上に設けられた第1誘電体層21aと、第1誘電体層21aの上に設けられた第1正内部電極層23aと、当該第1正内部電極層23aの上に設けられた第2誘電体層21bと、当該第2誘電体層21bの上に設けられた第2負内部電極層22bと、当該第2負内部電極層22bの上に設けられた第3誘電体層21cと、当該第3誘電体層21cの上に設けられた第2正内部電極層23bと、を有する。
図示の実施形態において、MIM構造体20は、3層のMIM層を含んでいる。第1層目のMIM層は、第1誘電体層21aと、当該第1誘電体層21aの下面に設けられた第1負内部電極層22aと、当該第1誘電体層21aの上面に設けられた第1正内部電極層23aと、を備える。第2層目のMIM層は、第2誘電体層21bと、当該第2誘電体層21bの下面に設けられた第1正内部電極層23aと、当該第2誘電体層21bの上面に設けられた第2負内部電極層22bと、を備える。第3層目のMIM層は、第3誘電体層21cと、当該第3誘電体層21cの下面に設けられた第2負内部電極層22bと、当該第3誘電体層21cの上面に設けられた第2正内部電極層23bと、を備える。第1正内部電極層23aは、第1層目のMIM層の上側の電極層としての機能と、第2層目のMIM層の下側の電極層としての機能を兼ねている。同様に、第2負内部電極層22bは、第2層目のMIM層の上側の電極層としての機能と、第3層目のMIM層の下側の電極層としての機能を兼ねている。
本明細書においては、第1誘電体層21a、第2誘電体層21b、及び第3誘電体層21cを互いに区別する必要がない場合には、これらを総称して誘電体層21と呼ぶことがある。同様に、第1負内部電極層22aと第2負内部電極層22bとを互いに区別する必要がない場合には、これらを総称して負内部電極層22と呼ぶことがあり、第1正内部電極層23aと第2正内部電極層23bとを互いに区別する必要がない場合には、これらを総称して正内部電極層23と呼ぶことがある。
誘電体層21の材料として、BST(チタン酸バリウムストロンチウム)、BTO(チタン酸バリウム)、チタン酸ストロンチウム(STO)、酸化シリコン(SiO2)、窒化シリコン(SiN)、酸窒化シリコン(SiON)、ジルコニア(ZrO2)、アルミナ(Al23)、酸化ハフニウム(HfO2)、酸化チタン(TiO2)、及びこれら以外の誘電体材料を用いることができる。第1誘電体層21a、第2誘電体層21b、及び第3誘電体層21cは同じ誘電体材料から形成されてもよいし、互いと異なる誘電体材料から形成されてもよい。誘電体層21の材料は、本明細書で明示的に説明されたものには限定されない。
誘電体層21は、例えば、スパッタ法、CVD法、ALD(原子層堆積)法、又はこれら以外の公知の方法により形成される。誘電体層21は、その膜厚が例えば1nm〜500nmとなるように形成される。一実施形態において、誘電体層21の膜厚は、30nmとされる。
負内部電極層22及び正内部電極層23の材料として、ニッケル(Ni)、銅(Cu)、パラジウム(Pd)、白金(Pt)、銀(Ag)、金(Au)、ルテニウム(Ru)、タングステン(W)、モリブデン(Mo)、チタン(Ti)、導電性シリコン、もしくはこれら以外の金属材料、これらの金属元素の一または複数を含む合金材料、及び前記金属元素の化合物を用いることができる。一実施形態においては、負内部電極層22及び正内部電極層23の材料として、窒化チタン(TiN)が用いられる。負内部電極層22及び正内部電極層23の材料は、本明細書で明示的に説明されたものには限定されない。
負内部電極層22及び正内部電極層23は、例えば、スパッタ法、蒸着法、メッキ法、又はこれら以外の公知の方法により形成される。負内部電極層22及び正内部電極層23の各々は、その膜厚が例えば1nm〜500nmとなるように形成される。一実施形態において、負内部電極層22及び正内部電極層23の膜厚はそれぞれ30nmとされる。負内部電極層22及び正内部電極層23の膜厚は、本明細書で明示的に説明されたものには限定されない。
バリア層30は、トレンチキャパシタ1の耐候性を向上させるために、MIM構造体20の上に設けられる。一実施形態において、バリア層30は、保護層40から放出される水分や大気中の水分が容量を発生させるMIM構造体20に到達しないように、MIM構造体20と保護層40との間に設けられる。バリア層30は、水素ガスバリア性に優れた薄膜であってもよい。バリア層30の材料として、アルミナ(Al23)、酸化シリコン(SiO2)、酸窒化シリコン(SiON)、ジルコニア(ZrO2)、及びこれら以外の絶縁材料を用いることができる。バリア層30は、例えば、スパッタ法、CVD法、又はこれら以外の公知の方法により形成される。バリア層30は、その膜厚が例えば5nm〜500nmとなるように形成される。一実施形態において、バリア層30の膜厚は50nmとされる。バリア層30の材料及び膜厚は、本明細書で明示的に説明されたものには限定されない。
保護層40は、外部環境からMIM構造体20を保護するために、バリア層30の上に設けられる。保護層40は、例えば、外部から受ける衝撃などの機械的ダメージからMIM構造体20を保護するように設けられる。保護層40の材料として、ポリイミド等の樹脂材料、酸化シリコン(SiO2)、窒化シリコン(SiN)、酸窒化シリコン(SiON)、及びこれら以外の絶縁材料を用いることができる。保護層40は、例えば、スピンコート法により感光性ポリイミドを塗布し、この塗布されたポリイミドを露光、現像、及びキュアすることにより形成される。保護層40は、これ以外の任意の公知の方法によりバリア層30の上に設けられる。保護層40は、その膜厚が例えば200nm〜5000nmとなるように形成される。一実施形態において、保護層40の膜厚は3000nmとされる。保護層40の材料及び膜厚は、本明細書で明示的に説明されたものには限定されない。
一実施形態において、保護層40には、一つ又は複数の貫通孔40aが設けられている。図1に示されているように、図示の実施形態では、保護層40に8つの貫通孔40aが設けられている。貫通孔40aは、平面視において、ウォール12bの幅狭部12b1と重複する位置に設けられている。一実施形態において、貫通孔40aはいずれも、平面視において、外部電極2及び外部電極3のいずれとも重複しない位置に設けられる。図1に示されているように、貫通孔40aは、外部電極2のY軸方向正側の端面よりもさらにY軸方向の正側にシフトした位置であって、外部電極3のY軸方向負側の端面よりもさらにY軸方向の負側にシフトした位置に設けられている。保護層40には貫通孔40aが設けられなくとも良い。
図5に示されているように、MIM構造体20、バリア層30、及び保護層40のうち外部電極2と対向する領域の一部には、コンタクトホール62a及びコンタクトホール62bが設けられる。コンタクトホール62aは、保護層40、バリア層30、及びMIM構造体20のうち上から4層目(すなわち、第2正内部電極層23b、第3誘電体層21c、第2負内部電極層22b、第2誘電体層21b)までを貫通するように設けられている。コンタクトホール62bは、保護層40及びバリア層30を貫通するように設けられている。
図6に示されているように、MIM構造体20、バリア層30、及び保護層40のうち外部電極3と対向する領域の一部には、コンタクトホール63a及びコンタクトホール63bが設けられる。コンタクトホール63aは、保護層40、バリア層30、及びMIM構造体20のうち上から6層目(すなわち、第2正内部電極層23b、第3誘電体層21c、第2負内部電極層22b、第2誘電体層21b、第1正内部電極層23a、第1誘電体層21a)までを貫通するように設けられている。コンタクトホール62bは、保護層40、バリア層30、及びMIM構造体20のうち上から2層目(すなわち、第2正内部電極層23b及び第3誘電体層21c)まで貫通するように設けられている。
コンタクトホール62a、コンタクトホール62b、コンタクトホール63a、及びコンタクトホール63bは、例えば、各コンタクトホールに対応する位置において開口しているマスクを保護層40の上に設け、このマスクが設けられた保護層40、バリア層30、及び必要に応じてMIM構造体20の一部をエッチングすることで形成される。
コンタクトホール62a,62b,63a,63b内には、引出電極2a,2b,3a,3bがそれぞれ設けられる。引出電極2aは、その下端において第1正内部電極層23aと電気的に接続され、その上端において外部電極2と電気的に接続されている。引出電極2bは、その下端において第2正内部電極層23bと電気的に接続され、その上端において外部電極2と電気的に接続されている。引出電極3aは、その下端において第1負内部電極層22aと電気的に接続され、その上端において外部電極3と電気的に接続されている。引出電極3bは、その下端において第2負内部電極層22bと電気的に接続され、その上端において外部電極3と電気的に接続されている。
引出電極2a,2b,3a,3bの材料として、銅(Cu)、ニッケル(Ni)、スズ(Sn)、パラジウム(Pd)、白金(Pt)、銀(Ag)、金(Au)、もしくはこれら以外の金属材料、または、これらの金属元素の一または複数を含む合金材料を用いることができる。引出電極2a,2b,3a,3bは、蒸着法、スパッタ法、メッキ法、又はこれら以外の公知の方法により形成される。
外部電極2及び外部電極3の材料として、銅(Cu)、ニッケル(Ni)、スズ(Sn)、パラジウム(Pd)、白金(Pt)、銀(Ag)、金(Au)、もしくはこれら以外の金属材料、または、これらの金属元素の一または複数を含む合金材料を用いることができる。外部電極2及び外部電極3は、保護層40の上面に、これらの金属材料を含む導体ペーストを塗布することにより形成される。外部電極2及び外部電極3には、必要に応じて、半田バリア層及び半田濡れ層の少なくとも一方が形成されてもよい。一実施形態において、外部電極2及び外部電極3は、その厚さが1000nm〜10000nmとなるように形成される。
続いて、図12a〜図12b及び図13a〜図13eを参照して、本発明の一実施形態によるトレンチキャパシタの製造方法について説明する。図12a〜図12bは、製造工程における基材を概略的に示す平面図であり、図13a〜図13bは、図12a〜図12bの基材のVI−VI線に沿ったXY断面を概略的に示す断面図である。図13c〜図13eは、図13bに続いて行われる製造工程を説明する図であり、いずれも基材のVI−VI線に沿ったXY断面を概略的に示している。
まず、図12a及び図13aに示されているように、Si基材110を準備する。次に、この基材110の表面にトレンチのパターンに対応する開口が形成されたマスクを設ける。このマスクは、図1に示されているトレンチ11に対応する開口パターンを有する。当該マスクに形成されている複数の開口は、平面視において概ね長方形の形状に形成される。また、当該マスクは、幅狭部12bに対応する位置において、当該幅狭部12bに対応する形状を有するように幅狭に形成されている。次に、このマスクが設けられた基材110にエッチングを行うことにより、図12b及び図13bに示すように、基材110に複数のトレンチ111が形成される。X軸方向において隣接するトレンチ111の間は、ウォール112によって隔てられる。ウォール112の一部にX軸方向における幅が狭い幅狭部112b1が形成される。以下の説明では、この幅狭部112b1が形成されたウォールをウォール112bと呼び、幅狭部112b1が形成されていないウォールを112aと呼ぶ。このエッチングは、深掘りRIEにより行われても良い。
次に、基材110からマスクを除去し、このマスクが除去された基材110に対して、等方性エッチングを行う。この等方性エッチングにより、図13cに示されているように、ウォール112a及びウォール112bの先端部が面取りされる。この等方性エッチングによって、ウォール112aは、その先端部において、Z軸方向に対して所定角度(例えば30°)だけ傾斜する傾斜面153aと、Z軸方向に対して傾斜面153aとは反対側に所定角度(例えば30°)だけ傾斜する傾斜面154aと、を有するように加工され、ウォール112bの幅狭部112b1は、Z軸方向に対して所定角度(例えば30°)だけ傾斜する傾斜面154aと、Z軸方向に対して傾斜面154aとは反対側に所定角度(例えば30°)だけ傾斜する傾斜面154bと、を有するように加工される。等方性エッチングにより、幅狭部112b1は、その先端が鋭角となるように形成される。
次に、電極層と誘電体層とを交互に積層することにより、図13dに示されているように、基材110の上面にMIM構造体120が形成される。MIM構造体120は、トレンチ111に埋め込まれるように形成される。MIM構造体120は、例えば、3層の誘電体層と、2層の正内部電極層と、2層の負内部電極層と、を有する。この誘電体層は、ジルコニアから形成されており、正内部電極層及び負内部電極層は、TiNから形成されている。誘電体層、正内部電極層、及び負内部電極層は、スパッタ法により形成される。誘電体層の材料はジルコニアには限られず、正内部電極層及び負内部電極層の材料はTiNには限られない。誘電体層、正内部電極層、及び負内部電極層は、スパッタ法以外の様々な公知の方法により形成されてもよい。
次に、図13eに示されているように、MIM構造体120の上にバリア層130が形成され、このバリア層130の上に保護層140が形成される。保護層140のうち平面視において幅狭部112b1と重複する位置には、貫通孔140aが形成される。貫通孔140aは、保護層140の上面に、幅狭部112b1に対応する位置が開口したマスクを設け、このマスクが設けられた保護層140をエッチングすることにより形成される。次に、MIM構造体120の正内部電極層と接続される正外部電極、及び、MIM構造体120の負内部電極層と接続される負内部電極を設けることによりトレンチキャパシタが得られる。
続いて、図14を参照して、別の実施形態によるトレンチキャパシタ201について説明する。図14は、トレンチキャパシタ201の上面付近を拡大して模式的に示す拡大断面図である。トレンチキャパシタ201は、MIM構造体20に代えてMIM構造体220を備える点で、トレンチキャパシタ1と異なっている。
MIM構造体220は、第1負内部電極層22aと、当該第1負内部電極層22aの上に設けられた第1誘電体層21aと、第1誘電体層21aの上に設けられた第1正内部電極層23aと、当該第1正内部電極層23aの上に設けられた第2誘電体層21bと、当該第2誘電体層21bの上に設けられた第2負内部電極層22bと、当該第2負内部電極層22bの上に設けられた第3誘電体層21cと、当該第3誘電体層21cの上に設けられた第2正内部電極層23bと、を有する。MIM構造体220においては、図示のように、貫通孔40aに臨む領域(平面視において、貫通孔40aと重複する領域)において、上から1層目のMIM層と2層目のMIM層が除去されている。すなわち、MIM構造体220のうち第2正内部電極層23b、第3誘電体層21c、第2負内部電極層22b、及び第2誘電体層21bが、貫通孔40aに臨む領域において除去されている。つまり、MIM構造体220には、平面視において貫通孔40aと重複する領域(すなわち、平面視において幅狭部12b1と重複する領域)において、第2正内部電極層23b、第3誘電体層21c、第2負内部電極層22b、及び第2誘電体層21bをZ軸方向に貫く貫通孔220aが形成されている。
このように、MIM構造体220は、貫通孔40aに臨む領域において、第1誘電体層21aと、当該第1誘電体層21aの下面に設けられた第1負内部電極層22aと、当該第1誘電体層21aの上面に設けられた第1正内部電極層23aと、から成る1層のMIM層を有しており、貫通孔40aに臨む領域以外の領域においては、3層のMIM層を有している。
上記の一実施形態によれば、ウォール12bに設けられた幅狭部12b1の先端55b1が鋭角に形成されているため、外部電極2と外部電極3との間に電圧を印加した際に、MIM構造体20の他の領域と比較して幅狭部12b1の先端55b1付近に電界が集中しやすい。よって、上記のトレンチキャパシタ1においては、MIM構造体20における絶縁破壊が幅狭部12b1の先端55b1付近で起こりやすい。言い換えれば、トレンチキャパシタ1は、MIM構造体20における絶縁破壊が幅狭部12b1の先端55b1付近で起こるように設計されている。
絶縁破壊は、MIM構造体20の各電極間へ大きな電圧が印加されている場合に発生しやすい。幅狭部12b1の先端55b1付近においてにMIM構造体20に絶縁破壊が発生すると、チャージされていた電荷が絶縁破壊の発生領域に集中して流れる。このため、MIM構造体20における絶縁破壊の発生領域に高密度の電流が流れる。この高密度電流によってジュール熱が発生し、このジュール熱がMIM構造体20の構成部材である各導体層及び各誘電体層を溶融させる。この絶縁破壊がトレンチ11の深部で発生すると、溶融した導体層及び誘電体層が絶縁破壊の発生領域にとどまるため、ショートモードでの故障が起こってしまう。これに対して、上記の一実施形態においては、絶縁破壊がウォール12bの幅狭部12b1の先端55b1付近で発生するように誘導されているため、絶縁破壊の発生領域は、トレンチキャパシタ1の外表面付近となる。これにより、絶縁破壊により溶融した電極層及び誘電体層は、トレンチキャパシタ1の外部に排出されやすい。このように、上記の一実施形態によれば、絶縁破壊により溶融した電極層及び誘電体層が、絶縁破壊の発生領域の外(例えば、トレンチキャパシタ1外)に排出しやすいので、絶縁破壊による故障の故障モードをオープンモードに誘導することができる。
上記の一実施形態においては、ウォール12bの幅狭部12b1は、平面視において、外部電極2及び外部電極3のいずれとも重複しない位置に設けられる。これにより、MIM構造体20において幅狭部12b1の先端55b1付近で絶縁破壊が起きたときに、この絶縁破壊により溶融した電極層が外部電極2又は外部電極3に付着することを防止できる。これにより、上記の一実施形態におけるトレンチキャパシタ1においては、絶縁破壊による故障の故障モードをより確実にオープンモードに誘導することができる。
上記の一実施形態においては、平面視でウォール12bの幅狭部12b1と重複する位置において、保護層40に貫通孔40aが形成されている。これにより、MIM構造体20において幅狭部12b1の先端55b1付近で絶縁破壊が起きたときに、溶融した電極層を当該貫通孔40aからトレンチキャパシタ1外へ排出することができる。当該実施形態によれば、絶縁破壊による故障の故障モードをより確実にオープンモードに誘導することができる。一実施形態において、貫通孔40aの平面視における面積は、保護層40の平面視における面積の10%以下とされる。保護層40全体の面積に対して貫通孔40aの面積が占める割合を低くすることにより、外界からの機械的ダメージからMIM構造体20を保護するという保護層40の本来の機能を損なわずに、溶融した電極層を外部に排出することができる。
上記の一実施形態においては、ウォール12aの先端部14aにおいて、傾斜面53aとウォール上面55aとが為す角度及び傾斜面54aとウォール上面55aとが為す角度が90°よりも大きくなる。従来のトレンチキャパシタにおいては、トレンチを区画するウォールは面取りされていないため、各ウォールの先端においてその上面と側面とが為す角度は概ね90°である。上記の一実施形態によれば、ウォール12aの先端部14aが面取りされており、その結果、傾斜面53aとウォール上面55aとが為す角度及び傾斜面54aとウォール上面55aとが為す角度が90°よりも大きくなるため、ウォール12aの先端には、従来のトレンチキャパシタにおけるウォールの先端やウォール12bの先端よりも電界が集中しにくい。この結果、ウォール12bの先端以外の場所における絶縁破壊の発生を抑制することができる。言い換えれば、絶縁破壊の発生場所をウォール12bの幅狭部12b1の先端付近により確実に限定することができる。
本明細書で説明された各構成要素の寸法、材料、及び配置は、実施形態中で明示的に説明されたものに限定されず、この各構成要素は、本発明の範囲に含まれうる任意の寸法、材料、及び配置を有するように変形することができる。また、本明細書において明示的に説明していない構成要素を、説明した実施形態に付加することもできるし、各実施形態において説明した構成要素の一部を省略することもできる。
本明細書において、一の物体が他の物体の「上」、「上面」、「下」、又は「下面」に設けられると説明される場合には、当該一の物体は当該他の物体と直接接していても良く、別の層や膜を介して間接的に接していても良い。例えば、バリア層30がMIM構造体20の上に設けられる場合には、当該バリア層30は、MIM構造体20の上に直接(MIM構造体に接するように)設けられても良いし、他の層を介してMIM構造体の上に間接的に設けられても良い。
1 トレンチキャパシタ
2,3 外部電極
10 基材
11 トレンチ
20 MIM構造体
30 バリア層
40 保護層
本発明の一実施形態によるトレンチキャパシタにおいて、前記複数のトレンチは、第3トレンチと、前記第1方向において前記第3トレンチに隣接している第4トレンチと、を含み、前記基材は、前記第3トレンチと前記第4トレンチとを隔てる第2ウォールを有し、前記第2ウォールは、前記深さ方向に対して前記第1角度だけ傾斜している第5傾斜面と、前記深さ方向に対して前記第2角度だけ傾斜している第6傾斜面と、前記第傾斜面と前記第傾斜面とを接続する第2ウォール上面と、を有する。
次に、基材110からマスクを除去し、このマスクが除去された基材110に対して、等方性エッチングを行う。この等方性エッチングにより、図13cに示されているように、ウォール112a及びウォール112bの先端部が面取りされる。この等方性エッチングによって、ウォール112aは、その先端部において、Z軸方向に対して所定角度(例えば30°)だけ傾斜する傾斜面153aと、Z軸方向に対して傾斜面153aとは反対側に所定角度(例えば30°)だけ傾斜する傾斜面154aと、を有するように加工され、ウォール112bの幅狭部112b1は、Z軸方向に対して所定角度(例えば30°)だけ傾斜する傾斜面153b1と、Z軸方向に対して傾斜面153b1とは反対側に所定角度(例えば30°)だけ傾斜する傾斜面154b1と、を有するように加工される。等方性エッチングにより、幅狭部112b1は、その先端が鋭角となるように形成される。
次に、図13eに示されているように、MIM構造体120の上にバリア層130が形成され、このバリア層130の上に保護層140が形成される。保護層140のうち平面視において幅狭部112b1と重複する位置には、貫通孔140aが形成される。貫通孔40aは、保護層140の上面に、幅狭部112b1に対応する位置が開口したマスクを設け、このマスクが設けられた保護層140をエッチングすることにより形成される。次に、MIM構造体120の正内部電極層と接続される正外部電極、及び、MIM構造体120の負内部電極層と接続される負内部電極を設けることによりトレンチキャパシタが得られる。

Claims (14)

  1. 上面に複数のトレンチが設けられた基材と、
    前記複数のトレンチに埋め込まれるように前記基材に設けられたMIM構造体と、
    を備え、
    前記複数のトレンチは、第1トレンチと、前記複数のトレンチの深さ方向に直交する第1方向において前記第1トレンチに隣接している第2トレンチと、を含み、
    前記基材は、前記第1トレンチと前記第2トレンチとを隔てる第1ウォールを有し、
    前記第1ウォールは、前記第1方向及び前記深さ方向を含む断面において、その先端が鋭角に形成されている第1の部分を有する、
    トレンチキャパシタ。
  2. 前記第1ウォールは、前記第1の部分において、前記先端の先端曲率半径が50nm以下となるように形成されている、
    請求項1に記載のトレンチキャパシタ。
  3. 前記第1ウォールの前記第1の部分は、
    前記深さ方向に対して第1角度だけ傾斜している第1傾斜面と、
    前記第1傾斜面と接続されており、前記深さ方向に対して第2角度だけ傾斜している第2傾斜面と、
    を有する、
    請求項1に記載のトレンチキャパシタ。
  4. 前記第1ウォールは、前記第1傾斜面と前記第2傾斜面とが為す先端角度が2°〜240°となるように形成されている、
    請求項3に記載のトレンチキャパシタ。
  5. 前記第1ウォールの前記第1の部分とは異なる第2の部分は、前記深さ方向に対して前記第1角度だけ傾斜している第3傾斜面と、前記深さ方向に対して前記第2角度だけ傾斜している第4傾斜面と、前記第3傾斜面と前記第4傾斜面とを接続する第1ウォール上面と、を有する、
    請求項1から請求項4のいずれか1項に記載のトレンチキャパシタ。
  6. 前記MIM構造体の上に設けられた保護層をさらに備え、
    前記保護層には、平面視において前記第1の部分と重複する位置に第1貫通孔が設けられている、
    請求項1から請求項5のいずれか1項に記載のトレンチキャパシタ。
  7. 前記第1貫通孔は、平面視において外部電極と重複しない位置に形成されている、
    請求項6に記載のトレンチキャパシタ。
  8. 前記MIM構造体は、第1誘電体層と前記第1誘電体層の下面に設けられた第1電極層と前記第1誘電体層の上面に設けられた第2電極層と、を有する、
    請求項1から請求項7のいずれか1項に記載のトレンチキャパシタ。
  9. 前記MIM構造体は、前記第2電極層の上面に設けられた第2誘電体層と、前記第2誘電体層の上面に設けられた第3電極層と、をさらに有する、
    請求項8に記載のトレンチキャパシタ。
  10. 前記第2誘電体層及び前記第3電極層には、平面視において前記第1の部分と重複する位置に第2貫通孔が設けられている、
    請求項9に記載のトレンチキャパシタ。
  11. 前記MIM構造体と前記保護層との間に設けられたバリア層をさらに備える、
    請求項1から請求項10のいずれか1項に記載のトレンチキャパシタ。
  12. 前記複数のトレンチは、第3トレンチと、前記第1方向において前記第3トレンチに隣接している第4トレンチと、を含み、
    前記基材は、前記第3トレンチと前記第4トレンチとを隔てる第2ウォールを有し、
    前記第2ウォールは、前記深さ方向に対して前記第1角度だけ傾斜している第5傾斜面と、前記深さ方向に対して前記第2角度だけ傾斜している第6傾斜面と、前記第4傾斜面と前記第5傾斜面とを接続する第2ウォール上面と、を有する、
    請求項1から請求項10のいずれか1項に記載のトレンチキャパシタ。
  13. 請求項1から請求項12のいずれか1項に記載のトレンチキャパシタを備える回路基板。
  14. 請求項13に記載の回路基板を備える電子機器。
JP2018122277A 2018-06-27 2018-06-27 トレンチキャパシタ Active JP7178187B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018122277A JP7178187B2 (ja) 2018-06-27 2018-06-27 トレンチキャパシタ
US16/451,691 US11158456B2 (en) 2018-06-27 2019-06-25 Trench capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018122277A JP7178187B2 (ja) 2018-06-27 2018-06-27 トレンチキャパシタ

Publications (2)

Publication Number Publication Date
JP2020004825A true JP2020004825A (ja) 2020-01-09
JP7178187B2 JP7178187B2 (ja) 2022-11-25

Family

ID=69008377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018122277A Active JP7178187B2 (ja) 2018-06-27 2018-06-27 トレンチキャパシタ

Country Status (2)

Country Link
US (1) US11158456B2 (ja)
JP (1) JP7178187B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11063157B1 (en) * 2019-12-27 2021-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Trench capacitor profile to decrease substrate warpage
TWI720886B (zh) * 2020-05-08 2021-03-01 力晶積成電子製造股份有限公司 多層電容元件以及多層電容元件的設計方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61279167A (ja) * 1985-06-05 1986-12-09 Mitsubishi Electric Corp 半導体装置の製造方法
JP2012079960A (ja) * 2010-10-04 2012-04-19 Denso Corp キャパシタ構造体およびその製造方法
JP2012138595A (ja) * 2012-02-16 2012-07-19 Fujitsu Ltd 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板
JP2017005151A (ja) * 2015-06-11 2017-01-05 株式会社デンソー 半導体装置およびその製造方法
WO2017221750A1 (ja) * 2016-06-22 2017-12-28 株式会社村田製作所 キャパシタ
WO2018003445A1 (ja) * 2016-06-28 2018-01-04 株式会社村田製作所 キャパシタ

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101305448B (zh) 2005-11-08 2012-05-23 Nxp股份有限公司 电容器装置、宽带系统、电子部件及电容器的制造方法
EP1949418A2 (en) 2005-11-08 2008-07-30 Nxp B.V. Integrated capacitor arrangement for ultrahigh capacitance values
CN101484976B (zh) 2006-05-02 2011-02-23 Nxp股份有限公司 包括改进的电极的电器件及其制造方法
CN101473437B (zh) 2006-06-20 2011-01-12 Nxp股份有限公司 集成电路以及采用该集成电路的装置
JP2008251724A (ja) 2007-03-29 2008-10-16 Tdk Corp 凹パターン形成方法及びトレンチ型コンデンサの製造方法
JP2008251725A (ja) 2007-03-29 2008-10-16 Tdk Corp パターン形成方法、トレンチ型コンデンサの製造方法及び電子素子の製造方法
JP2008251728A (ja) 2007-03-29 2008-10-16 Tdk Corp 凹パターン形成方法及びトレンチ型コンデンサの製造方法
JP4877017B2 (ja) 2007-03-30 2012-02-15 Tdk株式会社 薄膜コンデンサ
WO2008139393A1 (en) 2007-05-10 2008-11-20 Nxp B.V. Integration substrate with a ultra-high-density capacitor and a through-substrate via
CN105185780B (zh) 2007-11-02 2019-04-05 村田整合被动式解决方案公司 多层结构及其制造方法
JP5023999B2 (ja) 2007-11-30 2012-09-12 Tdk株式会社 薄膜コンデンサ及びその製造方法
JP4952937B2 (ja) 2007-11-30 2012-06-13 Tdk株式会社 薄膜コンデンサ及びその製造方法
JP2009246180A (ja) 2008-03-31 2009-10-22 Tdk Corp 薄膜コンデンサ
JP2009295925A (ja) 2008-06-09 2009-12-17 Tdk Corp トレンチ型コンデンサ及びその製造方法
JP2010045297A (ja) 2008-08-18 2010-02-25 Tdk Corp トレンチ型コンデンサ及びその製造方法
US8502340B2 (en) 2010-12-09 2013-08-06 Tessera, Inc. High density three-dimensional integrated capacitors
US9054068B2 (en) * 2011-11-03 2015-06-09 Intel Corporation Etchstop layers and capacitors
US9178080B2 (en) 2012-11-26 2015-11-03 Taiwan Semiconductor Manufacturing Co., Ltd. Deep trench structure for high density capacitor
US9978829B2 (en) 2012-11-26 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Low impedance high density deep trench capacitor
FR3012664B1 (fr) 2013-10-29 2016-01-01 Ipdia Structure a capacite amelioree
US9105759B2 (en) 2013-11-27 2015-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Capacitive device and method of making the same
KR20160000613A (ko) 2014-06-25 2016-01-05 삼성전기주식회사 박막 커패시터
JP2016195161A (ja) 2015-03-31 2016-11-17 Tdk株式会社 薄膜キャパシタ
JP2016195164A (ja) 2015-03-31 2016-11-17 Tdk株式会社 薄膜キャパシタ
JP2016195160A (ja) 2015-03-31 2016-11-17 Tdk株式会社 薄膜キャパシタ
US10079277B2 (en) * 2016-11-28 2018-09-18 United Microelectronics Corp. Method of fabricating metal-insulator-metal capacitor
KR101933419B1 (ko) * 2017-04-25 2018-12-28 삼성전기 주식회사 커패시터 및 그 제조 방법
KR101963285B1 (ko) * 2017-04-26 2019-03-28 삼성전기주식회사 커패시터 및 이를 포함하는 실장기판

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61279167A (ja) * 1985-06-05 1986-12-09 Mitsubishi Electric Corp 半導体装置の製造方法
JP2012079960A (ja) * 2010-10-04 2012-04-19 Denso Corp キャパシタ構造体およびその製造方法
JP2012138595A (ja) * 2012-02-16 2012-07-19 Fujitsu Ltd 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板
JP2017005151A (ja) * 2015-06-11 2017-01-05 株式会社デンソー 半導体装置およびその製造方法
WO2017221750A1 (ja) * 2016-06-22 2017-12-28 株式会社村田製作所 キャパシタ
WO2018003445A1 (ja) * 2016-06-28 2018-01-04 株式会社村田製作所 キャパシタ

Also Published As

Publication number Publication date
JP7178187B2 (ja) 2022-11-25
US11158456B2 (en) 2021-10-26
US20200005999A1 (en) 2020-01-02

Similar Documents

Publication Publication Date Title
WO2021060552A1 (ja) キャパシタ
JP5093327B2 (ja) 薄膜キャパシタ
JP5710708B2 (ja) 積層セラミックキャパシタ及び積層セラミックキャパシタの実装基板
JP6891388B2 (ja) 積層型キャパシタ及びその実装基板
JP2017199894A (ja) 積層型キャパシター及びその実装基板
JP6731777B2 (ja) チップコンデンサ
JP2020136656A (ja) 積層型キャパシタ
JP7178187B2 (ja) トレンチキャパシタ
US11309134B2 (en) Capacitor
KR20150091677A (ko) 기판 내장용 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 전자부품 내장형 인쇄회로기판
JP6788847B2 (ja) キャパシタ
JP2021097202A (ja) 積層型キャパシタ及びその実装基板
WO2021085573A1 (ja) トレンチキャパシタ及びトレンチキャパシタの製造方法
WO2021020322A1 (ja) トレンチキャパシタ
JP5867136B2 (ja) 静電気保護部品
CN109791840B (zh) 电子部件
CN112349516B (zh) 多层陶瓷电容器以及包括其的基板
CN111009417B (zh) 电子组件
JP5119058B2 (ja) 薄膜キャパシタ
WO2020080291A1 (ja) トレンチキャパシタおよびトレンチキャパシタの製造方法
JP2022104530A (ja) 積層型キャパシタ及びその実装基板
JP2017195320A (ja) チップコンデンサ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190514

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221025

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221114

R150 Certificate of patent or registration of utility model

Ref document number: 7178187

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150