WO2021020322A1 - トレンチキャパシタ - Google Patents

トレンチキャパシタ Download PDF

Info

Publication number
WO2021020322A1
WO2021020322A1 PCT/JP2020/028613 JP2020028613W WO2021020322A1 WO 2021020322 A1 WO2021020322 A1 WO 2021020322A1 JP 2020028613 W JP2020028613 W JP 2020028613W WO 2021020322 A1 WO2021020322 A1 WO 2021020322A1
Authority
WO
WIPO (PCT)
Prior art keywords
wall portion
sub
trench
main wall
wall portions
Prior art date
Application number
PCT/JP2020/028613
Other languages
English (en)
French (fr)
Inventor
秀俊 増田
Original Assignee
太陽誘電株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 太陽誘電株式会社 filed Critical 太陽誘電株式会社
Publication of WO2021020322A1 publication Critical patent/WO2021020322A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body

Definitions

  • a thin film capacitor having a MIM structure formed by a thin film process and generating a capacitance by this MIM structure is known.
  • it is required to improve the generated capacity per unit area in order to reduce the size or increase the capacity.
  • Trench capacitors are known as thin film capacitors that can improve the generated capacity per unit area.
  • the trench capacitor includes a base material on which a large number of uneven structures called trenches are formed, and a MIM structure provided so that a part of the base material extends along the trench.
  • the MIM structure is also provided in the trench extending in the thickness direction of the base material, the capacity per unit area can be improved.
  • Conventional trench capacitors are disclosed in, for example, Patent Documents 1 and 2.
  • a film formation process such as a CVD method or an ALD method is used to form a MIM structure along the wall portion. Form the body.
  • a film formation process such as a CVD method or an ALD method is used to form a MIM structure along the wall portion. Form the body.
  • One of the objects of the present invention is to provide a trench capacitor capable of facilitating the supply of the film-forming material into the trench while ensuring the mechanical strength of the wall portion defining the trench.
  • the trench capacitor according to an embodiment of the present invention includes a base material having an upper surface, a lower surface opposite to the upper surface, and a wall portion defining a plurality of trenches extending from the upper surface in the vertical direction, and a first conductive layer. It includes a second conductive layer, a dielectric layer sandwiched between the first conductive layer and the second conductive layer, and a MIM structure provided along a wall portion.
  • the wall portion extends in the first direction along the upper surface from a plurality of main wall portions extending from one end to the other end of the trench region provided with the trench, and extends in the second direction along the upper surface so as to intersect the first direction.
  • a plurality of sub-wall portions connecting adjacent main wall portions are included, and the plurality of main wall portions include a first main wall portion, a second main wall portion adjacent to the first main wall portion, and a second main wall portion.
  • a plurality of sub-wall portions include a third main wall portion adjacent to the main wall portion, and the plurality of sub-wall portions includes a plurality of first sub-wall portions connecting the first main wall portion and the second main wall portion, and a second main wall portion.
  • a plurality of second sub-wall portions connecting the portion and the third main wall portion are included, and the position of the first sub-wall portion and the position of the second sub-wall portion in the first direction deviate from each other when viewed from above. ing.
  • the wall portion of this trench capacitor includes a plurality of main wall portions extending from one end to the other end of the trench region, and a plurality of sub-wall portions connecting adjacent main wall portions.
  • the main wall portion is reinforced by a plurality of sub wall portions.
  • the second main wall portion is reinforced by the first sub-wall portion on one side in the second direction, and is reinforced by the second sub-wall portion on the other side in the second direction.
  • the second main wall portion is placed between the second main wall portion and the third main wall portion.
  • the two second sub-walls defining both ends in the first direction of the one located trench it is reinforced by the first sub-wall between the two second sub-walls in the first direction. Therefore, compared to the case where the position of the first sub-wall portion and the position of the second sub-wall portion in the first direction are the same, the dimensions of the trench in the first direction (that is, the distance between the first sub-wall portions and the first position). 2 The distance between the sub-walls) can be increased. Therefore, it is possible to facilitate the supply of the film-forming material into the trench while ensuring the mechanical strength of the wall portion defining the trench.
  • the plurality of main wall portions include the fourth main wall portion adjacent to the third main wall portion, and the plurality of sub wall portions include the third main wall portion and the fourth main wall portion.
  • a plurality of third sub-wall portions to be connected may be included, and the position of the first sub-wall portion and the position of the third sub-wall portion in the first direction may be substantially the same when viewed from above. Also in this configuration, the distance between the first sub-walls, the distance between the second sub-walls, and the distance between the third sub-walls in the first direction (that is, the opening area of the trench) can be increased. Therefore, it is possible to facilitate the supply of the film-forming material into the trench while ensuring the mechanical strength of the wall portion defining the trench.
  • the plurality of main wall portions include the fourth main wall portion adjacent to the third main wall portion, and the plurality of sub wall portions include the third main wall portion and the fourth main wall portion.
  • a plurality of third sub-wall portions to be connected may be included, and the position of the first sub-wall portion and the position of the third sub-wall portion in the first direction may be deviated from each other when viewed from above. Also in this configuration, the distance between the first sub-walls, the distance between the second sub-walls, and the distance between the third sub-walls in the first direction (that is, the opening area of the trench) can be increased. Therefore, it is possible to facilitate the supply of the film-forming material into the trench while ensuring the mechanical strength of the wall portion defining the trench.
  • the shapes of the plurality of trenches may be substantially the same when viewed from above.
  • One embodiment of the present invention relates to a circuit board including any of the above trench capacitors.
  • One embodiment of the present invention relates to an electronic device including the above circuit board.
  • a trench capacitor capable of facilitating the supply of a film-forming material into a trench while ensuring the mechanical strength of the wall portion defining the trench.
  • FIG. 5 is a cross-sectional view schematically showing a cross section of the trench capacitor of FIG. 1 cut along the line II. It is sectional drawing which shows the trench part of the trench capacitor of FIG. 1 enlarged. It is an enlarged view which shows a part of the trench region of the trench capacitor of FIG. It is an enlarged view which shows a part of the trench region of the conventional trench capacitor. It is a figure which shows the modification of the trench capacitor of FIG.
  • FIG. 1 is a schematic plan view of the trench capacitor 1
  • FIG. 2 is a cross-sectional view schematically showing a cross section of the trench capacitor 1 cut along the I-I line.
  • FIG. 3 is an enlarged cross-sectional view showing a trench portion of the trench capacitor.
  • the trench capacitor 1 includes a base material 10, a MIM structure 20 provided on the base material 10, and a protective layer 40 provided so as to cover the MIM structure 20. ..
  • An external electrode 2 and an external electrode 3 are provided on the outside of the protective layer 40. The external electrode 2 and the external electrode 3 are electrically connected to the electrode layer constituting the MIM structure 20, as will be described in detail later.
  • the trench capacitor 1 is mounted on the circuit board by joining the external electrode 2 and the external electrode 3 to a land provided on the circuit board.
  • This circuit board can be mounted on various electronic devices.
  • the electronic device including the circuit board on which the trench capacitor 1 is mounted includes a smartphone, a mobile phone, a tablet terminal, a game console, and any other electronic device capable of comprising a circuit board on which the trench capacitor 1 is mounted. included.
  • FIGS. 1 and 2 the X, Y, and Z directions that are orthogonal to each other are shown.
  • the orientation and arrangement of the constituent members of the trench capacitor 1 may be described with reference to the X direction, the Y direction, and the Z direction shown in these figures.
  • the "width" direction, "length” direction, and “thickness” direction of the thin film capacitor 1 are the direction along the X axis and the Y axis of FIG. 1, respectively, unless otherwise understood in the context.
  • the positive direction of the Z-axis is the upward direction of the trench capacitor 1 and the negative direction of the Z-axis is defined as the upward direction of the trench capacitor 1, unless otherwise understood in the context.
  • the direction is the downward direction of the trench capacitor 1.
  • the base material 10 is made of an insulating material such as Si.
  • the base material 10 is formed in a substantially rectangular parallelepiped shape, and its width direction (X-axis direction) is, for example, 50 ⁇ m to 5000 ⁇ m, and its length direction (Y-axis direction) is For example, it is set to 50 ⁇ m to 5000 ⁇ m, and its thickness direction (Z-axis direction) is set to, for example, 5 ⁇ m to 500 ⁇ m.
  • the dimensions of the base material 10 specifically shown in the present specification are merely examples, and the base material 10 can take any size.
  • the base material 10 has an upper surface 10a, a lower surface 10b on the opposite side of the upper surface 10a, a side surface 10c connecting the upper surface 10a and the lower surface 10b, and a wall portion 13 defining a trench 11 described later.
  • the base material 10 has a substantially rectangular parallelepiped shape, and in the present specification, the four surfaces connecting the upper surface 10a and the lower surface 10b of the base material 10 are collectively referred to as a side surface 10c.
  • a plurality of trenches 11 extending from the upper surface 10a of the base material 10 along the Z-axis direction are formed. Each of the plurality of trenches 11 is formed so as to have a predetermined depth in the Z-axis direction.
  • each of the plurality of trenches 11 has a substantially rectangular shape whose plan view shape is defined by a side extending along the X-axis direction and a side extending along the Y-axis direction. It is formed to be. In the illustrated embodiment, each of the plurality of trenches 11 is formed so that the side extending along the X-axis direction is shorter than the side extending along the Y-axis direction in a plan view.
  • each of the plurality of trenches 11 is formed to have a high aspect ratio in order to realize a high capacity per unit area. That is, each of the plurality of trenches 11 is formed so that the ratio of the depth (dimension in the Z-axis direction) to the width (for example, the length of the side in the X-axis direction) is large.
  • the width (dimension in the X-axis direction) of each of the plurality of trenches 11 is, for example, 0.1 ⁇ m to 5 ⁇ m, and the depth (dimension in the Z-axis direction) thereof is, for example, 1 ⁇ m to 100 ⁇ m.
  • the dimensions of the trench 11 specifically shown in the present specification are merely examples, and the trench 11 can take any dimension.
  • the shape of the trench 11 in a plan view is not limited to a rectangular shape, and the trench 11 can take any shape.
  • the trench 11 is configured such that its depth (dimensions in the Z-axis direction) is 40 ⁇ m and its width (dimensions in the X-axis direction) is 1.0 ⁇ m.
  • the trench 11 can be formed, for example, by forming a mask on the surface of the Si substrate in which an opening corresponding to the pattern of the trench 11 is formed, and then etching the Si substrate by etching.
  • the etching process of the trench 11 can be performed by a reactive ion etching method such as deep digging RIE (deep digging reactive etching) using a Bosch process.
  • adjacent trenches 11 are separated from each other by a wall portion 12.
  • the wall portion 12 is a part of the base material 10 and is configured to separate adjacent trenches 11 from each other.
  • the wall portion 12 has a plurality of main wall portions 13 extending in the first direction (that is, the Y-axis direction) along the upper surface 10a and a second direction (that is, the X-axis direction) orthogonal to the first direction and along the upper surface 10a. ) Includes a plurality of secondary wall portions 14. The detailed configuration of the wall portion 12 will be described later.
  • the base material 10 is provided with the MIM structure 20. As shown, the base material 10 is provided so that a part thereof is embedded in each of the trenches 11.
  • the MIM structure 20 is configured to have a shape that follows the upper surface 10a of the base material 10 and the trench 11.
  • the MIM structure 20 has a first conductive layer, a second conductive layer, and a dielectric layer sandwiched between the first conductive layer and the second conductive layer. That is, the MIM structure 20 is a laminated body in which conductive layers and conductor layers are alternately laminated.
  • the MIM structure 20 in one embodiment is provided on the lower electrode layer 22 (first conductive layer), the dielectric layer 21 provided on the lower electrode layer 22, and the dielectric layer 21. It has an upper electrode layer 23 (second conductive layer).
  • the MIM structure 20 may include two or more MIM layers.
  • a second layer is placed on the first MIM layer composed of the lower electrode layer 22, the dielectric layer 21, and the upper electrode layer 23.
  • the MIM layer of the eye is formed.
  • the second MIM layer can include a dielectric layer provided on the upper electrode layer 23 and an electrode layer provided on the dielectric layer.
  • the upper electrode layer 23 has both a function as an upper electrode layer of the first MIM layer and a function as a lower electrode layer of the second MIM layer.
  • BST barium titanate
  • BTO barium titanate
  • STO strontium titanate
  • ZrO 2 zirconia
  • Al 2 O 3 alumina
  • hafnium oxide HfO 2
  • TiO 2 Titanium oxide
  • the material of the dielectric layer 21 is not limited to those expressly described herein.
  • the dielectric layer 21 is formed by, for example, an ALD (atomic layer deposition) method, a sputtering method, a CVD method, a vapor deposition method, a plating method, or a known method other than these.
  • the dielectric layer 21 is formed so that its film thickness is, for example, 1 nm to 500 nm. In one embodiment, the thickness of the dielectric layer 21 is 30 nm.
  • Ni nickel (Ni), copper (Cu), palladium (Pd), platinum (Pt), silver (Ag), gold (Au), ruthenium (Ru), tungsten (W).
  • Molybdenum (Mo) titanium (Ti), conductive silicon, or other metal materials, alloy materials containing one or more of these metal elements, and compounds of the metal elements can be used.
  • titanium nitride (TiN) is used as the material for the lower electrode layer 22 and the upper electrode layer 23.
  • the materials of the lower electrode layer 22 and the upper electrode layer 23 are not limited to those explicitly described herein.
  • the lower electrode layer 22 and the upper electrode layer 23 are formed by, for example, an ALD (atomic layer deposition) method, a sputtering method, a vapor deposition method, a plating method, or a known method other than these.
  • the lower electrode layer 22 is formed so that its film thickness is, for example, 1 nm to 500 nm.
  • the upper electrode 23 is formed so that its film thickness is, for example, 1 nm to 500 nm.
  • the film thickness of the lower electrode layer 22 and the upper electrode layer 23 is 30 nm, respectively.
  • the film thickness of the lower electrode layer 22 and the upper electrode layer 23 is 30 nm, respectively.
  • the film thicknesses of the lower electrode layer 22 and the upper electrode layer 23 are not limited to those explicitly described herein.
  • the protective layer 40 is provided so as to cover the MIM structure 20 and the base material 10 in order to protect the MIM structure 20 from the external environment.
  • the protective layer 40 is provided so as to protect the MIM structure 20 from mechanical damage such as an impact received from the outside.
  • a resin material such as polyimide, silicon oxide (SiO 2 ), silicon nitride (SiN), silicon oxynitride (SiON), and an insulating material other than these can be used.
  • the protective layer 40 is formed by, for example, applying a photosensitive polyimide by a spin coating method, and exposing, developing, and curing the applied polyimide.
  • the protective layer 40 is formed so that its film thickness is, for example, 200 nm to 5000 nm. In one embodiment, the film thickness of the protective layer 40 is 3000 nm. The material and film thickness of the protective layer 40 are not limited to those expressly described herein.
  • a barrier layer (not shown) may be provided between the protective layer 40 and the MIM structure 20 (or the base material 10).
  • the barrier layer is mainly provided on the MIM structure 20 in order to improve the weather resistance of the trench capacitor 1.
  • the barrier layer is provided between the MIM structure 20 and the protective layer 40 so that the moisture released from the protective layer 40 and the moisture in the atmosphere do not reach the MIM structure 20.
  • the barrier layer may be a thin film having excellent hydrogen gas barrier properties.
  • As the material of the barrier layer alumina (Al 2 O 3 ), silicon oxide (SiO 2 ), silicon oxynitride (SiON), zirconia (ZrO 2 ), and other insulating materials can be used.
  • the barrier layer is formed by, for example, a sputtering method, a CVD method, or a known method other than these.
  • the barrier layer is formed so that its film thickness is, for example, 5 nm to 500 nm. In one embodiment, the film thickness of the barrier layer is 50 nm.
  • the material and film thickness of the barrier layer are not limited to those expressly described herein.
  • the external electrode 2 and the external electrode 3 are provided on the upper side of the protective layer 40 so as to be separated from each other in the Y-axis direction.
  • the external electrode 2 and the external electrode 3 are formed by applying a conductor paste containing a metal material to the outside of the protective layer 40.
  • Materials of the external electrode 2 and the external electrode 3 include copper (Cu), nickel (Ni), tin (Sn), palladium (Pd), platinum (Pt), silver (Ag), gold (Au), or other materials.
  • a metal material or an alloy material containing one or more of these metal elements can be used.
  • At least one of a solder barrier layer and a solder leakage layer may be formed on the external electrode 2 and the external electrode 3, if necessary.
  • a groove 41 is provided near the end of the protective layer 40 in the negative direction of the Y axis, and a groove 42 is provided near the end of the protective layer 40 in the positive direction of the Y axis. Both the groove 41 and the groove 42 are provided so as to extend along the X-axis direction and penetrate the protective layer 40 in the Z-axis direction.
  • the groove 41 is provided with an extraction electrode 2a, and the groove 42 is provided with an extraction electrode 3a.
  • the upper end of the extraction electrode 2a is connected to the external electrode 2, and the lower end of the extraction electrode 2a is connected to the lower electrode layer 22 of the MIM structure 20.
  • the upper end of the extraction electrode 3a is connected to the external electrode 3, and the lower end of the extraction electrode 3a is connected to the upper electrode 23 of the MIM structure 20.
  • the material of the extraction electrodes 2a and 3a copper (Cu), nickel (Ni), tin (Sn), palladium (Pd), platinum (Pt), silver (Ag), gold (Au), or a metal material other than these. , Or an alloy material containing one or more of these metallic elements can be used.
  • the extraction electrodes 2a and 3a are formed by a vapor deposition method, a sputtering method, a plating method, or a known method other than these.
  • FIG. 4 is an enlarged view showing a part of the trench region of the trench capacitor of FIG.
  • the wall portion 12 in the first direction, has a plurality of main wall portions 13 extending from one end to the other end of the trench region R provided with the plurality of trenches 11 and adjacent main wall portions 13. Includes a plurality of sub-wall portions 14 that connect to each other.
  • the plurality of main wall portions 13 extend substantially parallel to each other, and are provided at substantially equal intervals in the second direction.
  • the plurality of sub-wall portions 14 are provided at substantially equal intervals in the first direction.
  • the length (that is, the dimension in the first direction) L of one trench 11 corresponds to the distance between the sub-wall portions 14 in the first direction, and the width (that is, the dimension in the second direction) W of the trench 11 is. It corresponds to the distance between adjacent main wall portions 13.
  • the main wall portion 13 is at least the first main wall portion 13A, the second main wall portion 13B adjacent to the first main wall portion 13A, and the third main wall portion 13B adjacent to the second main wall portion 13B.
  • the wall portion 13C and the fourth main wall portion 13D adjacent to the third main wall portion 13C are included.
  • the sub-wall portion 14 includes a plurality of first sub-wall portions 14A connecting at least the first main wall portion 13A and the second main wall portion 13B, and a plurality of sub-wall portions 14A connecting the second main wall portion 13B and the third main wall portion 13C.
  • the second sub-wall portion 14B and a plurality of third sub-wall portions 14C connecting the third main wall portion 13C and the fourth main wall portion 13D are included.
  • the plurality of first sub-wall portions 14A are provided apart from each other at substantially equal intervals in the first direction.
  • the plurality of second sub-wall portions 14B and the plurality of third sub-wall portions 14C are also provided at substantially equal intervals.
  • the main wall portion 13 is reinforced by a plurality of sub wall portions 14.
  • the second main wall portion 13B is reinforced by the first sub wall portion 14A on one side in the second direction, and is reinforced by the second sub wall portion 14B on the other side in the second direction.
  • the positions of the ends of the trenches 11 adjacent to each other in the second direction in the first direction are deviated from each other.
  • the position of the first sub-wall portion 14A and the position of the third sub-wall portion 14C in the first direction are substantially the same.
  • a wafer to be the base material 10 is prepared, and a mask corresponding to the pattern of the trench 11 is formed on the upper surface of the wafer.
  • the wafer is etched to form a plurality of trenches 11.
  • Wafer etching is performed by dry etching using, for example, a Bosch process.
  • the mask is removed from the wafer to form a MIM structure 20 including a plurality of lower electrode layers 22, a dielectric layer 21, and an upper electrode layer 23 along the upper surface and the wall portion 12 of the wafer.
  • the MIM structure 20 is formed on the upper surface of the wafer and inside the trench 11.
  • the dielectric layer 21 may be formed of, for example, zirconia, and the lower electrode layer 22 and the upper electrode layer 23 may be formed of TiN.
  • Each layer contained in the MIM structure 20 (that is, the lower electrode layer 22, the dielectric layer 21, and the upper electrode layer 23) can be formed by the ALD method.
  • the material of the dielectric layer 22 is not limited to zirconia, and the materials of the lower electrode layer 22 and the upper electrode layer 23 are not limited to TiN.
  • the lower electrode layer 22, the dielectric layer 21, and the upper electrode layer 23 may be formed by various known methods other than the ALD method.
  • the protective layer 40 is formed on the MIM structure 20.
  • grooves are provided near both ends in the Y-axis direction of the portion of the protective layer 40 provided on the upper side of the MIM structure 20.
  • the extraction electrodes 2a and 3a are formed inside the groove by a plating method or the like, and the external electrodes 2 and 3 are formed on the surface of the protective layer 40.
  • the wafer is fragmented.
  • FIG. 5 is an enlarged view showing a part of a trench region of a conventional trench capacitor.
  • the wall portion 112 of the trench capacitor 100 according to the comparative example includes a plurality of main wall portions 113 and a plurality of sub wall portions 114.
  • the position of the first sub-wall portion 114A and the position of the second sub-wall portion 114B in the first direction are the same. That is, the end positions of the adjacent trenches 111 in the second direction in the first direction are the same.
  • a MIM structure is formed along the wall portion 112 by using a film forming process such as a CVD method or an ALD method.
  • a film forming process such as a CVD method or an ALD method.
  • the size of the wall portion 112 must be reduced, so that the strength of the wall portion 112 tends to decrease. Therefore, there is a maximum value Lmax in the length of the trench 111 (that is, the dimension in the first direction). If an attempt is made to form a trench 111 having a length exceeding Lmax, the mechanical strength of the main wall portion 113 becomes weak and the main wall portion 113 is easily damaged.
  • the position of the first sub-wall portion 14A and the position of the second sub-wall portion 14B in the first direction are deviated from each other when viewed from above. ..
  • the second main wall portion 13B becomes the second main wall portion 13B and the third main wall portion.
  • the first sub-wall portion 14B between the two second sub-wall portions 14B in the first direction. It is reinforced by the wall portion 14A.
  • the main wall portion 13 that defines one trench 11 is reinforced by the sub wall portion 14 not only at the end portion of the trench 11 in the first direction but also in the middle portion of the trench 11 in the first direction. There is. Therefore, as compared with the case where the position of the first sub-wall portion 14A and the position of the second sub-wall portion 14B in the first direction are the same (that is, the trench capacitor 100 shown in FIG. 5), the first in the first direction
  • the distance between the secondary wall portions 14A and the distance between the second secondary wall portions 14B can be increased. That is, the length L of the trench 11 can be made larger than Lmax, and the opening area of the trench 11 can be made larger. Therefore, it is possible to facilitate the supply of the film-forming material into the trench 11 while ensuring the mechanical strength of the wall portion 12 that defines the trench 11.
  • the number of auxiliary wall portions 14 is reduced as compared with the trench capacitor 100, the number of current paths in series in the depth direction (that is, the Z-axis direction) of the trench 11 is reduced. be able to. Therefore, it is possible to reduce the ESR of the trench capacitor 1.
  • the trench capacitor 1'according to the modified example has a wall portion 12 like the trench capacitor 1, and the wall portion 12 is provided with a plurality of trenches 11 in the first direction. It includes a plurality of main wall portions 13 extending from one end to the other end of the trench region R, and a plurality of sub wall portions 14 for connecting adjacent main wall portions 13.
  • the plurality of main wall portions 13 extend substantially parallel to each other, and are provided at substantially equal intervals in the second direction.
  • the plurality of sub-wall portions 14 are provided at substantially equal intervals in the first direction.
  • the trench capacitor 1'according to the modified example is different from the trench capacitor 1 in that the position of the first sub-wall portion 14A and the position of the third sub-wall portion 14C in the first direction are deviated from each other.
  • the first sub-wall portion in the first direction is different from that of the trench capacitor 100.
  • the distance between the 14A, the distance between the second secondary wall portions 14B, and the distance between the third secondary wall portions 14C can be increased. That is, the length L of the trench 11 can be made larger than Lmax, and the opening area of the trench 11 can be made larger. Therefore, it is possible to facilitate the supply of the film-forming material into the trench while ensuring the mechanical strength of the wall portion defining the trench.
  • each component described herein is not limited to those expressly described in embodiments, and each component may be included within the scope of the invention. Can be transformed to have the dimensions, materials, and arrangement of.
  • components not explicitly described in the present specification may be added to the described embodiments, or some of the components described in each embodiment may be omitted.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Capacitors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

トレンチを画定する壁部の機械強度を確保しつつ、トレンチ内への成膜材料の供給を容易にすることが可能なトレンチキャパシタを提供する。 【解決手段】トレンチキャパシタ１は、複数のトレンチ１１を画定する壁部１２を有する基材１０と、壁部１２に沿って設けられたＭＩＭ構造体２０と、を備える。壁部１２は、上面１０ａに沿った第１方向において、トレンチ領域Ｒの一端から他端まで延びる複数の主壁部１３と、第１方向と直交し上面１０ａに沿った第２方向に延びて隣り合う主壁部１３同士を接続する複数の副壁部１４と、を含み、複数の主壁部１３は、第１主壁部１３Ａと、第２主壁部１３Ｂと、第３主壁部１３Ｃと、を含み、複数の副壁部１４は、第１主壁部１３Ａ及び第２主壁部１３Ｂを接続する複数の第１副壁部１４Ａと、第２主壁部１３Ｂ及び第３主壁部１３Ｃを接続する複数の第２副壁部１４Ｂと、を含み、第１方向における第１副壁部１４Ａの位置と第２副壁部１４Ｂの位置とは互いにずれている。

Description

トレンチキャパシタ
　相互参照
　本出願は、日本国特許出願２０１９－１３９６７２（２０１９年７月３０日出願）に基づく優先権を主張し、その内容は参照により全体として本明細書に組み込まれる。
　本発明は、トレンチキャパシタに関する。
　キャパシタの一種として、薄膜プロセスにより形成されたＭＩＭ構造体を備え、このＭＩＭ構造体により容量を発生させる薄膜キャパシタが知られている。薄膜キャパシタにおいては、小型化又は高容量化のために、単位面積あたりの発生容量を向上させることが求められている。
　単位面積あたりの発生容量を向上させることが可能な薄膜キャパシタとして、トレンチキャパシタが知られている。トレンチキャパシタは、トレンチと呼ばれる凹凸構造が多数形成された基材と、その一部がトレンチに沿って延伸するように設けられたＭＩＭ構造体と、を備えている。トレンチキャパシタにおいては、基材の厚さ方向に延びるトレンチ内にもＭＩＭ構造体が設けられるため、単位面積当たりの容量を向上させることができる。従来のトレンチキャパシタは、例えば、特許文献１及び２に開示されている。
特開２００８－２５１７２４号公報 特開２００８－２５１７２５号公報
　上述のようなトレンチキャパシタの製造工程においては、トレンチを画定する壁部（すなわち、凹凸構造）を形成した後、ＣＶＤ法又はＡＬＤ法等といった成膜プロセスを用いて、壁部に沿ってＭＩＭ構造体を形成する。この際、ＭＩＭ構造体の原料をトレンチの深部まで供給する必要があるので、成膜の容易性の観点から、トレンチの開口面積を大きくすることが望ましい。しかしながら、ＭＩＭ構造体の面積を維持したままトレンチの開口面積を大きくすると壁部の寸法を小さくせざるを得ないので、壁部の機械強度が低下しやすくなる。すなわち、従来のトレンチキャパシタにおいては、ＭＩＭ構造体の成膜の容易性と壁部の機械強度とはトレードオフの関係にある。
　本発明の目的の一つは、トレンチを画定する壁部の機械強度を確保しつつ、トレンチ内への成膜材料の供給を容易にすることが可能なトレンチキャパシタを提供することである。本発明のこれ以外の目的は、明細書全体の記載を通じて明らかにされる。
　本発明の一実施形態に係るトレンチキャパシタは、上面、上面とは反対側の下面、及び上下方向に沿って上面から延びる複数のトレンチを画定する壁部を有する基材と、第１導電層、第２導電層、及び第１導電層と前記第２導電層とに挟まれた誘電体層を有し、壁部に沿って設けられたＭＩＭ構造体と、を備える。壁部は、上面に沿った第１方向において、トレンチが設けられたトレンチ領域の一端から他端まで延びる複数の主壁部と、第１方向と交差し上面に沿った第２方向に延びて隣り合う主壁部同士を接続する複数の副壁部と、を含み、複数の主壁部は、第１主壁部と、第１主壁部に隣り合う第２主壁部と、第２主壁部に隣り合う第３主壁部と、を含み、複数の副壁部は、第１主壁部及び第２主壁部を接続する複数の第１副壁部と、第２主壁部及び第３主壁部を接続する複数の第２副壁部と、を含み、上方から見て、第１方向における第１副壁部の位置と第２副壁部の位置とは互いにずれている。
　このトレンチキャパシタの壁部は、トレンチ領域の一端から他端まで延びる複数の主壁部と、隣り合う主壁部同士を接続する複数の副壁部と、を含んでいる。このような構造により、主壁部は、複数の副壁部によって補強されている。例えば、第２主壁部は、第２方向の一方側において第１副壁部によって補強されており、第２方向の他方側において第２副壁部によって補強されている。上記のトレンチキャパシタでは、上面から見て、第１方向における第１副壁部の位置と第２副壁部の位置とは互いにずれている。このように、第１副壁部による補強位置と第２副壁部による補強位置とをずらすことにより、第２主壁部は、当該第２主壁部と第３主壁部との間に位置する一のトレンチの第１方向における両端を画定する２つの第２副壁部に加え、第１方向における当該２つの第２副壁部の間において第１副壁部によって補強される。したがって、第１方向における第１副壁部の位置と第２副壁部の位置とが同一である場合に比べ、第１方向におけるトレンチの寸法（すなわち、第１副壁部同士の間隔及び第２副壁部同士の間隔）を大きくすることができる。よって、トレンチを画定する壁部の機械強度を確保しつつ、トレンチ内への成膜材料の供給を容易にすることが可能である。
　本発明の一実施形態において、複数の主壁部は、第３主壁部に隣り合う第４主壁部を含み、複数の副壁部は、第３主壁部及び第４主壁部を接続する複数の第３副壁部を含み、上方から見て、第１方向における第１副壁部の位置と第３副壁部の位置とは略同一であってもよい。この構成においても、第１方向における第１副壁部同士の間隔、第２副壁部同士の間隔、及び第３副壁部同士の間隔（すなわち、トレンチの開口面積）を大きくすることができるので、トレンチを画定する壁部の機械強度を確保しつつ、トレンチ内への成膜材料の供給を容易にすることが可能である。
　本発明の一実施形態において、複数の主壁部は、第３主壁部に隣り合う第４主壁部を含み、複数の副壁部は、第３主壁部及び第４主壁部を接続する複数の第３副壁部を含み、上方から見て、第１方向における第１副壁部の位置と第３副壁部の位置とは互いにずれていてもよい。この構成においても、第１方向における第１副壁部同士の間隔、第２副壁部同士の間隔、及び第３副壁部同士の間隔（すなわち、トレンチの開口面積）を大きくすることができるので、トレンチを画定する壁部の機械強度を確保しつつ、トレンチ内への成膜材料の供給を容易にすることが可能である。
　本発明の一実施形態において、上方から見て、複数のトレンチのそれぞれの形状は略同一であってもよい。
　本発明の一実施形態は、上記の何れかのトレンチキャパシタを備える回路基板に関する。
　本発明の一実施形態は、上記の回路基板を備える電子機器に関する。
　本発明によれば、トレンチを画定する壁部の機械強度を確保しつつ、トレンチ内への成膜材料の供給を容易にすることが可能なトレンチキャパシタが提供される。
一実施形態に係るトレンチキャパシタの模式的な平面図である。 図１のトレンチキャパシタをＩ－Ｉ線で切断した断面を模式的に示す断面図である。 図１のトレンチキャパシタのトレンチ部分を拡大して示す断面図である。 図１のトレンチキャパシタのトレンチ領域の一部を示す拡大図である。 従来のトレンチキャパシタのトレンチ領域の一部を示す拡大図である。 図１のトレンチキャパシタの変形例を示す図である。
　以下、適宜図面を参照し、本発明の様々な実施形態を説明する。なお、複数の図面において共通する構成要素には当該複数の図面を通じて同一の参照符号が付されている。各図面は、説明の便宜上、必ずしも正確な縮尺で記載されているとは限らない点に留意されたい。特に、後述する電極層や誘電体層は、実際には非常に薄い膜であるが、各図面においては、説明の便宜のために視認できる程度の厚さを有するように記載されている。
　図１～図３を参照して、一実施形態によるトレンチキャパシタ１について説明する。これらの図に示されているトレンチキャパシタ１は、薄膜プロセスにより作製されたＭＩＭ構造体を有する薄膜キャパシタである。図１は、トレンチキャパシタ１の模式的な平面図であり、図２は、トレンチキャパシタ１をＩ－Ｉ線で切断した断面を模式的に示す断面図である。図３は、トレンチキャパシタのトレンチ部分を拡大して示す断面図である。
　図示のように、一実施形態によるトレンチキャパシタ１は、基材１０と、基材１０に設けられたＭＩＭ構造体２０と、ＭＩＭ構造体２０を覆うように設けられた保護層４０と、を備える。保護層４０の外側には、外部電極２及び外部電極３が設けられる。外部電極２及び外部電極３は、詳しくは後述するように、ＭＩＭ構造体２０を構成する電極層と電気的に接続される。
　トレンチキャパシタ１は、外部電極２及び外部電極３を回路基板に設けられたランドに接合することにより、当該回路基板に実装される。この回路基板は、様々な電子機器に搭載され得る。トレンチキャパシタ１が実装された回路基板を備える電子機器には、スマートフォン、携帯電話、タブレット端末、ゲームコンソール、及びこれら以外のトレンチキャパシタ１が実装された回路基板を備えることができる任意の電子機器が含まれる。
　図１及び図２においては、互い直交するＸ方向、Ｙ方向、及びＺ方向が示されている。本明細書においては、これらの図に示されているＸ方向、Ｙ方向、及びＺ方向を基準としてトレンチキャパシタ１の構成部材の向きや配置を説明することがある。具体的には、文脈上別に解される場合を除き、薄膜キャパシタ１の「幅」方向、「長さ」方向、及び「厚さ」方向はそれぞれ、図１のＸ軸に沿う方向、Ｙ軸に沿う方向、及びＺ軸に沿う方向とする。本明細書においてトレンチキャパシタ１及びその構成部材の上下方向に言及する際には、文脈上別に解される場合を除き、Ｚ軸の正方向がトレンチキャパシタ１の上方向とされ、Ｚ軸の負方向がトレンチキャパシタ１の下方向とされる。
　一実施形態において、基材１０は、Ｓｉ等の絶縁材料から成る。一実施形態において、基材１０は、概ね直方体の形状に形成されており、その幅方向（Ｘ軸方向）の寸法は例えば５０μｍ～５０００μｍとされ、その長さ方向（Ｙ軸方向）の寸法は例えば５０μｍ～５０００μｍとされ、その厚さ方向（Ｚ軸方向）の寸法は例えば５μｍ～５００μｍとされる。本明細書において具体的に示される基材１０の寸法は例示に過ぎず、基材１０は任意の寸法をとることができる。
　基材１０は、上面１０ａと、当該上面１０ａとは反対側の下面１０ｂと、上面１０ａと下面１０ｂとを接続する側面１０ｃと、後述のトレンチ１１を画定する壁部１３とを有する。図１の実施形態において基材１０は略直方体状であり、本明細書中では、当該基材１０の上面１０ａと下面１０ｂとを接続する４つの面をまとめて側面１０ｃという。基材１０には、その上面１０ａからＺ軸方向に沿って延伸する複数のトレンチ１１が形成されている。複数のトレンチ１１の各々は、Ｚ軸方向に所定の深さを有するように形成される。本明細書においては、Ｚ軸方向をトレンチ１１の深さ方向と呼ぶことがある。図１に示されているように、複数のトレンチ１１の各々は、その平面視の形状が、Ｘ軸方向に沿って延びる辺とＹ軸方向に沿って延びる辺とで画定される略長方形となるように形成されている。図示の実施形態において、複数のトレンチ１１の各々は、平面視において、Ｘ軸方向に沿って延びる辺がＹ軸方向に沿って延びる辺よりも短くなるように形成されている。
　一実施形態において、複数のトレンチ１１の各々は、単位面積あたりの高容量化を実現するために、高アスペクト比を有するように形成される。つまり、複数のトレンチ１１の各々は、その幅（例えば、Ｘ軸方向の辺の長さ）に対する深さ（Ｚ軸方向の寸法）の比が大きくなるように形成される。複数のトレンチ１１の各々の幅（Ｘ軸方向における寸法）は例えば０．１μｍ～５μｍとされ、その深さ（Ｚ軸方向における寸法）は例えば１μｍ～１００μｍとされる。本明細書において具体的に示されるトレンチ１１の寸法は例示に過ぎず、トレンチ１１は任意の寸法をとることができる。また、トレンチ１１の平面視における形状は長方形形状に限られず、トレンチ１１は任意の形状をとることができる。一実施形態において、トレンチ１１は、その深さ（Ｚ軸方向における寸法）が４０μｍであり、その幅（Ｘ軸方向における寸法）が１．０μｍとなるように構成される。
　トレンチ１１は、例えばＳｉ基板の表面にトレンチ１１のパターンに対応する開口が形成されたマスクを形成した後、エッチングにより当該Ｓｉ基板をエッチングすることで形成され得る。トレンチ１１のエッチング加工は、ボッシュプロセスを用いた深掘りＲＩＥ（深掘り反応性エッチング）等の反応性イオンエッチング法により行われ得る。
　複数のトレンチ１１のうち隣接するトレンチ１１同士は壁部１２によって隔てられている。言い換えると、壁部１２は、基材１０の一部であり、隣接するトレンチ１１を互いから離隔させるように構成される。壁部１２は、上面１０ａに沿った第１方向（すなわち、Ｙ軸方向）に延びる複数の主壁部１３と、第１方向と直交し上面１０ａに沿った第２方向（すなわち、Ｘ軸方向）に延びる複数の副壁部１４と、を含む。壁部１２の詳細な構成については、後述する。
　続いて、ＭＩＭ構造体２０について説明する。前述のように、基材１０には、ＭＩＭ構造体２０が設けられる。図示のように、その一部がトレンチ１１の各々に埋め込まれるように、基材１０に設けられている。
　ＭＩＭ構造体２０は、基材１０の上面１０ａ及びトレンチ１１に追従する形状を有するように構成される。ＭＩＭ構造体２０は、第１導電層と、第２導電層と、第１導電層と第２導電層とに挟まれた誘電体層とを有する。すなわち、ＭＩＭ構造体２０は、導電層と導体層とが交互に積層された積層体である。一実施形態におけるＭＩＭ構造体２０は、下部電極層２２（第１導電層）と、当該下部電極層２２の上に設けられた誘電体層２１と、当該誘電体層２１の上に設けられた上部電極層２３（第２導電層）と、を有する。本明細書においてＭＩＭ構造体２０における上下方向に言及する場合には、下部電極及び上部電極という慣用されている名称と整合性をとるために、Ｚ軸方向に沿う上下方向ではなく、基材１０により近い側を「下」とし、基材１０からより遠い側を「上」として説明がなされることがある。ＭＩＭ構造体２０は、２層以上のＭＩＭ層を含んでもよい。例えば、ＭＩＭ構造体２０が２層のＭＩＭ層を有する場合には、下部電極層２２、誘電体層２１、及び上部電極層２３から構成される第１層目のＭＩＭ層の上に第２層目のＭＩＭ層が形成される。例えば、第２層目のＭＩＭ層は、上部電極層２３の上に設けられた誘電体層と、この誘電体層の上に設けられた電極層と、を備えることができる。この場合、上部電極層２３は、第１層目のＭＩＭ層の上側の電極層としての機能と、第２層目のＭＩＭ層の下側の電極層としての機能を兼ねる。
　誘電体層２１の材料として、ＢＳＴ（チタン酸バリウムストロンチウム）、ＢＴＯ（チタン酸バリウム）、チタン酸ストロンチウム（ＳＴＯ）、ジルコニア（ＺｒＯ2）、アルミナ（Ａｌ2Ｏ3）、酸化ハフニウム（ＨｆＯ2）、酸化チタン（ＴｉＯ2）、及びこれら以外の誘電体材料を用いることができる。誘電体層２１の材料は、本明細書で明示的に説明されたものには限定されない。
　誘電体層２１は、例えば、ＡＬＤ（原子層堆積）法、スパッタ法、ＣＶＤ法、蒸着法、めっき法、又はこれら以外の公知の方法により形成される。誘電体層２１は、その膜厚が例えば１ｎｍ～５００ｎｍとなるように形成される。一実施形態において、誘電体層２１の膜厚は、３０ｎｍとされる。
　下部電極２２及び上部電極２３の材料として、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、ルテニウム（Ｒｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、導電性シリコン、もしくはこれら以外の金属材料、これらの金属元素の一又は複数を含む合金材料、及び前記金属元素の化合物を用いることができる。一実施形態においては、下部電極層２２及び上部電極層２３の材料として、窒化チタン（ＴｉＮ）が用いられる。下部電極層２２及び上部電極層２３の材料は、本明細書で明示的に説明されたものには限定されない。
　下部電極層２２及び上部電極層２３は、例えば、ＡＬＤ（原子層堆積）法、スパッタ法、蒸着法、めっき法、又はこれら以外の公知の方法により形成される。一実施形態において、下部電極層２２は、その膜厚が例えば１ｎｍ～５００ｎｍとなるように形成される。一実施形態において、上部電極２３は、その膜厚が例えば１ｎｍ～５００ｎｍとなるように形成される。一実施形態において、下部電極層２２及び上部電極層２３の膜厚はそれぞれ３０ｎｍとされる。下部電極層２２及び上部電極層２３の膜厚はそれぞれ３０ｎｍとされる。下部電極層２２及び上部電極層２３の膜厚は、本明細書で明示的に説明されたものに限定されない。
　続いて、保護層４０について説明する。保護層４０は、外部環境からＭＩＭ構造体２０を保護するために、ＭＩＭ構造体２０及び基材１０を覆うように設けられる。保護層４０は、例えば、外部から受ける衝撃等の機械的ダメージからＭＩＭ構造体２０を保護するように設けられる。保護層４０の材料として、ポリイミド等の樹脂材料、酸化シリコン（ＳｉＯ2）、窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）、及びこれら以外の絶縁材料を用いることができる。保護層４０は、例えば、スピンコート法により感光性ポリイミドを塗布し、この塗布されたポリイミドを露光、現像、及びキュアすることにより形成される。保護層４０は、その膜厚が例えば２００ｎｍ～５０００ｎｍとなるように形成される。一実施形態において、保護層４０の膜厚は３０００ｎｍとされる。保護層４０の材料及び膜厚は、本明細書で明示的に説明されたものには限定されない。
　保護層４０とＭＩＭ構造体２０（又は基材１０）との間には、不図示のバリア層が設けられていてもよい。バリア層は、トレンチキャパシタ１の耐候性を向上させるために、主にＭＩＭ構造体２０の上に設けられる。一実施形態において、バリア層は、保護層４０から放出される水分や大気中の水分がＭＩＭ構造体２０に到達しないように、ＭＩＭ構造体２０と保護層４０との間に設けられる。バリア層は、水素ガスバリア性に優れた薄膜であってもよい。バリア層の材料として、アルミナ（Ａｌ2Ｏ3）、酸化シリコン（ＳｉＯ2）、酸窒化シリコン（ＳｉＯＮ）、ジルコニア（ＺｒＯ2）、及びこれら以外の絶縁材料を用いることができる。バリア層は、例えば、スパッタ法、ＣＶＤ法、又はこれら以外の公知の方法により形成される。バリア層は、その膜厚が例えば５ｎｍ～５００ｎｍとなるように形成される。一実施形態において、バリア層の膜厚は５０ｎｍとされる。バリア層の材料及び膜厚は、本明細書で明示的に説明されたものには限定されない。
　続いて、外部電極２及び外部電極３について説明する。外部電極２及び外部電極３は、保護層４０の上側に、Ｙ軸方向において互いから離間するように設けられる。外部電極２及び外部電極３は、保護層４０の外側に金属材料を含む導体ペーストを塗布することにより形成される。外部電極２及び外部電極３の材料として、銅（Ｃｕ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、もしくはこれら以外の金属材料、又は、これらの金属元素の一又は複数を含む合金材料を用いることができる。外部電極２及び外部電極３には、必要に応じて、半田バリア層及び半田漏れ層の少なくとも一方が形成されてもよい。
　保護層４０のＹ軸負方向の端の近くには溝４１が設けられており、Ｙ軸正方向の端の近くには溝４２が設けられている。溝４１及び溝４２はいずれも、Ｘ軸方向に沿って延伸するとともに保護層４０をＺ軸方向に貫通する用に設けられている。溝４１には引出電極２ａが設けられ、溝４２には引出電極３ａが設けられている。
　引出電極２ａの上端は外部電極２に接続され、引出電極２ａの下端はＭＩＭ構造体２０の下部電極層２２に接続される。引出電極３ａの上端は外部電極３に接続され、引出電極３ａの下端はＭＩＭ構造体２０の上部電極２３に接続される。
　引出電極２ａ、３ａの材料として、銅（Ｃｕ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、もしくはこれら以外の金属材料、又は、これらの金属元素の一又は複数を含む合金材料を用いることができる。引出電極２ａ、３ａは、蒸着法、スパッタ法、メッキ法、又はこれら以外の公知の方法により形成される。
　次に、図４を参照して、トレンチ１１を画定する壁部１２の構成について詳細に説明する。図４は、図１のトレンチキャパシタのトレンチ領域の一部を示す拡大図である。図４に示されるように、壁部１２は、第１方向において、複数のトレンチ１１が設けられたトレンチ領域Ｒの一端から他端まで延びる複数の主壁部１３と、隣り合う主壁部１３同士を接続する複数の副壁部１４と、を含む。複数の主壁部１３は、互いに略平行に延びており、第２方向において互いに略等間隔で離間して設けられている。複数の副壁部１４は、第１方向において互いに略等間隔で離間して設けられている。このように複数の主壁部１３及び複数の副壁部１４が設けられているので、上面１０ａから見た複数のトレンチ１１の形状は全て略同一となっている。１つのトレンチ１１の長さ（すなわち、第１方向における寸法）Ｌは、第１方向における副壁部１４同士の間隔に相当し、トレンチ１１の幅（すなわち、第２方向における寸法）Ｗは、隣り合う主壁部１３同士の間隔に相当する。
　図示の実施形態では、主壁部１３は、少なくとも第１主壁部１３Ａと、第１主壁部１３Ａに隣り合う第２主壁部１３Ｂと、第２主壁部１３Ｂに隣り合う第３主壁部１３Ｃと、第３主壁部１３Ｃに隣り合う第４主壁部１３Ｄと、を含んでいる。副壁部１４は、少なくとも第１主壁部１３Ａ及び第２主壁部１３Ｂを接続する複数の第１副壁部１４Ａと、第２主壁部１３Ｂ及び第３主壁部１３Ｃを接続する複数の第２副壁部１４Ｂと、第３主壁部１３Ｃ及び第４主壁部１３Ｄを接続する複数の第３副壁部１４Ｃと、を含んでいる。複数の第１副壁部１４Ａ同士は、第１方向において、略等間隔で互いに離間して設けられている。同様に、複数の第２副壁部１４Ｂ同士、複数の第３副壁部１４Ｃ同士も、それぞれ略等間隔で互いに離間して設けられている。このような構造により、主壁部１３は、複数の副壁部１４によって補強されている。例えば、第２主壁部１３Ｂは、第２方向の一方側において第１副壁部１４Ａによって補強されており、第２方向の他方側において第２副壁部１４Ｂによって補強されている。上方から見て、第１方向における第１副壁部１４Ａの位置と、第２副壁部１４Ｂの位置とは互いにずれている。すなわち、第２方向において隣り合うトレンチ１１の第１方向における端部位置は、互いにずれている。第１方向における第１副壁部１４Ａの位置と第３副壁部１４Ｃの位置とは略同一である。
　次に、トレンチキャパシタ１の製造方法について簡単に説明する。まず、基材１０となるウェハを準備し、トレンチ１１のパターンに対応したマスクをウェハの上面に形成する。次に、ウェハをエッチングすることにより、複数のトレンチ１１を形成する。これにより、主壁部１３及び副壁部１４を含む壁部１２が形成される。ウェハのエッチングは、例えばボッシュプロセス等を用いたドライエッチングによってなされる。
　次に、ウェハからマスクを除去し、ウェハの上面及び壁部１２に沿って、複数の下部電極層２２、誘電体層２１、及び上部電極層２３を含むＭＩＭ構造体２０を形成する。これにより、ＭＩＭ構造体２０は、ウェハの上面及びトレンチ１１の内部に形成される。誘電体層２１は、例えばジルコニアから形成され、下部電極層２２及び上部電極層２３はＴｉＮから形成され得る。ＭＩＭ構造体２０に含まれる各層（すなわち、下部電極層２２、誘電体層２１、及び上部電極層２３）は、ＡＬＤ法によって形成され得る。誘電体層２２の材料はジルコニアには限られず、下部電極層２２及び上部電極層２３の材料はＴｉＮには限られない。下部電極層２２、誘電体層２１、及び上部電極層２３は、ＡＬＤ法以外の様々な公知の方法により形成されてもよい。
　次に、ＭＩＭ構造体２０の上に保護層４０を形成する。このとき、保護層４０のうちＭＩＭ構造体２０の上側に設けられている部分のＹ軸方向の両端の各々の近くに、それぞれ溝を設ける。次に、めっき法などにより、溝の内部に引き出し電極２a,３aを形成すると共に、保護層４０の表面に外部電極２及び外部電極３を形成する。最後に、ウェハを個片化する。以上の工程により、複数のトレンチキャパシタ１が得られる。
　次に、図４及び図５を参照して、トレンチキャパシタ１の作用効果について説明する。図５は、従来のトレンチキャパシタのトレンチ領域の一部を示す拡大図である。図５に示されるように、比較例に係るトレンチキャパシタ１００の壁部１１２は、複数の主壁部１１３と、複数の副壁部１１４とを備えている。トレンチキャパシタ１００では、第１方向における第１副壁部１１４Ａの位置と第２副壁部１１４Ｂの位置とは同一である。すなわち、第２方向において隣り合うトレンチ１１１の第１方向における端部位置は同一である。
　従来のトレンチキャパシタ１００においては、トレンチ１１１を画定する壁部１１２を形成した後、ＣＶＤ法又はＡＬＤ法等といった成膜プロセスを用いて、壁部１１２に沿ってＭＩＭ構造体を形成する。このとき、ＭＩＭ構造体の原料をトレンチ１１１の深部まで供給する必要があるので、成膜の容易性の観点から、トレンチ１１１の開口面積を大きくすることが望ましい。しかしながら、ＭＩＭ構造体の面積を維持したままトレンチ１１１の開口面積を大きくしようとすると、壁部１１２の寸法を小さくさざるを得ないので、壁部１１２の強度が低下しやすくなる。このため、トレンチ１１１の長さ（すなわち、第１方向における寸法）には最大値Ｌｍａｘが存在する。長さがＬｍａｘを超えるトレンチ１１１を形成しようとすると、主壁部１１３の機械強度が弱くなり主壁部１１３が破損しやすくなる。
　これに対し、本発明の一実施形態に係るトレンチキャパシタ１では、上方から見て、第１方向における第１副壁部１４Ａの位置と、第２副壁部１４Ｂの位置とは互いにずれている。このように、第１副壁部１４Ａによる補強位置と第２副壁部１４Ｂによる補強位置とをずらすことにより、第２主壁部１３Ｂは、当該第２主壁部１３Ｂと第３主壁部１３Ｃとの間に位置する一のトレンチ１１の第１方向における両端を画定する２つの第２副壁部１４Ｂに加え、第１方向における当該２つの第２副壁部１４Ｂの間において第１副壁部１４Ａによって補強される。換言すると、一のトレンチ１１を画定する主壁部１３は、第１方向における当該トレンチ１１の端部だけでなく、第１方向における当該トレンチ１１の途中部分においても副壁部１４によって補強されている。したがって、第１方向における第１副壁部１４Ａの位置と第２副壁部１４Ｂの位置とが同一である場合（すなわち、図５に示されるトレンチキャパシタ１００）に比べ、第１方向における第１副壁部１４Ａ同士の間隔及び第２副壁部１４Ｂ同士の間隔を大きくすることができる。すなわち、トレンチ１１の長さＬをＬｍａｘよりも大きくし、トレンチ１１の開口面積を大きくすることができる。したがって、トレンチ１１を画定する壁部１２の機械強度を確保しつつ、トレンチ１１内への成膜材料の供給を容易にすることが可能である。
　また、トレンチキャパシタ１においては、トレンチキャパシタ１００に比べて副壁部１４の数が低減されているので、トレンチ１１の深さ方向（すなわち、Ｚ軸方向）に向かう直列の電流経路の数を減らすことができる。したがって、トレンチキャパシタ１の低ＥＳＲ化を図ることが可能である。
　次に、図６を参照して、トレンチキャパシタ１の変形例について説明する。図６に示されるように、変形例に係るトレンチキャパシタ１’は、トレンチキャパシタ１と同様に、壁部１２を有しており、壁部１２は、第１方向において、複数のトレンチ１１が設けられたトレンチ領域Ｒの一端から他端まで延びる複数の主壁部１３と、隣り合う主壁部１３同士を接続する複数の副壁部１４と、を含む。複数の主壁部１３は、互いに略平行に延びており、第２方向において互いに略等間隔で離間して設けられている。複数の副壁部１４は、第１方向において互いに略等間隔で離間して設けられている。変形例に係るトレンチキャパシタ１’は、第１方向における第１副壁部１４Ａの位置と第３副壁部１４Ｃの位置とが互いにずれている点で、トレンチキャパシタ１と相違している。
　上記のトレンチキャパシタ１’においても、第１副壁部１４Ａによる補強位置と第２副壁部１４Ｂによる補強位置とがずれているので、トレンチキャパシタ１００に比べて第１方向における第１副壁部１４Ａ同士の間隔、第２副壁部１４Ｂ同士の間隔、及び第３副壁部１４Ｃ同士の間隔を大きくすることができる。すなわち、トレンチ１１の長さＬをＬｍａｘよりも大きくし、トレンチ１１の開口面積を大きくすることができる。したがって、トレンチを画定する壁部の機械強度を確保しつつ、トレンチ内への成膜材料の供給を容易にすることが可能である。
　本明細書で説明された各構成要素の寸法、材料、及び配置は、実施形態中で明示的に説明されたものに限定されず、この各構成要素は、本発明の範囲に含まれ得る任意の寸法、材料、及び配置を有するように変形することができる。また、本明細書において明示的に説明していない構成要素を、説明した実施形態に付加することもできるし、各実施形態において説明した構成要素の一部を省略することもできる。
　１…トレンチキャパシタ、１０…基材、１０ａ…上面、１１…トレンチ、１２…壁部、１３…主壁部、１３Ａ…第１主壁部、１３Ｂ…第２主壁部、１３Ｃ…第３主壁部、１３Ｄ…第４主壁部、１４…副壁部、１４Ａ…第１副壁部、１４Ｂ…第２副壁部、１４Ｃ…第３副壁部、２０…ＭＩＭ構造体、Ｒ…トレンチ領域。
 

Claims (6)

  1. 　上面、前記上面とは反対側の下面、及び上下方向に沿って前記上面から延びる複数のトレンチを画定する壁部を有する基材と、
    　第１導電層、第２導電層、及び前記第１導電層と前記第２導電層とに挟まれた誘電体層を有し、前記壁部に沿って設けられたＭＩＭ構造体と、を備え、
    　前記壁部は、前記上面に沿った第１方向において、前記トレンチが設けられたトレンチ領域の一端から他端まで延びる複数の主壁部と、前記第１方向と交差し前記上面に沿った第２方向に延びて隣り合う前記主壁部同士を接続する複数の副壁部と、を含み、
    　前記複数の主壁部は、第１主壁部と、前記第１主壁部に隣り合う第２主壁部と、前記第２主壁部に隣り合う第３主壁部と、を含み、
    　前記複数の副壁部は、前記第１主壁部及び前記第２主壁部を接続する複数の第１副壁部と、前記第２主壁部及び前記第３主壁部を接続する複数の第２副壁部と、を含み、
    　上方から見て、前記第１方向における前記第１副壁部の位置と前記第２副壁部の位置とは互いにずれている、トレンチキャパシタ。
  2. 　前記複数の主壁部は、前記第３主壁部に隣り合う第４主壁部を含み、
    　前記複数の副壁部は、前記第３主壁部及び前記第４主壁部を接続する複数の第３副壁部を含み、
    　上方から見て、前記第１方向における前記第１副壁部の位置と前記第３副壁部の位置とは略同一である、請求項１に記載のトレンチキャパシタ。
  3. 　前記複数の主壁部は、前記第３主壁部に隣り合う第４主壁部を含み、
    　前記複数の副壁部は、前記第３主壁部及び前記第４主壁部を接続する複数の第３副壁部を含み、
    　上方から見て、前記第１方向における前記第１副壁部の位置と前記第３副壁部の位置とは互いにずれている、請求項１に記載のトレンチキャパシタ。
  4. 　上方から見て、前記複数のトレンチのそれぞれの形状は略同一である、請求項１～３の何れか一項に記載のトレンチキャパシタ。
  5. 　請求項１～４の何れか一項に記載のトレンチキャパシタを備える、回路基板。
  6. 　請求項５に記載の回路基板を備える、電子機器。
PCT/JP2020/028613 2019-07-30 2020-07-27 トレンチキャパシタ WO2021020322A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-139672 2019-07-30
JP2019139672A JP7421880B2 (ja) 2019-07-30 2019-07-30 トレンチキャパシタ

Publications (1)

Publication Number Publication Date
WO2021020322A1 true WO2021020322A1 (ja) 2021-02-04

Family

ID=74229121

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/028613 WO2021020322A1 (ja) 2019-07-30 2020-07-27 トレンチキャパシタ

Country Status (2)

Country Link
JP (1) JP7421880B2 (ja)
WO (1) WO2021020322A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7317649B2 (ja) * 2019-09-20 2023-07-31 株式会社東芝 コンデンサ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6424453A (en) * 1987-07-20 1989-01-26 Fujitsu Ltd Manufacture of semiconductor device
JP2008251972A (ja) * 2007-03-30 2008-10-16 Tdk Corp 薄膜コンデンサ
JP2011121226A (ja) * 2009-12-09 2011-06-23 Canon Inc インクジェット記録装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6424453A (en) * 1987-07-20 1989-01-26 Fujitsu Ltd Manufacture of semiconductor device
JP2008251972A (ja) * 2007-03-30 2008-10-16 Tdk Corp 薄膜コンデンサ
JP2011121226A (ja) * 2009-12-09 2011-06-23 Canon Inc インクジェット記録装置

Also Published As

Publication number Publication date
JP2021022692A (ja) 2021-02-18
JP7421880B2 (ja) 2024-01-25

Similar Documents

Publication Publication Date Title
JP7358692B2 (ja) キャパシタ部品及びキャパシタ部品の製造方法
WO2021060552A1 (ja) キャパシタ
US9208947B2 (en) Multilayer ceramic capacitor and board having multilayer ceramic capacitor embedded therein
US11309134B2 (en) Capacitor
CN112185701B (zh) 多层陶瓷电容器
US10622153B2 (en) Multilayer capacitor
JPWO2016158228A1 (ja) 薄膜キャパシタ
JP2019021898A (ja) キャパシタ及びこれを含む実装基板
WO2021020322A1 (ja) トレンチキャパシタ
US11158456B2 (en) Trench capacitor
WO2021085573A1 (ja) トレンチキャパシタ及びトレンチキャパシタの製造方法
US10199166B2 (en) Capacitor
JP7359595B2 (ja) 積層セラミックコンデンサ、回路基板及び積層セラミックコンデンサの製造方法
WO2020080291A1 (ja) トレンチキャパシタおよびトレンチキャパシタの製造方法
US9923048B2 (en) Monolayer thin film capacitor
KR102519283B1 (ko) 커패시터 및 그 제조방법
US11955287B2 (en) Multilayer electronic component
CN112349516B (zh) 多层陶瓷电容器以及包括其的基板
WO2023145110A1 (ja) コンデンサ
JP7197311B2 (ja) キャパシタおよびキャパシタの製造方法
JP2019511836A (ja) 多層電子デバイス
JP2020136455A (ja) トレンチキャパシタ及びトレンチキャパシタの製造方法
CN116844858A (zh) 多层电容器和其中嵌有多层电容器的板
CN116364425A (zh) 多层电子组件
KR20190006060A (ko) 적층형 커패시터

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20848392

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20848392

Country of ref document: EP

Kind code of ref document: A1