CN102341904A - 反熔丝元件 - Google Patents

反熔丝元件 Download PDF

Info

Publication number
CN102341904A
CN102341904A CN2010800102166A CN201080010216A CN102341904A CN 102341904 A CN102341904 A CN 102341904A CN 2010800102166 A CN2010800102166 A CN 2010800102166A CN 201080010216 A CN201080010216 A CN 201080010216A CN 102341904 A CN102341904 A CN 102341904A
Authority
CN
China
Prior art keywords
film
electrode film
electric capacity
thin dielectric
constitutes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800102166A
Other languages
English (en)
Inventor
中矶俊幸
竹岛裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN102341904A publication Critical patent/CN102341904A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B47/00—Circuit arrangements for operating light sources in general, i.e. where the type of light source is not relevant
    • H05B47/20—Responsive to malfunctions or to light source life; for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B47/00—Circuit arrangements for operating light sources in general, i.e. where the type of light source is not relevant
    • H05B47/20—Responsive to malfunctions or to light source life; for protection
    • H05B47/25—Circuit arrangements for protecting against overcurrent

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

在电介质薄膜(5)的上下两面形成第1以及第2电极膜(4)、(6)而形成了元件主体(9)(a)。在施加动作电压时，第1以及第2电极膜(4)、(6)通过因通电引起的发热而熔融，形成球化部(13a)、(13b)、(14a)、(14b)，在电介质薄膜(5)上也产生裂缝(15)(b)。然后，该球化部膨大化，并且电介质薄膜(5)完全断开(c)，以卷入电介质薄膜(5)的端部那样的方式第1以及第2电极膜(4)、(6)熔接而一体化，形成接合部(16)、(17)、成为导通状态(d)。由此，实现即使在动作后通入大电流也以低电阻稳定地动作，并且动作前具有作为ESD对策元件的功能的反熔丝元件。

Description

反熔丝元件
技术领域
本发明涉及反熔丝元件(antifuse device)，更具体而言，涉及与电子部件、电子设备并联连接，通过施加过电压来从高电阻向低电阻不可逆地变化，形成旁路电路(bypass circuit)的反熔丝元件。
背景技术
在液晶显示装置、各种照明装置上搭载有多个发光二极管(LightEmitting Diode；以下称作“LED”)作为发光源。
另外，在近年来的各种电子设备中，多个齐纳二极管、压敏电阻等电子部件被安装在电子电路基板上。
而且，在这样的多个电子部件串联连接的情况下，将被称作反熔丝元件的补偿元件与各电子部件并联连接，以使即便特定的电子部件由于寿命等断线而引起开路不良，也不会影响其他电子部件的动作。该反熔丝元件在LED等电子部件进行通常动作时处于绝缘状态，但当电子部件由于断线等而引起开路不良时使其短路，成为导通状态，由此来避免其他电子部件停止动作。
例如，在专利文献1中提出了一种具有与多个LED的每一个分别并联连接，在正极侧以及负极侧的各个端子附近设置了具有规定熔点的导电物的反熔丝元件(补偿元件)，在LED发生了开路不良的情况下，通过与该LED并联连接的补偿元件中设置的导电物，使两端子间被熔接的发光二极管照明电路。
在专利文献1中，如图16(a)所示，补偿元件101具备：绝缘体103，其被覆或者印刷了电阻元件102；端子104、105，被设置在绝缘体103的两侧，与电阻元件102的正极侧及负极侧连接；和低熔点导电物106、107，形成在绝缘体103与所述端子104、105的各连接部分以及周边，以规定的温度熔融。
而且，当LED正常动作时，如该图16(a)所示，低熔点导电物106、107相互离开，维持电绝缘状态。另一方面，当LED由于断线等造成开路不良时，电流流向在反熔丝元件101。然后，在电阻元件102中产生焦耳热，该焦耳热经由绝缘体103向低熔点导电物106、107传导。结果，如图16(b)所示，低熔点导电物106、107熔融/熔接，两端子104、105电连接而成为导通状态，绕过LED向反熔丝元件流入电流。而且，由此即使一部分的LED成为开路不良，也能够确保串联连接的其他LED进行正常的照明动作。
另外，作为与反熔丝元件相关的其他现有技术，如专利文献2所示，公知有一种如下所述的半导体装置：具备半导体基板；在所述半导体基板上形成的第1Al布线；形成在该第1Al布线上，与该第1Al布线电连接的第1电极；在所述半导体基板上形成的第2Al布线；形成在该第2Al布线上，与该第2Al布线电连接的第2布线；和与所述第1以及第2电极接触的反熔丝膜；所述第1以及第2电极由对于Al的阻挡金属(barrier metal)构成，所述反熔丝膜由具有规定原子组成比的SiNx形成。
该专利文献2涉及一种被使用于FPGA(现场可编程门阵列，FieldProgrammable Gate Array)用途的反熔丝元件。即，在由Ti/TiN的阻挡金属层构成的第1电极以及第2电极间，夹装由SiNx构成的绝缘体作为反熔丝膜，在作为初期状态的非程序状态下显示绝缘性，在被施加了规定电压的程序状态下，低电阻化而成为导通状态，由此能够以电气的方式进行程序的写入。
专利文献1：日本特开2007-329275号公报
专利文献2：日本特开平7-22513号公报
但是，在专利文献1中，虽然在开路不良时使低熔点导电物106、107熔融而使两者熔接，因此电阻低且能够稳定地通电，但在电阻元件102的电阻值低的情况下，正常动作时电流也流向电阻元件102。因此，有可能流向LED的电流减小，导致LED的发光量降低。另一方面，在电阻元件102的电阻值高的情况下，正常动作时仅微小电流流入反熔丝元件101，能够抑制LED的发光量降低，但由于LED开路不良时为使其发热而需要向电阻元件102供给足够的电流，因此需要容量大的电源装置，有可能会导致高成本化。
另外，专利文献2的反熔丝元件是面向FPGA用途的，通过施加规定电压来进行低电阻化，使第1电极与第2电极短路而设成导通状态，由此能够进行程序的写入。即，专利文献2的反熔丝元件是以程序的写入为目的的，因此导通部分窄且为高电阻，不是假设向反熔丝元件流入大电流的反熔丝元件。另一方面，在LED等电子部件的开路不良对策用途中使用反熔丝元件的情况下，需要向与所述电子部件并联连接的反熔丝元件中通入10mA以上的大电流。
因此，即使在电子部件的开路不良对策用途中应用面向FPGA用途的专利文献2的反熔丝元件，也难以充分地发挥预期的效果。
另外，在当今的电子设备中，若由静电放电(Electrostatic discharge；以下称为“ESD”)产生的高电压被瞬间施加给电子电路，则有可能会导致电子部件的损伤等，因此，ESD对策已成为重要的课题。而且，由于反熔丝元件在电子部件开路不良时动作，在电子部件正常动作时不动作，所以要是能够使其在电子部件正常动作时具有作为ESD对策元件的功能会很方便。
发明内容
本发明鉴于上述情况而提出，其目的在于，提供一种在动作后即使通入大电流也以低电阻稳定地动作，并且在动作前具有作为ESD对策元件的功能的反熔丝元件。
为了实现上述目的，本发明涉及的反熔丝元件的特征在于，具备由电介质薄膜与在该电介质薄膜的上下两面形成的电极膜构成的元件主体，所述电极膜通过在动作电压施加时产生的发热而熔融，使得该电极膜彼此熔接而电连接。
另外，在本发明的反熔丝元件中，基于所述动作电压施加时产生的发热，使得所述电极膜熔融，并且所述电介质薄膜断开，所述电极膜以将该电介质薄膜卷入的方式彼此熔接。
另外，本发明的反熔丝元件的特征在于，向所述熔接的所述电极膜通入10mA以上的电流。
并且，本发明的反熔丝元件的特征在于，所述电极膜由贵金属材料形成。
另外，本发明的反熔丝元件的特征在于，所述贵金属材料包含Pt以及Au中的至少一方。
另外，本发明的反熔丝元件的特征在于，通过由有机材料构成的至少1层以上的保护膜被覆。
进而，本发明的反熔丝元件的特征在于，所述元件主体成为具有2个以上电容产生部的层叠构造。
另外，本发明的反熔丝元件的特征在于，构成2个以上电容产生部中一个电容产生部的电极膜相对于构成其他电容产生部的电极膜优先熔接。
进而，本发明的反熔丝元件的特征在于，构成所述一个电容产生部的电介质薄膜的膜厚比构成其他电容产生部的电介质薄膜的膜厚形成得薄。
另外，本发明的反熔丝元件的特征在于，构成所述一个电容产生部的电介质薄膜与构成所述其他电容产生部的电介质薄膜相比，绝缘电阻低。
进而，本发明的反熔丝元件的特征在于，构成所述一个电容产生部的电介质薄膜与构成所述其他电容产生部的电介质薄膜相比，以绝缘电阻降低的薄膜形成条件形成。
另外，本发明的反熔丝元件的特征在于，构成所述一个电容产生部的至少一个电极膜的膜厚比构成所述其他电容产生部的至少一个电极膜的膜厚厚。
另外，本发明的反熔丝元件的特征在于，具有3个以上所述电容产生部，引出来自所述电容产生部的电信号的各引出电极与相互不同层的电极膜电连接。
另外，本发明的反熔丝元件的特征在于，在所述元件主体的电极膜中最上层的电极膜的表面，形成有比所述电极膜电阻低的金属膜。
根据本发明的反熔丝元件，由于具备由电介质薄膜和在该电介质薄膜的上下两面形成的电极膜构成的元件主体，所述电极膜通过动作电压施加时产生的发热而熔融，使得该电极膜彼此熔接而电连接，所以通过动作电压的施加上下两面的电极膜容易地短路，在通入大电流时也电阻低且短路后的电阻值也稳定。
因此，在多个电子部件串联连接的情况下，通过与各电子部件并联连接，即使一部分的电子部件变为开路不良，也能够稳定地继续其他电子部件的动作。
另外，由于通过所述动作电压施加时产生的发热使得所述电极膜熔融，并且所述电介质薄膜断开，所述电极膜以将该电介质薄膜卷入那样的方式彼此熔接，所以电极膜彼此坚固地一体化，能够可靠地实现电阻低且稳定的导通状态。
另外，由于在所述熔接的所述电极膜中通入10mA以上的电流，所以能够绕过引起开路不良的一部分的电子部件向其他电子部件中通入所希望的大电流，能够补偿所述其他电子部件的动作。
由于所述电极膜由Pt及/或Au等贵金属材料形成，所以即使由于发热而熔融也能够避免氧化或高电阻化。因此，即使电极膜彼此熔接发生短路后，也能够维持低电阻状态，以便能够通入大电流，可确保作为反熔丝元件的可靠性。
另外，由于通过由有机材料构成的至少1层以上的保护膜被覆，所以即使因电极膜的熔接而发生了层间剥离，也能够通过该保护膜来密封，因此可确保稳定的动作，能够确保可靠性。
进而，由于所述元件主体成为具有2个以上电容产生部的层叠构造，所以能够在各层使电极膜彼此熔接，因此通过熔接位置的增加能够进一步降低电阻值，可以减少通电时的发热。并且，在正常动作时能够增加静电电容，可作为ESD对策元件发挥功能。
另外，对于本发明的反熔丝元件，由于构成2个以上电容产生部中的一个电容产生部的电极膜相对于构成其他电容产生部的电极膜优先熔接，所以能够通过构成一个电容产生部的特定的电极膜彼此先选择性地短路，来确保稳定的动作。
这里，“优先熔接”表示构成一个电容产生部的电极膜相对于构成其他电容产生部的电极膜在先熔接。存在其他电容产生部也以一个电容产生部的熔接为起点而熔接的情况。
即，在被用于总是施加偏压那样的用途的情况下，有可能当正常动作时也被施加电压而导致反熔丝元件的短路，但在这样的情况下，也能够通过选择性地使特定的电极膜彼此短路来抑制发生元件不良，能够确保稳定的动作，可以实现可靠性提高。
具体而言，能够通过(i)将构成一个电容产生部的电介质薄膜的膜厚形成得比构成其他电容产生部的电介质薄膜的膜厚薄，或者(ii)使构成一个电容产生部的电介质薄膜的绝缘电阻与构成其他电容产生部的电介质薄膜相比低，或者(iii)将构成一个电容产生部的电介质薄膜与构成所述其他电容产生部的电介质薄膜相比，以绝缘电阻减小的薄膜形成条件形成，来使构成一个电容产生部的电极膜相对于构成其他电容产生部的电极膜优先熔接。
另外，由于构成所述一个电容产生部的至少一个电极膜的膜厚比构成所述其他电容产生部的至少一个电极膜的膜厚厚，所以可加厚熔接而一体化的电极膜的膜厚，能够以低电阻抑制通电电流的偏差。
另外，由于具有3个以上所述电容产生部，用于引出来自所述电容产生部的电信号的各引出电极与相互不同的层的电极膜电连接，所以与电极膜连接的引出电极彼此不是同电位，由此能够进一步降低电阻值。
另外，由于在所述元件主体的电极膜中最上层的电极膜的表面形成了比该电极膜电阻低的金属膜，所以能够在熔接短路后向电阻低的金属膜优先流入电流，可容易地控制短路后的动作特性。另外，电阻高且具有耐氧化性的高熔点的贵金属材料一般价格高昂，但通过使用Cu等廉价的材料作为低电阻材料，能够实现低成本化。
附图说明
图1是示意表示本发明涉及的反熔丝元件的一个实施方式(第1实施方式)的俯视图。
图2是图1的A-A剖视图。
图3是表示所述反熔丝元件的从绝缘状态变化为导通状态时的机理的图。
图4是表示搭载了反熔丝元件的电子装置的一例的电气电路图。
图5是表示上述反熔丝元件的制造方法的一例的制造步骤图(1/3)。
图6是表示上述反熔丝元件的制造方法的一例的制造步骤图(2/3)。
图7是表示上述反熔丝元件的制造方法的一例的制造步骤图(3/3)。
图8是示意表示本发明涉及的反熔丝元件的第2实施方式的俯视图。
图9是图8的B-B剖视图。
图10是图8的C-C剖视图。
图11是示意表示本发明涉及的反熔丝元件的第3实施方式的俯视图。
图12是图11的D-D剖视图。
图13是图11的E-E剖视图。
图14是表示第1以及第2电极膜的熔接状态的FIB-SIM图像。
图15是与比较例一起表示了本发明实施例中的静电抗扰性试验的输出波形的图。
图16是专利文献1中记载的反熔丝元件的剖视图。
具体实施方式
下面，基于附图详细说明本发明的实施方式。
图1是示意地表示本发明涉及的反熔丝元件的一个实施方式(第1实施方式)的俯视图，图2是图1的A-A剖视图。
该反熔丝元件在表面形成了由SiO2构成的氧化物层1的Si单晶基板(以下简称为“Si基板”)2上形成有密接层3，在该密接层3的上面依次形成有第1电极膜4、作为绝缘体层的电介质薄膜5以及第2电极膜6。而且，第1电极膜4与第1引出电极7电连接，第2电极膜6与第2引出电极8电连接，通过该第1以及第2引出电极7、8能够与LED等电子部件并联连接。其中，由上述的第1电极膜4、电介质薄膜5以及第2电极膜6形成了元件主体9。另外，第1电极膜4与第1引出电极7、以及第2电极膜6与第2引出电极8在反熔丝元件的宽度方向的大致中央部电连接(图1中用X部表示)。
作为第1以及第2电极膜4、6所使用的导电性材料，可使用能够承受10mA以上的大电流的通入，电阻低且动作后的电阻稳定的材料。即，可以优选使用在被施加了动作电压时，即使因通电产生的发热而被加热熔融，也不氧化或者高电阻化的高熔点的贵金属材料，例如Pt及/或Au。此外，该第1以及第2电极膜4、6的膜厚只要是适当的薄膜即可，没有特别的限制，但优选设定为100～500nm。
另外，作为用于电介质薄膜5的薄膜材料，可使用具有高介电常数的电介质材料。具体而言，能够使用(Ba，Sr)TiO3(以下称作“BST”)、SrTiO3、BaTiO3或Pb(Zr，Ti)O3、SrBi4Ti4O15等铋层状化合物等，但在其中优选使用BST。
另外，作为电介质薄膜5的膜厚，被设定为能够通过通电所产生的发热被破坏而断开，且能够确保大的静电电容的膜厚，优选设定为80～150nm左右。
通过绝缘体层使用如此具有高介电常数的电介质薄膜5，与使用了SiO2膜或SiNx膜作为绝缘体层的情况不同，能够得到大的静电电容。而且，作为结果，能够降低静电所引起的瞬间的高电压的施加，能够使其作为ESD对策元件发挥功能。
即，本发明的反熔丝元件以使第1以及第2电极膜4、6短路来动作为目的，但至短路为止，具有作为向大地释放静电的ESD对策元件的功能。此外，在作为ESD对策元件发挥功能的情况下，由于不是短路，所以在放电时不伴有绝缘破坏。
另外，第1以及第2引出电极7、8成为分别由Ti等形成的第1以及第2第1层7a、8a和由Cu等形成的第1以及第2第2层7b、8b构成的2层构造，第1层7a、8a例如形成为100nm，第2层7b、8b例如形成1000nm。
另外，对于元件主体9而言，上面以及侧面由膜厚200～1000nm的无机保护膜10被覆，在该无机保护膜10上形成有膜厚2000～10000nm的第1有机保护膜11。
其中，作为无机保护膜10，能够使用SiNx、SiO2、Al2O3、TiO2等，作为第1有机保护膜11，能够使用聚酰亚胺树脂、环氧树脂等。
第2有机保护膜12形成为被覆无机保护膜10以及第1有机保护膜11，且使第1以及第2引出电极7、8的一部分形表面露出。第2有机保护膜12也与第1有机保护膜11同样，能够使用聚酰亚胺树脂、环氧树脂等。
而且，通过如此用第1以及第2有机保护膜11、12被覆元件主体9，即使由于第1以及第2电极膜4、6的熔接，在与密接层3等之间发生了层间剥离的情况下，熔接后的元件主体9也被第1以及第2有机保护膜11、12密封。因此，可使反熔丝元件稳定地动作，能够确保可靠性。
图3是表示上述反熔丝元件的从绝缘状态变化为导通状态时的机理的图。
即，在与反熔丝元件并联连接的电子部件正常动作时，如图3(a)所示，第1以及第2电极膜4、6隔着电介质薄膜5处于绝缘状态。
但是，若电子部件由于断线等成为开放状态，则反熔丝元件被施加动作电压，应向电子部件流入的10mA以上的大电流流入到元件主体9。接下来，产生焦耳热而发热，如图3(b)所示，第1以及第2电极膜4、6由于该发热而熔融，第1以及第2电极膜4、6在应发生短路的规定位置引起球化现象。这样，第1以及第2电极膜4、6形成球化部13a、13b、14a、14b而断开。进而，电介质薄膜5被来自球化部13a、13b、14a、14b的熔融热加热，产生裂缝15。
接下来，由于随后向元件主体9继续流入电流，所以如图3(c)所示，随着时间的流逝，第1以及第2电极膜4、6的熔融进一步深化，所述球化部13a、13b、14a、14b向箭头F以及G所示的方向膨大化，并且电介质薄膜5由于熔融热而完全断开。
随后，球化部13a、13b、14a、14b的膨大化进一步深化，如图3(d)所示，膨大化后的球化部彼此以卷入断开后的电介质薄膜5的端部的方式熔接而一体化，形成接合部16、17而成为导通状态。而且，一旦如此成为导通状态，则通电所产生的发热被抑制，从而温度降低，发生低电阻化，大电流经由反熔丝元件而流动。
图4表示反熔丝元件与作为电子部件的LED并联连接时的电气电路图。
即，在LED18成为开路不良而熄灭时，与该LED18并联连接的反熔丝元件19的第1以及第2电极膜通过上述的机理相互熔接而短路，从绝缘状态成为导通状态。然后，电流绕过LED18流入到反熔丝元件19，由此，例如与LED18串联连接的其他电子部件维持通电状态。例如在LED18上串联连接了其他的LED时，绕过LED18向本发明的反熔丝元件19通电，其他的LED继续点亮。
这样，通过使用本发明的反熔丝元件，即使串联连接的电子部件的一部分发生故障成为开放状态，其他的电子部件也能够继续正常动作。并且，由于使由Pt及/或Au构成的高熔点的贵金属材料所形成的第1以及第2电极膜彼此熔融/熔接而短路，所以即使加热熔融也不会氧化或高电阻化，能够维持低电阻。因此，在通入了大电流时也稳定地动作，不需要容量大的电源。
另外，由于与未发生开路不良的电子部件并联连接的反熔丝元件的元件主体9如上述那样，电介质薄膜5使用了高介电常数材料，所以能够增大静电电容，由此能够降低因静电引起的过大的电压施加，具有作为ESD对策元件的功能。
下面，基于图5～图7，详述上述反熔丝元件的制造方法。
首先，如图5(a)所示，对Si基板2实施热氧化处理，形成由膜厚500～1000nm的SiO2构成的氧化物层1。
接下来，通过化学溶液沉积(Chemical Solution Deposition；以下称为“CSD”)法在氧化物层1上形成膜厚10～100nm等的密接层3。作为密接层3，能够使用BST、SrTiO3、BaTiO3或Pb(Zr，Ti)O3、SrBi4Ti4O15等铋层状化合物等，但是例如在形成BST膜时，准备Ba、Sr、Ti以摩尔比被配合为例如Ba∶Sr∶Ti＝7∶3∶10的成膜原料溶液。然后，在氧化物层1上涂布该成膜原料溶液，使其在300～400℃的热板上干燥，以600～700℃的温度进行10～60分钟的热处理来使其结晶化，从而形成BST膜。
接着，如图5(b)所示，依次形成第1导电层4′、绝缘体层5′以及第2导电层6′。具体而言，通过RF磁控溅射法形成由膜厚100～500nm的Pt及/或Au构成的第1导电层4′，接下来，与密接层3同样地通过CSD法形成由BST等构成的膜厚80～150nm的绝缘体层5′，然后，与第1导电层4′同样地通过RF磁控溅射法形成由膜厚100～500nm的Pt及/或Au构成的第2导电层6′。
接着，使用光刻技术以及氩离子铣法，如图5(c)所示，制作第2电极膜6、电介质薄膜5以及第1电极膜4。即，在涂布光致抗蚀剂进行预烘干后，经由光掩模向光致抗蚀剂照射紫外光，进行曝光、显影、坚膜，来将光掩模图形转印为刻蚀剂图形。接下来，通过氩离子铣法使氩离子向蚀刻面撞击来刻蚀第2导电层6′、绝缘体层5′以及第1导电层4′的规定区域，依次形成第2电极膜6、电介质薄膜5以及第1电极膜4，由此制作元件主体9。
随后，将该元件主体9以800～900℃的温度进行约30分钟的热处理。
接着，如图6(d)所示，通过溅射法形成膜厚200～1000nm的无机保护膜10，以覆盖元件主体9的上面以及侧面。接下来，通过旋涂法在无机保护膜10上涂布感光性树脂材料，然后，以125℃的温度加热5分钟，在进行曝光、显影处理后，以350℃加热1小时左右，形成膜厚为2000～10000nm的规定图形的第1有机保护膜11。
接着，将该第1有机保护膜11作为掩模，使用CHF3气体对无机保护膜10进行干刻蚀，如图6(e)所示，使第1电极膜4以及第2电极膜6的一部分表面露出。
接着，使用RF磁控溅射法，形成应该成为第1以及第2引出电极7、8的2层金属层，接下来，使用上述的光刻技术将光掩模图形转印为抗蚀剂图形，使用氩离子铣法来刻蚀，如图6(f)所示，分别形成由第1个第1层7a以及第1个第2层7b构成的第1引出电极7、由第2个第1层8a以及第2个第2层8b构成的第2引出电极8。
接着，如图7(g)所示，利用旋涂法按照覆盖第1以及第2引出电极7、8，还覆盖有无机保护膜10以及第1有机保护膜11的方式涂布感光性树脂原料12′。然后，以125℃的温度加热5分钟，经过曝光、显影工序以350℃加热1小时左右，如图7(h)所示，形成由膜厚2000～10000nm的规定图形构成的第2有机保护膜12，由此制成反熔丝元件。
而且，如上所述，该反熔丝元件具备由电介质薄膜5和在该电介质薄膜5的上下两面形成的第1以及第2电极膜4、6构成的元件主体9，第1以及第2电极膜4、6基于动作电压施加时所产生的发热而熔融，由于这些第1以及第2电极膜4、6熔接而电连接，所以能够通过动作电压的施加，使第1电极膜4和第2电极膜6短路，能够通入大电流。而且，由于在通入了大电流时也电阻低且短路后的电阻值也稳定，所以在多个电子部件串联连接时，通过将该反熔丝元件与各电子部件并联连接，即使特定的电子部件成为开路不良，也能够有效地补偿其他电子部件的动作。
并且，由于如上所述，以卷入电介质薄膜5那样的方式，第1电极膜4和第2电极膜6熔接而接合，所以电极膜彼此坚固地一体化，能够可靠地实现可通入10mA以上的大电流的导通状态。
另外，由于第1以及第2电极膜4、6由Pt及/或Au等高熔点金属材料形成，所以即使由于发热而熔融，也不会氧化或高电阻化。因此，在第1电极膜4与第2电极膜6熔接而短路后，也能够维持可通入大电流的低电阻状态，能够确保作为反熔丝元件的可靠性。
另外，由于元件主体9由第1有机保护膜11以及第2有机保护膜12被覆，所以即使因第1电极膜4与第2电极膜6的熔接而产生各层中的层间剥离，也被该有机保护膜密封，因此能够确保稳定的动作，可以确保可靠性。
另外，由于元件主体9具有在电介质薄膜5的上下两面形成了电极膜(第1以及第2电极膜4、6)的构造，所以在被施加动作电压前，能够得到大静电电容。因此，当并联连接的电子部件正常动作时，能够起到作为ESD对策元件的功能。
图8是表示本发明涉及的反熔丝元件的第2实施方式的俯视图，图9是图8的B-B剖视图，图10是图8的C-C剖视图。
在该第2实施方式中，元件主体20成为层叠构造，具有2个电容产生部。即，在密接层3的上面依次形成第1电极膜21、第1电介质薄膜22、第2电极膜23、第2电介质薄膜24、第3电极膜25，由它们形成了元件主体20。而且，由第1电极膜21、第1电介质薄膜22、以及第2电极膜23产生静电电容，由第2电极膜23、第2电介质薄膜24、以及第3电极膜25产生静电电容，由此具有2个电容产生部。
另外，第2电极膜23与第1引出电极26电连接，第1电极膜21与第2引出电极27电连接，并且第3电极膜25与第3电极膜28电连接。即，第1～第3引出电极26～28与第1实施方式同样地成为二层构造(在图9、10中省略)，图8中，在U部以及Y部第2电极膜23与第1引出电极26电连接，在W部第1电极膜21与第2引出电极27电连接，在Z部第3电极膜25与第2引出电极28电连接。
另外，元件主体20与第1实施方式同样，由无机保护膜29、第1以及第2有机保护膜30、31被覆。
而且，该情况下也在被施加动作电压时，与第1实施方式同样地向元件主体20流入电流而发热，电极膜由于该发热而熔融，使得电极膜彼此熔接而短路，成为导通状态。
另外，在被施加动作电压前，发挥作为ESD对策元件的功能。特别是在该第2实施方式中，由于元件主体20成为具有2个电容产生部的层叠构造，所以与单层构造的情况相比，能够使元件主体20的静电电容增加，可更进一层有效地进行ESD的降低。
该第2实施方式的反熔丝元件也能够以与第1实施方式大致同样的方法/顺序容易地制造。
即，在Si基板2的表面形成了氧化物层1以及密接层3后，通过RF磁控溅射法在密接层3的表面形成由Pt及/或Au构成的第1金属层，进而，通过CSD法在第1金属层上形成由BST等构成的第1绝缘体层。
接下来，通过RF磁控溅射法在第1绝缘体层上形成由Pt等构成的第2金属层，进而通过CSD法在所述第2金属层上形成由BST等构成的第2绝缘体层。
然后，通过RF磁控溅射法在第2绝缘体层的表面形成第3金属层。
接着，使用光刻技术进行图案化，然后通过氩离子铣法使氩向蚀刻面撞击来进行刻蚀，依次形成第3电极膜25、第2电介质薄膜24、第2电极膜23、第1电介质薄膜22以及第1电极膜21，由此制成元件主体20。
然后，与第1实施方式同样地对元件主体20进行热处理，依次制作由SiNx等构成的无机保护膜29、由聚酰亚胺树脂等构成的第1有机保护膜30、由二层构造构成的第1～第3引出电极26～28，然后制作由聚酰亚胺树脂等构成的第2有机保护膜31，由此制造了反熔丝元件。
另外，具有该层叠构造的反熔丝元件具有各种变形例。例如，优选使构成2个电容产生部中的一个电容产生部的电极膜比构成另一个电容产生部的电极膜优先熔接而短路，由此，构成一个电容产生部的电极膜彼此先选择性地短路，从而能够确保稳定的动作。
作为这样使一个电容产生部的电极膜比另一个电容产生部的电极膜优先短路的有效手法，存在以下的方法。
(i)使构成一个电容产生部的电介质薄膜(例如第2电介质薄膜24)的膜厚比构成另一个电容产生部的电介质薄膜(例如第1电介质薄膜22)的膜厚薄例如20％左右。
通过偏压施加使元件主体20的电极膜彼此接合而短路的概率与电介质薄膜的膜厚成反比。因此，通过将夹设于想使其先短路的电极膜(例如第2以及第3电极膜23、25)的电介质薄膜(例如第2电介质薄膜24)减薄，与使电介质薄膜和第2电介质薄膜成为同一膜厚的情况相比，能够容易地使特定的电介质薄膜短路，可实现作为反熔丝元件的可靠性提高。
(ii)使用例如下述(a)～(c)的方法，使构成一个电容产生部的电介质薄膜(例如第2电介质薄膜24)的绝缘电阻比构成其他电容产生部的电介质薄膜(例如第1电介质薄膜22)低。
(a)当想使其短路的电容产生部的电介质薄膜为第2电介质薄膜24时，按照该第2电介质薄膜24与第1电介质薄膜22相比，绝缘电阻变低的方式来选择所述第2电介质薄膜24的材料系。例如，当由BST形成了第1电介质薄膜22时，选择绝缘电阻比BST低那样的其他材料系作为第2电介质薄膜24。
(b)当第1以及第2电介质薄膜22、24均用BST形成时，调整第1以及第2电介质薄膜22、24的A位点(site)与B位点的组成比，以使第2电介质薄膜24比第1电介质薄膜22绝缘电阻低。
(c)通过向第2电介质薄膜24添加特定元素，也能够使该第2电介质薄膜24的绝缘电阻比第1电介质薄膜22的绝缘电阻降低。例如，当均使用BST系材料作为第1以及第2电介质薄膜22、24的薄膜材料时，通过向第2电介质薄膜24添加Y等稀土类元素，使第2电介质薄膜24的绝缘电阻比第1电介质薄膜22的绝缘电阻降低。
这样，通过使用上述(a)～(c)的方法，能够使第2电介质薄膜24比第1电介质薄膜22绝缘电阻低，由此，相对于第1电介质薄膜22能够使第2电介质薄膜24优先短路。
(iii)以与构成其他电容产生部的电介质薄膜(例如第1电介质薄膜22)相比绝缘电阻降低的那样的薄膜形成条件，形成构成一个电容产生部的电介质薄膜(例如第2电介质薄膜24)。
例如，在想使其短路的电容产生部的电介质薄膜为第2电介质薄膜24的情况下，当形成该第2电介质薄膜24时，通过特意延长氩离子铣法中的蚀刻时间，预先对第1电介质薄膜22赋予损伤，来使第2电介质薄膜24的绝缘电阻比第1电介质薄膜22绝缘电阻低。通过预先如此形成第1以及第2电介质薄膜22、24，在被熔融加热的情况下，第2电介质薄膜24的断开变得容易，能够优先使第2电极膜23与第3电极膜25熔接而短路。
通过使用上述(i)～(iii)那样的方法对特定的电容产生部优先使其熔接而短路，能够降低元件的不良发生率。
而且，优选将构成一个电容产生部的至少一个电极膜的膜厚(例如第3电极膜25)形成得比构成其他电容产生部的至少一个电极膜的膜厚(例如第2电极膜23)厚。由此，由于能够加厚被熔接而一体化的电极膜的膜厚，所以能够进一步低电阻化，也能够抑制通入电流的偏差。
并且，优选在想使其短路的第2以及第3电极膜23、25中、位于最上层的第3电极膜25的表面上，形成比该第3电极膜25电阻低的金属膜。由此，能够在熔接而短路后优先向电阻低的金属膜流入电流，可容易地控制短路后的动作特性。特别是具有高电阻且耐氧化性的高熔点的贵金属材料一般价格高昂，但通过用Cu等廉价的材料来形成所述金属膜，还能够实现低成本化。
图11是表示本发明涉及的反熔丝元件的第3实施方式的俯视图，图12是图11的D-D剖视图，图13是图11的E-E剖视图。
该第3实施方式成为元件主体40具有3个电容产生部的层叠构造。即，在密接层3的上面依次形成了第1电极膜41、第1电介质薄膜42、第2电极膜43、第2电介质薄膜44、第3电极膜45、第3电介质薄膜46、第4电极膜47，由它们形成了元件主体40。
而且，第4电极膜47在图11的O部与第1引出电极48电连接，第3电极膜45在该图的P部与第2引出电极49电连接，另外，第2电极膜43在该图的Q部与第3引出电极50电连接，第1电极膜41在该图的R部与第4引出电极51电连接。即，第1～第4引出电极48～51与相互不同层的电极膜(第1～第4电极膜41、43、45、47)电连接。其中，这些各引出电极48～51与第1实施方式同样成为二层构造(在图12、13中省略)。
另外，元件主体40与第1以及第2实施方式同样由无机保护膜52、第1以及第2有机保护膜53、54被覆。
而且，该情况下也在被施加了动作电压时，与第1以及第2实施方式同样地向元件主体40流入电流而发热，电极膜由于该发热而熔融，使得电极膜彼此熔接而短路，成为导通状态。
另外，在上述第2实施方式中，由第1引出电极26引出来自第3电极膜25的电信号，在图8的U部与Y部，引出电极是同电位，但在该第3实施方式中，如图11～图13所示，由于各引出电极48～51与相互不同层的电极膜41、43、45、47连接，所以引出电极彼此不是同电位，由此能够实现进一步的电阻值的降低。
另外，在被动作电压施加前，发挥作为ESD对策元件的功能。特别是在该第3实施方式中，由于元件主体40具有3个电容产生部，所以与单层构造或二层构造的情况相比，能够增加静电电容，由此能够进一步有效地进行ESD的降低。
该第3实施方式的反熔丝元件也能够以与第1实施方式大致同样的方法/顺序容易地制造。
即，在Si基板2的表面形成了氧化物层1以及密接层3后，通过RF磁控溅射法在密接层3的表面形成由Pt及/或Au构成的第1金属层，进而通过CSD法在第1金属层上形成由BST等构成的第1绝缘体层。
接下来，通过RF磁控溅射法在第1绝缘体层上形成由Pt等构成的第2金属层，进而通过CSD法在所述第2金属层上形成由BST等构成的第2绝缘体层。
然后，通过RF磁控溅射法在第2绝缘体层的表面形成第3金属层，进而通过CSD法在第3金属层上形成由BST等构成的第3绝缘体层。
接下来，通过RF磁控溅射法在第3绝缘体层上形成由Pt等构成的第4金属层。
接着，使用光刻技术进行图案化，然后通过氩离子铣法使氩向蚀刻面撞击来进行刻蚀，依次形成第4电极膜47、第3电介质薄膜46、第3电极膜45、第2电介质薄膜44、第2电极膜43、第1电介质薄膜42以及第1电极膜41，由此制成元件主体40。
然后，与第1以及第2实施方式同样地对元件主体40进行热处理，接下来依次制作由SiNx等构成的无机保护膜52、由聚酰亚胺树脂等构成的第1有机保护膜53、由二层构造构成的第1～第4引出电极48～51，然后制作由聚酰亚胺树脂等构成的第2有机保护膜54，由此制造了反熔丝元件。
此外，本发明不限于上述实施方式。在该第3实施方式中也能够通过与在第2实施方式中叙述的(i)～(iii)大致同样的方法，使3个电容产生部中构成一个电容产生部的电极膜比构成其他电容产生部的电极膜优先熔接而短路。而且，通过如此使构成一个电容产生部的电极膜彼此先选择性地短路，能够确保更稳定的动作。
另外，在上述实施方式中，通过RF磁控溅射法形成了各电极膜，但也可以通过真空蒸镀法等其他的薄膜形成法来形成。
另外，在上述实施方式中，在无机保护膜10、28、52上形成了第1有机保护膜11、29、53，但也可以按照覆盖无机保护膜10、28、52的侧面的方式来形成。
另外，也能够将元件主体设置成具有4个以上电容产生部的多层构造。
另外，在图4中，例示了LED作为电子部件，但本发明能够广泛应用于多个电子部件串联连接的情况，当然也能够应用于齐纳二极管、压敏电阻等被安装在电路基板上的情况。
下面，具体地说明本发明的实施例。
实施例1
根据上述第1实施方式中记载的制造方法，制作了将触发电压设置为20V的试样。其中，在以1kHz测量静电电容时，为0.015μF。
表1表示了各层的形成材料、膜厚、形成方法。
[表1]
Figure BPA00001425553000191
接着，将试样与最大电流被设为300mA的恒流电路连接，测量动作后的电阻值。结果知晓电阻值的平均值是1.2Ω(最大1.7Ω，最小0.7Ω，n：20)，其稳定动作。另外，确认了即便使最大电流变化为50mA～1.0A，电阻值也不变化。
接着，对于上述试样，通过FIB-SIM(聚焦离子束-扫描离子显微镜)法观察了第1电极膜与第2电极膜熔接的熔接位置的试样剖面。
图14是该FIB-SIM图像。
由该图14可知：虽然在第1以及第2电极膜的熔接位置(图像中记作上下电极熔接部的部分)，与密接层(BST膜)之间发生了剥离，但被第1有机保护膜(第1层的聚酰亚胺膜)密封。
接着，对将上述试样与ESD发生器连接的本发明实施例、和将上述试样未与ESD发生器连接的比较例，遵照IEC61000-4-2施加1.0kV的电压来进行ESD抗扰性试验。
图15是表示ESD抗扰性试验的输出波形的图。横轴为时间(ns)，纵轴为端子间电压(V)。
由该图15可知：比较例发生了陡峭的放电峰值，瞬间被施加了高电压。与此相对，本发明实施例未产生陡峭的放电峰值，描绘了缓和的曲线。即，没有起因于ESD的瞬间的高电压被施加在端子间，因此作为ESD对策元件也是有用的。
实施例2
根据第2实施方式以及第3实施方式中记载的制造方法，分别制作了将触发电压设置为20V的实施例2以及实施例3的试样。其中，除了使元件主体的层叠数增加以外，以与实施例1同样的制造条件进行制作(参照实施例1的表1)。
另外，在以1kHz测量静电电容时，实施例2为0.030μF、实施例3为0.045μF。(实施例1的静电电容如上所述为0.015μF)。
接着，将实施例2、3的各试样与最大电流设置为300mA的恒流电路连接，测量了动作后的电阻值。其中，测量对各20个试样进行，算出了平均值。
接着，对各实施例12个试样制作机器模型，遵照EIAJED-4701/304的试验标准，正负施加5次来测量进行正常动作的最大电压，并将其作为ESD耐压来评价。另外，对于ESD耐压，对实施例1的试样也进行了测量。
表2表示了实施例1～3的各试样的电阻值(平均值)以及ESD耐压(平均值)。
[表2]
Figure BPA00001425553000211
由表2确认了：由于电阻值能够随着层叠数增加而减小，而且，静电电容随着层叠数增加而增加，所以ESD耐压也随层叠数的增加而增加。
产业上的可利用性
在LED等多个电子部件串联连接的情况下，即使一部分的电子部件成为开路不良，也能够避免对其他电子部件的动作产生影响。另外，当电子部件正常动作时，也发挥作为ESD对策元件的功能。
另外，本发明不限于LED，能够作为与电子部件、电子设备并联连接，通过施加过点压而从高电阻不可逆地变化为低电阻，形成旁路电路的反熔丝元件被使用。
附图标记说明：4-第1电极膜(电极膜)；5-电介质薄膜；6-第2电极膜(电极膜)；9-元件主体；11-第1有机保护膜(保护膜)；12-第2有机保护膜(保护膜)；19-LED(电子部件)；20-元件主体；21-第1电极膜(电极膜)；22-第1电介质薄膜(电介质薄膜)；23-第2电极膜(电极膜)；24-第2电介质薄膜(电介质薄膜)；25-第3电极膜(电极膜)；29-第1有机保护膜(保护膜)；30-第2有机保护膜(保护膜)；40-元件主体；41-第1电极膜；42-第1电介质薄膜；43-第2电极膜；44-第2电介质薄膜；45-第3电极膜；46-第3电介质薄膜；47-第4电极膜；48～51-第1～第4引出电极(引出电极)；52-无机保护膜；53-第1有机保护膜；54-第2有机保护膜

Claims (14)

1.一种反熔丝元件，其特征在于，
具备由电介质薄膜与在该电介质薄膜的上下两面形成的电极膜构成的元件主体，
所述电极膜通过在动作电压施加时产生的发热而熔融，使得该电极膜彼此熔接而电连接。
2.根据权利要求1所述的反熔丝元件，其特征在于，
通过所述动作电压施加时产生的发热，使得所述电极膜熔融，并且所述电介质薄膜断开，所述电极膜以将该电介质薄膜卷入那样的方式彼此熔接。
3.根据权利要求1或2所述的反熔丝元件，其特征在于，
向所述熔接后的所述电极膜通入10mA以上的电流。
4.根据权利要求1～3中任意一项所述的反熔丝元件，其特征在于，
所述电极膜由贵金属材料形成。
5.根据权利要求4所述的反熔丝元件，其特征在于，
所述贵金属材料含有Pt以及Au中的至少一方。
6.根据权利要求1～5中任意一项所述的反熔丝元件，其特征在于，
通过由有机材料构成的至少1层以上的保护膜被覆。
7.根据权利要求1～6中任意一项所述的反熔丝元件，其特征在于，
所述元件主体为具有在上下两面上形成了电极膜的2个以上电容产生部的层叠构造。
8.根据权利要求7所述的反熔丝元件，其特征在于，
构成2个以上所述电容产生部中的一个电容产生部的电极膜相对于构成其他电容产生部的电极膜优先熔接。
9.根据权利要求8所述的反熔丝元件，其特征在于，
构成所述一个电容产生部的电介质薄膜的膜厚比构成其他电容产生部的电介质薄膜的膜厚形成得薄。
10.根据权利要求8所述的反熔丝元件，其特征在于，
构成所述一个电容产生部的电介质薄膜与构成所述其他电容产生部的电介质薄膜相比，绝缘电阻低。
11.根据权利要求8所述的反熔丝元件，其特征在于，
构成所述一个电容产生部的电介质薄膜与构成所述其他电容产生部的电介质薄膜相比，以绝缘电阻降低的薄膜形成条件形成。
12.根据权利要求8～11中任意一项所述的反熔丝元件，其特征在于，
构成所述一个电容产生部的至少一个电极膜的膜厚比构成所述其他电容产生部的至少一个电极膜的膜厚厚。
13.根据权利要求7～12中任意一项所述的反熔丝元件，其特征在于，
具有3个以上所述电容产生部，引出来自所述电容产生部的电信号的各引出电极与相互不同层的电极膜电连接。
14.根据权利要求9～13中任意一项所述的反熔丝元件，其特征在于，
在所述元件主体的电极膜中最上层的电极膜的表面形成有比所述电极膜电阻低的金属膜。
CN2010800102166A 2009-03-02 2010-02-04 反熔丝元件 Pending CN102341904A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009048598 2009-03-02
JP2009-048598 2009-03-02
PCT/JP2010/051606 WO2010100995A1 (ja) 2009-03-02 2010-02-04 アンチヒューズ素子

Publications (1)

Publication Number Publication Date
CN102341904A true CN102341904A (zh) 2012-02-01

Family

ID=42709557

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800102166A Pending CN102341904A (zh) 2009-03-02 2010-02-04 反熔丝元件

Country Status (6)

Country Link
US (1) US20110309472A1 (zh)
EP (1) EP2405479A4 (zh)
JP (1) JPWO2010100995A1 (zh)
KR (1) KR20110119776A (zh)
CN (1) CN102341904A (zh)
WO (1) WO2010100995A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097771A (zh) * 2014-05-12 2015-11-25 中芯国际集成电路制造(上海)有限公司 反熔丝元件、反熔丝元件的制造方法及半导体器件
CN105917461A (zh) * 2014-02-11 2016-08-31 英特尔公司 具有回填端子的反熔丝
CN108370016A (zh) * 2015-11-20 2018-08-03 弗劳恩霍夫应用研究促进协会 用于跨接电构件、尤其能量源或能量消耗装置的电跨接装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5387677B2 (ja) * 2009-07-09 2014-01-15 株式会社村田製作所 アンチヒューズ素子
JP5435174B2 (ja) * 2011-04-19 2014-03-05 株式会社村田製作所 アンチヒューズ回路および発光回路
US9502424B2 (en) * 2012-06-29 2016-11-22 Qualcomm Incorporated Integrated circuit device featuring an antifuse and method of making same
US9842802B2 (en) * 2012-06-29 2017-12-12 Qualcomm Incorporated Integrated circuit device featuring an antifuse and method of making same
JPWO2014132938A1 (ja) * 2013-02-28 2017-02-02 株式会社村田製作所 半導体装置およびｅｓｄ保護デバイス
JP5843045B2 (ja) 2013-02-28 2016-01-13 株式会社村田製作所 半導体装置
CN205081096U (zh) 2013-02-28 2016-03-09 株式会社村田制作所 Esd保护器件
CN205452284U (zh) 2013-04-05 2016-08-10 株式会社村田制作所 Esd保护器件
WO2015060278A1 (ja) * 2013-10-24 2015-04-30 株式会社村田製作所 複合保護回路、複合保護素子および照明用ｌｅｄ素子
WO2017145515A1 (ja) * 2016-02-22 2017-08-31 株式会社村田製作所 半導体コンデンサおよび電源モジュール

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4823181A (en) * 1986-05-09 1989-04-18 Actel Corporation Programmable low impedance anti-fuse element
US5449947A (en) * 1993-07-07 1995-09-12 Actel Corporation Read-disturb tolerant metal-to-metal antifuse and fabrication method
US5625219A (en) * 1993-04-15 1997-04-29 Kabushiki Kaisha Toshiba Programmable semiconductor device using anti-fuse elements with floating electrode
JP2007200577A (ja) * 2006-01-23 2007-08-09 Sharp Corp 照明装置および液晶表示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3256603B2 (ja) 1993-07-05 2002-02-12 株式会社東芝 半導体装置及びその製造方法
JPH09275153A (ja) * 1996-04-04 1997-10-21 Citizen Watch Co Ltd 半導体抵抗装置
JP2001028397A (ja) * 1999-05-10 2001-01-30 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2001156172A (ja) * 1999-11-24 2001-06-08 Hitachi Ltd 半導体装置
US6753590B2 (en) * 2002-07-08 2004-06-22 International Business Machines Corporation High impedance antifuse
US7435627B2 (en) * 2005-08-11 2008-10-14 International Business Machines Corporation Techniques for providing decoupling capacitance
JP4963471B2 (ja) * 2006-01-13 2012-06-27 シャープ株式会社 照明装置および液晶表示装置
JP4899651B2 (ja) 2006-06-07 2012-03-21 ソニー株式会社 発光ダイオード点灯回路、照明装置及び液晶表示装置
JP2009117461A (ja) * 2007-11-02 2009-05-28 Elpida Memory Inc アンチヒューズ素子、およびアンチヒューズ素子の設定方法
KR101644811B1 (ko) * 2008-09-19 2016-08-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5238458B2 (ja) * 2008-11-04 2013-07-17 株式会社東芝 不揮発性半導体記憶装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4823181A (en) * 1986-05-09 1989-04-18 Actel Corporation Programmable low impedance anti-fuse element
US5625219A (en) * 1993-04-15 1997-04-29 Kabushiki Kaisha Toshiba Programmable semiconductor device using anti-fuse elements with floating electrode
US5449947A (en) * 1993-07-07 1995-09-12 Actel Corporation Read-disturb tolerant metal-to-metal antifuse and fabrication method
JP2007200577A (ja) * 2006-01-23 2007-08-09 Sharp Corp 照明装置および液晶表示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105917461A (zh) * 2014-02-11 2016-08-31 英特尔公司 具有回填端子的反熔丝
CN105917461B (zh) * 2014-02-11 2020-01-21 英特尔公司 具有回填端子的反熔丝
CN105097771A (zh) * 2014-05-12 2015-11-25 中芯国际集成电路制造(上海)有限公司 反熔丝元件、反熔丝元件的制造方法及半导体器件
CN105097771B (zh) * 2014-05-12 2017-12-19 中芯国际集成电路制造(上海)有限公司 反熔丝元件、反熔丝元件的制造方法及半导体器件
CN108370016A (zh) * 2015-11-20 2018-08-03 弗劳恩霍夫应用研究促进协会 用于跨接电构件、尤其能量源或能量消耗装置的电跨接装置
CN108370016B (zh) * 2015-11-20 2021-11-12 弗劳恩霍夫应用研究促进协会 用于跨接电构件、尤其能量源或能量消耗装置的电跨接装置

Also Published As

Publication number Publication date
WO2010100995A1 (ja) 2010-09-10
EP2405479A1 (en) 2012-01-11
EP2405479A4 (en) 2013-12-04
JPWO2010100995A1 (ja) 2012-09-06
US20110309472A1 (en) 2011-12-22
KR20110119776A (ko) 2011-11-02

Similar Documents

Publication Publication Date Title
CN102341904A (zh) 反熔丝元件
US10164000B2 (en) OLED lighting device with short tolerant structure
US4666252A (en) High yield liquid crystal display and method of making same
CN102473674B (zh) 反熔丝元件
US7342617B2 (en) Liquid crystal display comprising an electrostatic protection element formed between adjacent bus lines
US11282786B2 (en) Laser-formed interconnects for redundant devices
US6080617A (en) Semiconductor device having capacitor and manufacturing method thereof
US5827759A (en) Method of manufacturing a fuse structure
JP2004214580A (ja) ヒューズレイアウト，及びトリミング方法
CN102473675B (zh) 反熔丝元件
JP6798952B2 (ja) 半導体装置、発光装置および半導体装置の製造方法
TWI323935B (en) An electrical device and a method for manufacturing the same
JP5435174B2 (ja) アンチヒューズ回路および発光回路
CN102473676B (zh) 反熔丝元件
KR101301557B1 (ko) 다중층 측면 경유 연결 배선 구조 및 그의 형성 방법
KR100546656B1 (ko) 유기 ｅｌ 디스플레이 소자
US20200105856A1 (en) Display panel, manufacturing method thereof, and display device
US7023070B2 (en) Semiconductor device
JP2008159801A (ja) 半導体装置およびその製造方法
CN106549019A (zh) 半导体器件及其制造方法
KR20050014597A (ko) 리페어가능한 평판표시장치 및 그의 리페어방법
KR20070056419A (ko) 절연성 막을 가진 반도체 퓨즈를 포함하는 반도체 소자 및그 제조방법
JPH0216035B2 (zh)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120201