CN102473676B - 反熔丝元件 - Google Patents

反熔丝元件 Download PDF

Info

Publication number
CN102473676B
CN102473676B CN201080031303.XA CN201080031303A CN102473676B CN 102473676 B CN102473676 B CN 102473676B CN 201080031303 A CN201080031303 A CN 201080031303A CN 102473676 B CN102473676 B CN 102473676B
Authority
CN
China
Prior art keywords
mentioned
insulating barrier
electrode layer
antifuse element
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080031303.XA
Other languages
English (en)
Other versions
CN102473676A (zh
Inventor
谷晋辅
中矶俊幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN102473676A publication Critical patent/CN102473676A/zh
Application granted granted Critical
Publication of CN102473676B publication Critical patent/CN102473676B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Fuses (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种基于动作电压的施加而发生短路时，不会产生开路不良的反熔丝元件。本发明的反熔丝元件(10)具有：绝缘层(22)；形成于绝缘层(22)的上下面的一对电极层(21)、(23)；和以与电极层(23)的同绝缘层(22)形成静电电容的部分接触的方式形成的引出电极(42)。并且，被构成为产生构造变化部(29)，该构造变化部(29)具有：在施加了绝缘层(22)的绝缘破坏电压以上的电压时，一对电极层(21)、(23)相互熔融以将绝缘层(22)卷入的形态而短路的短路部(27)；和通过绝缘层(22)被卷入而使一对电极层(21)、(23)和绝缘层(22)消失的消失部(28)。并且，引出电极(42)的与电极层(23)接触的部分的最大直径大于构造变化部(29)的最大直径。

Description

反熔丝元件
技术领域
本发明涉及反熔丝元件。
背景技术
一般的熔丝在规定的电压以上就断开来切断电流。与此相反，提出了一种当被施加了一定值以上的电压时就短路而使电流流过的反熔丝元件。
在液晶显示装置、各种照明装置中安装多个发光二极管(LED：LightEmitting Diode)来作为发光源。另外，在近些年的各种电气设备中，多个齐纳二极管、压敏电阻被安装于电子电路基板。反熔丝元件在串联连接有多个这些电子元件的电路中，与各电子元件以并联的方式电连接而被使用。
该反熔丝元件在电子元件进行通常动作时，处于绝缘状态。在特定的电子元件因寿命等而断线并导致开路不良时，反熔丝元件短路而成为导通状态。于是，可以避免其他电子元件的动作停止。
例如，在专利文献1中，记载了与多个LED的各个并联连接、且在正极侧以及负极侧的各端子附近设置有具有规定熔点的低熔点导电物的反熔丝元件。并且，还记载了在LED中产生开路不良的情况下，通过设置在与该LED并联连接的反熔丝元件的低熔点导电物使两端子间接合的发光二极管点亮电路。
在专利文献1中，如图8(a)所示，反熔丝元件101具有：被涂覆或者印刷有电阻元件102的绝缘体103；设置在绝缘体103的两侧，并与电阻元件102的正极侧以及负极侧连接的端子104、105；形成在绝缘体103与端子104、105的各连接部分以及周边的、在规定温度熔融的低熔点导电物106、107。
在LED正常动作时，如图8(a)所示，低熔点导电物106、107相互分离，反熔丝元件101保持电绝缘状态。另一方面，在LED产生由于断线等导致的开路不良时，电流流向反熔丝元件101。然后，电阻元件102产生焦耳热，该焦耳热经由绝缘体103向低熔点导电物106、107传递。其结果，如图8(b)所示那样，低熔点导电物106、107熔融并接合，端子104、105被电连接并成为导通状态，电流绕过LED而流向反熔丝元件101。由此，即使一部分的LED发生开路不良，串联连接的其他LED也能够正常地点亮。
专利文献1：日本特开2007-329275号公报。
在专利文献1的反熔丝元件101中，当LED发生开路不良时，低熔点导电物106、107熔融，两者被结合。由此，可实现低电阻并且稳定地通电。但是，在电阻元件102的电阻值低的情况下，在正常动作时电流也流过电阻元件102。因此，流过LED的电流量减少，LED的发光量可能会减少。
另一方面，在电阻元件102的电阻值高的情况下，在正常动作时仅微小电流流过反熔丝元件101，确保了LED的发光量。但是，在LED的开路不良时，需要向电阻元件102供给发热所需的充分的电流。因此，需要电力容量大的电源装置，从而可能导致高成本化。
因此，本发明的发明人等为了克服以往技术的缺陷，提出了一种如日本专利申请的特愿2008-118293那样的反熔丝元件，其具有绝缘层、形成在其上下面的一对的电极层、以及按照与一对的电极层接触的方式形成的一对引出电极。
在该反熔丝元件中，当被施加了绝缘层的绝缘破坏电压以上的电压时，由于产生的焦耳热使一对电极层熔融并相互连接，从而实现稳定的短路状态。在该构成中，产生构造变化部分，该构造变化部分具有：电极层以卷入上述绝缘层的形态短路的短路部；和通过绝缘层被卷入，绝缘层和电极层消失的消失部。
假设在构造变化部分形成在引出电极和电极层接触的部分的正下的情况下，并且接触的部分小于构造变化部分时，则在引出电极与电极层之间存在发生开路不良的可能性。即，不能得到作为反熔丝元件所希望的短路状态。
发明内容
本发明鉴于这样的事情而提出，目的在于提供一种在被施加了绝缘层的绝缘破坏电压以上的电压而发生短路时，不会发生上述的开路不良的反熔丝元件。
本发明的反熔丝元件的特征在于，具备：绝缘层；形成于上述绝缘层的上下面的一对电极层；和以与上述电极层的同上述绝缘层形成静电电容的部分接触的方式形成的引出电极，该反熔丝元件被构成为产生构造变化部分，该构造变化部分具有：在施加上述绝缘层的绝缘破坏电压以上的电压时，上述一对电极层相互熔融以将上述绝缘层卷入的形态而短路的短路部；和通过上述绝缘层被卷入而使上述电极层和上述绝缘层消失的消失部，上述引出电极的与上述电极层接触的部分的最大直径大于上述构造变化部分的最大直径。
此外，在本发明的反熔丝元件中，优选上述引出电极的与上述电极层接触的部分的面积大于上述构造变化部分的面积。
通过本发明的构成，即使构造变化部分产生在引出电极的连接部的正下方，与述引出电极的电极层接触的部分也不会被卷入构造变化部分而留下。因此，引出电极与电极层之间的通电被维持，不会发生反熔丝元件的开路不良。
另外，在本发明的反熔丝元件中，优选具有覆盖上述绝缘层和上述一对电极层的保护层。
该情况下，通过保护层的存在，能够防止水分向绝缘层和一对电极层的浸入。
另外，在本发明的反熔丝元件中，优选上述引出电极具有贯通上述保护层并与上述电极层连接的连接部、和形成于上述保护层上的平面部。
该情况下，由于引出电极具有平面部，使得与外部电极的连接变得容易。
另外，在本发明的反熔丝元件中，优选具有基板、和与上述引出电极电连接的外部电极，上述绝缘层、上述一对电极层和上述外部电极形成于上述基板的一个主面侧。
该情况下，制造容易，与外部的电连接也变得容易。
另外，在本发明的反熔丝元件中，优选上述绝缘层的材质为(Ba，Sr)TiO3，上述电极层的材质为从由Au、Ag、Pt、Pd、Rh、Ir、Ru、Os构成的群选出的至少一种元素所构成的金属或者其合金。
该情况下，可以被设计成在优选电压的范围内绝缘一定被破坏，另一方面，对安装时的静电等瞬间施加的电压具有耐压性。另外，即使在短路后也能够维持低电阻。
在本发明的反熔丝元件中，引出电极的与电极层接触的部分的最大直径大于构造变化部分的最大直径。因此，即使构造变化部分产生在引出电极的连接部的正下方，引出电极的与电极层接触的部分也不会被卷入构造变化部分而留下。因此，引出电极与电极层之间的通电被维持，不会产生反熔丝元件的开路不良。
附图说明
图1是表示本发明的反熔丝元件的一实施方式的俯视图。
图2是图1的A-A剖视图。
图3是用于说明本发明的反熔丝元件从绝缘状态向短路状态变化时的机理的示意剖视图。
图4是本发明的反熔丝元件的短路前的俯视面照片。
图5是本发明的反熔丝元件的短路后的俯视面照片。
图6是表示本发明的反熔丝元件的制造工序的剖视图(实验例)。
图7是表示本发明的反熔丝元件的制造工序的剖视图(实验例)。
图8是表示以往的反熔丝元件的剖视图。
具体实施方式
下面，对用于实施本发明的实施方式进行说明。
图1是本发明的反熔丝元件的俯视图。如图1所示，反熔丝元件10的上表面被有机绝缘层33覆盖。并且，外部电极43、44从反熔丝元件10的表面露出。
图2是图1的A-A剖视图。反熔丝元件10在基板11上例如采用薄膜形成工序而形成。作为基板11的材质，例如举出了Si单晶基板。另外，还优选在基板11的表面形成有氧化物层12。氧化物层12例如通过对基板11进行热处理而形成。
在氧化物层12上依次层叠有紧贴层13、下部电极层21、绝缘层22、上部电极层23。
紧贴层13是为了确保基板11与下部电极层21的紧贴性而形成的。紧贴层13可以与绝缘层22为相同材质也可以为不同材质，但为相同材质的情况下制造较为简单。
作为绝缘层22的材质，是下述那样的材质即可，即：若施加在下部电极层21与上部电极层23之间的电压成为一定值(绝缘破坏电压)以上，则绝缘被破坏，下部电极层21与上部电极层23能够短路。为了满足该要求，作为绝缘层22的材质例如，举出了介电常数为100左右的TiO2，介电常数为400左右的(Ba，Sr)TiO3，介电常数为1000左右的Pb(Zr，Ti)O3。尤其，在绝缘层22的材质为(Ba，Sr)TiO3的情况下，优选能够设计成在优选电压的范围内被可靠绝缘，另一方面对安装时的静电等瞬间施加的电压具有耐压性。
下部电极层21形成在绝缘层22的下表面。另外，上部电极层23形成在绝缘层22的上表面。对下部电极层21以及上部电极层23使用具有导电性的金属材料。短路后，在反熔丝元件10中长时间流过电流。即使在该情况下，为了防止基于氧化而导致电阻上升等不良情况，优选对下部电极层21以及上部电极层23使用贵金属。例如，使用从由Au、Ag、Pt、Pd、Rh、Ir、Ru、Os构成的群中选择出的至少一种的元素而构成的金属、或者是上述金属的合金。
保护层30被形成为覆盖紧贴层13、下部电极层21、绝缘层22以及上部电极层23。保护层30例如是为了防止水分浸入下部电极层21、绝缘层22以及上部电极层23而形成的。在本实施方式中，保护层30具有无机保护层31和有机保护层32。作为无机保护层31的材质，例如举出了SiNx，SiO2，Al2O3，TiO2。另外，作为有机保护层32的材质，例如举出了聚酰亚胺树脂、环氧树脂。
引出电极41被形成为与下部电极层21接触。并且，引出电极41具有连接部41a和平面部41b。连接部41a贯通保护层30与下部电极层21连接。另外，平面部41b形成在保护层30上。
引出电极42被形成为与上部电极层23的同绝缘层22形成静电电容的部分即、隔着绝缘层22与下部电极层21对置的区域接触。并且，引出电极42具有连接部42a和平面部42b。连接部42a贯通保护层30与上部电极层23连接。另外，平面部42b形成在保护层30上。
从图1可知，从反熔丝元件的上方观察时连接部41a、42a具有近似圆形的剖面。并且，与下部电极层21、上部电极层23接触的部分的最大直径为X。其次，在本说明书中，最大直径是指在对某部分进行二维测量的情况下，在该部分的外周的两点间所引的线段的最大长度。
外部电极43与引出电极41电连接。另外，外部电极44与引出电极42电连接。并且，优选下部电极层21、绝缘层22、上部电极层23、以及外部电极43、44形成在基板11的一个主面侧。该情况下，制造容易，与外部的电连接也变得容易。
有机绝缘层33被形成为覆盖无机保护层31以及有机保护层32。并且，有机绝缘层33被形成为使外部电极43、44在反熔丝元件10的表面露出。即使由于下部电极层21与上部电极层23的短路而产生层间的剥离，也能够利用有机绝缘层33进行密封。因此，即使在短路后，电流也能稳定地流向反熔丝元件。作为有机绝缘层33的材质，例如举出了聚酰亚胺树脂、环氧树脂。
另外，在图2中绝缘层22虽然是1层构造，但绝缘层还可以存在多层。该情况下，由各绝缘层、和存在于各绝缘层的上下的一对电极层形成多个静电电容分量。该情况下，可以设置引出电极，以使得存在于多个绝缘层的上下的电极层与外部电极电连接。通过引出电极的形成位置，起因于各绝缘层的多个静电电容分量可并联连接。
另外，可以在上部电极层23上进一步设置与绝缘层22为相同材料系的绝缘层。该情况下，能够减少漏电流。
接下来，对本发明的反熔丝元件在与电子元件以并联的方式电连接时，从绝缘状态向短路状态变化时的机理进行说明。图3是紧贴层13、下部电极层21、绝缘层22、以及上部电极层23的示意剖视图。
图3(a)是电子元件正常动作的状态的剖视图。在该状态下，下部电极层21与上部电极层23隔着绝缘层22处于绝缘状态。
图3(b)是对反熔丝元件施加了绝缘层22的绝缘破坏电压以上的电压，产生了绝缘破坏的状态的图。当电子部件由于断线等而成为开路状态时，电压被施加到反熔丝元件，电流暂时流入下部电极层21、绝缘层22与上部电极层23。由于该电流产生焦耳热，并由于该发热，下部电极层21以及上部电极层23熔融而球状化。下部电极层21熔融而形成球状化部25a、25b。另外，上部电极层23熔融而形成球状化部26a、26b。并且，在绝缘层22中产生裂缝24。
图3(c)是下部电极层21与上部电极层23的熔融深化状态的图。由于电流继续流入下部电极层21、绝缘层22和上部电极层23，所以随着时间的经过，下部电极层21与上部电极层23的熔融深化。球状化部25a、25b、26a、26b向箭头的方向膨大化。于是，绝缘层22完全断开。
图3(d)是熔融进一步深化，产生了构造变化部分29的状态的图。若熔融进一步深化，则产生构造变化部分29，该构造变化部分29具有：以将绝缘层22卷入的形态发生短路的短路部27、通过绝缘层22被卷入，下部电极层21、绝缘层22和上部电极层23消失的消失部28。
当球状化部25a、25b、26a、26b的膨大化深化时，短路部27以将膨大化的球状化部彼此被相互断开的绝缘层22卷入的状态而被形成。短路部27不仅将下部电极层21、上部电极层23卷入，也将绝缘层22卷入而被形成。如果在短路部27的任意一部分，下部电极层21与上部电极层23电连接，则下部电极层21与上部电极层23成为短路状态。
然后，基于通电的发热被抑制，温度降低，大电流经由反熔丝元件而流过。
图4是反熔丝元件的短路前的俯视面照片。图4与图1的俯视图对应。外部电极在反熔丝元件的表面露出。另外，引出电极具有平面部与连接部，图中的圆部分与引出电极的连接部对应。
图5是反熔丝元件的短路后的俯视面照片。可知在该反熔丝元件中，构造变化部分产生在反熔丝元件的中心附近。另外，当从反熔丝元件上方观察时，构造变化部分通常呈大致圆形状。如图5所示，将构造变化部分的最大直径设为Y。图3(d)相当于图5的构造变化部分的剖视图。即、图3(d)的消失部28形成在构造变化部分的中心部附近。并且，短路部27在构造变化部分的端部附近，形成圆环状。其中，短路部27与消失部28的边界不明显的情况较多。
在反熔丝元件的短路时所产生的构造变化部分只要是下部电极层、绝缘层、上部电极层形成静电电容的区域，可以在任何位置产生。因此，如果构造变化部分产生在引出电极的连接部的正下方的情况下，连接部被卷入构造变化部分，存在反熔丝元件本身发生开路不良的可能性。
本发明的发明人确认了该构造变化部分的最大直径并非按照每一次短路变大，而是具有某程度再现性。即、通过决定绝缘层与电极层的材质以及厚度、反熔丝元件的动作时流入的电流量等设计因素，确认了构造变化部分的最大直径在某一定的范围内。并且，可以看出通过使与引出电极的电极层接触的部分的最大直径大于构造变化部分的最大直径，以至于不会发生反熔丝元件自身的开路不良。
本发明的反熔丝元件的特征在于，与引出电极的电极层接触的部分的最大直径大于构造变化部分的最大直径。即、图1的X的大小比图3、图5的Y的大小大。
通过该构成，即使构造变化部分产生在引出电极的连接部的正下方，与引出电极的电极层接触的部分也不会被卷入构造变化部而留下。因此，引出电极与电极层之间的通电被维持。其结果，在短路后，反熔丝元件不会产生开路不良，电流稳定地流动。
此外，即使与引出电极的电极层接触的部分的面积大于构造变化部分的面积的情况下，也产生不会被卷入构造变化部分而留下的部分。
构造变化部分的最大直径、面积与电子元件的开路不良时流入反熔丝元件的电流量相关。该电流量由施加的电压、和与反熔丝元件串联连接的电阻决定。根据焦耳定律，短路时的发热与电流量的平方成正比。因此，如果流入的电流量变大，则发热量变大，构造变化部分的最大直径、面积变大。
此外，构造变化部分的最大直径以及面积可按照以下方式求得。即、在反熔丝元件的动作时所假设的一定条件下使多个反熔丝元件短路，并对构造变化部分进行二维测定。并且，将测定值中的最大值设为构造变化部分的最大值以及面积。
另外，在本实施方式中，说明了引出电极的连接部的剖视形状为圆形的例子，但是不局限于圆形，还可以是三角形、四边形等多边形。该情况下，最大直径表示在多边形的顶点间最大的距离。
通过使用本发明的反熔丝元件，即使串联连接的多个电子元件的一部分发生故障而成为开路状态，其他电子元件也能够持续正常动作。而且，在使以Pt、Au等高熔点的贵金属材料形成的电极层彼此相互熔融以及熔敷而短路的情况下，虽然熔融但不会氧化或高电阻化，从而可以维持低电阻。由此，不需要电力容量的大的电源。
〔实验例〕
在以下条件下，制成了引出电极的连接部的直径为30μm的反熔丝元件。参照图6、图7进行说明。其中，为了使附图易懂，示意性地进行了标注。
首先，如图6(a)所示，准备形成有氧化物层12的基板11。具体而言，准备形成有700nm的SiO2层的Si单晶基板(以下称为“Si基板”)。
接下来，如图6(b)所示，形成了紧贴层13、下部电极层21、绝缘层22、上部电极层23。首先，在基板11上，形成钛酸锶钡((Ba，Sr)TiO3，以下称为“BST”)层来作为紧贴层13。具体而言，在Si基板的上表面，将Ba的有机化合物、Sr的有机化合物以及Ti的有机化合物按照Ba∶Sr∶Ti＝70∶30∶100(摩尔比)的比例混合的原料液通过旋转涂敷法进行涂敷，并在加热板上以350℃的温度干燥。然后，以升温速度5℃/s来进行RTA(Rapid Thermal Annealing：高速升温加热)处理，在氧气环境下，以650℃的条件进行30分钟的加热处理。这样，形成了厚度90nm的BST层。
接下来，作为下部电极层21，使用溅射法在紧贴层13上形成厚度300nm的Pt层。
接下来，依次形成绝缘层22、上部电极层23。即、在Pt层上以与前述的BST层相同的方法形成厚度90nm的BST层。在该BST层上，以与前述的Pt层相同的方法形成厚度300nm的Pt层。
接下来，如图6(c)所示，进行上部电极层23、绝缘层22、下部电极层21、紧贴层13的图案形成。首先，进行上部电极层23的图案形成。即、在作为上部电极层23的Pt层上涂敷抗蚀剂，并通过曝光、显影形成了抗蚀剂图案。然后，利用Ar离子蚀刻法，进行规定形状地图案形成后，通过灰化除去抗蚀剂。以相同的方法，对绝缘层22、下部电极层21、紧贴层13进行图案形成后，除去抗蚀剂。
接下来，如图6(d)所示，按照覆盖图案形成后的上部电极层23、绝缘层22、下部电极层21以及紧贴层13的上表面与侧面的方式，形成无机保护层31。作为无机保护层31，通过溅射形成了厚度300nm的SiNx层。然后，在无机保护层31上形成了有机保护层32。具体而言，旋转涂敷感光性聚酰亚胺后，通过曝光、显影、固化，形成膜厚2μm的聚酰亚胺层。
接下来，如图7(e)所示，将该有机保护层32作为掩模图案使用，并使用CHF3气体对无机保护层31进行图案形成。此时，对无机保护层31进行图案形成，以便形成开口部。
接下来，如图7(f)所示，形成了引出电极41、42。具体而言，使用磁控管溅射法连续形成Ti层(层厚100nm)、Cu层(层厚1000nm)。然后，通过依次进行抗蚀剂涂敷、曝光、显影来形成抗蚀剂图案。然后，将抗蚀剂图案作为掩模，采用湿式蚀刻对Cu层进行图案形成。接着，将抗蚀剂图案直接使用，对Ti层进行图案形成。然后，除去抗蚀剂图案。
接下来，如图7(g)所示，按照使引出电极41、42的一部露出的方式形成有机绝缘层33。具体而言，旋转涂敷感光性聚酰亚胺后，通过进行曝光、显影、固化，形成了膜厚2μm的聚酰亚胺层。
然后，最终如图2所示，在引出电极41、42的露出部分形成了外部电极43、44。具体而言，在抗蚀剂图案的开口部通过电镀形成了厚度1μm的Ni层。在其上形成了厚度1μm的Au层。最后，使用划片刀对基板进行切割，取出1.0×0.5×0.5mm的芯片形状的反熔丝元件。
关于得到的反熔丝元件，对在短路时发生的构造变化部分的最大直径进行测量。
首先，将10Ω的电阻串联连接于反熔丝元件，并施加25V的电压，使反熔丝元件短路。其中，由于短路后的反熔丝元件的电阻为1～3Ω，所以在电压施加时流向反熔丝元件的电流被认为是1.9～2.3A。
此时，使用数字显微镜测量19个短路后的构造变化部分的最大直径。表1中关于测量出的构造变化部分的最大直径，示出了19个的平均值、最小值、最大值。
[表1]
由表1可知，在这次的制作条件下，构造变化部分的最大直径的平均值为17.9μm，其收缩在14μm至26μm的一定范围内。
接下来，对引出电极的连接部的直径与反熔丝元件的开路不良的关系进行了调查。
首先，以与上述的条件同样的制作条件，制造了将引出电极第的连接部的直径变化为100μm、70μm、50μm、30μm、20μm、10μm的试验品。然后，使各条件的试验品在与上述条件同样的条件下短路。然后，在短路的各条件的实验品中，针对10个在引出电极的连接部的正下产生构造变化部分的实验品，调查有无短路后产生开路不良的实验品。将其结果表示于表2。将10个中一个也没有发生开路不良的条件设为○，将一个以上发生了开路不良的条件设为×。
[表2]
※是本发明的范围外
根据表2可知，引出电极的连接部的直径在小于构造变化部分的最大直径的20μm以下的条件5、6中，产生开路不良。另一方面，可知关于引出电极的连接部的直径在大于构造变化部分的最大径的30μm以上的条件1～4，不会产生开路不良。
附图标记说明：
10：反熔丝元件，11：基板，12：氧化物层，13：紧贴层，21：下部电极层，22：绝缘层，23：上部电极层，24：裂缝，25a、25b、26a、26b：球状化部，27：短路部，28：消失部，29：构造变化部分，30：保护层，31：无机保护层，32：有机保护层，33：有机绝缘层，41、42：引出电极，41a、42a：连接部，41b、42b：平面部，43、44：外部电极，101：反熔丝元件，102：电阻元件，103：绝缘体，104、105：端子，106、107：低熔点导电物。

Claims (6)

1.一种反熔丝元件，
具备：绝缘层；形成于上述绝缘层的上下表面的一对电极层；和以与上述电极层的同上述绝缘层形成静电电容的部分接触的方式形成的引出电极，
该反熔丝元件被构成为产生构造变化部分，该构造变化部分具有：在施加上述绝缘层的绝缘破坏电压以上的电压时，上述一对电极层相互熔融以将上述绝缘层卷入的形态而短路的短路部；和通过上述绝缘层被卷入而使上述电极层和上述绝缘层消失的消失部，
上述引出电极的与上述电极层接触的部分的最大直径大于上述构造变化部分的最大直径。
2.根据权利要求1所述的反熔丝元件，其中，
上述引出电极的与上述电极层接触的部分的面积大于上述构造变化部分的面积。
3.根据权利要求1或者2所述的反熔丝元件，其中，
具有覆盖上述绝缘层和上述一对电极层的保护层。
4.根据权利要求3所述的反熔丝元件，其中，
上述引出电极具有贯通上述保护层并与上述电极层连接的连接部、和形成于上述保护层上的平面部。
5.根据权利要求1、2以及4中任一项所述的反熔丝元件，其中
具有基板、和与上述引出电极电连接的外部电极，上述绝缘层、上述一对电极层和上述外部电极形成于上述基板的一个主面侧。
6.根据权利要求1、2以及4中任一项所述的反熔丝元件，其中，
上述绝缘层的材质为(Ba，Sr)TiO3，上述电极层的材质为从由Au、Ag、Pt、Pd、Rh、Ir、Ru、Os构成的群中选择的至少一种的元素所构成的金属或者其合金。
CN201080031303.XA 2009-07-22 2010-07-22 反熔丝元件 Expired - Fee Related CN102473676B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009171193 2009-07-22
JP2009-171193 2009-07-22
PCT/JP2010/062376 WO2011010701A1 (ja) 2009-07-22 2010-07-22 アンチヒューズ素子

Publications (2)

Publication Number Publication Date
CN102473676A CN102473676A (zh) 2012-05-23
CN102473676B true CN102473676B (zh) 2014-10-08

Family

ID=43499173

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080031303.XA Expired - Fee Related CN102473676B (zh) 2009-07-22 2010-07-22 反熔丝元件

Country Status (4)

Country Link
US (1) US8610245B2 (zh)
JP (1) JP5467536B2 (zh)
CN (1) CN102473676B (zh)
WO (1) WO2011010701A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2453475A4 (en) * 2009-07-09 2016-05-11 Murata Manufacturing Co ANTI MELTING ELEMENT
CN105609352B (zh) * 2016-01-12 2018-04-17 珠海创飞芯科技有限公司 一种薄膜开关及其制备方法
US10566253B2 (en) * 2017-11-30 2020-02-18 Nanya Technology Corporation Electronic device and electrical testing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5412244A (en) * 1986-05-09 1995-05-02 Actel Corporation Electrically-programmable low-impedance anti-fuse element
JP2879894B2 (ja) * 1996-10-08 1999-04-05 川崎製鉄株式会社 アンチフューズ素子を具備した半導体集積回路装置及びその製造方法
US5929505A (en) * 1994-09-06 1999-07-27 Kabushiki Kaisha Toshiba Inter-metal-wiring antifuse device provided by self-alignment

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4899205A (en) * 1986-05-09 1990-02-06 Actel Corporation Electrically-programmable low-impedance anti-fuse element
US5134457A (en) * 1986-05-09 1992-07-28 Actel Corporation Programmable low-impedance anti-fuse element
US5210598A (en) * 1988-08-23 1993-05-11 Seiko Epson Corporation Semiconductor element having a resistance state transition region of two-layer structure
US5614756A (en) * 1990-04-12 1997-03-25 Actel Corporation Metal-to-metal antifuse with conductive
US5070384A (en) * 1990-04-12 1991-12-03 Actel Corporation Electrically programmable antifuse element incorporating a dielectric and amorphous silicon interlayer
US5163180A (en) * 1991-01-18 1992-11-10 Actel Corporation Low voltage programming antifuse and transistor breakdown method for making same
US5322812A (en) * 1991-03-20 1994-06-21 Crosspoint Solutions, Inc. Improved method of fabricating antifuses in an integrated circuit device and resulting structure
US5557136A (en) * 1991-04-26 1996-09-17 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
US5290734A (en) * 1991-06-04 1994-03-01 Vlsi Technology, Inc. Method for making anti-fuse structures
WO1993005514A1 (en) * 1991-09-04 1993-03-18 Vlsi Technology, Inc. Anti-fuse structures and methods for making same
EP0564138A1 (en) * 1992-03-31 1993-10-06 STMicroelectronics, Inc. Field programmable device
US5387311A (en) * 1993-02-16 1995-02-07 Vlsi Technology, Inc. Method for manufacturing anti-fuse structures
US5300456A (en) * 1993-06-17 1994-04-05 Texas Instruments Incorporated Metal-to-metal antifuse structure
US5485031A (en) * 1993-11-22 1996-01-16 Actel Corporation Antifuse structure suitable for VLSI application
US5391513A (en) * 1993-12-22 1995-02-21 Vlsi Technology, Inc. Wet/dry anti-fuse via etch
US5469379A (en) * 1994-06-30 1995-11-21 Vlsi Technology, Inc. Multi-level vROM programming method and circuit
US5741720A (en) * 1995-10-04 1998-04-21 Actel Corporation Method of programming an improved metal-to-metal via-type antifuse
US5759876A (en) * 1995-11-01 1998-06-02 United Technologies Corporation Method of making an antifuse structure using a metal cap layer
US5783467A (en) * 1995-12-29 1998-07-21 Vlsi Technology, Inc. Method of making antifuse structures using implantation of both neutral and dopant species
US6069064A (en) * 1996-08-26 2000-05-30 Micron Technology, Inc. Method for forming a junctionless antifuse
JPH1084044A (ja) * 1996-09-09 1998-03-31 Matsushita Electron Corp 半導体装置およびその製造方法
US6016001A (en) * 1997-06-18 2000-01-18 Vlsi Technology, Inc. Metal to amorphous silicon to metal anti-fuse structure
US6156588A (en) * 1998-06-23 2000-12-05 Vlsi Technology, Inc. Method of forming anti-fuse structure
US6380003B1 (en) * 1999-12-22 2002-04-30 International Business Machines Corporation Damascene anti-fuse with slot via
GB0111384D0 (en) * 2001-05-10 2001-07-04 Esm Ltd Design and processing of antifuse structure
US6943065B2 (en) * 2002-03-25 2005-09-13 Micron Technology Inc. Scalable high performance antifuse structure and process
EP1846952A4 (en) * 2005-02-10 2012-11-07 Semiconductor Energy Lab SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
JP4899651B2 (ja) 2006-06-07 2012-03-21 ソニー株式会社 発光ダイオード点灯回路、照明装置及び液晶表示装置
JP5525694B2 (ja) * 2007-03-14 2014-06-18 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US8022503B2 (en) * 2008-06-03 2011-09-20 United Microelectronics Corp. Anti-fusse structure and method of fabricating the same
US8237457B2 (en) * 2009-07-15 2012-08-07 International Business Machines Corporation Replacement-gate-compatible programmable electrical antifuse
US8519509B2 (en) * 2010-04-16 2013-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5412244A (en) * 1986-05-09 1995-05-02 Actel Corporation Electrically-programmable low-impedance anti-fuse element
US5929505A (en) * 1994-09-06 1999-07-27 Kabushiki Kaisha Toshiba Inter-metal-wiring antifuse device provided by self-alignment
JP2879894B2 (ja) * 1996-10-08 1999-04-05 川崎製鉄株式会社 アンチフューズ素子を具備した半導体集積回路装置及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开平10-84044A 1998.03.31

Also Published As

Publication number Publication date
JP5467536B2 (ja) 2014-04-09
WO2011010701A1 (ja) 2011-01-27
CN102473676A (zh) 2012-05-23
US8610245B2 (en) 2013-12-17
US20120126365A1 (en) 2012-05-24
JPWO2011010701A1 (ja) 2013-01-07

Similar Documents

Publication Publication Date Title
JP5387677B2 (ja) アンチヒューズ素子
CN102473675B (zh) 反熔丝元件
WO2010100995A1 (ja) アンチヒューズ素子
TW201101430A (en) Integrated circuit device and fuse structure
WO2022004014A1 (ja) 薄膜キャパシタ及びこれを備える電子回路基板
CN100477192C (zh) 半导体器件及其制造方法
CN102473676B (zh) 反熔丝元件
JP2007012813A (ja) 半導体装置及びその製造方法
JP2006286224A (ja) チップ型ヒューズ
US20210061643A1 (en) Semiconductor sensor and method of manufacturing the same
JP5454839B2 (ja) アンチヒューズ素子
JP2007059624A (ja) コンデンサ及びその製造方法
WO2011122182A1 (ja) アンチヒューズモジュール
JP2006012895A (ja) 半導体装置及び半導体装置の製造方法
KR102682841B1 (ko) 박막 캐패시터 및 이것을 구비하는 전자 회로 기판
TWI392070B (zh) 半導體元件暨嵌埋有半導體元件之封裝基板及其製法
JP2005332936A (ja) 半導体装置および半導体装置の製造方法
CN115763445A (zh) 一种集成电容器及其制备方法
CN114551406A (zh) 半导体封装结构
JP2014072196A (ja) アンチヒューズ素子
JP2008153473A (ja) 半導体装置
JP2010129975A (ja) アンチヒューズ素子及びその製造方法
JP2010177546A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20141008

Termination date: 20210722