JP5467536B2 - アンチヒューズ素子 - Google Patents

アンチヒューズ素子 Download PDF

Info

Publication number
JP5467536B2
JP5467536B2 JP2011523690A JP2011523690A JP5467536B2 JP 5467536 B2 JP5467536 B2 JP 5467536B2 JP 2011523690 A JP2011523690 A JP 2011523690A JP 2011523690 A JP2011523690 A JP 2011523690A JP 5467536 B2 JP5467536 B2 JP 5467536B2
Authority
JP
Japan
Prior art keywords
layer
insulating layer
electrode
antifuse element
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011523690A
Other languages
English (en)
Other versions
JPWO2011010701A1 (ja
Inventor
晋輔 谷
俊幸 中磯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2011523690A priority Critical patent/JP5467536B2/ja
Publication of JPWO2011010701A1 publication Critical patent/JPWO2011010701A1/ja
Application granted granted Critical
Publication of JP5467536B2 publication Critical patent/JP5467536B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Fuses (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、アンチヒューズ素子に関する。
一般のヒューズは所定の電圧以上になると切れ、電流を遮断する。これとは逆に、一定値以上の電圧が印加されると短絡し、電流が流れるようになるアンチヒューズ素子が提案されている。
液晶表示装置や各種照明装置には、発光源として多数の発光ダイオード(LED;Light Emitting Diode)が搭載されている。また、近年の各種電気機器には、多数のツェナーダイオードやバリスタが電子回路基板に実装されている。アンチヒューズ素子はこれらの電子部品が複数直列接続されている回路において、各電子部品と電気的に並列に接続して使用される。
このアンチヒューズ素子は、電子部品が通常動作を行っているときは絶縁状態にある。特定の電子部品が寿命等により断線して開放不良を起こしたときに、アンチヒューズ素子が短絡して導通状態になる。そして、他の電子部品が動作停止するのを回避することができる。
例えば、特許文献1には、複数のLEDの各々に対して並列に接続され、正極側及び負極側の各々の端子付近に所定の融点を持つ低融点導電物が設けられたアンチヒューズ素子が記載されている。そして、LEDに開放不良が発生した場合、該当LEDに並列に接続されているアンチヒューズ素子に設けられた低融点導電物で両端子間が接合されるようにした発光ダイオード点灯回路が記載されている。
特許文献1では、図8(a)に示すように、アンチヒューズ素子101は、抵抗素子102がオーバーコート又は印刷された絶縁体103と、絶縁体103の両側に設けられ抵抗素子102の正極側及び負極側と接続された端子104、105と、絶縁体103と端子104、105の各接続部分及び周辺に形成される所定温度で溶融する低融点導電物106、107とを備えている。
LEDが正常に動作しているときは、図8(a)に示すように、低融点導電物106、107は互いに離間しており、アンチヒューズ素子101は電気的に絶縁状態を維持している。一方、LEDに断線等による開放不良が生じた時には、アンチヒューズ素子101に電流が流れる。そして、抵抗素子102にジュール熱が発生し、該ジュール熱が絶縁体103を介して低融点導電物106、107に伝達する。その結果、図8(b)に示すように、低融点導電物106、107が溶融、接合し、端子104、105が電気的に接続されて導通状態となり、LEDを迂回してアンチヒューズ素子101に電流が流れる。これにより、一部のLEDが開放不良となっても、直列接続された他のLEDは正常に点灯することが可能となる。
特開2007−329275号公報
特許文献1のアンチヒューズ素子101では、LEDの開放不良時に低融点導電物106、107が溶融し、両者が接合される。したがって、低抵抗かつ安定的に通電することができる。しかし、抵抗素子102の抵抗値が低い場合には、正常動作時にも抵抗素子102に電流が流れる。そのため、LEDに流れる電流量が減少し、LEDの発光量が低減するおそれがある。
一方、抵抗素子102の抵抗値が高い場合には、正常動作時にはアンチヒューズ素子101に微小電流しか流れず、LEDの発光量は確保される。しかし、LEDの開放不良時には発熱するのに十分な電流を抵抗素子102に供給する必要がある。したがって、電力容量の大きな電源装置が必要となり、高コスト化を招くおそれがある。
そこで本発明者等は、従来技術の欠点を克服すべく、日本特許出願の特願2008−118293のような、絶縁層と、その上下面に形成されている一対の電極層と、一対の電極層に接触するように形成されている一対の引出電極と、を備えたアンチヒューズ素子を提案している。
このアンチヒューズ素子では、絶縁層の絶縁破壊電圧以上の電圧が印加されると、発生したジュール熱により一対の電極層が溶融し、互いに接続することにより、安定した短絡状態が達成される。この構成においては、電極層が前記絶縁層を巻き込むような形態で短絡する短絡部と、絶縁層が巻き込まれることにより絶縁層と電極層とが消失する消失部と、を有する構造変化部分が生じる。
仮に、構造変化部分が、引出電極と電極層とが接触している部分の直下で形成された場合、接触している部分が構造変化部分より小さいとき、引出電極と電極層との間で開放不良が起こる懸念がある。すなわち、アンチヒューズ素子として所望の短絡状態が得られないことがある。
本発明はこのような事情に鑑みてなされたものであって、絶縁層の絶縁破壊電圧以上の電圧の印加による短絡時に、上述の開放不良が発生しないアンチヒューズ素子を提供することを目的とする。
本発明に係るアンチヒューズ素子は、絶縁層と、前記絶縁層の上下面に形成されている一対の電極層と、前記電極層の前記絶縁層と静電容量を形成している部分と接触するように形成されている引出電極と、を備え、前記絶縁層の絶縁破壊電圧以上の電圧の印加時に、前記一対の電極層が互いに溶融して前記絶縁層を巻き込むような形態で短絡する短絡部と、前記絶縁層が巻き込まれることにより前記電極層と前記絶縁層とが消失する消失部と、を有する構造変化部分が生じるように構成されており、前記引出電極の前記電極層と接触する部分の最大径が30μm以上であり、前記構造変化部分の最大径よりも大きいことを特徴としている。
また、本発明に係るアンチヒューズ素子では、前記引出電極の前記電極層と接触する部分の面積が前記構造変化部分の面積よりも大きいことが好ましい。
本発明の構成により、構造変化部分が引出電極の接続部の直下で起こったとしても、引出電極の電極層と接触する部分が構造変化部分に巻き込まれずに必ず残る。したがって、引出電極と電極層の間の通電が維持され、アンチヒューズ素子の開放不良が発生しない。
また、本発明に係るアンチヒューズ素子では、前記絶縁層と前記一対の電極層とを被覆する保護層を備えることが好ましい。
この場合、保護層の存在により、絶縁層と一対の電極層への水分の浸入を防ぐことができる。
また、本発明に係るアンチヒューズ素子では、前記引出電極は、前記保護層を貫通して前記電極層と接続されている接続部と、前記保護層上に形成されている平面部と、を有することが好ましい。
この場合、引出電極が平面部を有することで、外部電極との接続が容易になる。
また、本発明に係るアンチヒューズ素子では、基板と、前記引出電極と電気的に接続されている外部電極と、を備え、前記絶縁層と前記一対の電極層と前記外部電極とは前記基板の一方の主面側に形成されていることが好ましい。
この場合、製造が容易であり、外部との電気的な接続が容易になる。
また、本発明に係るアンチヒューズ素子では、前記絶縁層の材質が、(Ba,Sr)TiO3であり、前記電極層の材質がAu、Ag、Pt、Pd、Rh、Ir、Ru、Osからなる群より選ばれる少なくとも一種の元素で構成される金属又はその合金であることが好ましい。
この場合、好ましい電圧の範囲で確実に絶縁が破壊される一方、実装時の静電気等、瞬間的に印加される電圧に対して耐性を有するように設計することが可能である。また、短絡後も低抵抗を維持することができる。
本発明に係るアンチヒューズ素子では、引出電極の電極層と接触する部分の最大径が30μm以上であり、構造変化部分の最大径よりも大きいことを特徴としている。そのため、構造変化部分が引出電極の接続部の直下で起こったとしても、引出電極の電極層と接触する部分が構造変化部分に巻き込まれずに必ず残る。したがって、引出電極と電極層の間の通電が維持され、アンチヒューズ素子の開放不良が発生しない。
本発明に係るアンチヒューズ素子の一実施の形態を示す平面図である。 図1のA−A断面図である。 本発明に係るアンチヒューズ素子が、絶縁状態から短絡状態へと変化する場合のメカニズムを説明するための模式的な断面図である。 本発明に係るアンチヒューズ素子の短絡前の平面写真である。 本発明に係るアンチヒューズ素子の短絡後の平面写真である。 本発明に係るアンチヒューズ素子の製造工程を示す断面図である。(実験例) 本発明に係るアンチヒューズ素子の製造工程を示す断面図である。(実験例) 従来のアンチヒューズ素子を示す断面図である。
以下において、本発明を実施するための形態について説明する。
図1は本発明に係るアンチヒューズ素子の平面図である。図1に示すように、アンチヒューズ素子10の上面は有機絶縁層33で覆われている。そして、アンチヒューズ素子10の表面には外部電極43、44が露出している。
図2は図1のA−A断面図である。アンチヒューズ素子10は、基板11上に、例えば薄膜形成プロセスを用いて形成される。基板11の材質としては、例えばSi単結晶基板が挙げられる。また、基板11の表面には酸化物層12が形成されていることが好ましい。酸化物層12は、例えば基板11を熱処理することによって形成される。
酸化物層12の上には、密着層13、下部電極層21、絶縁層22、上部電極層23が順次積層されている。
密着層13は、基板11と下部電極層21との密着性を確保するために形成されている。密着層13は、絶縁層22の材質と同一でも異なっていても良いが、同一の場合には製造が簡単になる。
絶縁層22の材質としては、下部電極層21と上部電極層23の間に印加される電圧が一定値(絶縁破壊電圧)以上になると絶縁が破壊され、下部電極層21と上部電極層23が短絡可能な材質が良い。かかる要求を満たすため、絶縁層22の材質としては、例えば、誘電率が100程度であるTiO2、誘電率が400程度である(Ba,Sr)TiO3、誘電率が1000程度であるPb(Zr,Ti)O3が挙げられる。特に、絶縁層22の材質が(Ba,Sr)TiO3である場合には、好ましい電圧の範囲で確実に絶縁が破壊される一方、実装時の静電気等、瞬間的に印加される電圧に対して耐性を有するように設計することが可能であり、好ましい。
下部電極層21は絶縁層22の下面に形成されている。また、上部電極層23は絶縁層22の上面に形成されている。下部電極層21及び上部電極層23には、導電性を有する金属材料が用いられる。アンチヒューズ素子10には短絡した後に長時間電流が流れることになる。その場合であっても、酸化による抵抗上昇等の不具合を防ぐため、下部電極層21及び上部電極層23には貴金属を用いることが好ましい。例えば、Au、Ag、Pt、Pd、Rh、Ir、Ru、Osからなる群より選ばれる少なくとも一種の元素で構成される金属又はその合金であることが好ましい。
保護層30は、密着層13と下部電極層21と絶縁層22と上部電極層23とを被覆するように形成されている。保護層30は、例えば下部電極層21と絶縁層22と上部電極層23への水分の浸入を防ぐために形成される。本実施形態においては、保護層30は、無機保護層31と有機保護層32とを有する。無機保護層31の材質としては、例えばSiNx、SiO2、Al23、TiO2が挙げられる。また、有機保護層32の材質としては、例えばポリイミド樹脂やエポキシ樹脂が挙げられる。
引出電極41は、下部電極層21と接触するように形成されている。そして、引出電極41は、接続部41aと平面部41bを有している。接続部41aは、保護層30を貫通して下部電極層21と接続されている。また、平面部41bは、保護層30上に形成されている。
引出電極42は、上部電極層23の絶縁層22と静電容量を形成している部分、すなわち、絶縁層22を介して下部電極層21と対向している領域と接触するように形成されている。そして、引出電極42は、接続部42aと平面部42bを有している。接続部42aは、保護層30を貫通して上部電極層23と接続されている。また、平面部42bは、保護層30上に形成されている。
図1からも明らかなように、接続部41a、42aは、アンチヒューズ素子の上方から見た場合に略円形の断面を有している。そして、下部電極層21や上部電極層23と接触する部分の最大径はXである。なお、本明細書において最大径とは、ある部分を二次元的に測定した場合に、当該部分の外周の二点間に引いた線分の最大の長さを表す。
外部電極43は引出電極41と電気的に接続されている。また、外部電極44は引出電極42と電気的に接続されている。そして、下部電極層21と絶縁層22と上部電極層23と外部電極43、44とは、基板11の一方の主面側に形成されていることが好ましい。この場合、製造が容易であり、外部との電気的な接続が容易になるためである。
有機絶縁層33は、無機保護層31及び有機保護層32を被覆するように形成されている。そして、有機絶縁層33は、外部電極43、44がアンチヒューズ素子10の表面に露出するように形成されている。下部電極層21と上部電極層23の短絡に起因して層間の剥離が生じたとしても、有機絶縁層33で封止することができる。そのため、短絡後も安定してアンチヒューズ素子に電流が流れる。有機絶縁層33の材質としては、例えばポリイミド樹脂やエポキシ樹脂が挙げられる。
なお、図2では、絶縁層22は1層の構造であるが、絶縁層が複数層存在していても良い。その場合、各々の絶縁層と、各々の絶縁層の上下に存在している一対の電極層とで、複数の静電容量成分を形成することとなる。その場合、複数の絶縁層の上下に存在している電極層と外部電極とを電気的に接続するように、引出電極を設ければ良い。引出電極の形成箇所により、各々の絶縁層に起因する複数の静電容量成分を、並列に接続することが可能である。
また、上部電極層23の上には、絶縁層22と同じ材料系の絶縁層を更に設けても良い。この場合には、リーク電流を低減することができる。
次に、本発明に係るアンチヒューズ素子が電子部品と電気的に並列に接続されている際に、絶縁状態から短絡状態へと変化する場合のメカニズムを説明する。図3は密着層13と下部電極層21と絶縁層22と上部電極層23の模式的な断面図である。
図3(a)は、電子部品が正常動作している状態の断面図である。この状態では、下部電極層21と上部電極層23は絶縁層22を介して絶縁状態にある。
図3(b)は、アンチヒューズ素子に絶縁層22の絶縁破壊電圧以上の電圧が印加され、絶縁破壊が生じた状態の図である。電子部品が断線等により開放状態になると、アンチヒューズ素子には電圧が印加され、下部電極層21と絶縁層22と上部電極層23に一時的に電流が流れ込む。この電流によりジュール熱が発生し、この発熱により、下部電極層21及び上部電極層23が溶融して、玉化する。下部電極層21は溶融して玉化部25a、25bを形成する。また、上部電極層23は溶融して玉化部26a、26bを形成する。そして、絶縁層22にはクラック24が発生する。
図3(c)は、下部電極層21と上部電極層23の溶融が進んだ状態の図である。下部電極層21と絶縁層22と上部電極層23には継続して電流が流れ込むため、時間の経過とともに下部電極層21と上部電極層23の溶融が進む。玉化部25a、25b、26a、26bは、矢印の方向に肥大化する。そして、絶縁層22は、完全に分断される。
図3(d)は、溶融がさらに進み、構造変化部分29が生じた状態の図である。溶融がさらに進むと、絶縁層22を巻き込むような形態で短絡する短絡部27と、絶縁層22が巻き込まれることにより下部電極層21と絶縁層22と上部電極層23とが消失する消失部28と、を有する構造変化部分29が生じる。
短絡部27は、玉化部25a、25b、26a、26bの肥大化が進行すると、肥大化した玉化部同士が分断された絶縁層22を巻き込むような状態で形成される。短絡部27は下部電極層21や上部電極層23だけでなく、絶縁層22も巻き込んで形成される。短絡部27のいずれか一部で下部電極層21と上部電極層23とが電気的に接続されていれば、下部電極層21と上部電極層23とが短絡状態になる。
その後は、通電による発熱が抑えられて温度が低下し、大電流がアンチヒューズ素子を介して流れるようになる。
図4は、アンチヒューズ素子の短絡前の平面写真である。図4は図1の平面図に対応している。外部電極はアンチヒューズ素子の表面に露出している。また、引出電極は平面部と接続部を有しており、図中の円部分が引出電極の接続部に対応している。
図5は、アンチヒューズ素子の短絡後の平面写真である。このアンチヒューズ素子では、構造変化部分がアンチヒューズ素子の中心付近に発生していることが分かる。また、構造変化部分は、アンチヒューズ素子上方から見た場合に、通常は円に近い形状になっていることが分かる。図5のように、構造変化部分の最大径をYとする。図3(d)は図5の構造変化部分の断面図に相当する。すなわち、図3(d)の消失部28は構造変化部分の中心部付近に形成されている。そして、短絡部27は構造変化部分の端部付近に、円環状に形成されている。なお、短絡部27と消失部28の境界は、不明瞭である場合も多い。
アンチヒューズ素子の短絡時に生じる構造変化部分は、下部電極層と絶縁層と上部電極層とが静電容量を形成している領域であれば、どこにでも発生する可能性がある。したがって、もし構造変化部分が引出電極の接続部の直下に発生する場合には、接続部が構造変化部分に巻き込まれて、アンチヒューズ素子自体に開放不良が起こるおそれがある。
本発明者は、この構造変化部分の最大径は短絡毎に大きく変わるものではなく、ある程度再現性を有することを確認した。すなわち、絶縁層と電極層の材質及び厚さや、アンチヒューズ素子の動作時に流入する電流量等の設計因子を決定することで、構造変化部分の最大径がある一定の範囲内になることを確認した。そして、引出電極の電極層と接触する部分の最大径を、構造変化部分の最大径よりも大きくすることで、アンチヒューズ素子自体の開放不良が発生しなくなることを見出した。
本発明に係るアンチヒューズ素子は、引出電極の電極層と接触する部分の最大径が、構造変化部分の最大径よりも大きいことを特徴としている。すなわち、図1のXの大きさが、図3、図5のYの大きさよりも大きいことを特徴としている。
この構成により、構造変化部分が引出電極の接続部の直下に発生した場合においても、引出電極の電極層と接触する部分が構造変化部分に巻き込まれずに必ず残る。したがって、引出電極と電極層の間の通電が維持される。その結果、短絡後は、アンチヒューズ素子には開放不良が発生せずに、安定して電流が流れる。
また、引出電極の電極層と接触する部分の面積が構造変化部分の面積よりも大きい場合でも、構造変化部分に巻き込まれずに残る部分が生じる。
構造変化部分の最大径や面積は、電子部品の開放不良時にアンチヒューズ素子に流入する電流量と相関がある。この電流量は、印加する電圧と、アンチヒューズ素子に直列に接続されている抵抗により決定される。ジュールの法則より、短絡時の発熱は電流量の二乗に比例する。したがって、流入する電流量が大きくなれば発熱量は大きくなり、構造変化部分の最大径や面積が大きくなる。
なお、構造変化部分の最大径及び面積は、以下のように求める。すなわち、複数のアンチヒューズ素子を、アンチヒューズ素子の動作時に想定される一定の条件下で短絡させて、構造変化部分を二次元的に測定する。そして、測定した値のうちの最大の値を構造変化部分の最大値及び面積とする。
また、本実施形態では、引出電極の接続部の断面形状が円の例で説明したが、円だけでなく、三角形や四角形等の多角形であっても良い。その場合、最大径とは多角形の頂点間で最も大きな距離を表す。
本発明のアンチヒューズ素子を使用することにより、直列に接続された複数の電子部品の一部が故障して開放状態となっても、他の電子部品は正常動作をし続けることが可能となる。しかも、PtやAu等の高融点の貴金属材料で形成された電極層同士を溶融及び溶着させて短絡させた場合には、溶融しても酸化したり高抵抗化することもなく、低抵抗を維持することができる。したがって、電力容量の大きな電源も不要である。
〔実験例〕
以下の条件で、引出電極の接続部の直径が30μmのアンチヒューズ素子を作製した。図6、図7を参照しつつ説明する。なお、図面は分かりやすいように、模式的に記載した。
最初に、図6(a)のように、酸化物層12が形成された基板11を用意した。具体的には、700nmのSiO2層が形成されたSi単結晶基板(以下「Si基板」という)を用意した。
次に、図6(b)のように、密着層13、下部電極層21、絶縁層22、上部電極層23を形成した。まず、基板11上に、密着層13としてチタン酸バリウムストロンチウム((Ba,Sr)TiO3、以下「BST」という)層を形成した。具体的には、Si基板の上面に、Baの有機化合物、Srの有機化合物及びTiの有機化合物をBa:Sr:Ti=70:30:100(モル比)の割合になるように混合した原料液をスピンコートにより塗布し、ホットプレート上で350℃の温度で乾燥した。そして、昇温速度5℃/sでRTA(Rapid Thermal Annealing:高速昇温加熱)処理を行い、酸素雰囲気中、650℃の条件で30分間加熱処理した。このようにして厚さ90nmのBST層を形成した。
次に、下部電極層21として、密着層13の上にスパッタリング法を用いて厚さ300nmのPt層を形成した。
次に、絶縁層22、上部電極層23を順に形成した。すなわち、Pt層の上に、前述したBST層と同様の方法で、厚さ90nmのBST層を形成した。このBST層の上に、前述したPt層と同様の方法で、厚さ300nmのPt層を形成した。
次に、図6(c)のように、上部電極層23、絶縁層22、下部電極層21、密着層13のパターニングを行った。まず、上部電極層23のパターニングを行った。すなわち、上部電極層23であるPt層の上にレジストを塗布し、露光、現像によりレジストパターンを形成した。そして、Arイオンミリング法により、所定形状にパターニングした後、アッシングによりレジストを除去した。同様の方法で、絶縁層22、下部電極層21、密着層13をパターニングした後、レジストを除去した。
次に、図6(d)のように、パターニングされた上部電極層23、絶縁層22、下部電極層21及び密着層13の上面と側面を被覆するように、無機保護層31を形成した。無機保護層31として、スパッタリングにより厚さ300nmのSiNx層を形成した。そして、無機保護層31上に、有機保護層32を形成した。具体的には、感光性ポリイミドをスピンコートし、露光、現像、キュアすることで、膜厚2μmのポリイミド層を形成した。
次に、図7(e)のように、この有機保護層32をマスクパターンとして使用し、CHF3ガスを用いて無機保護層31をパターニングした。この時、開口部を形成するように無機保護層31をパターニングした。
次に、図7(f)のように、引出電極41、42を形成した。具体的には、マグネトロンスパッタを用いて、Ti層(層厚100nm)、Cu層(層厚1000nm)を連続的に形成した。その後、レジスト塗布、露光、現像を順に行うことによりレジストパターンを形成した。そして、レジストパターンをマスクにして、Cu層をウエットエッチングによりパターニングした。続いて、レジストパターンをそのまま用いて、Ti層をパターニングした。その後、レジストパターンを除去した。
次に、図7(g)のように、引出電極41、42の一部が露出するように有機絶縁層33を形成した。具体的には感光性ポリイミドをスピンコートし、露光、現像、キュアすることで、膜厚2μmのポリイミド層を形成した。
そして、最終的に図2に示すように、引出電極41、42の露出部分に外部電極43、44を形成した。具体的には、レジストパターンの開口部に、電解めっきで厚さ1μmのNi層を形成した。その上に厚さ1μmのAu層を形成した。最後に、ダイシングソーを用いて基板をカットし、1.0×0.5×0.5mmのチップ形状のアンチヒューズ素子を取り出した。
得られたアンチヒューズ素子について、短絡時に発生する構造変化部分の最大径を測定した。
まず、アンチヒューズ素子に10Ωの抵抗を直列に接続し、25Vの電圧を印加して、アンチヒューズ素子を短絡させた。なお、短絡後のアンチヒューズ素子の抵抗は1〜3Ωであったので、電圧印加時にアンチヒューズ素子へ流入する電流は1.9〜2.3Aと考えられる。
この時に、短絡後の構造変化部分の最大径をデジタルマイクロスコープで19個測定した。表1に測定した構造変化部分の最大径について、19個の平均値と、最小値、最大値を示す。
表1より、今回の作製条件において、構造変化部分の最大径の平均値は17.9μmであり、14μm〜26μmまでの一定の範囲内におさまることが分かった。
次に、引出電極の接続部の直径とアンチヒューズ素子の開放不良の関係を調査した。
まず、上述した条件と同様の作製条件で、引出電極の接続部の直径を100μm、70μm、50μm、30μm、20μm、10μmと変えた試料を作製した。そして、各条件の試料を上述した条件と同様の条件で短絡させた。そして、短絡させた各条件の試料の中で、引出電極の接続部の直下に構造変化部分が発生した試料10個について、短絡後に開放不良が発生した試料の有無を調査した。表2に結果を示す。10個のうち、開放不良が1個もなかった条件を○、開放不良が1個以上発生した条件を×とした。
表2より、引出電極の接続部の直径が構造変化部分の最大径よりも小さい20μm以下の条件5、6では、開放不良が発生した。一方、引出電極の接続部の直径が構造変化部分の最大径よりも大きい30μm以上の条件1〜4について、開放不良は発生していないことが分かった。
10:アンチヒューズ素子
11:基板
12:酸化物層
13:密着層
21:下部電極層
22:絶縁層
23:上部電極層
24:クラック
25a,25b,26a,26b:玉化部
27;短絡部
28:消失部
29:構造変化部分
30:保護層
31:無機保護層
32:有機保護層
33:有機絶縁層
41,42:引出電極
41a,42a:接続部
41b,42b:平面部
43,44:外部電極
101:アンチヒューズ素子
102:抵抗素子
103:絶縁体
104,105:端子
106,107:低融点導電物


Claims (6)

  1. 絶縁層と、前記絶縁層の上下面に形成されている一対の電極層と、前記電極層の前記絶縁層と静電容量を形成している部分と接触するように形成されている引出電極と、を備え、
    前記絶縁層の絶縁破壊電圧以上の電圧の印加時に、前記一対の電極層が互いに溶融して前記絶縁層を巻き込むような形態で短絡する短絡部と、前記絶縁層が巻き込まれることにより前記電極層と前記絶縁層とが消失する消失部と、を有する構造変化部分が生じるように構成されており、
    前記引出電極の前記電極層と接触する部分の最大径が30μm以上であり、前記構造変化部分の最大径よりも大きい、アンチヒューズ素子。
  2. 前記引出電極の前記電極層と接触する部分の面積が前記構造変化部分の面積よりも大きい、請求項1に記載のアンチヒューズ素子。
  3. 前記絶縁層と前記一対の電極層とを被覆する保護層を備える、請求項1又は2に記載のアンチヒューズ素子。
  4. 前記引出電極は、前記保護層を貫通して前記電極層と接続されている接続部と、前記保護層上に形成されている平面部と、を有する、請求項3に記載のアンチヒューズ素子。
  5. 基板と、前記引出電極と電気的に接続されている外部電極と、を備え、前記絶縁層と前記一対の電極層と前記外部電極とは前記基板の一方の主面側に形成されている、請求項1〜4のいずれか1項に記載のアンチヒューズ素子。 前記絶縁層と前記一対の電極層とを被覆する保護層を備える、請求項1又は2に記載のアンチヒューズ素子。
  6. 前記絶縁層の材質が、(Ba,Sr)TiO3であり、前記電極層の材質がAu、Ag、Pt、Pd、Rh、Ir、Ru、Osからなる群より選ばれる少なくとも一種の元素で構成される金属又はその合金である、請求項1〜5のいずれか1項に記載のアンチヒューズ素子。
JP2011523690A 2009-07-22 2010-07-22 アンチヒューズ素子 Expired - Fee Related JP5467536B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011523690A JP5467536B2 (ja) 2009-07-22 2010-07-22 アンチヒューズ素子

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009171193 2009-07-22
JP2009171193 2009-07-22
JP2011523690A JP5467536B2 (ja) 2009-07-22 2010-07-22 アンチヒューズ素子
PCT/JP2010/062376 WO2011010701A1 (ja) 2009-07-22 2010-07-22 アンチヒューズ素子

Publications (2)

Publication Number Publication Date
JPWO2011010701A1 JPWO2011010701A1 (ja) 2013-01-07
JP5467536B2 true JP5467536B2 (ja) 2014-04-09

Family

ID=43499173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011523690A Expired - Fee Related JP5467536B2 (ja) 2009-07-22 2010-07-22 アンチヒューズ素子

Country Status (4)

Country Link
US (1) US8610245B2 (ja)
JP (1) JP5467536B2 (ja)
CN (1) CN102473676B (ja)
WO (1) WO2011010701A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5387677B2 (ja) * 2009-07-09 2014-01-15 株式会社村田製作所 アンチヒューズ素子
CN105609352B (zh) * 2016-01-12 2018-04-17 珠海创飞芯科技有限公司 一种薄膜开关及其制备方法
US10566253B2 (en) * 2017-11-30 2020-02-18 Nanya Technology Corporation Electronic device and electrical testing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878532A (ja) * 1994-09-06 1996-03-22 Toshiba Corp アンチフューズ素子及びその製造方法
JPH1084044A (ja) * 1996-09-09 1998-03-31 Matsushita Electron Corp 半導体装置およびその製造方法
JPH10116909A (ja) * 1996-10-08 1998-05-06 Kawasaki Steel Corp アンチフューズ素子を具備した半導体集積回路装置及びその製造方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4899205A (en) * 1986-05-09 1990-02-06 Actel Corporation Electrically-programmable low-impedance anti-fuse element
US5134457A (en) * 1986-05-09 1992-07-28 Actel Corporation Programmable low-impedance anti-fuse element
US5266829A (en) * 1986-05-09 1993-11-30 Actel Corporation Electrically-programmable low-impedance anti-fuse element
US5210598A (en) * 1988-08-23 1993-05-11 Seiko Epson Corporation Semiconductor element having a resistance state transition region of two-layer structure
US5614756A (en) * 1990-04-12 1997-03-25 Actel Corporation Metal-to-metal antifuse with conductive
US5070384A (en) * 1990-04-12 1991-12-03 Actel Corporation Electrically programmable antifuse element incorporating a dielectric and amorphous silicon interlayer
US5163180A (en) * 1991-01-18 1992-11-10 Actel Corporation Low voltage programming antifuse and transistor breakdown method for making same
US5322812A (en) * 1991-03-20 1994-06-21 Crosspoint Solutions, Inc. Improved method of fabricating antifuses in an integrated circuit device and resulting structure
US5557136A (en) * 1991-04-26 1996-09-17 Quicklogic Corporation Programmable interconnect structures and programmable integrated circuits
US5290734A (en) * 1991-06-04 1994-03-01 Vlsi Technology, Inc. Method for making anti-fuse structures
WO1993005514A1 (en) * 1991-09-04 1993-03-18 Vlsi Technology, Inc. Anti-fuse structures and methods for making same
EP0564138A1 (en) * 1992-03-31 1993-10-06 STMicroelectronics, Inc. Field programmable device
US5387311A (en) * 1993-02-16 1995-02-07 Vlsi Technology, Inc. Method for manufacturing anti-fuse structures
US5300456A (en) * 1993-06-17 1994-04-05 Texas Instruments Incorporated Metal-to-metal antifuse structure
US5485031A (en) * 1993-11-22 1996-01-16 Actel Corporation Antifuse structure suitable for VLSI application
US5391513A (en) * 1993-12-22 1995-02-21 Vlsi Technology, Inc. Wet/dry anti-fuse via etch
US5469379A (en) * 1994-06-30 1995-11-21 Vlsi Technology, Inc. Multi-level vROM programming method and circuit
US5741720A (en) * 1995-10-04 1998-04-21 Actel Corporation Method of programming an improved metal-to-metal via-type antifuse
US5759876A (en) * 1995-11-01 1998-06-02 United Technologies Corporation Method of making an antifuse structure using a metal cap layer
US5783467A (en) * 1995-12-29 1998-07-21 Vlsi Technology, Inc. Method of making antifuse structures using implantation of both neutral and dopant species
US6069064A (en) * 1996-08-26 2000-05-30 Micron Technology, Inc. Method for forming a junctionless antifuse
US6016001A (en) * 1997-06-18 2000-01-18 Vlsi Technology, Inc. Metal to amorphous silicon to metal anti-fuse structure
US6156588A (en) * 1998-06-23 2000-12-05 Vlsi Technology, Inc. Method of forming anti-fuse structure
US6380003B1 (en) * 1999-12-22 2002-04-30 International Business Machines Corporation Damascene anti-fuse with slot via
GB0111384D0 (en) * 2001-05-10 2001-07-04 Esm Ltd Design and processing of antifuse structure
US6943065B2 (en) * 2002-03-25 2005-09-13 Micron Technology Inc. Scalable high performance antifuse structure and process
EP1846952A4 (en) * 2005-02-10 2012-11-07 Semiconductor Energy Lab SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
JP4899651B2 (ja) 2006-06-07 2012-03-21 ソニー株式会社 発光ダイオード点灯回路、照明装置及び液晶表示装置
JP5525694B2 (ja) * 2007-03-14 2014-06-18 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US8022503B2 (en) * 2008-06-03 2011-09-20 United Microelectronics Corp. Anti-fusse structure and method of fabricating the same
US8237457B2 (en) * 2009-07-15 2012-08-07 International Business Machines Corporation Replacement-gate-compatible programmable electrical antifuse
US8519509B2 (en) * 2010-04-16 2013-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0878532A (ja) * 1994-09-06 1996-03-22 Toshiba Corp アンチフューズ素子及びその製造方法
JPH1084044A (ja) * 1996-09-09 1998-03-31 Matsushita Electron Corp 半導体装置およびその製造方法
JPH10116909A (ja) * 1996-10-08 1998-05-06 Kawasaki Steel Corp アンチフューズ素子を具備した半導体集積回路装置及びその製造方法

Also Published As

Publication number Publication date
WO2011010701A1 (ja) 2011-01-27
US8610245B2 (en) 2013-12-17
CN102473676B (zh) 2014-10-08
JPWO2011010701A1 (ja) 2013-01-07
US20120126365A1 (en) 2012-05-24
CN102473676A (zh) 2012-05-23

Similar Documents

Publication Publication Date Title
JP5387677B2 (ja) アンチヒューズ素子
JP5467537B2 (ja) アンチヒューズ素子
WO2010100995A1 (ja) アンチヒューズ素子
JP6437262B2 (ja) 実装体の製造方法、温度ヒューズ素子の実装方法及び温度ヒューズ素子
TW201101430A (en) Integrated circuit device and fuse structure
JP2004214033A (ja) 保護素子
JP5467536B2 (ja) アンチヒューズ素子
CN103889146B (zh) 陶瓷基板及其制造方法
JP5454839B2 (ja) アンチヒューズ素子
JP5505142B2 (ja) ヒューズおよびその製造方法
JP2010251687A (ja) 半導体装置
JP4574383B2 (ja) 薄膜コンデンサおよび配線基板
WO2011122182A1 (ja) アンチヒューズモジュール
JP2003007568A (ja) ヒューズ機能付き積層セラミック部品
EP3646354A1 (en) Anti-surge wire wound low temperature fuse resistor and manufacturing method thereof
TWI637420B (zh) 抗突波繞線低溫熔斷電阻器及其製造方法
TWM596448U (zh) 具有金屬線型導電熔絲之晶片型保險絲
CN114974767A (zh) 片式电阻器组件
JP2013197189A (ja) 電子部品モジュールの製造方法
JP2001345039A (ja) 回路保護素子
JP2004296666A (ja) 半導体装置及びその製造方法
JP2002197963A (ja) 回路保護素子

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130910

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140106

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5467536

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140119

LAPS Cancellation because of no payment of annual fees