JP2004296666A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004296666A JP2004296666A JP2003085531A JP2003085531A JP2004296666A JP 2004296666 A JP2004296666 A JP 2004296666A JP 2003085531 A JP2003085531 A JP 2003085531A JP 2003085531 A JP2003085531 A JP 2003085531A JP 2004296666 A JP2004296666 A JP 2004296666A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- insulating film
- diffusion layer
- semiconductor device
- impurity diffusion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】パッド部表面が溶けるピンホール現象による不具合をコンタクトチェックにより容易に検出し、高信頼性の不良チェックを可能とする半導体装置及びその製造方法を提供する。
【解決手段】絶縁膜１１上に配線層としてアルミニウム配線１２が形成されている。アルミニウム配線１２は各配線の最上層に位置し、パッド部ＰＡＤに繋がる。各配線は、少なくともエレクトロマイグレーション抑制のため、ＣｕまたはＣｕ及びＳｉを含有した、アルミニウムを主成分とする各配線で構成される。パッド部ＰＡＤと対向する層間の絶縁膜１１下の半導体基板１０表面に不純物拡散層１０１が設けられている。外観発見できないピンホールが発生してもバンプ形成時の金属部材が不純物拡散層１０１と短絡して電気特性試験で不良になる。
【選択図】 図１
【解決手段】絶縁膜１１上に配線層としてアルミニウム配線１２が形成されている。アルミニウム配線１２は各配線の最上層に位置し、パッド部ＰＡＤに繋がる。各配線は、少なくともエレクトロマイグレーション抑制のため、ＣｕまたはＣｕ及びＳｉを含有した、アルミニウムを主成分とする各配線で構成される。パッド部ＰＡＤと対向する層間の絶縁膜１１下の半導体基板１０表面に不純物拡散層１０１が設けられている。外観発見できないピンホールが発生してもバンプ形成時の金属部材が不純物拡散層１０１と短絡して電気特性試験で不良になる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、外部接続用のパッド形成に係り、特に貴金属（主に金）との共晶を要するアルミニウムを主成分とするパッドを有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
半導体集積回路チップにおいて外部との電気的接続領域であるパッドは、接続されるボンディングワイヤやバンプ等の電気的接続の安定性を得るため、また高抵抗化を避けるために、ある程度の大きさを確保しなければならない。
【０００３】
従来のパッド部形成の一工程を説明する。集積回路内部の導電領域と接続されるパッド部は、例えば多層配線の最上層の配線端部である。一般には、ＢＰＳＧ（ボロン・リン珪化ガラス）膜やＳｉＯ２膜などの層間絶縁膜上に形成される最上層アルミニウム配線の端部である。パッシベーション膜は上記最上層アルミニウム配線上に設けられる絶縁性シリコン化合物（Ｓｉ３Ｎ４膜やＳｉＯ２膜またはその積層）であり、図示しないレジストパターンに従ってエッチング開口される。これにより、パッド部が構成される。
【０００４】
アルミニウム配線は層間絶縁膜上に図示しないＴｉ／ＴｉＮ等のバリアメタル積層が形成され、その上にアルミニウムを主成分とする実質的なアルミニウム薄膜が形成されている。アルミニウム配線のアルミニウムは、例えば、ＡｌにＣｕを僅かに含有させたＡｌ−Ｃｕ構造、さらにはＳｉを僅かに含有させたＡｌ−Ｃｕ−Ｓｉ構造としている。これにより、エレクトロマイグレーションを抑制し、配線寿命の向上を図っている。
【０００５】
【発明が解決しようとする課題】
アルミニウム配線形成後の熱処理によって、Ｃｕが偏析し易い。特に、パッドなどの露出部分ではダイシングなど水分が接触し易く、Ｃｕの偏析を核として局部電池作用が起こる。すなわち、銅が＋極、アルミニウムが−極となり、銅とアルミニウムの間に電流が流れる。これにより、銅の周りのアルミニウムが溶け出す。溶けた箇所のピンホールの大きさ、深さは様々である。外観検査で検出されるものもあれば、検出されずに、次工程へ進むものも考えられる。ボンディング不良で検出されないピンホールも市場クレームとなりかねない。このようなパッド上にバンプが形成されると、不良検出が困難になる。
【０００６】
本発明は上記のような事情を考慮してなされたもので、パッド部表面が溶けるピンホール現象による不具合をコンタクトチェックにより容易に検出し、高信頼性の不良チェックを可能とする半導体装置及びその製造方法を提供しようとするものである。
【０００７】
【課題を解決するための手段】
本発明に係る半導体装置は、半導体基板上に形成された複数の素子に関係する配線層が層間絶縁膜を介して所定のパッド領域へと導出される構成を含み、少なくとも前記パッド領域に対応する前記配線層と対向する前記層間絶縁膜下の半導体基板表面に不純物拡散層が設けられていることを特徴とする。
【０００８】
上記本発明に係る半導体装置によれば、パッド表面から局部電池作用でピンホールが発生しても、外観検査で検出できない場合に効果を発揮し得る。パッド表面に金属部材（ワイヤボンディングやバンプ）形成によってパッドが塞がれた状態において、導通接続される不純物拡散層の存在によって電気特性試験時に大電流が発生し、不良を検出することができる。これにより、ピンホール不良を容易に検出する。
【０００９】
なお、不純物拡散層は素子の不純物領域として形成されるＰ型またはＮ型の高濃度拡散層であることを特徴とする。また、上述により、少なくとも前記パッド領域に外部接続に関係する金属部材が配されていることを特徴とする。
【００１０】
本発明に係る半導体装置の製造方法は、半導体基板上に形成された複数の素子に関係する配線層が貫通孔を配した層間絶縁膜を介して所定のパッド領域へと導出される配線形成に関し、少なくとも前記パッド領域を構成する配線層が敷設される層間絶縁膜下の前記半導体基板表面上においてその前記パッド領域及びその周辺に対応する領域に不純物拡散層を形成する工程と、前記不純物拡散層上に形成された層間絶縁膜上に所定のパッド領域へと導出される配線層を形成する工程と、前記パッド領域を含む配線層上に絶縁膜を形成する工程と、前記絶縁膜を選択的に除去し前記配線層におけるパッド領域の所定表面をパッド部として露出させる工程と、を具備したことを特徴とする。
【００１１】
上記本発明に係る半導体装置の製造方法によれば、外観検査でピンホールを検出できない場合、工程が進み、パッドにバンプやワイヤボンディング等の金属部材が形成される。そこで行われる電気特性試験時に不純物拡散層の存在によって大電流が発生し、不良を検出することができる。これにより、ピンホール不良を容易に検出する。
【００１２】
なお、前記不純物拡散層は素子の不純物領域としてイオン注入するＰ型またはＮ型の高濃度拡散層の形成と同一工程で配されること特徴とする。また、上記事情から少なくとも前記パッド領域に外部接続に関係する金属部材を設ける工程をさらに具備したことを特徴とする
【００１３】
【発明の実施の形態】
図１は、本発明の第１実施形態に係る半導体装置の要部であり、パッド部の断面図である。素子が形成され半導体集積回路が構成される半導体基板１０上の所定層にＢＰＳＧ（ボロン・リン珪化ガラス）膜やＳｉＯ２膜などの図示しない配線との層間の絶縁膜１１が形成されている。絶縁膜１１上に配線層としてアルミニウム配線１２が形成されている。ここでのアルミニウム配線１２は各配線の最上層に位置し、パッド部ＰＡＤに繋がる。パッド部ＰＡＤの領域におけるアルミニウム配線１２は図示しないが下層のアルミニウム配線と接続されている形態になっている場合もある。
【００１４】
パッド部ＰＡＤを除いて最上層アルミニウム配線１２を保護する絶縁膜１３はパッシベーション膜であり、例えば、ＳｉＯ２膜１３１、ＳｉＮ膜１３２からなる。ＳｉＯ２膜１３１は、図示しない配線ルールの狭い素子回路へのカバレッジまで保証するために比較的成膜速度を低くして薄く形成されるものである。ＳｉＮ膜１３２は例えばプラズマＳｉＮ膜であり、強度、厚みを確保するため比較的厚く形成されるものである。
【００１５】
図示しないが半導体集積回路を構成する各配線は、少なくともエレクトロマイグレーション抑制のため、ＣｕまたはＣｕ及びＳｉを含有した、アルミニウムを主成分とする各配線で構成される。このアルミニウム配線１２もＣｕまたはＣｕ及びＳｉを僅かながら含有して構成される。アルミニウム配線１２の端部で外部接続用として導出されるパッド部ＰＡＤの領域下部は層間の絶縁膜１１で形成されている。このパッド部ＰＡＤと対向する層間の絶縁膜１１下の半導体基板１０表面に不純物拡散層１０１が設けられている。不純物拡散層１０１はパッド部ＰＡＤの領域と同等かそれよりも大きい面積を有する。
【００１６】
上記実施形態によれば、パッド部ＰＡＤ表面から局部電池作用でピンホールが発生しても、不純物拡散層１０１の存在により、パッド部ＰＡＤ下の層間絶縁膜への導通が検出されれば不良流出を防ぐことができる。これは、その後のパッド部ＰＡＤへのボンディングワイヤやバンプ等の金属部材の形成を待たねばならない。つまり、外観検査でピンホールが発見できなかった場合に、不純物拡散層１０１と金属部材が短絡することによって、電気特性試験におけるコンタクトチェック時にて不良が検出される。
【００１７】
図２は図１の構成の途中工程を示す断面図である。少なくともパッド部ＰＡＤの予定領域に対向する半導体基板１０において不純物拡散層１０１を形成する。不純物拡散層１０１は素子形成時のＰ型またはＮ型の高濃度拡散層と同一工程で形成してもよい。また、範囲が大きいと判断された場合、専用工程として設けてもよい。レジストマスクＲＭによるパターニングの他、図示しない素子分離絶縁膜による不純物拡散層１０１の領域の設定が考えられる。その後は、周知の技術を用いて集積回路形成、それに伴う積層配線、パッド部ＰＡＤの形成に至るまで、不純物拡散層１０１上は層間の絶縁膜の各層で覆われる（層間の絶縁膜１１）。
【００１８】
図３は、図１の構成においてピンホール不良が発生したバンプ形態を示す。バンプＢＭＰはバリア性、密着性を得るための下地のアンダーバンプメタルを含む。バンプＢＭＰ形成後、バンプの金属部材３１、特にアンダーバンプメタルなどの下地金属がピンホール３０を介して不純物拡散層１０１に接続される。電気特性試験におけるコンタクトチェックでは、この金属部材３１と不純物拡散層１０１の短絡により大電流が流れ、不良検出に至る。
【００１９】
以上説明したように本発明によれば、パッド表面から局部電池作用でピンホールが発生し、しかも外観検査で見逃しても、不純物拡散層の存在によって、後の電気特性試験で確実に不良検出できる。この結果、パッド部表面が溶けるピンホール現象による不具合をコンタクトチェックにより容易に検出し、高信頼性の不良チェックを可能とする半導体装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【図１】第１実施形態に係る半導体装置の要部で、パッド部の断面図。
【図２】図１の構成を実現する途中工程を示す断面図。
【図３】図１の構成においてピンホール不良が発生したバンプ形態の図。
【符号の説明】
１０…半導体基板、１０１…不純物拡散層、１１…層間絶縁膜、１２…アルミニウム配線、１３…パッシベーション膜、３０…ピンホール、３１…金属部材、ＰＡＤ…パッド部、ＢＭＰ…バンプ。
【発明の属する技術分野】
本発明は、外部接続用のパッド形成に係り、特に貴金属（主に金）との共晶を要するアルミニウムを主成分とするパッドを有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
半導体集積回路チップにおいて外部との電気的接続領域であるパッドは、接続されるボンディングワイヤやバンプ等の電気的接続の安定性を得るため、また高抵抗化を避けるために、ある程度の大きさを確保しなければならない。
【０００３】
従来のパッド部形成の一工程を説明する。集積回路内部の導電領域と接続されるパッド部は、例えば多層配線の最上層の配線端部である。一般には、ＢＰＳＧ（ボロン・リン珪化ガラス）膜やＳｉＯ２膜などの層間絶縁膜上に形成される最上層アルミニウム配線の端部である。パッシベーション膜は上記最上層アルミニウム配線上に設けられる絶縁性シリコン化合物（Ｓｉ３Ｎ４膜やＳｉＯ２膜またはその積層）であり、図示しないレジストパターンに従ってエッチング開口される。これにより、パッド部が構成される。
【０００４】
アルミニウム配線は層間絶縁膜上に図示しないＴｉ／ＴｉＮ等のバリアメタル積層が形成され、その上にアルミニウムを主成分とする実質的なアルミニウム薄膜が形成されている。アルミニウム配線のアルミニウムは、例えば、ＡｌにＣｕを僅かに含有させたＡｌ−Ｃｕ構造、さらにはＳｉを僅かに含有させたＡｌ−Ｃｕ−Ｓｉ構造としている。これにより、エレクトロマイグレーションを抑制し、配線寿命の向上を図っている。
【０００５】
【発明が解決しようとする課題】
アルミニウム配線形成後の熱処理によって、Ｃｕが偏析し易い。特に、パッドなどの露出部分ではダイシングなど水分が接触し易く、Ｃｕの偏析を核として局部電池作用が起こる。すなわち、銅が＋極、アルミニウムが−極となり、銅とアルミニウムの間に電流が流れる。これにより、銅の周りのアルミニウムが溶け出す。溶けた箇所のピンホールの大きさ、深さは様々である。外観検査で検出されるものもあれば、検出されずに、次工程へ進むものも考えられる。ボンディング不良で検出されないピンホールも市場クレームとなりかねない。このようなパッド上にバンプが形成されると、不良検出が困難になる。
【０００６】
本発明は上記のような事情を考慮してなされたもので、パッド部表面が溶けるピンホール現象による不具合をコンタクトチェックにより容易に検出し、高信頼性の不良チェックを可能とする半導体装置及びその製造方法を提供しようとするものである。
【０００７】
【課題を解決するための手段】
本発明に係る半導体装置は、半導体基板上に形成された複数の素子に関係する配線層が層間絶縁膜を介して所定のパッド領域へと導出される構成を含み、少なくとも前記パッド領域に対応する前記配線層と対向する前記層間絶縁膜下の半導体基板表面に不純物拡散層が設けられていることを特徴とする。
【０００８】
上記本発明に係る半導体装置によれば、パッド表面から局部電池作用でピンホールが発生しても、外観検査で検出できない場合に効果を発揮し得る。パッド表面に金属部材（ワイヤボンディングやバンプ）形成によってパッドが塞がれた状態において、導通接続される不純物拡散層の存在によって電気特性試験時に大電流が発生し、不良を検出することができる。これにより、ピンホール不良を容易に検出する。
【０００９】
なお、不純物拡散層は素子の不純物領域として形成されるＰ型またはＮ型の高濃度拡散層であることを特徴とする。また、上述により、少なくとも前記パッド領域に外部接続に関係する金属部材が配されていることを特徴とする。
【００１０】
本発明に係る半導体装置の製造方法は、半導体基板上に形成された複数の素子に関係する配線層が貫通孔を配した層間絶縁膜を介して所定のパッド領域へと導出される配線形成に関し、少なくとも前記パッド領域を構成する配線層が敷設される層間絶縁膜下の前記半導体基板表面上においてその前記パッド領域及びその周辺に対応する領域に不純物拡散層を形成する工程と、前記不純物拡散層上に形成された層間絶縁膜上に所定のパッド領域へと導出される配線層を形成する工程と、前記パッド領域を含む配線層上に絶縁膜を形成する工程と、前記絶縁膜を選択的に除去し前記配線層におけるパッド領域の所定表面をパッド部として露出させる工程と、を具備したことを特徴とする。
【００１１】
上記本発明に係る半導体装置の製造方法によれば、外観検査でピンホールを検出できない場合、工程が進み、パッドにバンプやワイヤボンディング等の金属部材が形成される。そこで行われる電気特性試験時に不純物拡散層の存在によって大電流が発生し、不良を検出することができる。これにより、ピンホール不良を容易に検出する。
【００１２】
なお、前記不純物拡散層は素子の不純物領域としてイオン注入するＰ型またはＮ型の高濃度拡散層の形成と同一工程で配されること特徴とする。また、上記事情から少なくとも前記パッド領域に外部接続に関係する金属部材を設ける工程をさらに具備したことを特徴とする
【００１３】
【発明の実施の形態】
図１は、本発明の第１実施形態に係る半導体装置の要部であり、パッド部の断面図である。素子が形成され半導体集積回路が構成される半導体基板１０上の所定層にＢＰＳＧ（ボロン・リン珪化ガラス）膜やＳｉＯ２膜などの図示しない配線との層間の絶縁膜１１が形成されている。絶縁膜１１上に配線層としてアルミニウム配線１２が形成されている。ここでのアルミニウム配線１２は各配線の最上層に位置し、パッド部ＰＡＤに繋がる。パッド部ＰＡＤの領域におけるアルミニウム配線１２は図示しないが下層のアルミニウム配線と接続されている形態になっている場合もある。
【００１４】
パッド部ＰＡＤを除いて最上層アルミニウム配線１２を保護する絶縁膜１３はパッシベーション膜であり、例えば、ＳｉＯ２膜１３１、ＳｉＮ膜１３２からなる。ＳｉＯ２膜１３１は、図示しない配線ルールの狭い素子回路へのカバレッジまで保証するために比較的成膜速度を低くして薄く形成されるものである。ＳｉＮ膜１３２は例えばプラズマＳｉＮ膜であり、強度、厚みを確保するため比較的厚く形成されるものである。
【００１５】
図示しないが半導体集積回路を構成する各配線は、少なくともエレクトロマイグレーション抑制のため、ＣｕまたはＣｕ及びＳｉを含有した、アルミニウムを主成分とする各配線で構成される。このアルミニウム配線１２もＣｕまたはＣｕ及びＳｉを僅かながら含有して構成される。アルミニウム配線１２の端部で外部接続用として導出されるパッド部ＰＡＤの領域下部は層間の絶縁膜１１で形成されている。このパッド部ＰＡＤと対向する層間の絶縁膜１１下の半導体基板１０表面に不純物拡散層１０１が設けられている。不純物拡散層１０１はパッド部ＰＡＤの領域と同等かそれよりも大きい面積を有する。
【００１６】
上記実施形態によれば、パッド部ＰＡＤ表面から局部電池作用でピンホールが発生しても、不純物拡散層１０１の存在により、パッド部ＰＡＤ下の層間絶縁膜への導通が検出されれば不良流出を防ぐことができる。これは、その後のパッド部ＰＡＤへのボンディングワイヤやバンプ等の金属部材の形成を待たねばならない。つまり、外観検査でピンホールが発見できなかった場合に、不純物拡散層１０１と金属部材が短絡することによって、電気特性試験におけるコンタクトチェック時にて不良が検出される。
【００１７】
図２は図１の構成の途中工程を示す断面図である。少なくともパッド部ＰＡＤの予定領域に対向する半導体基板１０において不純物拡散層１０１を形成する。不純物拡散層１０１は素子形成時のＰ型またはＮ型の高濃度拡散層と同一工程で形成してもよい。また、範囲が大きいと判断された場合、専用工程として設けてもよい。レジストマスクＲＭによるパターニングの他、図示しない素子分離絶縁膜による不純物拡散層１０１の領域の設定が考えられる。その後は、周知の技術を用いて集積回路形成、それに伴う積層配線、パッド部ＰＡＤの形成に至るまで、不純物拡散層１０１上は層間の絶縁膜の各層で覆われる（層間の絶縁膜１１）。
【００１８】
図３は、図１の構成においてピンホール不良が発生したバンプ形態を示す。バンプＢＭＰはバリア性、密着性を得るための下地のアンダーバンプメタルを含む。バンプＢＭＰ形成後、バンプの金属部材３１、特にアンダーバンプメタルなどの下地金属がピンホール３０を介して不純物拡散層１０１に接続される。電気特性試験におけるコンタクトチェックでは、この金属部材３１と不純物拡散層１０１の短絡により大電流が流れ、不良検出に至る。
【００１９】
以上説明したように本発明によれば、パッド表面から局部電池作用でピンホールが発生し、しかも外観検査で見逃しても、不純物拡散層の存在によって、後の電気特性試験で確実に不良検出できる。この結果、パッド部表面が溶けるピンホール現象による不具合をコンタクトチェックにより容易に検出し、高信頼性の不良チェックを可能とする半導体装置及びその製造方法を提供することができる。
【図面の簡単な説明】
【図１】第１実施形態に係る半導体装置の要部で、パッド部の断面図。
【図２】図１の構成を実現する途中工程を示す断面図。
【図３】図１の構成においてピンホール不良が発生したバンプ形態の図。
【符号の説明】
１０…半導体基板、１０１…不純物拡散層、１１…層間絶縁膜、１２…アルミニウム配線、１３…パッシベーション膜、３０…ピンホール、３１…金属部材、ＰＡＤ…パッド部、ＢＭＰ…バンプ。
Claims (6)
- 半導体基板上に形成された複数の素子に関係する配線層が層間絶縁膜を介して所定のパッド領域へと導出される構成を含み、
少なくとも前記パッド領域に対応する前記配線層と対向する前記層間絶縁膜下の半導体基板表面に不純物拡散層が設けられていることを特徴とする半導体装置。 - 前記不純物拡散層は素子の不純物領域として形成されるＰ型またはＮ型の高濃度拡散層であることを特徴とする請求項１記載の半導体装置。
- 少なくとも前記パッド領域に外部接続に関係する金属部材が配されていることを特徴とする請求項１または２記載の半導体装置。
- 半導体基板上に形成された複数の素子に関係する配線層が貫通孔を配した層間絶縁膜を介して所定のパッド領域へと導出される配線形成に関し、
少なくとも前記パッド領域を構成する配線層が敷設される層間絶縁膜下の前記半導体基板表面上においてその前記パッド領域及びその周辺に対応する領域に不純物拡散層を形成する工程と、
前記不純物拡散層上に形成された層間絶縁膜上に所定のパッド領域へと導出される配線層を形成する工程と、
前記パッド領域を含む配線層上に絶縁膜を形成する工程と、
前記絶縁膜を選択的に除去し前記配線層におけるパッド領域の所定表面をパッド部として露出させる工程と、
を具備したことを特徴とする半導体装置の製造方法。 - 前記不純物拡散層は素子の不純物領域としてイオン注入するＰ型またはＮ型の高濃度拡散層の形成と同一工程で配されること特徴とする請求項４記載の半導体装置の製造方法。
- 少なくとも前記パッド領域に外部接続に関係する金属部材を設ける工程をさらに具備したことを特徴とする請求項４または５記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003085531A JP2004296666A (ja) | 2003-03-26 | 2003-03-26 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003085531A JP2004296666A (ja) | 2003-03-26 | 2003-03-26 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004296666A true JP2004296666A (ja) | 2004-10-21 |
Family
ID=33400433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003085531A Withdrawn JP2004296666A (ja) | 2003-03-26 | 2003-03-26 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004296666A (ja) |
-
2003
- 2003-03-26 JP JP2003085531A patent/JP2004296666A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4373866B2 (ja) | 半導体装置の製造方法 | |
| US7919835B2 (en) | Semiconductor device and method for manufacturing the same | |
| US8022543B2 (en) | Underbump metallurgy for enhanced electromigration resistance | |
| JP6040456B2 (ja) | 半導体装置およびその製造方法 | |
| TWI254350B (en) | Fuse structure and method for making the same | |
| US9190318B2 (en) | Method of forming an integrated crackstop | |
| JP2001168093A (ja) | 半導体装置 | |
| TW200847365A (en) | Semiconductor device comprising electromigration prevention film and manufacturing method thereof | |
| JP2002050647A (ja) | 半導体装置及びその製造方法 | |
| TW201733041A (zh) | 具矽穿孔連續型態之晶圓級晶片尺寸封裝構造及其製造方法 | |
| JP4547247B2 (ja) | 半導体装置 | |
| JP2009105247A (ja) | 半導体装置の製造方法 | |
| JP2010251687A (ja) | 半導体装置 | |
| US20100123249A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP2004296666A (ja) | 半導体装置及びその製造方法 | |
| JP2005109171A (ja) | 半導体装置およびその製造方法 | |
| JP2003100744A (ja) | 半導体装置及びその製造方法 | |
| JP3638085B2 (ja) | 半導体装置 | |
| JP2004063731A (ja) | 多層配線の形成方法及びその検査方法 | |
| JP2009124060A (ja) | 半導体装置の製造方法 | |
| JP2004296667A (ja) | 半導体装置及びその製造方法 | |
| JP5005521B2 (ja) | 半導体装置の製造方法、および半導体装置 | |
| JP2010287750A (ja) | 半導体装置及びその製造方法 | |
| KR101062820B1 (ko) | 반도체 장치의 퓨즈 및 그 제조방법 | |
| JP2007258354A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060606 |