JP2013197189A - 電子部品モジュールの製造方法 - Google Patents

電子部品モジュールの製造方法 Download PDF

Info

Publication number
JP2013197189A
JP2013197189A JP2012060888A JP2012060888A JP2013197189A JP 2013197189 A JP2013197189 A JP 2013197189A JP 2012060888 A JP2012060888 A JP 2012060888A JP 2012060888 A JP2012060888 A JP 2012060888A JP 2013197189 A JP2013197189 A JP 2013197189A
Authority
JP
Japan
Prior art keywords
electrode
film
extraction
electrodes
antifuse element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012060888A
Other languages
English (en)
Inventor
Jun Takagi
純 高木
Yutaka Takeshima
裕 竹島
Toshiyuki Nakaiso
俊幸 中磯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2012060888A priority Critical patent/JP2013197189A/ja
Publication of JP2013197189A publication Critical patent/JP2013197189A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】 動作電圧印加時において、抵抗値の上昇を抑制できるアンチヒューズ素子を提供する。
【解決手段】 80nm以上150nm以下の厚みを有する誘電体膜と、前記誘電体膜の一方主面に設けられた第1の電極膜と、前記絶縁膜の他方主面に設けられた第2の電極膜と、前記第1の電極膜と接続された第1の引出電極と、前記第2の電極膜と接続された第2の引出電極と、を有し、前記第1の引出電極と前記第2の引出電極が2つ以上設けられていることを特徴とするアンチヒューズ素子
【選択図】 図1

Description

本発明は、アンチヒューズ素子に関し、より詳しくは通電時の抵抗上昇を抑制できるアンチヒューズ素子に関する。
近年、低消費電力、長寿命、小型という利点から照明機器のLEDへの置き換えが進んでいる。LED照明機器では、LED素子を直列に接続し電流値で輝度をコントロールする。このとき、1つのLED素子が断線不良を起こすと、断線不良を起こしたLED素子と直列に接続されているLED素子が全て消灯してしまうという課題がある。
このような課題を解決するために、アンチヒューズ素子をLED素子と並列に接続することが行われている。アンチヒューズ素子は、LED素子が動作しているときは絶縁状態にあるが、LED素子が断線した場合は、導通状態となって、バイパス回路として機能する。これによって、断線不良を起こしたLED素子と直列に接続されているLED素子が全て消灯してしまうことを防止できる。
図7は、従来のアンチヒューズ素子の断面図である。図7に示すアンチヒューズ素子101は、Si単結晶基板102の表面に、SiO2膜103、密着層104を介して貴金属からなる第1の電極膜105、誘電体膜106、および貴金属からなる第2の電極膜107よりなる容量部108が形成されている。そして、第1の電極膜105は、卑金属からなる第1の引出電極110に電気的に接続され、第2の電極膜107は、卑金属からなる第2の引出電極111に接続され、第1の引出電極110および第2の引出電極111はそれぞれ、卑金属からなる第1の外部電極112および第2の外部電極113と接続されている。
上記に示すアンチヒューズ素子101を、例えばLED素子と並列に接続して使用する場合、LED素子が正常に動作しているときは、第1の電極膜105と第2の電極膜107は互いに離間し、絶縁状態となっている。一方、アンチヒューズ素子101に並列に接続されたLED素子が断線不良を起こした場合に、第1の外部電極112、第2の外部電極113に動作電圧が印加され容量部108に電流が流れこむことになる。それに伴い発熱が生じ、第1の電極膜105、第2の電極膜107が溶融するとともに、誘電体膜106が分断され、第1の電極膜105と第2の電極膜107が融着する。その結果、第1の電極膜105と第2の電極膜107が導通状態となり、断線不良を起こしたLED素子と直列に接続されているLED素子が全て消灯してしまうことを防止できる。このようなアンチヒューズ素子101は、例えば特許文献1に開示されている。
WO2010/100995号パンフレット
ところで、アンチヒューズ素子101において、誘電体膜106が分断され、第1の電極膜105と第2の電極膜107が融着した後に、アンチヒューズ素子101に通電した際、素子の抵抗に起因する発熱が生じることがある。そうすると、第1の引出電極110、および第2の引出電極111が酸化し、アンチヒューズ素子の抵抗値上昇につながることがある。このため、通電時の抵抗値上昇を抑制できるアンチヒューズ素子が求められている。
そこで、この発明の目的は、通電時の抵抗値上昇を抑制できるアンチヒューズ素子を提供しようとすることである。
上記問題点を解決するために、本発明に係るアンチヒューズ素子は、80nm以上150nm以下の厚みを有する誘電体膜と、前記誘電体膜の一方主面に設けられた第1の電極膜と、前記誘電体膜の他方主面に設けられた第2の電極膜と、前記第1の電極膜と電気的に接続された第1の引出電極と、前記第2の電極膜と電気的に接続された第2の引出電極と、を有し、前記第1の引出電極と前記第2の引出電極がそれぞれ2つ以上設けられていることを特徴としている。
また、本発明に係るアンチヒューズ素子は、第1の引出電極と第2の引出電極とがそれぞれ互いに隣り合うように配置されていてもよい。
また、本発明に係るアンチヒューズ素子は、第1の引出電極と第2の引出電極とが格子状に配置されていてもよい。
また、本発明に係るアンチヒューズ素子は、少なくとも2つの第1の引出電極と電気的に接続するように設けられた第1の外部電極と、少なくとも2つの第2の引出電極と電気的に接続するように設けられた第2の外部電極とを更に有していてもよい。
本発明に係るアンチヒューズ素子は、通電時の抵抗値上昇を抑制することができる。
本発明に係るアンチヒューズ素子の一例を示す平面図である。 図1のアンチヒューズ素子のA−A、B−Bにおける断面図である。 本発明に係るアンチヒューズ素子の製造工程を示す断面図である。 本発明に係るアンチヒューズ素子の製造工程を示す断面図である。 本発明に係るアンチヒューズ素子の別の例を示す平面図である。 図5のアンチヒューズ素子のE−E、F−Fにおける断面図である。 従来のアンチヒューズ素子の一例を示す断面図である。
以下、本発明を実施するための形態について説明する。
図1は、本発明の一形態に係るアンチヒューズ素子1の平面図である。そして、図2(a)は、図1のA−Aにおける断面図であり、図2(b)は、図1のB−Bにおける断面図である。
図1に示すとおり、アンチヒューズ素子1は、第1の端子電極12と、第2の端子電極13とが、格子状かつ互いに隣り合うように配置されている。
このアンチヒューズ素子1は、図2(a)、(b)に示すように、酸化物層3が表面に設けられた基板2上に密着層4が設けられている。そして、密着層4の表面には第1の電極膜5、誘電体膜6、及び第2の電極膜7が順次設けられ、容量部8を形成している。また、第2の電極膜7の表面には、絶縁層9が設けられている。そして、第1の電極膜5には、複数の第1の引出電極10a〜10hが接続されており、第1の引出電極10a〜10hにそれぞれ第1の端子電極12が接続されている。また、第2の電極膜7には、複数の第2の引出電極11a~11hが接続されており、第2の引出電極11a~11hにそれぞれ第2の端子電極13が接続されている。そして、容量部8を覆い、第1の端子電極12および第2の端子電極13が露出するよう第1の保護膜14および第2の保護膜15が設けられている。
基板2には、例えばSiO2が形成されたSi基板が使用される。
また、第1の電極膜5および第2の電極膜7には、動作電圧が印加されたときに、通電による発熱で溶融した際に、酸化や高抵抗化しない高融点の貴金属材料を用いることが好ましく、例えば、Pt、Auなどが挙げられる。
また、誘電体膜6には、例えば(Ba、Sr)TiO3(以下「BST」略すことがある)が用いられる。誘電体膜の厚みは、動作電圧印加時に分断することができ、動作電圧未満では、絶縁性を確保できるように80nm以上150nm以下に設定される。
また、絶縁層9には、例えば誘電体膜6と同一の組成系のものが用いられる。絶縁層9の存在により、容量部8のリーク電流を低減することができる。同一の組成系とは、主たる構成要素の比率が異なる材料や、異なる微量元素を含有する材料を含む。また、絶縁層9は密着層4と同一の材料であることがより好ましい。
また、第1の保護膜14には、例えばSiNx(窒化シリコン)やSiO2が用いられる。
また、第2の保護膜15には、例えばポリイミド樹脂が用いられる。
次に、上記アンチヒューズ素子の製造方法の一例を図3〜図4に基づき説明する。
まず、図3(a)のように、基板2として、例えば500〜1000nmの酸化物層3が形成されたSi基板を用意する。酸化物層3はSi基板を熱処理することにより得られる。
次に、図3(b)のように、密着層4、第1の電極膜5、誘電体膜6、第2の電極膜7、絶縁層9を形成する。
まず、基板上に、密着層4としてBST層を形成する。密着層4は例えば化学溶液体積法で形成される。すなわち、酸化物層3が形成されたSi基板の上面に、Ba:Sr:Ti=70:30:100(モル比)となるように、有機金属化合物を含む誘電体原料溶液をスピンコートにより塗布し、300〜400℃で乾燥する。その後、600〜700℃で10〜60分加熱処理する。このようにして厚さ10〜100nmのBST層からなる密着層4を形成する。
次に、密着層4の表面に第1の電極膜5、誘電体膜6、第2の電極膜7を形成して容量部8を得る。例えば、第1の電極膜5として、密着層4の表面にスパッタリング法を用いて厚さ100〜500nmのPt層を形成する。続いて、Pt層の表面に、前述した密着層4と同様の形成方法で、厚さ80nm以上150nm以下のBST層からなる誘電体膜6を形成する。更にBST層の表面に、前述した第1の電極膜5と同様の形成方法で、厚さ100〜500nmのPt層からなる第2の電極膜7を形成する。そして、前述した密着層4と同様の形成方法により厚さ10〜100nmのBST層からなる絶縁層9を、第2の電極膜7の表面に形成する。
次に、図3(c)のように、絶縁層9および第2の電極膜7のパターニングを行う。まず、絶縁層9のパターニングを行う。例えば、絶縁層9の表面にレジストを塗布し(図示しない)、露光、現像によりレジストパターンを形成する(図示しない)。そして、Arイオンミリング法により、第2の電極膜7が複数の箇所で露出するようにレジストを除去する。
次に、上記と同様の方法で、誘電体膜6が複数の箇所で露出するように、第2の電極膜7をパターニングし、レジストを除去する。
更に、上記と同様の方法で、後述する第1の保護層14を設ける箇所を確保できるように、密着層4をパターニングし、レジストを除去する。その後、700〜900℃で30分間の熱処理を行う。
次に、図3(d)のように、容量部8と第1の絶縁層9とを被覆するように例えば、PECVD法やスパッタリング法により、厚さ200〜1000nmの第1の保護層14を形成する。そして、第1の保護層14の表面に、例えば感光性樹脂材料をスピンコートし、120℃で5分間加熱し、露光、現像、320℃で30分間加熱することで膜厚2〜10μmのポリイミド樹脂の第2の保護層15を形成する。
そして、図4(a)のように、例えば、第2の保護層15をマスクパターンとして使用し、CHF3ガスを用いたドライエッチングで第1の保護層14と誘電体膜6をパターニングし、第1の電極膜5と第2の電極膜7をそれぞれ4箇所ずつ露出させる。
次に、図4(b)のように、第1の引出電極10a〜10dと第2の引出電極11a〜11dを形成する。第1の引出電極10a〜10dと第2の引出電極11a〜11dは、例えば、マグネトロンスパッタ法を用いて、Ti層を形成し続いてCu層を連続的に成膜することによって形成できる。その後、第1の引出電極10a〜10dとそれぞれ接続する第1の端子電極12と第2の引出電極11a〜11dとそれぞれ接続する第2の端子電極13を形成する。第1の端子電極12、第2の端子電極13は、例えば、第1の引出電極10a〜10dと第2の引出電極11a〜11dの表面に、Niめっき膜、Auめっき膜を順次成膜することによって形成できる。
なお、上記に示す製造方法の一例は、図2(a)に対応する箇所について示したが、図2(b)に対応する箇所の製造方法の一例は、上記に示す製造方法と同様であるので省略する。
上記に示すアンチヒューズ素子1を、例えばLED素子と並列に接続して使用する場合、LED素子が正常動作している場合は、第1の電極膜5と第2の電極膜7は誘電体膜6を介して絶縁状態にある。
一方、アンチヒューズ素子1に並列に接続されたLED素子に断線不良が生じた場合、アンチヒューズ素子1に動作電圧が印加され容量部8に電流が流れ込むことになる。容量部8に流れ込んだ電流により、発熱が生じ、第1の電極膜5及び第2の電極膜7が溶融するとともに、誘電体膜6が分断され、第1の電極膜5と第2の電極膜7が融着する。
この後、アンチヒューズ素子1に通電した際に、第1の引出電極10a〜10hおよび第2の引出電極11a〜11hに、素子の抵抗に起因する熱が伝搬することになるが、本発明のアンチヒューズ素子のように、第1の引出電極と第2の引出電極を複数設けることにより、引出電極1つあたりに伝搬する熱量が低下し、引出電極の酸化を抑制し、通電時の抵抗値上昇を抑制できる。
また、第1の引出電極10a〜10hと第2の引出電極11a〜11hとを互いに隣り合うように配置することで、第1の引出電極から、第1の電極膜と第2の電極膜の融着部を介して第2の引出電極に導通する距離を短くすることができる。これによって、素子の抵抗が低下し、発熱が抑えられるため、第1の引出電極および第2の引出電極の酸化を抑制するとともに、アンチヒューズ素子の抵抗上昇を抑制できる。
また、第1の引出電極10a〜10hと第2の引出電極11a〜11hとを互いに格子状に配置することによって、誘電体膜が分断され第1の電極膜と第2の電極膜が融着する箇所と第1の引出電極および第2の引出電極との距離のばらつきを少なくすることができ、局所的な発熱の発生を防止できる。
なお、本発明は上記の実施形態に限定されるものではない。
上記実施形態では、第1の端子電極と第2の端子電極が複数設けられているが、図5、6に示すように、複数の第1の端子電極と第2の端子電極をまとめることも可能である。
図5は、本発明の別の実施形態に係るアンチヒューズ素子1aの平面図である。そして、図6(a)は、図5のE−Eにおける断面図であり、図6(b)は、図5のF−Fにおける断面図である。
図6(a)、(b)に示すように、まず、第1の引出電極10c、10d、10g、10hの表面に形成された第1の端子電極12とそれぞれ接続する第1の外部引出電極16と、第2の引出電極11a、11b、11e、11fの表面に形成された第2の端子電極13とそれぞれ接続する第2の外部引出電極17を設ける。そして、2つの第1の外部引出電極16と接続する第1の外部電極18、20と2つの第2の外部引出電極17と接続する第2の外部電極19、21を設ける。
このようにすることで、第1の端子電極と第2の端子電極をそれぞれ1つにまとめることができる。複数の第1の端子電極と第2の端子電極をまとめることによって、アンチヒューズ素子を実装する際に、ランドパターンが複雑化することを防止できる。また、第1の外部引出電極16、第2の外部引出電極17、第1の外部電極18、第2の外部電極19を被覆する保護膜22、23を設けてもよい。
なお、図6(a)、(b)において、第1の引出電極10a、10b、10e、10fの表面に形成された第1の端子電極12は第1の外部引出電極16、第1の外部電極18、20と接続されておらず、また、第2の引出電極11c、11d、11g、11hの表面に形成された第2の端子電極13は第2の外部引出電極17、第2の外部電極19、21に接続されていない。しかしながら、第1の引出電極10a〜10hは、第1の電極膜5を介して互いに導通されており、第2の引出電極11a〜11hは、第2の電極膜7を介して互いに導通されている。
よって、第1の外部電極18、20に動作電圧が印加されれば、第1の引出電極10a、10b、10e、10fにも動作電圧が印加され、第2の外部電極19、21に動作電圧が印加されれば、第2の引出電極11c、11d、11g、11hにも動作電圧が印加されることになる。
なお、各構成の層数、膜厚、形成方法、形成条件は単なる例示であり、アンチヒューズ素子の機能を損なわない範囲で任意に変更可能である。
1、1a アンチヒューズ素子
2 基板
3 酸化物層
4 密着層
5 第1の電極膜
6 誘電体膜
7 第2の電極膜
8 容量部
9 絶縁層
10a〜10h 第1の引出電極
11a〜11h 第2の引出電極
12 第1の端子電極
13 第2の端子電極
14 第1の保護膜
15 第2の保護膜
16 第1の外部引出電極
17 第2の外部引出電極
18、20 第1の外部電極
19、21 第2の外部電極
22、23 保護膜

Claims (4)

  1. 80nm以上150nm以下の厚みを有する誘電体膜と、前記誘電体膜の一方主面に設けられた第1の電極膜と、前記誘電体膜の他方主面に設けられた第2の電極膜と、前記第1の電極膜と電気的に接続された第1の引出電極と、前記第2の電極膜と電気的に接続された第2の引出電極と、を有し、前記第1の引出電極と前記第2の引出電極がそれぞれ2つ以上設けられているアンチヒューズ素子。
  2. 前記第1の引出電極と第2の引出電極とがそれぞれ互いに隣り合うように配置されていることを特徴とする請求項1に記載のアンチヒューズ素子。
  3. 前記第1の引出電極と第2の引出電極とが格子状に配置されていることを特徴とする請求項1または2に記載のアンチヒューズ素子。
  4. 少なくとも2つの前記第1の引出電極と電気的に接続するように設けられた第1の外部電極と、少なくとも2つの前記第2の引出電極と電気的に接続するように設けられた第2の外部電極とを更に有することを特徴とする請求項1〜3いずれか1項に記載のアンチヒューズ素子。
JP2012060888A 2012-03-16 2012-03-16 電子部品モジュールの製造方法 Pending JP2013197189A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012060888A JP2013197189A (ja) 2012-03-16 2012-03-16 電子部品モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012060888A JP2013197189A (ja) 2012-03-16 2012-03-16 電子部品モジュールの製造方法

Publications (1)

Publication Number Publication Date
JP2013197189A true JP2013197189A (ja) 2013-09-30

Family

ID=49395822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012060888A Pending JP2013197189A (ja) 2012-03-16 2012-03-16 電子部品モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP2013197189A (ja)

Similar Documents

Publication Publication Date Title
JP6015567B2 (ja) 貫通型コンデンサ
JP5387677B2 (ja) アンチヒューズ素子
JP5376186B2 (ja) 誘電体薄膜素子、アンチヒューズ素子及び誘電体薄膜素子の製造方法
EP2405479A1 (en) Antifuse device
TW200527564A (en) Semiconductor device having bonding PAD above low-k dielectric film and manufacturing method therefor
WO2016136411A1 (ja) キャパシタおよび電子機器
JP2009010114A (ja) 誘電体薄膜キャパシタ
US8664744B2 (en) Anti-fuse element without defective opens
CN103889146B (zh) 陶瓷基板及其制造方法
JP2011040571A (ja) 誘電体薄膜素子
JP2007103736A (ja) 電子部品、半導体装置およびその電子部品の製造方法
CN106972000B (zh) 半导体集成电路装置及其制造方法
JP5454839B2 (ja) アンチヒューズ素子
JP2013197189A (ja) 電子部品モジュールの製造方法
US8610245B2 (en) Anti-fuse element without defective opens
JP2010021234A (ja) コンデンサ
KR100892345B1 (ko) 투명 전자소자용 배선구조물
EP3011612B1 (en) Light-emitting device with alternating arrangement of anode pads and cathode pads
JP5119058B2 (ja) 薄膜キャパシタ
JP2007188935A (ja) Mim容量素子およびその製造方法
CN105742437A (zh) 一种发光二极管芯片及其制备方法
JP2014072196A (ja) アンチヒューズ素子
TWI381501B (zh) An isolation layer substrate with metal ion migration and its encapsulation structure
JP2013149636A (ja) Led実装基板およびその製造方法
CN116013935A (zh) 显示面板及其制作方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20140110